JPH0230221B2 - - Google Patents

Info

Publication number
JPH0230221B2
JPH0230221B2 JP59265685A JP26568584A JPH0230221B2 JP H0230221 B2 JPH0230221 B2 JP H0230221B2 JP 59265685 A JP59265685 A JP 59265685A JP 26568584 A JP26568584 A JP 26568584A JP H0230221 B2 JPH0230221 B2 JP H0230221B2
Authority
JP
Japan
Prior art keywords
carrier wave
circuit
pull
vco
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59265685A
Other languages
English (en)
Other versions
JPS61142842A (ja
Inventor
Kenzo Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59265685A priority Critical patent/JPS61142842A/ja
Publication of JPS61142842A publication Critical patent/JPS61142842A/ja
Publication of JPH0230221B2 publication Critical patent/JPH0230221B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイジタル無線復調器で使用される搬
送波引込み補助回路の改良に関するものである。
第5図はデイジタル無線復調器のブロツク図で
ある。
図において、端子INに加えられたデイジタル
変調波は直交検波器1で搬送波発振器(以下
VCOと省略する)6よりの基準搬送波で同期検
波され直交するベースバンド信号が得られる。こ
のベースバンド信号の1部は識別器2,3でデイ
ジタル信号に変換され端子OUT−1及びOUT−
2より外部に送出されると共に、誤差信号が搬送
波再生回路(以下CR回路と省略する)5に加え
られる。
ここで、誤差信号とは送信側の変調器(図示せ
ず)に加えられる搬送波と上記基準搬送波との位
相差の極性に対応する1又は0のデイジタル信号
である。
CR回路5は加えられた誤差信号を用いて制御
信号パルス列を作り、これをループフイルタ(図
示せず)を介してVCO6に加え、上記誤差信号
がマーク率50%を維持する様にVCO6が制御さ
れる。
そこで、送信側の搬送波と同相の基準搬送波が
VCO6より直交検波器1に加えられる(以下こ
の様な状態を同期状態と云う)。
尚、デイジタル復調器の中で直交検波器1、識
別器2,3、CR回路5、VCO6及び直交検波器
1の部分はフエイズロツクループ(以下PLLと
省略する)を構成している。
一般に、PLLは保持範囲の方が引込み範囲よ
りも遥かに広いので、VCO6がPLLに引込まれ
るとVCO6の発振周波数が多少変動しても同期
状態は維持される。しかし、非同期状態になると
引込み範囲が方が挟いので、VCO6の状態によ
つては引込みできない場合が生ずる。
そこで、搬送波引込み補助回路を用いてVCO
6の発振周波数が引込み範囲内に入る様に同期検
索してPLLに引込ませている。
そして、装置の小型化の為、IC化が可能な搬
送波引込み補助回路が要望されている。
〔従来の技術〕
第6図は搬送波引込み補助回路の従来例のブロ
ツク図を示す。
図において、非同期状態になつた時に低周波数
発振器8より送出される、例えば鋸歯状波により
VCO6の発振周波数を掃引してPLLへの引込み
範囲の拡大を図つている。
又、ループフイルタ7の常数を切替えて、ルー
プ帯域幅を広げると云う別の方法もある。
〔発明が解決しようとする問題点〕
これらの搬送波引込み補助回路は下記の様な問
題点がある。即ち、 前者の場合は、非常に低い周波数の発振器を用
いるが素子の特性の偏差等の為に常に同じ特性を
得る事が難しい。
後者の場合は、回路的に実現が難しい。
〔問題点を解決するための手段〕
上記の問題点は、非同期時にクロツクをM分周
及びN分周した2つのクロツク分周波を用いて、
マーク率を偏らせた制御信号を位相同期ループの
ループフイルタを介してVCOに加える事により、
該VCOの発振周波数を掃引させて同期検索する
様にした本発明の搬送波引込み補助方式により解
決される。
〔作用〕
本発明は、非同期時、制御信号パルス列にクロ
ツクの分周パルスを挿入する事によりCR回路よ
りマーク率の偏つた制御パルスをループフイルタ
に送出し、ループフイルタの出力電圧を周期的に
掃引してVCOが同期検索を行える様にしたもの
である。
この構成により、搬送波引込み補助回路はデイ
ジタル回路のみで構成する事ができるのでIC化
が可能となる。
〔実施例〕
以下図示実施例により、本発明の要旨を具体的
に説明する。尚、全図を通じて同一符号は同一対
象物を示す。
第4図は本発明を用いた掃引系のブロツク図を
示す。
識別器2,3(第5図に示した)よりのデイジ
タル化された誤差信号が入力されたCR回路5か
ら、制御信号パルス列が搬送波引込み補助回路8
に送出される。
VCO6が同期状態にある時は上記の制御信号
パルス列のマーク率は50%になつているので、ル
ープフイルタ7で積分すると所定の直流電圧Vo
のみがVCO6に加えられる。
一方、VCO6が非同期状態にある時は制御信
号パルス列にクロツクの分周パルスを挿入する事
により、制御パルス列のマーク率を50%よりずら
せてループフイルタの出力電圧を周期的に掃引さ
せて、VCO6が同期可能な周波数範囲に入れる
様にする。
第2図は本発明の1実施例の論理演算タイムチ
ヤートを示す。
図において、 AはCR回路5より出力される制御パルス列で
同期状態の時はマーク率が50%で、例えば1010…
又は111000111…等どれでも良い。非同期状態で
はマーク率は50%でなくなる。
B、Cはクロツク再生回路で再生されたクロツ
クをN、M分周したもので、M>Nである。
Dはリセツト信号で、例えば1で同期状態、0
で非同期状態をそれぞれ示す。
搬送波引込み補助回路8の出力は下記の様に論
理演算されたものである。即ち、 (1) Dが1ならAをそのままループフイルタに送
出(同図の部分)。
(2) Dが0で、 ●Bが1、Cが0の時はAを送出(の部分)。
●Bが0、Cが0の時は0を送出(の部分)。
●Bが1、Cが1の時は1を送出(の部分)。
●Bが0、Cが1の時はAを送出(の部分)。
尚、Dが0の間を同期検索時間と云い、及び
を挿入する事により制御信号パルス列のマーク
率を偏らせ、ループフイルタの出力電圧でVCO
6を掃引して同期検索させる。
第3図は第2図を真理値図に表したもので、記
号は全て同じである。
第1図は第3図を実現する為のブロツク図を示
す。
第3図から第1図に変換する過程は下記の様で
ある。
1の部分が決まれば、0の所も決まつた事にな
るので、1の部分の論理式を求める。
先ず、A・B(AとBのアンドを示す)が共に
1、1の場合、C・Dの値に拘わらずA・Bは1
になるので論理式はA・Bで示される。
次に、A・*Bが1、0の部分はC・Dが0、
0以外は1となるので、A・*B・(C+D)で
示される。
ここで、(C+D)はオアを示し、*は反転さ
れた信号を示す。
又、C・*Dが1、0の部分はA・Bが0、0
以外は1となるので、上記と同じくC・*D・
(A+B)で示される。
これのオアを取ると搬送波引込み補助回路8の
出力Zは次の論理式で示される。
Z=A・B+A・*B・(C+D) +C・*D・(A+B) =*(*A+*B)+*(*A+B+*C) +*(*A+B+*D) +*(*A+*C+D) +*(*B+*C+D) 第1図は上式の論理演算を行う回路例を示す。
図において、第1項の部分はフリツプ・フロツ
プ回路10及び11の出力*Aと*Bをノア回路
14に加えればよい。
以下各項目の演算結果がノア回路15〜18よ
り出力されるので、これらをオア回路19を介し
て取出せば掃引回路の出力が得られる。
この出力(第2図に示した“出力”)はフリツ
プ・フロツプ回路20で波型整形され、端子
OUTより第4図に示すループフイルタ7に加え
られるが、このループフイルタ7は低域通過型ろ
波器になつているので、上記の出力はこのろ波器
の構成要素である抵抗分とコンデンサ分で積分さ
れ、例えば点線の様な鋸歯状波が得られ、固定の
直流電圧Voに重畳されてVCOの発振周波数は掃
引される。
尚、21はクロツクをM、N分周する分周器で
ある。
〔発明の効果〕
以上説明した様に本発明は、デイジタルICの
みで搬送波引込み補助回路を構成できるのでLSI
化が可能である。
又、掃引速度はクロツクの分周であるから汎用
性があり、掃引幅の温度変化等も安定になり、ア
ナログ回路で構成する場合よりも再現性が高い。
更に、ループフイルタの帯域幅を切替えないで
VCOの発振周波数を掃引するので実現が容易で
ある。
以上、本発明は様々な効果を有する。
【図面の簡単な説明】
第1図は本発明の1実施例のブロツク図、第2
図は第1図の論理演算タイムチヤート、第3図は
第2図の真理値図、第4図は本発明の掃引系のブ
ロツク図、第5図はデイジタル復調器のブロツク
図、第6図は従来例の掃引系ブロツク図を示す。 図において、10〜13及び20はフリツプ・
フロツプ回路、14〜18はノア回路、19はオ
ア回路、21は分周器を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 位相同期ループにより搬送波を再生するデイ
    ジタル無線復調器において、非同期時にクロツク
    をM分周及びN分周した2つのクロツクを用い
    て、マーク率を偏らせた制御信号を該位相同期ル
    ープのループフイルタを介して搬送波発振器に加
    える事により、該搬送波発振器の発振周波数を掃
    引させて同期検索する様にした事を特徴とする搬
    送波引込み補助方式。
JP59265685A 1984-12-17 1984-12-17 搬送波引込み補助方式 Granted JPS61142842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59265685A JPS61142842A (ja) 1984-12-17 1984-12-17 搬送波引込み補助方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59265685A JPS61142842A (ja) 1984-12-17 1984-12-17 搬送波引込み補助方式

Publications (2)

Publication Number Publication Date
JPS61142842A JPS61142842A (ja) 1986-06-30
JPH0230221B2 true JPH0230221B2 (ja) 1990-07-05

Family

ID=17420577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59265685A Granted JPS61142842A (ja) 1984-12-17 1984-12-17 搬送波引込み補助方式

Country Status (1)

Country Link
JP (1) JPS61142842A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052533U (ja) * 1991-02-25 1993-01-14 マサル工業株式会社 電線保護カバー
JPH0641332U (ja) * 1992-10-28 1994-05-31 北日本電線株式会社 合成樹脂製接地線保護用モール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052533U (ja) * 1991-02-25 1993-01-14 マサル工業株式会社 電線保護カバー
JPH0641332U (ja) * 1992-10-28 1994-05-31 北日本電線株式会社 合成樹脂製接地線保護用モール

Also Published As

Publication number Publication date
JPS61142842A (ja) 1986-06-30

Similar Documents

Publication Publication Date Title
JPH0454406B2 (ja)
US4628271A (en) Differential phase shift keying demodulator
US4068181A (en) Digital phase comparator
JPS61191121A (ja) 発振装置
CA1289200C (en) Variable bit rate clock recovery circuit
US4656431A (en) Digital frequency discriminator
US4184122A (en) Digital phase comparison apparatus
JPH0230221B2 (ja)
US4780893A (en) Bit synchronizer
JPH04260239A (ja) タイミング抽出回路
US5850161A (en) Digital FM demodulator using pulse generators
JPH0645930A (ja) 周波数シンセサイザ
US5745004A (en) FPLL with third multiplier in an AC path in the FPLL
JP2964196B2 (ja) ディジタル直交検波復調器
JP2000124801A (ja) Pll回路
JPH05167440A (ja) 同期外れ検出回路
JPH04297150A (ja) スペクトル拡散通信におけるディジタル変調方式
JPS58129864A (ja) 位相変調信号の復調装置
EP0709992B1 (en) Costas loop
JPS6347389B2 (ja)
JPS5873208A (ja) 変調器
JP2516250B2 (ja) 90度移相器
JPS62149225A (ja) Fsk復調装置
KR100189773B1 (ko) 디지털 위상 동기 회로
JPH02170738A (ja) 識別再生クロック発生回路