JPS63128816A

JPS63128816A - Ｐｌｌ回路

Info

Publication number: JPS63128816A
Application number: JP61275024A
Authority: JP
Inventors: Yoichi Ogura; 洋一小倉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-11-18
Filing date: 1986-11-18
Publication date: 1988-06-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］〈産業上の利用分野）メーｌこの発明は、数百ＭＨ７帯以上の端局装置等のような高
周波の通信装置に適用可能なＰＬＬ回路に関するもので
ある。

（従来の技術）従来、上記の如き通信装置のＰＬＬ回路には、高安定な
りロック周波数を得る目的で、多くの場合、水晶振動子
を利用したｖｃｘｏが採用されている。ところが、ｖｃ
ｘｏは、高安定で発振するものの、基本発振で２０〜３
０ＭＨ２以下の周波数でしか発振できない。そこで、よ
り高周波のクロック周波数が必要となると、ＰＬＬ回路
を第２図の如く構成する必要があった。

即ち、位相比較器１１、ループフィルタ１２、アンプ１
３、ＶＣＯ（ＶＣＸＯ）１４（７）基本的なＰＬＬ回路
の構成以外に、ＶＣＯ１４の出力信号を所要の周波数と
するため、Ｎ逓倍する逓倍器１及び、入力信号の周波数
ｆ・とループの出力周波数ｆ２とが位相比較器１１で位
相比較可能となるようにＭ分周する分周器３が必要とな
る。このうち、分周器３については、多次の分周が必要
であっても、ＩＣ化され、小型化されたものが登場して
いる。しかし、逓倍器１については、ＬＣ回路等から成
るもので、回路をＩＣ化、小型化するのが困難であり、
クロック周波数を上昇させようとすると、逓倍の次数が
増え、回路規模が増大し、また、所要の逓倍の次数を得
るようにするための回路設計が困難となる。更に、逓倍
器は、入力信号を歪ませて得た信号から必要な周波数の
信号を扱き取るように構成されているため、ジッタが生
じる可能性が高くなるという欠点があった。

（発明が解決しようとする問題点）上記のように、従来のＰＬＬ回路によると、周波数安定
度の高いクロック周波数を得るためには、ｖｃｘｏのよ
うな周波数安定度が高いＶＣＯを用い、かつ、逓倍器で
Ｎ逓倍する構成となり、回路規模が大型化し、かつ、回
路設計も困難になるという欠点があった。本発明は、上
記の如き、従来のＰＬＬ回路の欠点を除去せんとしてな
されたもので、その目的は、所要の周波数を得るときに
逓倍器等のような、回路規模の大型な、しかも、回路設
計の難しい回路を必要とせず、更に、ループの自走周波
数を安定化させることのできるＰＬＬ回路を提供するこ
とである。

［発明の構成］（問題点を解決するための手段）本発明では、位相比較器と所要の出力信号周波数を発振
する第１のＶＣＯとを含む第１のＰＬＬ回路と、位相比
較器と自走周波数安定度が高い第２のＶＣＯとを含む第
２のＰＬＬとにより、ＰＬＬ回路を構成し、かつ、上記
第２のＰＬＬ回路を信号入力側に用いるとともに、上記
第２のＶＣＯの出力信号を上記第１のＰＬＬ回路の位相
比較器へ与え、上記第１のＶＣＯの出力信号を上記第２
のＰＬＬ回路の位相比較器へ与えるようにしたものであ
る。

（作用）上記ＰＬＬ回路では、第２のＰＬＬ回路の位相比較器に
入力した信号が位相比較されて、これに基づく発振が自
走周波数の高安定な第２のＶＣＯで行われる。そして、
この第２のｖＣｏの出力信号を受けて所要周波数で発振
する第１のＶＣＯを含む第１のＰＬＬ回路は、第２のＰ
ＬＬ回路のループ内にあり、第２のＰＬＬ回路の出力信
号にロックした状態となる。即ち、全体の出力信号の周
波数は、第１のＶＣＯで所要とされ、かつ、この所要の
周波数は、第２のＰＬＬ回路の自走周波数の安定度に等
しくなる。

（実施例）以下、図面を参照して本発明の一実施例を説明する。第
１図は本発明の一実施例のブロック図である。同図にお
いて、ｆ、は入力信号の周波数を示し、この周波数ｆ、
の入力信号は、位相比較器１１へ与えられる。位相比較
器１１の出力信号は、ループフィルタ１２に与えられ、
低周波成分が抽出される。この低周波成分は、アンプ１
３により、所要のループゲインで増幅され、アンプ１３
からＶＣ０１４に与えられる。ＶＣＯ１４は、アンプ１
３の出力電圧に対応して発振する。ＶＣＯ１４の出力信
号の周波数ｆ１は、第１のＰＬＬ回路２０を経てｆ２に
され、分周器３でＭ分周され、位相比較器１１へ戻され
る。このように構成された、位相比較器１１、ループフ
ィルタ１２、アンプ１３、ＶＣＯ１４、分周器３から成
るループが、第２のＰＬＬ回路であり、ＶＣＯ１４とし
ては自走周波数安定度の高いｖＣＸＯが採用される。Ｖ
ＣＯ１４の出力信号は、第１のＰＬＬ回路２０の位相比
較器２１の一方の入力端子に与えられ、また、位相比較
器２１の他方の入力端子には、第１のＰＬＬ回路２０の
出力信号が分周器２により分周されて与えられている。

位相比較器２１にて位相比較された結果の信号はループ
フィルタ２２に与えられ、低周波成分が抽出されアンプ
２３へ与えられる。アンプ２３に与えられた低周波成分
は、第１０ＰＬＬ回路２０に必要なループゲインで増幅
され、ＶＣＯ２４に与えられる。ＶＣＯ２４は、アンプ
２３の出力電圧に制御されて発振する。ここにおいて、
ＶＣＯ２４は、ＰＬＬ回路が全体として必要とされる高
い周波数ｆ２（数百ＭＨ２）を直接発振可能なＶＣＯで
あり、例えば、弾性表面波（ＳＡＷ＞素子等から成る。

上記ＰＬＬ回路において、第１のＰＬＬ回路２Ｇでは、
第２のＰＬＬ回路の出力信号、（ＶＣＯ１４の出力信号
）と、第１のＰＬＬ回路２Ｇの出力信号を分周器２で分
周した信号との位相比較に基づく勤゛作を行っており、
第１のＰＬＬ回路２０の出力信号は、第２のＰＬＬ回路
の出力信号にロックされた状態にある。そして、第１の
ＰＬＬ回路２０の出力信ＩＶｃＯ２４の出力信号）は、
分周器３により分周され、第２のＰＬＬ回路の位相比較
器１１に帰還され、周波数ｆ、の入力信号と位相比較さ
れる。

従って、第１のＰＬＬ回路２０の出力信号は、入力信号
にロックされる。

一方、入力信号がない状態では、第２のＰＬＬ回路のＶ
ＣＯ１４は自走状態となり、位相比較器１１、ループフ
ィルタ１２、アンプ１３にドリフトがなければ、ＶＣＯ
１４の温度特性、経年変化特性で決定される周波数で発
振することになる。そして、上記のように、第１のＰＬ
Ｌ回路２０の出力信号は、第２のＰＬＬ回路の出力信号
にロックしており、かつ、第１のＰＬＬ回路２０がその
回路自体でループを組んでいるため、ＶＣＯ２４の出力
信号の周波数安定度は、第２のＰＬＬ回路の安定度に一
致する。

しかも、ＶＣＯ２４は所要の周波数ｆ２で発振する。

即ち、本実施例のＰＬＬ回路は、全体的に見れば、ＶＣ
Ｏ２４の発振により、数百ＭＨ２の出力信号が得られ、
しかも、その出力信号の周波数安定度は、それが高い第
２のＰＬＬ回路の安定度に一致した、一段のＰＬＬ回路
として機能する。

このように、本実施例によれば、所要の周波数の出力信
号が、ループの自走周波数を安定した状態で、しかも、
逓倍器等の複雑で大型な回路を用いることなく、得るこ
とができる。

［発明の効果］以上説明したように、本発明によれば、第１のＰＬＬ回
路のＶＣＯによって所要周波数を得るようにし、しかも
、この第１のＰＬＬ回路安定度が、周波数安定度の毘い
ＶＣＯを有する第２のＰＬＬ回路の安定度が一致するこ
とになるので、逓倍器等のような、回路規模の大型な、
しかも、回路設計の難しい回路を必要とせず、ループの
自走周波数を安定させながら、所要周波数の出力信号を
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
のＰＬＬ回路のブロック図である。２．３・・・分周器　　１１．２１・・・位相比較器１
２、２２・・・ループフィルタ１３、２３−７ン７　　１４．２４−ＶＣＯ２０・・・
第１のＰＬＬ回路

Claims

【特許請求の範囲】

位相比較器と、所要の出力信号周波数を発振する第１の
ＶＣＯとを含む第１のＰＬＬ回路と、位相比較器と、自
走周波数安定度が高い第２のＶＣＯとを含む第２のＰＬ
Ｌ回路とから成り、前記第２のＰＬＬ回路を信号入力側
に用いるとともに、前記第２のＶＣＯの出力信号を前記
第１のＰＬＬ回路の位相比較器へ与え、前記第１のＶＣ
Ｏの出力信号を前記第２のＰＬＬ回路の位相比較器へ与
えるようにしたことを特徴とするＰＬＬ回路。