JPS63258116A - 位相同期ル−プ回路 - Google Patents
位相同期ル−プ回路Info
- Publication number
- JPS63258116A JPS63258116A JP62092871A JP9287187A JPS63258116A JP S63258116 A JPS63258116 A JP S63258116A JP 62092871 A JP62092871 A JP 62092871A JP 9287187 A JP9287187 A JP 9287187A JP S63258116 A JPS63258116 A JP S63258116A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- controlled oscillator
- voltage controlled
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000032683 aging Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送方式に用いられる位相同期ル
ープ回路に関する。
ープ回路に関する。
(概要〕
本発明は、高速形電圧制御発振器を用いる位相同期ルー
プ回路において、 前段に低速形電圧制御発振器を用いた位相同期ループ回
路を設け、このループに高速形電圧制御発振器の出力を
負帰還することにより、自走周波数の偏移を少なくする
ことができ蟇ようにしたものである。
プ回路において、 前段に低速形電圧制御発振器を用いた位相同期ループ回
路を設け、このループに高速形電圧制御発振器の出力を
負帰還することにより、自走周波数の偏移を少なくする
ことができ蟇ようにしたものである。
従来の低速動作形電圧制御発振器を用いた位相同期ルー
プ回路を第2図に示し、また、高速動作形電圧制御発振
器を用いた位相同期ループ回路を第3図に示す。第2図
に示す位相同期ループ回路の電圧制御発振器には例えば
電圧制御水晶発振器が用いられるが、この電圧制御発振
器では高速の位相同期クロックが生成できず、したがっ
て出力を逓倍して所望の高速クロックを得ている。一方
、第3図に示す位相同期ループ回路の電圧制御発振器に
は例えば電圧側479 S A W発振器が用いられ高
速の位相同期クロックを生成することができる。
プ回路を第2図に示し、また、高速動作形電圧制御発振
器を用いた位相同期ループ回路を第3図に示す。第2図
に示す位相同期ループ回路の電圧制御発振器には例えば
電圧制御水晶発振器が用いられるが、この電圧制御発振
器では高速の位相同期クロックが生成できず、したがっ
て出力を逓倍して所望の高速クロックを得ている。一方
、第3図に示す位相同期ループ回路の電圧制御発振器に
は例えば電圧側479 S A W発振器が用いられ高
速の位相同期クロックを生成することができる。
このように従来の低速動作形電圧制御発振器を用いた位
相同期ループ回路では、高速の位相同期出力は得られず
、逓倍して高速クロックを得ているので、回路規模が大
きくなり、小型化が困難である欠点がある。
相同期ループ回路では、高速の位相同期出力は得られず
、逓倍して高速クロックを得ているので、回路規模が大
きくなり、小型化が困難である欠点がある。
一方、従来の高速動作形電圧制御発振器を用いた位相同
期ループ回路では、高速クロックが直接得られるので、
小型化が図れるが、電圧制御発振器(例えば、電圧制御
SWA発振器)自体の温度変動や経年変化が大きく、位
相同期ループ回路を自走させた場合の自走周波数の偏移
が大きく通信機器に要求される値を満足しない欠点があ
る。また、自走周波数の偏移が大き過ぎると位相同期回
路の定常位相誤差になり、バッファメモリに割り当てら
れている配分を超過してしまい、伝送機器障害になり、
伝送品質の低下につながる欠点がある。
期ループ回路では、高速クロックが直接得られるので、
小型化が図れるが、電圧制御発振器(例えば、電圧制御
SWA発振器)自体の温度変動や経年変化が大きく、位
相同期ループ回路を自走させた場合の自走周波数の偏移
が大きく通信機器に要求される値を満足しない欠点があ
る。また、自走周波数の偏移が大き過ぎると位相同期回
路の定常位相誤差になり、バッファメモリに割り当てら
れている配分を超過してしまい、伝送機器障害になり、
伝送品質の低下につながる欠点がある。
本発明はこのような欠点を除去するもので、自走周波数
の偏移が小さくかつ小規模の回路で高速クロックが得ら
れる位相同期ループ回路を提供することを目的とする。
の偏移が小さくかつ小規模の回路で高速クロックが得ら
れる位相同期ループ回路を提供することを目的とする。
本発明は、第一位相比較器と、この第一位相比較器の出
力が入力に接続された第一ループフィルタと、この第一
ループフィルタの出力が入力に接続された第一電圧制御
発振器と、この第一電圧制御発振器の出力と上記第一位
相比較器との間の経路に挿入された第一分周器とを備え
た位相同期ループ回路において、上記第一電圧制御発振
器の出力する信号を分周する第二分周器と、この第二分
周器の出力する信号の位相と自回路に入力する信号の位
相とを比較する第二位相比較器と、この第二位相比較器
の出力に入力が接続された第二ループフィルタと、この
第二ループフィルタと上記第一位相比較器との間の経路
に挿入され、上記第一電圧制御発振器の発振する信号の
属する周波数領域より低い周波数領域に属する信号を発
振する第二電圧制御発振器とを備えたことを特徴とする
。
力が入力に接続された第一ループフィルタと、この第一
ループフィルタの出力が入力に接続された第一電圧制御
発振器と、この第一電圧制御発振器の出力と上記第一位
相比較器との間の経路に挿入された第一分周器とを備え
た位相同期ループ回路において、上記第一電圧制御発振
器の出力する信号を分周する第二分周器と、この第二分
周器の出力する信号の位相と自回路に入力する信号の位
相とを比較する第二位相比較器と、この第二位相比較器
の出力に入力が接続された第二ループフィルタと、この
第二ループフィルタと上記第一位相比較器との間の経路
に挿入され、上記第一電圧制御発振器の発振する信号の
属する周波数領域より低い周波数領域に属する信号を発
振する第二電圧制御発振器とを備えたことを特徴とする
。
温度変動および経年変化は少ないが高速の動作が不可能
な第一電圧制御発振器の出力と温度変動および経年変化
は大きいが、高速動作が可能な第二電圧制御発振器の出
力とを位相比較器と低域ろ波器とで位相同期させ、位相
同期した第二電圧制御発振器の高速クロックを用いて位
相同期ループ回路を形成する。
な第一電圧制御発振器の出力と温度変動および経年変化
は大きいが、高速動作が可能な第二電圧制御発振器の出
力とを位相比較器と低域ろ波器とで位相同期させ、位相
同期した第二電圧制御発振器の高速クロックを用いて位
相同期ループ回路を形成する。
以下、本発明の一実施例を図面に基づき説明する。第1
図はこの実施例の構成を示すブロック構成図である。
図はこの実施例の構成を示すブロック構成図である。
入力位相θ、は分周器1で分周されて出力位相はθ、/
Nになる。この位相は位相比較器2で出力位相θ。が分
周器9で1/L分周された出力位相θ。/Lと比較され
る。位相比較器2の出力は低域ろ波器3で高域がカット
され、低域が低速安定形の電圧制御発振器4の制御電圧
になる。この電圧制御発振器4は温度変動および経年変
化が少ない、電圧制御発振器4の出力位相e2は出力位
相θ。が分周器8で分周された出力位相θ。7Mと位相
比較器5で比較される。位相比較器5の出力は低域ろ波
器6で高域がカットされ、低域が高速不安定形の電圧制
御発振器7の制御電圧になる。
Nになる。この位相は位相比較器2で出力位相θ。が分
周器9で1/L分周された出力位相θ。/Lと比較され
る。位相比較器2の出力は低域ろ波器3で高域がカット
され、低域が低速安定形の電圧制御発振器4の制御電圧
になる。この電圧制御発振器4は温度変動および経年変
化が少ない、電圧制御発振器4の出力位相e2は出力位
相θ。が分周器8で分周された出力位相θ。7Mと位相
比較器5で比較される。位相比較器5の出力は低域ろ波
器6で高域がカットされ、低域が高速不安定形の電圧制
御発振器7の制御電圧になる。
電圧制御発振器7の出力は位相同期をかけないと温度変
動や経年変化が大きく、出力位相θ。は大き(変動する
。ところが、電圧制御発振器4と位相同期をかけている
ので、位相変動は出力位相変動にはならない。電圧制御
発振器7の位相変動は電圧制御発振器4の位相変動とし
て打ち消され、位相同期ループ回路の出力の位相変動に
はならずに、位相同期ルー゛ブ回路の出力の温度変動お
よび経年変化は安定な電圧制御発振器4の出力による。
動や経年変化が大きく、出力位相θ。は大き(変動する
。ところが、電圧制御発振器4と位相同期をかけている
ので、位相変動は出力位相変動にはならない。電圧制御
発振器7の位相変動は電圧制御発振器4の位相変動とし
て打ち消され、位相同期ループ回路の出力の位相変動に
はならずに、位相同期ルー゛ブ回路の出力の温度変動お
よび経年変化は安定な電圧制御発振器4の出力による。
本発明は、以上説明したように、低速安定形電圧制御発
振器と高速不安定形電圧制御発振器とを位相同期をかけ
、さらにその出力を位相同期をかけることで高速動作を
可能にしているので、逓倍回路が不要になり、回路の小
型化が図れる効果がある。また、高速不安定形電圧制御
発振器の欠点であった出力の温度変動および経年変化を
押さえ、低速安定形電圧制御発振器の温度変動および経
年変化分しか変動しないようにすることができる効果が
ある。
振器と高速不安定形電圧制御発振器とを位相同期をかけ
、さらにその出力を位相同期をかけることで高速動作を
可能にしているので、逓倍回路が不要になり、回路の小
型化が図れる効果がある。また、高速不安定形電圧制御
発振器の欠点であった出力の温度変動および経年変化を
押さえ、低速安定形電圧制御発振器の温度変動および経
年変化分しか変動しないようにすることができる効果が
ある。
第1図は本発明実施例の構成を示すブロック構成図。
第2図および第3図は従来例の構成を示すブロック構成
図。 1.8.9.11.15.21.25・・・分周器、2
.5.12.22・・・位相比較器、3.6.13.2
3・・・低域ろ波器、4.7.14.24・・・電圧制
御発振器、16・・・逓倍回路。 特許出願人 日本電気株式会社 、
図。 1.8.9.11.15.21.25・・・分周器、2
.5.12.22・・・位相比較器、3.6.13.2
3・・・低域ろ波器、4.7.14.24・・・電圧制
御発振器、16・・・逓倍回路。 特許出願人 日本電気株式会社 、
Claims (1)
- (1)第一位相比較器(5)と、 この第一位相比較器の出力が入力に接続された第一ルー
プフィルタ(6)と、 この第一ループフィルタの出力が入力に接続された第一
電圧制御発振器(7)と、 この第一電圧制御発振器の出力と上記第一位相比較器と
の間の経路に挿入された第一分周器(8)と を備えた位相同期ループ回路において、 上記第一電圧制御発振器の出力する信号を分周する第二
分周器(9)と、 この第二分周器の出力する信号の位相と自回路に入力す
る信号の位相とを比較する第二位相比較器(2)と、 この第二位相比較器の出力に入力が接続された第二ルー
プフィルタ(3)と、 この第二ループフィルタと上記第一位相比較器との間の
経路に挿入され、上記第一電圧制御発振器の発振する信
号の属する周波数領域より低い周波数領域に属する信号
を発振する第二電圧制御発振器(4)と を備えたことを特徴とする位相同期ループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62092871A JPS63258116A (ja) | 1987-04-15 | 1987-04-15 | 位相同期ル−プ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62092871A JPS63258116A (ja) | 1987-04-15 | 1987-04-15 | 位相同期ル−プ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63258116A true JPS63258116A (ja) | 1988-10-25 |
Family
ID=14066498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62092871A Pending JPS63258116A (ja) | 1987-04-15 | 1987-04-15 | 位相同期ル−プ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63258116A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
JP2009016973A (ja) * | 2007-07-02 | 2009-01-22 | Japan Radio Co Ltd | シンセサイザ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63128816A (ja) * | 1986-11-18 | 1988-06-01 | Toshiba Corp | Pll回路 |
-
1987
- 1987-04-15 JP JP62092871A patent/JPS63258116A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63128816A (ja) * | 1986-11-18 | 1988-06-01 | Toshiba Corp | Pll回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
JP4686432B2 (ja) * | 2006-10-13 | 2011-05-25 | 三菱電機株式会社 | クロック位相シフト装置 |
JP2009016973A (ja) * | 2007-07-02 | 2009-01-22 | Japan Radio Co Ltd | シンセサイザ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5548235A (en) | Phase-locked loop and resulting frequency multiplier | |
KR100192832B1 (ko) | 반도체집적회로 | |
KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
JPS63258116A (ja) | 位相同期ル−プ回路 | |
KR100271717B1 (ko) | 클럭 주파수 체배 장치를 포함하는 반도체 메모리 장치의 데이터 전송 장치 | |
JP2005151444A (ja) | 周波数シンセサイザ | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JPS63128816A (ja) | Pll回路 | |
JP3136824B2 (ja) | Pll回路 | |
JPH01143524A (ja) | 位相同期発振回路 | |
JPS5912049B2 (ja) | Pll回路 | |
JPH0529933A (ja) | 位相同期発振装置 | |
JPH0537370A (ja) | 周波数シンセサイザ | |
JP3564424B2 (ja) | Pll回路 | |
JPH0242817A (ja) | 安定化電圧制御発振器 | |
JPH0555910A (ja) | デイジタル型位相同期回路 | |
JPH07240684A (ja) | フェーズロックドループ回路 | |
JPS5850055B2 (ja) | 可変周波数発振器 | |
JPH06326603A (ja) | Pll周波数シンセサイザ回路 | |
JPS5964928A (ja) | 集積回路 | |
JPH0590956A (ja) | 位相同期発振器 | |
JPS63131618A (ja) | 周波数シンセサイザ | |
JPH07283730A (ja) | 位相同期発振器 | |
JPS61109324A (ja) | 周波数シンセサイザ | |
JPS63146616A (ja) | Pll周波数シンセサイザ回路 |