JPH0555910A - デイジタル型位相同期回路 - Google Patents
デイジタル型位相同期回路Info
- Publication number
- JPH0555910A JPH0555910A JP3211151A JP21115191A JPH0555910A JP H0555910 A JPH0555910 A JP H0555910A JP 3211151 A JP3211151 A JP 3211151A JP 21115191 A JP21115191 A JP 21115191A JP H0555910 A JPH0555910 A JP H0555910A
- Authority
- JP
- Japan
- Prior art keywords
- phase comparator
- voltage
- circuit
- level
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相比較器と差動演算器への供給電源電圧が
同一電圧に制限されても位相同期回路の正常動作を可能
にすることを目的とする。 【構成】 ディジタル型位相同期回路において、位相比
較器２の出力側と差動演算器５の入力側との間に、ダイ
オード１１、１２の順方向特性を利用して出力パルス電
圧のレベルをシフトするレベルシフト回路７を備えたこ
とを特徴とする。
同一電圧に制限されても位相同期回路の正常動作を可能
にすることを目的とする。 【構成】 ディジタル型位相同期回路において、位相比
較器２の出力側と差動演算器５の入力側との間に、ダイ
オード１１、１２の順方向特性を利用して出力パルス電
圧のレベルをシフトするレベルシフト回路７を備えたこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、使用電源電圧が限定さ
れたディジタル型位相同期回路に関する。
れたディジタル型位相同期回路に関する。
【０００２】
【従来の技術】図３に従来のディジタル型位相同期回路
の構成を示す。基準信号源となる水晶発振器１、位相誤
差信号をパルス電圧として出力する位相比較器２、分周
器３、電圧制御発振器（以下、ＶＣＯという）４、パル
ス電圧を制御電圧に変換する差動演算器５およびループ
フィルタ６でこの位相同期回路が構成され、差動演算器
５への供給電源電圧１４は位相比較器２への供給電源電
圧１３より２Ｖ以上高めに設定される。
の構成を示す。基準信号源となる水晶発振器１、位相誤
差信号をパルス電圧として出力する位相比較器２、分周
器３、電圧制御発振器（以下、ＶＣＯという）４、パル
ス電圧を制御電圧に変換する差動演算器５およびループ
フィルタ６でこの位相同期回路が構成され、差動演算器
５への供給電源電圧１４は位相比較器２への供給電源電
圧１３より２Ｖ以上高めに設定される。
【０００３】
【発明が解決しようとする課題】このような従来例で
は、使用電源電圧が限定された場合、特に位相比較器と
差動演算器への供給電源電圧が共通の場合に、位相比較
器から出力される位相誤差信号パルス電圧が差動演算器
の許容同相入力電圧範囲を越えてしまい、位相同期回路
が正常動作しない欠点があった。
は、使用電源電圧が限定された場合、特に位相比較器と
差動演算器への供給電源電圧が共通の場合に、位相比較
器から出力される位相誤差信号パルス電圧が差動演算器
の許容同相入力電圧範囲を越えてしまい、位相同期回路
が正常動作しない欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、位相比較器と差動演算器への供給電源電圧が同一電
圧に制限されても位相同期回路の正常動作を可能にする
手段をもつディジタル型位相同期回路を提供することを
目的とする。
で、位相比較器と差動演算器への供給電源電圧が同一電
圧に制限されても位相同期回路の正常動作を可能にする
手段をもつディジタル型位相同期回路を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明は、出力端子に接
続された電圧制御発振器と、この電圧制御発振器の分周
出力と基準信号源から供給される基準信号との位相差に
応じた誤差信号をパルス電圧信号として出力する位相比
較器と、このディジタル型位相比較器と上記電圧制御発
振器との間の経路に挿入され、このディジタル型位相比
較器に従属接続された差動演算器およびループフィルタ
とを備えたディジタル型位相同期回路において、上記位
相比較器と上記差動演算器とに共通レベルの動作電圧を
印加する共通電源と、上記位相比較器と上記差動演算器
との間の経路に挿入され、上記パルス電圧信号のレベル
をシフトするレベルシフト回路を備えたことを特徴とす
る。
続された電圧制御発振器と、この電圧制御発振器の分周
出力と基準信号源から供給される基準信号との位相差に
応じた誤差信号をパルス電圧信号として出力する位相比
較器と、このディジタル型位相比較器と上記電圧制御発
振器との間の経路に挿入され、このディジタル型位相比
較器に従属接続された差動演算器およびループフィルタ
とを備えたディジタル型位相同期回路において、上記位
相比較器と上記差動演算器とに共通レベルの動作電圧を
印加する共通電源と、上記位相比較器と上記差動演算器
との間の経路に挿入され、上記パルス電圧信号のレベル
をシフトするレベルシフト回路を備えたことを特徴とす
る。
【０００６】ここで、上記レベルシフト回路は上記経路
を構成する二つの線路に順方向に挿入された二つのダイ
オードを含むことが好ましい。
を構成する二つの線路に順方向に挿入された二つのダイ
オードを含むことが好ましい。
【０００７】
【作用】位相比較器と差動演算器とに共通の動作電圧を
印加した場合に、ダイオードの順方向を利用して位相比
較器の出力パルス電圧を差動演算器の許容同相入力電圧
範囲内に収める。
印加した場合に、ダイオードの順方向を利用して位相比
較器の出力パルス電圧を差動演算器の許容同相入力電圧
範囲内に収める。
【０００８】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１はこの実施例のブロック図である。この実施
例は、基準信号となる水晶発振器１、水晶発振器１によ
る基準信号とＶＣＯ４の位相差とに応じた誤差信号をパ
ルス電圧として出力する位相比較器２、ＶＣＯ４の周波
数を位相比較周波数まで分周する分周器３、電圧制御信
号により発振周波数を可変できるＶＣＯ４、位相誤差信
号を制御電圧へ変換する差動演算器５、ループフィルタ
６および位相比較器２と差動演算器５との間に挿入され
たレベルシフト回路７を備える。図２は実際に位相比較
器出力パルス電圧のレベルシフト回路としてダイオード
１１および１２を使用した回路図である。
する。図１はこの実施例のブロック図である。この実施
例は、基準信号となる水晶発振器１、水晶発振器１によ
る基準信号とＶＣＯ４の位相差とに応じた誤差信号をパ
ルス電圧として出力する位相比較器２、ＶＣＯ４の周波
数を位相比較周波数まで分周する分周器３、電圧制御信
号により発振周波数を可変できるＶＣＯ４、位相誤差信
号を制御電圧へ変換する差動演算器５、ループフィルタ
６および位相比較器２と差動演算器５との間に挿入され
たレベルシフト回路７を備える。図２は実際に位相比較
器出力パルス電圧のレベルシフト回路としてダイオード
１１および１２を使用した回路図である。
【０００９】この実施例は、図１に示すように、出力端
子に接続された電圧制御発振器４と、この電圧制御発振
器４の分周出力と基準信号源である水晶発振器１から供
給される基準信号との位相差に応じた誤差信号をパルス
電圧信号として出力する位相比較器２と、このディジタ
ル型位相比較器２と電圧制御発振器４との間の経路に挿
入され、このディジタル型位相比較器２に従属接続され
た差動演算器５およびループフィルタ６とを備え、さら
に、本発明の特徴とする手段として、位相比較器２と差
動演算器５とに共通レベルの動作電圧を印加する共通電
源である電源１３と、位相比較器２と差動演算器５との
間の経路に挿入され、上記パルス電圧信号のレベルをシ
フトするレベルシフト回路７を備える。ここで、レベル
シフト回路７は上記経路を構成する二つの線路に順方向
に挿入された二つのダイオード１１および１２を含む。
子に接続された電圧制御発振器４と、この電圧制御発振
器４の分周出力と基準信号源である水晶発振器１から供
給される基準信号との位相差に応じた誤差信号をパルス
電圧信号として出力する位相比較器２と、このディジタ
ル型位相比較器２と電圧制御発振器４との間の経路に挿
入され、このディジタル型位相比較器２に従属接続され
た差動演算器５およびループフィルタ６とを備え、さら
に、本発明の特徴とする手段として、位相比較器２と差
動演算器５とに共通レベルの動作電圧を印加する共通電
源である電源１３と、位相比較器２と差動演算器５との
間の経路に挿入され、上記パルス電圧信号のレベルをシ
フトするレベルシフト回路７を備える。ここで、レベル
シフト回路７は上記経路を構成する二つの線路に順方向
に挿入された二つのダイオード１１および１２を含む。
【００１０】次に、この実施例の動作を説明する。差動
演算器５の許容同相入力電圧範囲内に位相比較器２の出
力パルス電圧を設定できるので、位相比較器２と差動演
算器５の使用電源電圧を共通の電源１３で供給してい
る。すなわち、ダイオード１個の挿入により約０．６Ｖ
の順方向電圧に相当するパルス電圧をドロップさせるこ
とができ従来の位相比較器２の電源電圧より差動演算器
５の電源電圧を数Ｖ高めにする必要あった電源が同一電
源でも動作が正常に行われる。
演算器５の許容同相入力電圧範囲内に位相比較器２の出
力パルス電圧を設定できるので、位相比較器２と差動演
算器５の使用電源電圧を共通の電源１３で供給してい
る。すなわち、ダイオード１個の挿入により約０．６Ｖ
の順方向電圧に相当するパルス電圧をドロップさせるこ
とができ従来の位相比較器２の電源電圧より差動演算器
５の電源電圧を数Ｖ高めにする必要あった電源が同一電
源でも動作が正常に行われる。
【００１１】
【発明の効果】本発明は、以上説明したように、レベル
シフト回路を設けたので、使用電源電圧が限定され特に
位相比較器と差動演算器への供給電源電圧とが共通の場
合でも、位相比較器から出力される位相誤差信号パルス
電圧が差動演算器の許容同相入力電圧範囲を越えること
がなく、位相同期回路を正常に動作させる効果がある。
シフト回路を設けたので、使用電源電圧が限定され特に
位相比較器と差動演算器への供給電源電圧とが共通の場
合でも、位相比較器から出力される位相誤差信号パルス
電圧が差動演算器の許容同相入力電圧範囲を越えること
がなく、位相同期回路を正常に動作させる効果がある。
【図１】本発明の実施例の構成を示すブロック構成図。
【図２】図１に含まれるレベルシフト回路の構成を示す
接続図。
接続図。
【図３】従来例の構成を示すブロック構成図。
１ 水晶発振器 ２ 位相比較器 ３ 分周器 ４ 電圧制御発振器 ５ 差動演算器 ６ ループフィルタ ７ レベルシフト回路 １０ 共通電源 １１、１２ ダイオード １３、１４ 電源
Claims (2)
- 【請求項１】 出力端子に接続された電圧制御発振器
と、 この電圧制御発振器の分周出力と基準信号源から供給さ
れる基準信号との位相差に応じた誤差信号をパルス電圧
信号として出力する位相比較器と、 このディジタル型位相比較器と上記電圧制御発振器との
間の経路に挿入され、 このディジタル型位相比較器に従属接続された差動演算
器およびループフィルタとを備えたディジタル型位相同
期回路において、 上記位相比較器と上記差動演算器とに共通レベルの動作
電圧を印加する共通電源と、 上記位相比較器と上記差動演算器との間の経路に挿入さ
れ、上記パルス電圧信号のレベルをシフトするレベルシ
フト回路を備えたことを特徴とするディジタル型位相同
期回路。 - 【請求項２】 上記レベルシフト回路は上記経路を構成
する二つの線路に順方向に挿入された二つのダイオード
を含む請求項１記載のディジタル型位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211151A JPH0555910A (ja) | 1991-08-22 | 1991-08-22 | デイジタル型位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211151A JPH0555910A (ja) | 1991-08-22 | 1991-08-22 | デイジタル型位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555910A true JPH0555910A (ja) | 1993-03-05 |
Family
ID=16601231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3211151A Pending JPH0555910A (ja) | 1991-08-22 | 1991-08-22 | デイジタル型位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555910A (ja) |
-
1991
- 1991-08-22 JP JP3211151A patent/JPH0555910A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0449659B1 (en) | Linearized three state phase detector | |
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| EP0526227A2 (en) | Phase-locked loop | |
| JPH0548450A (ja) | Ｐｌｌシンセサイザ回路 | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| EP0563945A1 (en) | Phase locked loop | |
| US6150855A (en) | Phase-locked loop and resulting frequency multiplier | |
| US5602512A (en) | Comparator of phase between a digital signal and a clock signal, and corresponding phase locked loop | |
| JPH10163757A (ja) | 電圧制御発振器 | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| JPH0555910A (ja) | デイジタル型位相同期回路 | |
| US5559477A (en) | Pulse generator having controlled delay to control duty cycle | |
| US5949263A (en) | Integrated circuit comprising a phase-control loop with programmable phase shift | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP4610698B2 (ja) | Ａｆｔ回路 | |
| JP2001127629A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPS58130630A (ja) | Ｐｌｌ回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH10270999A (ja) | 半導体装置 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 |