JP2010130699A - タイム/デジタルコンバーター及びデジタル位相ロックループ - Google Patents
タイム/デジタルコンバーター及びデジタル位相ロックループ Download PDFInfo
- Publication number
- JP2010130699A JP2010130699A JP2009272303A JP2009272303A JP2010130699A JP 2010130699 A JP2010130699 A JP 2010130699A JP 2009272303 A JP2009272303 A JP 2009272303A JP 2009272303 A JP2009272303 A JP 2009272303A JP 2010130699 A JP2010130699 A JP 2010130699A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 23
- 230000010355 oscillation Effects 0.000 claims description 43
- 230000001934 delay Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/06—Apparatus for measuring unknown time intervals by electric means by measuring phase
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Abstract
【解決手段】 タイム/デジタルコンバーターが開示される。本タイム/デジタルコンバーターは、第1信号及び第2信号を受信し、直列接続された複数の遅延素子を用いて第2信号を段階的に遅延させ、遅延された第2信号と第1信号とを比較して第1信号に対する第2信号の位相エラーを出力するコンバーターと、第1信号及び複数の遅延素子のノードのうち一つのノードから第3信号を受信し、第1信号及び第3信号に対する位相差を出力する位相周波数検出器と、位相周波数検出器の出力信号と第2信号を用いて、第1信号に対する第2信号の周波数エラーをデジタルコードに出力する周波数検出器と、を含む。これにより、本タイム/デジタルコンバーターは入力される2つの信号間の位相差だけでなく周波数の差まで検出することができる。
【選択図】 図1
Description
ここで、trstは位相周波数検出器110のリセットパルスのパルス幅であり、tPDはコンバーター120での検出可能は位相範囲である。一方、セットアップ(setup)及びサンプラー(sampler)のホールドタイムマージン(hold time margin)は上述した計算を更に複雑にすることがある。しかし、サンプラーのタイムマージン(time margin)をtPFDに加えることでこのような点を解決することができる。
110 位相周波数検出器
120 コンバーター
130 周波数検出器
140 エンコーダー
160 デコーダ
200 デジタルループフィルタ
300 デジタル制御発振器
1000 デジタル位相ロックループ
Claims (15)
- 第1信号及び第2信号を受信し、直列接続された複数の遅延素子を用いて前記第2信号を段階的に遅延させ、前記遅延された第2信号と前記第1信号とを比較して前記第1信号に対する前記第2信号の位相エラーを出力するコンバーターと、
前記第1信号及び前記複数の遅延素子のノードのうち一つのノードから第3信号を受信し、前記第1信号及び前記第3信号に対する位相差を出力する位相周波数検出器と、
前記位相周波数検出器の出力信号と前記第2信号を用いて、前記第1信号に対する前記第2信号の周波数エラーをデジタルコードに出力する周波数検出器と、
を含むタイム/デジタルコンバーター。 - 前記コンバーターは、
直列接続された複数の遅延素子を含み、開始ノードを介して第2信号を入力される遅延ラインと、
前記遅延ライン上のノードの位相と前記第1信号の位相を比較する複数の比較器と、
前記複数の比較器の出力に基づいて前記第1信号に対する第2信号の位相エラーをデジタルコードに出力するエンコーダと、
を含むことを特徴とする請求項1に記載のタイム/デジタルコンバーター。 - 前記遅延素子は、
インバーター、バッファ、抵抗、RC遅延回路のうち少なくとも一つであることを特徴とする請求項1又は2に記載のタイム/デジタルコンバーター。 - 前記比較器はフリップフロップであることを特徴とする請求項2に記載のタイム/デジタルコンバーター。
- 前記周波数検出器から周波数エラーが入力されると、前記コンバーターの位相エラー値を変更して出力する出力部を更に含むことを特徴とする請求項1に記載のタイム/デジタルコンバーター。
- 前記出力部は、
第2信号が第1信号より遅れ位相を有する場合、前記位相エラー値を最小値に変更して出力し、
第1信号が第2信号より遅れ位相を有する場合、前記位相エラー値を最大値に変更して出力することを特徴とする請求項5に記載のタイム/デジタルコンバーター。 - 複数の遅延素子がフィードバックループ形態に接続され、予め設定された発振周波数を出力するリングオシレーターと、
前記リングオシレーターの発振周波数を用いて前記第1信号の周期及び第2信号の周期をカウントするカウンターと、を更に含むことを特徴とする請求項1に記載のタイム/デジタルコンバーター。 - 前記第1信号及び第2信号のうち一つは基準周波数であることを特徴とする請求項1に記載のタイム/デジタルコンバーター。
- デジタル制御信号を受信して発振周波数を生成するデジタル制御発振器と、
基準周波数及び前記デジタル制御発振器の発振周波数を受信し、直列接続された複数の遅延素子を用いて前記発振周波数を段階的に遅延させ、前記遅延された発振周波数と前記基準周波数とを比較して、前記基準周波数に対する前記発振周波数の位相エラーを出力するコンバーターと、
前記基準周波数及び前記複数の遅延素子の中間ノードから第3信号を受信し、前記基準周波数及び前記第3信号に対する位相差を出力する位相周波数検出器と、
前記位相周波数検出器の出力信号と前記発振周波数を用いて、前記基準周波数に対する前記発振周波数の周波数エラーをデジタル信号に出力する周波数検出器と、
前記コンバーターの位相エラー及び前記周波数検出器の周波数エラーに基づいて前記デジタル制御発振器に対するデジタル制御信号を提供するデジタルループフィルタと、
を含むデジタル位相ロックループ。 - 前記コンバーターは、
直列接続された複数の遅延素子を含み、開始ノードを介して前記発振周波数を入力される遅延ラインと、
前記遅延ライン上のノードの位相と前記基準周波数の位相を比較する複数の比較器と、
前記複数の比較器の出力に基づいて前記基準周波数に対する前記発振周波数の位相エラーをデジタルコードに出力するエンコーダと、
を含むことを特徴とする請求項9に記載のデジタル位相ロックループ。 - 前記遅延素子は、
インバーター、バッファ、抵抗、RC遅延回路のうち少なくとも一つであることを特徴とする請求項9又は10に記載のデジタル位相ロックループ。 - 前記比較器はフリップフロップであることを特徴とする請求項10に記載のデジタル位相ロックループ。
- 前記コンバーターは、
前記周波数検出器から周波数エラーを受信すると、前記コンバーターの位相エラー値を変更して出力する出力部を更に含むことを特徴とする請求項10に記載のデジタル位相ロックループ。 - 前記出力部は、
前記発振周波数が前記基準周波数より遅れ位相を有する場合、前記位相エラー値を最小値に変更して出力し、
前記基準周波数が前記発振周波数より遅れ位相を有する場合、前記位相エラー値を最大値に変更して出力することを特徴とする請求項13に記載のデジタル位相ロックループ。 - 前記コンバーターは、
複数の遅延素子がフィードバックループ形態に接続され、予め設定された発振周波数を出力するリングオシレーターと、
前記リングオシレーターの発振周波数を用いて前記基準周波数の周期及び前記デジタル制御発振器の発振周波数の周期をカウントするカウンターと、を更に含むことを特徴とする請求項10に記載のデジタル位相ロックループ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11869308P | 2008-12-01 | 2008-12-01 | |
US61/118,693 | 2008-12-01 | ||
KR1020090076780A KR101632657B1 (ko) | 2008-12-01 | 2009-08-19 | 타임투디지털 컨버터 및 디지털 위상 고정 루프 |
KR10-2009-0076780 | 2009-08-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010130699A true JP2010130699A (ja) | 2010-06-10 |
JP5590867B2 JP5590867B2 (ja) | 2014-09-17 |
Family
ID=41651341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009272303A Active JP5590867B2 (ja) | 2008-12-01 | 2009-11-30 | タイム/デジタルコンバーター及びデジタル位相ロックループ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7973578B2 (ja) |
EP (1) | EP2192689B1 (ja) |
JP (1) | JP5590867B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5590867B2 (ja) * | 2008-12-01 | 2014-09-17 | 三星電子株式会社 | タイム/デジタルコンバーター及びデジタル位相ロックループ |
JP2011071816A (ja) * | 2009-09-28 | 2011-04-07 | Fujitsu Semiconductor Ltd | 周波数測定回路及びそれを有するpllシンセサイザ |
KR101629970B1 (ko) * | 2010-04-23 | 2016-06-13 | 삼성전자주식회사 | 타임 투 디지털 컨버터 및 그의 동작 방법 |
US8222607B2 (en) * | 2010-10-29 | 2012-07-17 | Kabushiki Kaisha Toshiba | Apparatus for time to digital conversion |
US8207770B1 (en) * | 2010-12-23 | 2012-06-26 | Intel Corporation | Digital phase lock loop |
KR101202742B1 (ko) * | 2011-04-05 | 2012-11-19 | 연세대학교 산학협력단 | 시간-디지털 변환기 및 변환방법 |
KR20140043386A (ko) | 2011-05-27 | 2014-04-09 | 가부시키가이샤 아이카디자인 | 신호변환 회로, pll 회로, 지연조정 회로 및 위상제어 회로 |
CN102355267B (zh) * | 2011-05-30 | 2013-09-18 | 山东寿光科迪电子有限公司 | 一种基于游标延迟链的时间数字转换方法及其电路 |
CN102291138B (zh) * | 2011-07-08 | 2013-11-27 | 东南大学 | 一种随机时间-数字转换器 |
US9742416B2 (en) * | 2012-02-15 | 2017-08-22 | Texas Instruments Incorporated | IC phase detector with re-timed reference clock controlling switches |
KR101797625B1 (ko) * | 2012-02-16 | 2017-11-15 | 한국전자통신연구원 | 저전력 고해상도 타임투디지털 컨버터 |
US9197402B2 (en) * | 2012-04-10 | 2015-11-24 | Intel Corporation | Re-circulating time-to-digital converter (TDC) |
US8957712B2 (en) * | 2013-03-15 | 2015-02-17 | Qualcomm Incorporated | Mixed signal TDC with embedded T2V ADC |
TWI514775B (zh) * | 2013-07-22 | 2015-12-21 | Realtek Semiconductor Corp | 時脈邊緣偵測裝置與方法 |
US9438265B2 (en) * | 2014-01-14 | 2016-09-06 | Intel Corporation | Phase multiplexer |
CN104901686B (zh) * | 2015-06-09 | 2018-03-27 | 中山大学 | 一种低相位噪声的锁相环 |
EP3291447B1 (en) | 2016-08-30 | 2018-12-05 | Stichting IMEC Nederland | Digital phase locked loop and method for operating the same |
EP3707566B1 (en) * | 2017-12-14 | 2022-07-27 | Huawei International Pte. Ltd. | Time-to-digital converter |
US10520901B2 (en) * | 2018-02-23 | 2019-12-31 | Qualcomm Incorporated | Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation |
US10965442B2 (en) * | 2018-10-02 | 2021-03-30 | Qualcomm Incorporated | Low-power, low-latency time-to-digital-converter-based serial link |
US10474110B1 (en) * | 2018-12-21 | 2019-11-12 | Intel Corporation | Adaptive time-to-digital converter and method |
CN110061738B (zh) * | 2019-04-26 | 2023-05-23 | 海光信息技术股份有限公司 | 一种全数字锁相环电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6130814A (ja) * | 1984-07-10 | 1986-02-13 | ジヨン・フリユ−ク・マニフアクチヤリング.カムパニ−,インコ−ポレ−テツド | デジタル式位相検波器 |
JP2001196925A (ja) * | 2000-01-07 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 周波数比較器とそれを備えた位相同期回路 |
JP2002076886A (ja) * | 2000-06-30 | 2002-03-15 | Texas Instruments Inc | デジタル小位相検出器 |
JP2002198808A (ja) * | 2000-10-19 | 2002-07-12 | Sony Corp | Pll回路および光通信受信装置 |
JP2005318599A (ja) * | 2004-04-26 | 2005-11-10 | Samsung Electronics Co Ltd | 位相同期ループ集積回路 |
JP2008131659A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | タイムトゥデジタルコンバータ |
US20080246522A1 (en) * | 2005-09-30 | 2008-10-09 | Kossel Marcel A | Phase locked loop and method for adjusting the frequency and phase in the phase locked loop |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3453006B2 (ja) * | 1995-07-07 | 2003-10-06 | パイオニア株式会社 | 位相同期回路及びディジタル信号再生装置 |
US6731667B1 (en) * | 1999-11-18 | 2004-05-04 | Anapass Inc. | Zero-delay buffer circuit for a spread spectrum clock system and method therefor |
US6593773B2 (en) * | 2001-04-25 | 2003-07-15 | Texas Instruments Incorporated | Power saving circuitry using predictive logic |
TW200539574A (en) * | 2004-05-21 | 2005-12-01 | Chung Shan Inst Of Science | Circuitry and method for measuring time interval with ring oscillator |
US7706496B2 (en) * | 2005-01-31 | 2010-04-27 | Skyworks Solutions, Inc. | Digital phase detector for a phase locked loop |
JP4850473B2 (ja) * | 2005-10-13 | 2012-01-11 | 富士通セミコンダクター株式会社 | デジタル位相検出器 |
US7332973B2 (en) | 2005-11-02 | 2008-02-19 | Skyworks Solutions, Inc. | Circuit and method for digital phase-frequency error detection |
TWI328932B (en) * | 2006-11-10 | 2010-08-11 | Ind Tech Res Inst | Cycle time to digital converter |
KR100845133B1 (ko) * | 2006-11-15 | 2008-07-10 | 삼성전자주식회사 | 고해상도 타임투디지털컨버터 |
US7804925B2 (en) * | 2007-02-14 | 2010-09-28 | Infineon Technologies Ag | Detection arrangement, counter unit, phase locked loop, detection method and method for generating an oscillator signal |
KR100944497B1 (ko) * | 2007-06-25 | 2010-03-03 | 삼성전자주식회사 | 디지털 주파수 검출기 및 이를 이용한 디지털 pll |
KR101082415B1 (ko) * | 2007-07-24 | 2011-11-11 | 고려대학교 산학협력단 | 계층구조 위상 디지털 변환기 |
JP5190467B2 (ja) * | 2007-12-04 | 2013-04-24 | 株式会社アドバンテスト | 遅延回路、多段遅延回路ならびにそれらを利用した時間デジタル変換器、半導体試験装置、リング発振器および遅延ロックループ回路 |
JP5290589B2 (ja) * | 2008-02-06 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4443616B2 (ja) * | 2008-03-07 | 2010-03-31 | 株式会社半導体理工学研究センター | 時間デジタル変換回路 |
JP5183269B2 (ja) * | 2008-03-28 | 2013-04-17 | 株式会社アドバンテスト | バーニア遅延回路、それを用いた時間デジタル変換器および試験装置 |
US7859344B2 (en) * | 2008-04-29 | 2010-12-28 | Renesas Electronics Corporation | PLL circuit with improved phase difference detection |
US8327179B2 (en) * | 2008-06-05 | 2012-12-04 | Realtek Semiconductor Corp. | Asynchronous counter based timing error detection |
US20100097150A1 (en) * | 2008-10-16 | 2010-04-22 | Keisuke Ueda | Pll circuit |
JP5590867B2 (ja) * | 2008-12-01 | 2014-09-17 | 三星電子株式会社 | タイム/デジタルコンバーター及びデジタル位相ロックループ |
US7999707B2 (en) * | 2008-12-02 | 2011-08-16 | Electronics And Telecommunications Research Institute | Apparatus for compensating for error of time-to-digital converter |
US7782104B2 (en) * | 2008-12-23 | 2010-08-24 | Intel Corporation | Delay element array for time-to-digital converters |
JP5305935B2 (ja) * | 2009-01-16 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | デジタルフェーズロックドループ回路 |
US8102195B2 (en) * | 2009-05-13 | 2012-01-24 | Mediatek Inc. | Digital phase-locked loop circuit including a phase delay quantizer and method of use |
JP2011004196A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 半導体集積回路 |
JP5256535B2 (ja) * | 2009-07-13 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 位相同期ループ回路 |
-
2009
- 2009-11-30 JP JP2009272303A patent/JP5590867B2/ja active Active
- 2009-11-30 EP EP09177425A patent/EP2192689B1/en active Active
- 2009-11-30 US US12/627,229 patent/US7973578B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6130814A (ja) * | 1984-07-10 | 1986-02-13 | ジヨン・フリユ−ク・マニフアクチヤリング.カムパニ−,インコ−ポレ−テツド | デジタル式位相検波器 |
JP2001196925A (ja) * | 2000-01-07 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 周波数比較器とそれを備えた位相同期回路 |
JP2002076886A (ja) * | 2000-06-30 | 2002-03-15 | Texas Instruments Inc | デジタル小位相検出器 |
JP2002198808A (ja) * | 2000-10-19 | 2002-07-12 | Sony Corp | Pll回路および光通信受信装置 |
JP2005318599A (ja) * | 2004-04-26 | 2005-11-10 | Samsung Electronics Co Ltd | 位相同期ループ集積回路 |
US20080246522A1 (en) * | 2005-09-30 | 2008-10-09 | Kossel Marcel A | Phase locked loop and method for adjusting the frequency and phase in the phase locked loop |
JP2008131659A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | タイムトゥデジタルコンバータ |
Also Published As
Publication number | Publication date |
---|---|
EP2192689B1 (en) | 2012-01-18 |
US7973578B2 (en) | 2011-07-05 |
US20100134165A1 (en) | 2010-06-03 |
EP2192689A1 (en) | 2010-06-02 |
JP5590867B2 (ja) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5590867B2 (ja) | タイム/デジタルコンバーター及びデジタル位相ロックループ | |
KR101632657B1 (ko) | 타임투디지털 컨버터 및 디지털 위상 고정 루프 | |
JP4850473B2 (ja) | デジタル位相検出器 | |
JP5564550B2 (ja) | Pll回路 | |
CN106059574B (zh) | 用于数字化相位差的电路、pll电路及用于其的方法 | |
JP5044434B2 (ja) | 位相同期回路及びこれを用いた受信機 | |
US8957712B2 (en) | Mixed signal TDC with embedded T2V ADC | |
US7577225B2 (en) | Digital phase-looked loop | |
US8081013B1 (en) | Digital phase and frequency detector | |
US8390347B1 (en) | Single period phase to digital converter | |
CN111869106A (zh) | 通过基于可编程计数器的时钟接口和具有高分辨率和宽操作范围的时间数字转换器进行时钟筛选 | |
US7595672B2 (en) | Adjustable digital lock detector | |
US10819355B1 (en) | Phase to digital converter | |
US6879195B2 (en) | PLL lock detection circuit using edge detection | |
TW200840222A (en) | Phase frequency detector and phase-locked loop | |
JP2010119077A (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
EP2291914B1 (en) | Fast-locking bang-bang pll with low output jitter | |
TW201820790A (zh) | 頻率合成裝置及其方法 | |
US20120049912A1 (en) | Digital phase difference detector and frequency synthesizer including the same | |
KR101710450B1 (ko) | 위상 고정 루프 및 그의 위상 고정 방법 | |
JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
JP2010273185A (ja) | デジタルフェーズロックドループ回路 | |
JP2013077869A (ja) | 時間−デジタル変換器及びpll回路 | |
Huang et al. | A time-to-digital converter based AFC for wideband frequency synthesizer | |
US7039148B1 (en) | Phase detector and signal locking system controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140522 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5590867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |