KR101629970B1

KR101629970B1 - 타임 투 디지털 컨버터 및 그의 동작 방법

Info

Publication number: KR101629970B1
Application number: KR1020100038067A
Authority: KR
Inventors: 이재섭; 이강윤; 박안수; 부영건; 박준성
Original assignee: 삼성전자주식회사; 건국대학교 산학협력단
Priority date: 2010-04-23
Filing date: 2010-04-23
Publication date: 2016-06-13
Also published as: US20110260902A1; KR20110118458A; US8330637B2

Abstract

본 발명은, 타임 투 디지털 컨버터(TDC: Time-to-Digital Converter)에 있어서, 제1입력신호와 제2입력 신호를 수신하면, 제1지연 블록들 각각을 통해서 상기 제1입력신호를 소정 시간 단위로 지연시키고, 상기 제1지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제1위상 분할을 수행하여 제1위상 분할 신호들을 생성하고, 상기 제1위상 분할 신호들 중 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 출력하는 제1TDC 유닛과, 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 각각 시간 증폭하는 시간 증폭기와, 제2지연 블록들 각각을 통해서 상기 시간 증폭된 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호를 상기 소정 시간 단위로 지연시키고, 상기 제2지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제2위상 분할을 수행하여 제2위상 분할 신호들을 생성하는 제2TDC 유닛을 포함한다.

Description

타임 투 디지털 컨버터 및 그의 동작 방법{A TIME TO DIGITAL CONVERTER AND PROCEESING METHOD OF THE TIME TO CONVERTER}

본 발명은 타임 투 디지털 컨버터 구성 및 그의 동작 방법에 관한 것이다.

일반적으로 무선 통신용 송수신기 등에서는 로컬 오실레이터(LO: Local Oscillator, 이하, 'LO'라 칭하기로 함) 주파수를 공급하기 위하여 위상 동기 루프를 구성에 포함시켜 사용하고 있다. 기존에는 아날로그 방식의 위상 동기 루프를 사용하였으나, 상기 위상 동기 루프를 사용함으로써 공정 스케일이 낮아지는 문제점이 발생하였다. 그러나, 상기한 문제점을 해결하기 위해서 상기한 아날로그 방식의 위상 동기 루프를 디지털 방식으로 구성할 경우, 공정 변화에 둔감하기 때문에 이를 극복하고자 디지털 방식의 위상동기 루프가 사용되고 있다. 상기 디지털 방식의 위성 동기 루프에서 타임 투 디지털 컨버터(TDC: Time-to-Digital Converter, 이하, 'TDC'라 칭하기로 함)는 디지털 오실레이터의 출력 주파수와 기준 주파수와의 위상 차이를 비교하는 데 사용되며, 상기 TDC의 해상도에 따라 상 디지털 방식의 위성 동기 루프의 성능이 결정된다. 상기 TDC는 두 개의 입력 신호들을 수신하고, 한 개의 입력 신호는 지연라인을 통해 단계 별로 지연시키고, 상기 단계 별로 지연된 각각의 신호들의 파형들 각각과 나머지 한 개의 입력 신호의 파형과의 상응 에지에지(Rising Edge)를 비교한 결과를 디지털 코드로 출력하는 방식으로 동작한다. 상기 출력된 디지털 코드로 상기 두 개의 입력 신호들 간의 차이를 파악할 수 있다.

도 1은 일반적인 단일 지연 라인(Single Delay Line)을 갖는 TDC의 개략도의일 예이다.

도 1을 참조하면, TDC(100)는 2개의 입력 신호 라인과, 신호 지연을 위한 L개의 인버터들(106-1~106-L)과, 그에 대응하는 플리플랍(Filp-Flop)으로 구현되는 L+1개의 비교기들(108-0~108-L)을 포함한다.

상기 TDC(100)는 2개의 입력 신호 즉, 디지털 제어된 오실레이터 (DCO: Digital Controlled Oscillator, 이하, 'DCO'라 칭하기로 한다) 주파수(F_DCO)(102)와 기준(reference) 주파수(F_REF)(104)가 입력된다. 상기 F_DCO(102)는 L개의 인버터들(106-1~106-L) 각각을 통해서 지연되어 상기 L+1개의 비교기들(108-0~108-L)들 각각으로 입력된다. 상기 L+1개의 비교기들(108-0~108-L)들 각각은 상기 인버터들(106-1~106-L) 각각에서 지연되어 출력된 F_DCO의 상승 에지(Rsing Edge)와 상기 F_REF(104)의 상승 에지를 비교하고, 그 비교 결과를 디지털 코드로 출력된다. 상기 출력된 디지털 코드로 해당 입력 신호들의 차이를 확인할 수 있다.

상기한 TDC(100)의 해상도는 인버터들(106-1~106-L)의 지연 시간에 의해서 결정된다. 일반적으로, 인버터의 지연 시간은 해당 인버터를 구성하는 트랜지스터 (transistor)의 크기에 의해서 결정되기 때문에, 특정 공정상에서 해당 TDC의 해상도는 일정 값으로 제한되는 문제점이 있다.

본 발명은 위상 보간 기법(PI: Phase--terpolation)과 시간 증폭기(TA:Time Amplifer)를 사용하는 TDC 및 그의 동작 방법을 제안한다.

본 발명은 저항 자동 튜닝 방식을 사용하는 위상 보간 기법과 추가적인 인버터의 사용으로 인한 시간 차로 이득을 증가시킨 시간 증폭기를 사용하는 TDC 및 그의 동작 방법을 제안한다.

본 발명은 고주파의 입력 주파수에서 고해상도를 가지는 TDC 및 그의 동작 방법을 제안한다.

본 발명에서 제안하는 장치는; 타임 투 디지털 컨버터(TDC: Time-to-Digital Converter)에 있어서, 제1입력신호와 제2입력 신호를 수신하면, 제1지연 블록들 각각을 통해서 상기 제1입력신호를 소정 시간 단위로 지연시키고, 상기 제1지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제1위상 분할을 수행하여 제1위상 분할 신호들을 생성하고, 상기 제1위상 분할 신호들 중 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 출력하는 제1TDC 유닛과, 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 각각 시간 증폭하는 시간 증폭기와, 제2지연 블록들 각각을 통해서 상기 시간 증폭된 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호를 상기 소정 시간 단위로 지연시키고, 상기 제2지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제2위상 분할을 수행하여 제2위상 분할 신호들을 생성하는 제2TDC 유닛을 포함한다.

본 발명에서 제안하는 방법은; 타임 투 디지털 컨버터(TDC: Time-to-Digital Converter)의 동작 방법에 있어서, 제1입력신호와 제2입력 신호를 수신하는 과정과, 제1지연 블록들 각각을 통해서 상기 제1입력신호를 소정 시간 단위로 지연시키는 과정과, 상기 제1지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제1위상 분할을 수행하여 제1위상 분할 신호들을 생성하고, 상기 제1위상 분할 신호들 중 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 출력하는 과정과, 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 각각 시간 증폭하는 과정과, 제2지연 블록들 각각을 통해서 상기 시간 증폭된 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호를 상기 소정 시간 단위로 지연시키는 과정과, 상기 제2지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제2위상 분할을 수행하여 제2위상 분할 신호들을 생성하는 과정을 포함한다.

본 발명은 저항 자동 튜닝 방식을 사용하는 위상 보간(PI: Phase-Interpolation) 기법과 추가적인 인버터의 사용으로 인한 시간 차로 이득을 증가시킨 시간 증폭기(TA:Time Amplifer)를 사용하는 TDC를 제공함으로써, 상기 TDC가 고주파의 입력 주파수에서 고해상도를 가지는 효과가 있다.

도 1은 일반적인 단일 지연 라인을 갖는 TDC의 개략도의일 예.
도 2는 본 발명의 실시 예에 따른 TDC의 입력 신호의 흐름도.
도 3은 본 발명의 실시 예에 따른 TDC의 개략적인 구성도.
도 4는 본 발명의 실시 예에 따른 TDC의 전체 블록 구성도.
도 5는 본 발명의 실시 예에 따른 저항 자동 튜닝 방식을 적용한 PI 블록의 블록 구성도.
도 6은 본 발명의 실시 예에 따른 저항 자동 튜닝부의 블록 구성도.
도 7은 본 발명의 실시 예에 따른 TA의 상세 블록도.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하, 본 발명은 위상 보간(PI: Phase-Interpolation, 이하, 'PI'라 칭하기로 함) 기법과 시간 증폭기(TA: Time Amplifer, 이하, 'TA'라 칭하기로 함)를 사용함으로써, 고주파 입력 주파수에서 고해상도를 갖는 TDC 및 그의 동작 방법을 제안한다.

도 2는 본 발명의 실시 예에 따른 TDC의 입력 신호의 흐름도이다.

도 2를 참조하면, 200단계에서 상기 TDC는 F_DCO의 입력 여부를 확인한다. 상기 확인 결과 F_DCO가 입력되었으면 상기 TDC는 205단계로 진행하고, 상기 확인 결과 F_DCO가 입력되지 않았으면 상기 TDC는 상기 F_DCO가 입력될 때까지 대기한다. 205단계에서 상기 TDC는 구비하고 있는 다수의 인버터들을 각각을 통해서 상기 F_DCO를 시간 지연시킨 후, 210단계로 진행한다. 여기서, 상기 다수의 인버터들 각각의 지연 시간 단위가 동일한 경우를 가정하여 설명하기로 한다.

210단계에서 상기 TDC는 미리 결정되어 있는 PI의 지연 시간 단위로 상기 지연된 F_DCO 를 위상 분할하고, 215단계로 진행한다. 이때, 상기 PI의 지연 시간은 상기 다수의 인버터들 각각의 지연 시간 단위보다 작은 단위를 갖는다.

215단계에서 상기 TDC는 다수의 인버터들 각각을 통해서 지연된 F_DCO들 각각의 라이징 엣지와 다른 입력 신호인 F_REF의 라이징 에지를 비교하고, 상기 비교 결과를 디지털 코드(Digital Code)로 출력하고, 217단계로 진행한다. 상기 F_REF는 시간 지연되지 않은 원래 신호이다.

217단계에서 상기 TDC는 다수의 인버터들 각각을 통해서 상기 시간 지연된 F_DCO들 중 상기 F_REF와 가장 근접한, 시간 지연된 F_DCO와 상기 F_REF각각을 시간 증폭한 후, 218단계로 진행한다. 218단계에서 상기 TDC는 상기 시간 증폭된 F_DCO(TA_ F_DCO)를 다시 다수의 인버터들 각각을 통해서 시간 지연시킨 후, 220단계로 진행한다. 여기서, 217단계에서의 상기 다수의 인버터들 각각의 지연 시간 단위 역시 동일한 경우를 가정하여 설명하기로 한다.

220단계에서 상기 TDC는 미리 결정되어 있는 PI의 지연 시간 단위로 상기 TA_ F_DCO 를 위상 분할하고, 225단계로 진행한다. 이때, 상기 PI의 지연 시간은 상기 다수의 인버터들 각각의 지연 시간보다 작은 단위를 갖는다.

225단계에서 상기 TDC는 다수의 인버터들 각각을 통해서 상기 위상 분할된 TA_ F_DCO 각각과 상기 시간 증폭된 F_REF( TA_F_REF의)의 라이징 에지를 비교하고, 상기 비교 결과를 디지털 코드(Digital Code)로 출력한다.

결과적으로, 상기 215단계 및 225단계를 통해서 두 번의 비교 단계를 거친 디지털 코드를 최종 결과로서 출력한다.

도 3은 본 발명의 실시 예에 따른 TDC의 개략적인 구성도이다.

도 3을 참조하면, TDC는 크게 Coarse TDC(300)와 TA(310) 및 Fine TDC(320)로 구성된다.

상기 Coarse TDC(300)는 PI블록(302)과, 저항 자동 튜닝부(304)와, 비교기1(306) 및 MUX(308)을 포함한다. 상기 저항 자동 튜닝부1(304)은 상기 PI 블록(302)이 공정 변화에 둔감하도록 위상 분할에 수반되는 전압 분배 동작 시 사용되는 저항을 조정하기 위한 저항들로 구성된다. 상기 저항 자동 튜닝부1(304)의 동작은 하기에서 상세히 설명하기로 한다.

상기 Coarse TDC(300)는 두 개의 입력 신호 F_DCO와 F_REF가 입력된다. 이때, 상기 F_DCO는 도면에 도시하지는 않았으나 도 1과 같이 각각 인버터로 구현된 다수의 지연부들을 통해서 지연되고, 상기 다수의 지연부들 각각은 자신의 입력 신호와 지연된 지연 신호를 PI 블록(302)으로 전달된다. 이에 반해, 상기 F_REF 는 아무런 신호 왜곡 없이 상기 비교기1(306)과 MUX(308)로 각각 전달된다.

상기 PI 블록(302)은 상기 지연된 F_DCO를 미리 결정되어 있는 PI의 지연 시간으로 분할한다. 일 예로, 블록(330)에서 상기 PI의 지연 시간이 5ps일 경우, 상기 F_DCO의 지연 범위가 155ps까지 지연된다 가정하기로 한다. 이 경우, 상기 지연된 F_DCO는 5ps 단위를 갖는 총 32개의 PI 파형들 즉, PI(0) … PI(31)로 분할되어 상기 비교기 1(306)과 상기 MUX(308)로 입력된다.

상기 비교기1(306)은 상기 PI(0) … PI(31) 각각과 상기 F_REF의 라이징 에지를 비교하여 온도계 코드(Thermometer Code)인 CTDC_O(31:0)을 출력한다.

상기 MUX(308)는 상기 분할된 31개의 PI 파형들 중 상기 F_REF의 라이징 에지와 가장 근접한 PI(n)을 선택하여 상기 F_REF와 함께 상기 TA(310)로 출력한다.

상기 TA(308)는 상기 PI(n)과 상기 F_REF 각각을 시간 증폭시킨 후, 상기 시간 증폭된 PI(TA_PI(n))와 상기 증폭된 F_REF(TA_ F_REF) 각각을 상기 Fine TDC(320)의 입력 신호로 출력한다.

상기 Fine TDC(320)는 PI블록(322)과, 저항 자동 튜닝부2(324) 및 비교기2(326)를 포함한다. 상기 저항 자동 튜닝부2(324)는 상기 PI 블록(322)이 공정 변화에 둔감하도록 위상 분할에 수반되는 전압 분배 동작 시 사용되는 저항을 조정하기 위한 저항들로 구성된다. 상기 저항 자동 튜닝부1(324)의 동작은 하기에서 상세히 설명하기로 한다.

상기 TA_PI(n)는 도면에 도시하지는 않았으나 도 1과 같이 각각 인버터로 구현된 다수의 지연부들을 통해서 지연되고, 상기 다수의 지연부들 각각은 자신의 입력 신호와 지연된 지연 신호를 상기 PI 블록(322)으로 전달된다. 반면, 상기 TA_ F_REF는 아무런 신호 왜곡 없이 상기 비교기2(326)로 전달된다. 상기 PI 블록(322)은 상기 지연된 TA_PI(n)를 미리 결정되어 있는 PI의 지연 시간으로 분할한다. 일 예로, 블록 340에서 상기 PI의 지연 시간이 5ps일 경우, TA_PI(n)의 지연 범위가 60ps까지 지연된다 가정하기로 한다. 이 경우, 상기 지연된 TA_PI(n)는 5ps 단위를 갖는 총 16개의 PI 파형들 즉, PI(0) … PI(15)로 분할되어 상기 비교기 2(326)과 상기 MUX(308)로 입력된다.

상기 비교기2(326)는 상기 PI(0) … PI(15) 각각의 상승 에지와 상기 TA_ F_REF의 상승 에지를 비교하여 온도계 코드인 FTDC_O(15:0)을 출력한다.

상기 Coarse TDC(300)와 상기 Fine TDC(320) 각각을 통해서 출력한 CTDC_O(31:0)와 FTDC_O(15:0)는 각각 이진 코드 변환부인 T2B(Themometer-to-binary) 블록을 통해서 바이너리 코드 5비트와 4비트로 변환된 후, TDC_O(8:0)을 출력된다.

도 4는 본 발명의 실시 예에 따른 TDC의 전체 블록 구성도이다.

도 4를 참조하면, TDC는 크게 Coarse TDC(400)와 TA(418) 및 Fine TDC(420)로 구성된다.

상기 Coarse TDC(400)는 각각 2개의 인버터로 구성된 지연 블록들(402, 404)과, 상기 저항 자동 튜닝부(406)와, 각각 8개의 PI를 출력하는 총 4개의 8-PI 블록들(408)과, 각각 플리플랍으로 구성된 비교기들(412)과, 에지 검출기(414) 및 MUX(416)을 포함한다.

상기 Coarse TDC(400)는 F_DCO와 F_REF를 입력 신호로서 입력한다. 상기 F_REF는 크리스탈 OSC 제공되는 기준 주파수이다. 상기 F_DCO는 상기 지연 블록들(402)에 의해 지연되어 출력된다. 상기 F_DCO가 지연되어 출력된 신호는 D(0), D(1), … , D(4)이고, 일 예로, 상기 D(0), D(1), … , D(4) 각각에서의 지연 시간 즉, 지연 블록들(402) 각각의 지연 시간은 40ps라 가정하기로 한다. 상기 D(0), D(1), … , D(4) 중 2개의 신호씩 상기 8-PI블록들(408) 각각에 입력된다. 그러면, 상기 8-PI블록들(408) 각각은 입력된 두 신호, 일 예로, D(0)와 D(1)을 총 8개의 위상으로 분할된 신호 즉, PI(0) 부터 PI(7)로 출력한다. 여기서, 상기 PI 별 지연 시간은 상기 지연 블록들(402) 각각의 지연 시간보다 작은 5ps라고 가정하기로 한다. 상기 Coarse TDC(400)는 상기 총 4개의 8-PI 블록들(408)을 사용하여 지연된 F_DCO를 5ps 단위로 분할한 PI(0) 내지 PI(31)를 출력한다. 이때, 도 4에는 도시하지 않았으나 상기 총 4개의 8-PI 블록들(408) 각각은 위상 분할된 PI()를 출력하기 위해서 전압 분배 절차가 필요하고, 상기 전압 분배 절차시 저항이 사용된다. 그러나, 상기 저항은 공정 변화에 의해 오차값이 존재한다. 따라서 상기 총 4개의 8-PI 블록들(408) 각각은 상기 저항 자동 튜닝부(406)에서 출력하는 R_TUNE(3:0)을 입력받아 전압 분배시 사용되는 전압의 공정 변화에 의한 오차를 자동으로 원래 값으로 복구한다.

이후, 상기 비교기들(412) 각각은 상기 총 4개의 8-PI 블록들(408) 각각에서 출력된 PI(0) 부터 PI(31) 각각의 라이징 에지와 F_REF의 라이징 에지를 비교한 후, 비교 결과를 온도계 코드인 CTDC_O(31:0)로 출력한다. 상기 에지 검출기(414)는 상기 F_REF의 라이징 에지에서 가장 근접한 PI(n)를 검출하여, 상기 MUX(416)로 입력시킨다. 일 예로, CTDC_O(31:0)에서 '10'을 출력한 비교기에 입력된 두 개의 신호는 상기 F_REF의 라이징 에지와 가장 가까운 PI(n)라 가정하기로 한다.

상기 TA(418)는 상기 Coarse TDC(400)에서 출력된 PI(n)와 F_REF의 시간 차이를 시간 축으로 증폭하여 넓힌 TA_PI(n)과 TA_F_REF로 출력한다.

상기 Fine TDC(420)는 각각 2개의 인버터로 구성된 지연 블록들(422, 424)과, 저항 자동 튜닝부(426)와, 각각 8개의 PI를 출력하는 총 2개의 8-PI 블록들(428, 430)과, 각각 플리플랍으로 구성된 비교기들(432)을 포함한다.

상기 TA_PI(n)는 상기 지연 블록들(422, 224) 각각에 의해 시간 지연되어 출력된다. 상기 TA_PI(n)가 지연되어 출력된 신호는 D(0), D(1), D(2)이고, 일 예로, 상기 D(0), D(1), D(2) 각각에서의 지연 시간 즉, 지연 블록들(422, 424) 각각의 지연 시간은 40ps라 가정하기로 한다. 상기 D(0), D(1), D(2) 중 2개의 신호씩 상기 8-PI 블록들(428, 430) 각각에 입력된다. 그러면, 상기 8-PI 블록(428)은 입력된 두 신호, 일 예로, D(0)와 D(1)을 총 8개의 위상으로 분할된 신호 즉, PI(0) 부터 PI(7)로 출력한다. 여기서, 상기 PI 별 지연 시간은 상기 지연 블록들(422, 424) 각각의 지연 시간 보다 작은 5ps라고 가정하기로 한다. 마찬가지로, 상기 8-PI 블록(430)은 입력된 두 신호, 일 예로, D(1)와 D(2)를 총 8개의 위상으로 분할된 신호 즉, PI(8) 부터 PI(15)로 출력한다. 결과적으로, 상기 Fine TDC(420)은 총 2개의 상기 8-PI 블록들(428, 430)을 사용하여 총 16개의 위상으로 분할된 신호 즉, PI(0) 부터 PI(15)를 출력한다. 상기 8-PI 블록들(428, 430) 각각은 상기 저항 자동 튜닝부(426)에서 출력하는 R_TUNE(3:0)을 입력 받아 공정 변화에 의해 변한 저항을 자동으로 원래 값으로 복구한다. 상기 저항 자동 튜닝부들(406, 426)의 구체적인 동작은 하기 도 7을 참조하여 상세히 설명하기로 한다.

이후, 상기 비교기들(432) 각각은 상기 8-PI 블록들(428, 430) 각각에서 출력된 PI(0) 부터 PI(15) 각각의 라이징 에지와 상기 TA_F_REF의 라이징 에지를 비교한 후, 상기 비교 결과를 온도계 코드인 FTDC_O(15:0)을 출력한다.

상기 Coarse TDC(400)와 상기 Fine TDC(420)에서 출력한 CTDC_O(31:0)와 FTDC_O(15:0)는 각각 T2B 블록을 통해 이진 코드인 5비트와 4 비트로 변환된 TDC_O(8:0)로 최종 출력된다.

도 5는 본 발명의 실시 예에 따른 저항 자동 튜닝 방식을 적용한 PI 블록의 블록 구성도이다.

도 5를 참조하면, PI블록은 8개의 저항 터닝 어레이(0)~(7)들(500 내지 506)과, 상기 저항 터닝 어레이(0)~(7)들의 수에 대응하는 버퍼들(508 내지 512)을 포함한다.

상기 PI 블록은 이전 단계에서 2개의 인버터로 구성된 지연 블록을 통해서 상기 2개의 인버터 각각은 F_DCO가 지연된 2개의 지연 신호 일 예로, D(0)와 D(1)를 입력 받고, 상기 D(0)와 D(1)의 전압 차이를 저항들에 의해 전압 분배한다. 여기서, 상기 D(0)와 D(1)의 시간 간격은 T_D이다. 즉, 상기 D(0)와 D(1)는 상기 8개의 저항 터닝 어레이(0)~(7)(508~512)에 의해 전압 분배를 한 후,상기 버퍼들(508 내지 512) 각각에게 전달된다. 그러면, 상기 버퍼들(508 내지 512) 각각은 상기 전압 분배된 상기 D(0)와 D(1)의 시간 간격을 미리 결정된 PI의 지연 단위로 위상이 분할된 8개의 PI(0) 내지 PI(7)을 출력한다. 이때, 상기 PI(0) 내지 PI(7)들의 시간 차이는 T_D/8 이다.

실질적으로, PI 블록에서 입력된 신호를 동일한 위상을 갖도록 분할된 신호로 출력하기 위해서는 전압 분배 시 사용하는 저항의 값에 오차가 존재하면 안된다. 그러나, 일반적으로 전압 분배를 위해서 사용되는 저항은 공정 변화로 인해서 대략

의 오차를 갖는 문제점이 있다. 상기한 저항의 오차를 해결하기 위해서 본 발명에서는 공정 변화로 인해 PI의 전압 분배를 위해서 사용하는 저항의 값이 변하더라도 자동으로 원래의 저항값으로 복구될 수 있도록 하는 저항 자동 튜닝 방식을 적용한다. 즉, 상기 저항 자동 튜닝부(514)는 튜닝 저항값 R_TUNE(3:0)의 제어 비트를 통해서 상기 저항 터닝 어레이(0)~(7)들 각각의 오차를 자동으로 조정한다.

도 6은 본 발명의 실시 예에 따른 저항 자동 튜닝부의 블록 구성도이다.

도 6을 참조하면, 600블록은 저항 자동 튜닝부와 연결된 레지스터 터닝 어레이(0)~(7)로 구성된다. 상기 레지스터 터닝 어레이(0)~(7) 각각은 상기 저항 자동 튜닝부로부터 출력되는 R_TUNE(3:0)의 제어 비트들을 통해 각각의 저항값을 조절할 수 있다.

610블록은 상기 저항 터닝 어레이(0)~(7) 각각의 상세 구성도이다. 여기서, R0는 TDC의 PI 동작에서 전압 분배를 위해서 사용되는 메인(main) 저항이고, R1, R2, R3 및 R4는 상기 R0에서 발생 가능한

오차를 조절할 수 있는 서브(Sub) 저항들이다. 상기 서브 저항들에 연결된 스위치(Switch)들 즉, S0, S1, S2 및 S3를 상기 R_TUNE(3:0)에 의해 온/오프(On/Off) 하면서 상기 R0의

오차를 조절할 수 있다. 610블록에 도시된 바와 같이 상기 저항 터닝 어레이(0)~(7)는 상기 메인 저항과 서브 저항들을 병렬 또는 직렬로 구성할 수 있다.

620블록은 상기 저항 자동 튜닝부의 상세 구성도이다. 상기 저항 자동 튜닝부는 밴드갭 기준 블록(622)과, 비교기(624)와, 디지털 제어기(626) 및 복제 저항부(628)을 포함한다.

상기 밴드갭 기준 블록(622)은 일정한 크기를 갖는 기준 전류 I_REF를 생성하여 상기 610 블록의 메인 저항과 연결된 서브 저항들의 연결 형태와 동일한 형태로 생성된 복제 저항들에 인가함으로써, 상기 복제 저항에는 일정한 전압 V_TUNE이 형성된다. 그러면, 상기 비교기(624)는 상기 형성된 V_TUNE와 기준 전압인 V_REF간의 차이를 비교하여 상기 디지털 제어기(626)를 통해 보상 저항 R_TUNE(3:0)를 생성한다. 상기 R_TUNE(3:0)는 상기 복제 저항부(628)의 스위치들에 연결되어, 상기 스위치들을 온/오프하기 위한 제어 비트들을 인가함으로써, 상기 R0의 오차를 보상한다. 예를 들어, 공정 변화에 의해 저항 자동 튜닝부(610)의 메인 저항 R0가 본래 값보다 낮아질 경우, 상기 복제 저항부(628) 역시 상기 저항 튜닝 어레이(610)와 동일한 구조 일 예로, R0와 서브 저항들이 병렬 연결된 구조이므로, 상기 R0가 본래 값보다 낮아지게 된다. 이 경우, 상기 I_REF는 일정하므로 상기 V_TUNE 역시 낮아지게 된다. 상기 디지털 제어기(626)는 상기 낮아진 V_TUNE와 상기 V_REF를 비교하고, 상기 비교 결과 상기 R0가 본래 값보다 낮아졌으므로, 상기 R_TUNE(3:0)를 증가시킴으로써 복제 저항을 증가시킨다. 상기한 바와 같이 상기 저항 자동 튜닝부(620)는 반대의 피드백(Negative Feedback)으로 동작하면서 메인 저항을 보상하기 위한 R_TUNE(3:0)가 생성된다. 상기 R_TUNE(3:0)가 상기 저항 튜닝 어레이에 인가됨으로써, 최종적으로 PI의 출력 파형은 공정 변화에 상관없는 일정한 위상 간격으로 출력된다.

도 7은 본 발명의 실시 예에 따른 TA의 상세 블록도이다.

도 7을 참조하면, TA(700)는 Coarse TDC의 MUX에 의해 선택된 PI(n)과 F_REF를 입력 신호로 입력하고, 상기 PI(n)과 F_REF각각의 시간 간격 T_D를 시간축으로 넓게 증폭하여 TA(700)의 이득만큼 곱해진 T_Dx TA 이득만큼의 시간 간격을 출력한다.

상기 TA(700)는 크게 2개의 래치(Latch)들(710, 720)과 서로 다른 지연 시간을 갖는 지연부1~4들 (702~708)을 포함한다. 상기 지연부 1(702) 및 상기 지연부4(708)의 지연 시간은 Toff+α이고, 상기 지연부 2(704) 및 상기 지연부 3(706)의 지연 시간은 Toff이다. 이때, α는 인버터로 인한 딜레이 시간 즉, Toff보다 매우 작은 값으로 구현할 수 있어 상기 TA(700)의 이득을 높일 수 있다. 이에 대해서는 하기에서 상세히 설명하기로 한다.

상기 TA(700)의 이득은 하기 <수학식1>과 같이 나타내어진다. 즉, 상기 TA(700)의 이득은 NAND 게이트(gate)의 트랜스콘덕턴스(Transconductance)인 g_m과 상기 래치들(710, 720) 각각의 두 입력 간의 시간 차이인 α와 반비례하며, 상기 래치들(710, 720) 각각의 출력 커패시턴스(Capacitance) C와 비례한다.

일반적으로, TA의 이득을 높이기 위해 C를 증가시키지만, 상기 C가 증가되면 고주파에서 TA의 동작을 제한하게 된다. 따라서 본 발명에서 제안하는 TA는 C의 크기를 최대한 줄이면서 TA 이득을 높이기 위해 래치들(710, 720) 각각의 두 입력들의 시간 차이인 α 를 최소값으로 설정한다. 상기 래치들(710, 720) 각각에 입력되는 입력 신호들 간의 시간 차이를 생성하기 위해 둘 중 하나의 입력 신호에 추가 지연을 준다. 이때, 지연은 보통 인버터의 지연 시간을 사용한다. 이 경우, 특정 공정상 인버터의 지연 시간의 최소값에는 한계가 있으므로, 상기 래치들(710, 720) 각각의 입력 신호에 서로 다른 지연 시간 즉, Toff, Toff+α을 적용하여 그 차이를 이용한다. 이때, 상기 α 는 상기 인버터의 지연 시간 즉, Toff 보다 매우 작은 값을 구현할 수 있어 상기 TA(700)의 이득을 높일 수 있고, 상기 래치들(710, 720) 각각의 입력 신호에 모두 다른 지연 시간을 갖는 지연부를 통한 지연을 수행하고, 상기 지연 시간의 차이를 이용하므로, 공정 변화에 의해 해당 지연부의 지연 시간이 변하더라고 그 지연 시간의 차이는 항상 일정하므로 공정 변화에 둔감하게 된다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

타임 투 디지털 컨버터(TDC: Time-to-Digital Converter)에 있어서,
제1입력신호와 제2입력 신호를 수신하면, 제1지연 블록들 각각을 통해서 상기 제1입력신호를 소정 시간 단위로 지연시키고, 상기 제1지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제1위상 분할을 수행하여 제1위상 분할 신호들을 생성하고, 상기 제1위상 분할 신호들 중 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 출력하는 제1TDC 유닛과,
상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 각각 시간 증폭하는 시간 증폭기와,
제2지연 블록들 각각을 통해서 상기 시간 증폭된 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호를 상기 소정 시간 단위로 지연시키고, 상기 제2지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제2위상 분할을 수행하여 제2위상 분할 신호들을 생성하는 제2TDC 유닛을 포함하는 TDC.
제1항에 있어서,
상기 제1TDC 유닛은,
상기 제1위상 분할된 신호들에 대응하는 파형들 각각의 상승 에지와 상기 제2입력 신호에 대응하는 파형의 상승 에지를 비교하고, 상기 비교 결과를 온도계 코드로 변환하여 출력하는 제1비교부와,
상기 제1비교부로부터 출력된 온도계 코드를 2진 코드로 변환하여 출력하는변환부를 더 포함함을 특징으로 하는 TDC.
제1항에 있어서,
상기 제2TDC 유닛은,
상기 제2위상 분할된 신호들에 대응하는 파형들 각각의 상승 에지와, 상기 시간 증폭된 제2입력 신호에 대응하는 상승 에지를 비교하고, 상기 비교 결과를 온도계 코드로 변환하여 출력하는 제2비교부와,
상기 제2비교부로부터 출력된 온도계 코드를 2진 코드로 변환하여 출력하는변환부를 더 포함함을 특징으로 하는 TDC.
제1항에 있어서,
상기 제1TDC 유닛은,
상기 제1지연 블록들 각각에 대한 입출력 노드의 신호 간의 전압 차이를 전압 분배하는 저항 튜닝 어레이들과,
상기 저항 튜닝 어레이들 각각을 구성하는 저항들의 오차를 보상하기 위한 보상 저항부를 더 포함함을 특징으로 하는 TDC.
제4항에 있어서,
상기 저항 튜닝 어레이들 각각은,
상기 전압 분배를 위해서 사용되는 메인 저항과, 상기 메인 저항과 병렬 혹은 직렬로 연결되어, 상기 메인 저항에서 발생 가능한 오차를 조절하기 위한 서브 저항들을 포함하고, 상기 서브 저항들은 상기 보상 저항부로부터 수신되는 제어 신호에 따라 온/오프됨을 특징으로 하는 TDC.
제5항에 있어서,
상기 보상 저항부는,
기준 전류를 생성하는 밴드 갭 기준 블록과,
상기 메인 저항과 상기 서브 저항들과 동일한 연결 형태로 복제된 저항들로 구성되는 복제 저항부와,
상기 복제 저항부에 상기 기준 전류를 인가하여 생성된 전압과 기준 전압을 비교하는 비교기와,
상기 비교결과에 따라 상기 복제된 저항들의 온/오프를 제어하는 상기 제어 신호를 출력하는 디지털 제어기를 포함함을 특징으로 하는 TDC.
제6항에 있어서,
상기 시간 증폭기는,
해당 입력 신호를 서로 다른 지연 시간 단위로 지연시키는 제3 및 제4지연 블록과,
상기 제3 및 제4지연 블록 각각을 통해서 출력되는 2개의 신호를 입력하여 동작하는 래치(latch)를 포함함을 특징으로 하는 TDC.
제7항에 있어서,
상기 시간 증폭기의 이득은,
상기 제3및 제4지연 블록 각각의 지연 시간 차에 반비례하며, 상기 제3및 제4지연 블록 각각의 지연 시간 차는 최소값으로 설정됨을 특징으로 하는 TDC.
타임 투 디지털 컨버터(TDC: Time-to-Digital Converter)의 동작 방법에 있어서,
제1입력신호와 제2입력 신호를 수신하는 과정과,
제1지연 블록들 각각을 통해서 상기 제1입력신호를 소정 시간 단위로 지연시키는 과정과,
상기 제1지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제1위상 분할을 수행하여 제1위상 분할 신호들을 생성하고, 상기 제1위상 분할 신호들 중 상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 출력하는 과정과,
상기 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호와, 상기 제2입력 신호를 각각 시간 증폭하는 과정과,
제2지연 블록들 각각을 통해서 상기 시간 증폭된 제2입력 신호와 가장 근접한 위치의 위상 분할된 신호를 상기 소정 시간 단위로 지연시키는 과정과,
상기 제2지연 블록들 각각에 대한 입출력 노드의 신호에 대해 미리 결정되어 있는 위상 보간의 지연 시간 단위로 제2위상 분할을 수행하여 제2위상 분할 신호들을 생성하는 과정을 포함하는 TDC의 동작 방법.
제9항에 있어서,
상기 제1위상 분할된 신호들에 대응하는 파형들 각각의 상승 에지와 상기 제2입력 신호에 대응하는 파형의 상승 에지를 비교하고, 상기 비교 결과를 온도계 코드로 변환하여 출력하는 과정과,
상기 출력된 온도계 코드를 2진 코드로 변환하여 출력하는 과정을 더 포함하는 TDC의 동작 방법.
제9항에 있어서,
상기 제2위상 분할된 신호들에 대응하는 파형들 각각의 상승 에지와, 상기 시간 증폭된 제2입력 신호에 대응하는 상승 에지를 비교하고, 상기 비교 결과를 온도계 코드로 변환한 후, 상기 변환된 온도계 코드를 2진 코드로 변환하여 출력하는 과정을 더 포함하는 TDC의 동작 방법.
제9항에 있어서,
상기 제1지연 블록들 각각에 대한 입출력 노드의 신호 간의 전압 차이를 전압 분배하는 과정과,
상기 전압 분배를 위해서 사용되는 메인 저항과, 상기 메인 저항과 병렬 혹은 직렬로 연결되어, 상기 메인 저항에서 발생 가능한 오차를 조절하기 위한 서브 저항들이 제어 신호에 따라 온/오프됨을 특징으로 하는 TDC의 동작 방법.
제12항에 있어서,
상기 제어 신호는,
상기 메인 저항과 상기 서브 저항들과 동일한 연결 형태로 복제된 저항들로 구성되는 복제 저항부 기준 전류를 인가하여 생성된 전압과 기준 전압을 비교하고, 상기 비교결과에 따라 생성됨을 특징으로 하며;
상기 복제된 저항들의 온/오프를 제어함을 특징으로 하는 TDC의 동작 방법.
제13항에 있어서,
상기 시간 증폭하는 과정은,
해당 입력 신호를 서로 다른 지연 시간 단위로 지연시키는 제3 및 제4지연 블록 각각의 지연 시간 차에 반비례하는 이득을 갖는 시간 증폭기에 의해서 수행되며;
상기 제3및 제4지연 블록 각각의 지연 시간 차는 최소값으로 설정됨을 특징으로 하는 TDC의 동작 방법.