CN103634010B - 一种基于差分充电的高精度大范围时间数字转换器 - Google Patents

一种基于差分充电的高精度大范围时间数字转换器 Download PDF

Info

Publication number
CN103634010B
CN103634010B CN201310176722.8A CN201310176722A CN103634010B CN 103634010 B CN103634010 B CN 103634010B CN 201310176722 A CN201310176722 A CN 201310176722A CN 103634010 B CN103634010 B CN 103634010B
Authority
CN
China
Prior art keywords
charge pump
voltage
time period
input
electric charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310176722.8A
Other languages
English (en)
Other versions
CN103634010A (zh
Inventor
王新刚
王飞
杨海钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronics of CAS
Original Assignee
Institute of Electronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronics of CAS filed Critical Institute of Electronics of CAS
Priority to CN201310176722.8A priority Critical patent/CN103634010B/zh
Publication of CN103634010A publication Critical patent/CN103634010A/zh
Application granted granted Critical
Publication of CN103634010B publication Critical patent/CN103634010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本发明公开了一种基于差分充电的高精度大范围时间数字转换器,该转换器包含时间分段器、脉冲产生器、启动器、主从电荷泵、选择电路、比较电路、粗测和细测计数器。时间分段器将待测时间间隔分为三部分,一部分经粗测计数器量化,剩余两部分通过主电荷泵转化为电压信息;启动器产生逼近信号触发脉冲产生器产生充放电脉冲对从电荷泵差分充电;细测计数器记录逼近信号的个数;选择电路选择一个从电荷泵输出电压与主电荷泵电压比较;随着时钟周期数的增长,从电荷泵电压逼近主电荷泵电压,两电压相等时,比较电路输出跳变且细测计数器停止计数。粗测计数器和细测计数器的计数结果为最终的测量结果。本发明能够对大范围的时间间隔进行高精度的转换。

Description

一种基于差分充电的高精度大范围时间数字转换器
技术领域
本发明属于时间测量技术领域,尤其是一种基于差分充电的高精度大范围时间数字转换器。
背景技术
高精度大范围的时间测量作为一种关键性的技术在诸多领域中被广泛应用,例如激光测距(LRF)、导航通信、高能物理实验、卫星监控、科学计量等领域。精密的时间测量无论是在国防还是在民用领域都不可或缺,而且随着技术的发展,时间的测量正朝着高精度大输入范围的方向发展,以满足众多应用的要求。
时间数字转换器(Time-to-Digital Converter,TDC)是一种将时间间隔转换为数字量输出的器件,一定程度上类似于模拟数字转换器(Analog-to-Digital Converter,ADC),只不过ADC量化的是电压或者电流,而TDC量化的是时间间隔。到目前为止,TDC的典型方法可归纳为以下几种:计数法,即用一高频时钟对输入的时间间隔直接进行计数,该方法测量精度较低,且需要外部的高频时钟,通常与其他具有高精度的方法配合使用;时间到电压及电压到数字法,顾名思义,该方法就是先把待测的时间间隔(脉冲的形式)借助于记忆元件电容的充电转换为一定的电压,再通过电容的放电将电压释放,电路设计使得放电速度要远小于充电速度,所以待测的时间间隔得到了展宽,用计数器对展宽后的脉冲计数就得到了待测时间信息;相对计数法,该方法精度高,但是由于是数模混合电路,有诸多因素影响测量的准确性;抽头式延迟线法(Tapped Delay Line,TDL),主题思想就是将先到的边沿信号每经过一定量的延迟(通常就是一个缓冲器或反相器的延迟)与后到的信号进行一次裁决,以确定两者裁决时的先后顺序,裁决结果为11100...序列,从裁决结果就可得知输入的时间信息,该方法精度较高,但是芯片面积开销大,尤其是当输入的时间间隔很大时;差分式延迟线法(Vernier Delay Line,VDL),将待测的两个信号每经过一定量的延迟(两者的延迟不同,但延迟差为一个定值)裁决一次,裁决的结果就是最后的输出结果,该方法的精度比TDL还要高,是常用方法里精度最高的,但是芯片面积开销比TDL的还要大;差分振荡器法(VernierRing Oscillator,VRO),利用两个具有微小振荡频率差的振荡器对输入的时间间隔进行量化,测量精度与差分式延迟线法相当,电路面积更小,但是在震荡过程中本身会有噪声的积累,也容易受其他噪声源干扰。因此,一种高精度的、大输入范围的、面积开销小、低功耗的TDC成为一种发展趋势。
发明内容
本发明目的是提供一种基于差分充电的高精度、大输入范围、芯片面积小、低功耗的时间数字转换器,以解决现有时间数字转换器中存在的范围和精度不易兼顾的问题。
为达到上述目的,本发明提供一种基于差分充电的高精度大范围时间数字转换器,该转换器包含时间分段器101、启动器102、主电荷泵103、脉冲产生器104、从电荷泵105、选择电路106、比较电路107、与门108、粗测计数器109和细测计数器110,其中:
所述时间分段器101具有端口一、端口二和端口三,端口一和端口二分别用于输入两个具有连续时间间隔的跳变沿信号,端口三用于输入参考时钟信号;所述时间分段器101用于将端口一和端口二输入的跳变沿信号的时间间隔在所述参考时钟信号的作用下分为时间段一、时间段二和时间段三,并将时间段一经与门108输入到粗测计数器109被量化,时间段二和时间段三输出到主电荷泵103的两个输入端被转化为电压信息,时间段三还连接到启动器102的一个输入端;
所述与门108与所述时间分段器101连接,用于将时间段一和输入的参考时钟信号进行与操作;
所述粗测计数器109与所述与门108连接,用于根据所述与门108的与操作结果产生时间段一内所包含的参考时钟周期数并输出计数结果;
所述主电荷泵103与所述时间分段器101连接,用于将时间段二和时间段三转化为电压信息,并将所述电压信息输出至所述选择电路106和比较电路107;
所述启动器102的另一个输入端连接所述端口三,用于根据所述参考时钟信号,在时间段三结束后,产生并输出逼近信号到所述脉冲产生器104和细测计数器110;
所述脉冲产生器104与所述启动器102连接,用于在每一个逼近信号周期内产生两个充电脉冲和两个放电脉冲,并输出至所述从电荷泵105;
所述从电荷泵105与所述脉冲产生器104连接,用于根据所述充电脉冲和放电脉冲对其中的电容差分充电,产生并输出从电荷泵电压和部分从电荷泵电压到所述选择电路106的两个输入端,所述部分从电荷泵电压是从电荷泵电压经电容分压得到的;
所述选择电路106与所述从电荷泵105连接,根据所述主电荷泵电压从所述从电荷泵电压和部分从电荷泵电压中选择一个作为选择电压输出到所述比较电路107的一个输入端;
所述比较电路107与所述主电荷泵103和所述选择电路106连接,用于接收所述主电荷泵电压和选择电压并对其进行比较,若两者相等则输出停止信号到所述细测计数器110;
所述细测计数器110与所述比较电路107和所述启动器102连接,用于对所述逼近信号中的脉冲个数进行计数并根据所述停止信号停止计数并输出计数结果;
所述粗测计数器109的计数结果为时间段一的测量结果,所述细测计数器110的计数结果为时间段二和时间段三的测量结果。本发明工作时,待测时间间隔经过时间分段器后拆分为三部分:一部分在参考时钟的作用下经粗测计数器量化,剩余两部分时间间隔通过主电荷泵转化为电压信息;启动器产生的逼近信号触发脉冲产生器使其不断的产生充电脉冲和放电脉冲对从电荷泵进行差分充电;触发脉冲产生器的逼近信号个数被细测计数器记录;选择电路根据主电荷泵的电压在从电荷泵两个输出电压中选择一个与主电荷泵电压进行比较;随着时钟周期数的增长,从电荷泵的电压以很小的步进量逼近主电荷泵的电压;当两个电荷泵的电压相等时,比较电路输出跳变且细测计数器停止计数;粗测计数器和细测计数器的计数结果代表最终的测量结果。
本发明具有的有益效果为:
1.输入范围容易扩展。该转换器的输入范围由粗测计数器决定,计数器增加一位,输入范围就扩大一倍,而且这样做并不会引起大的面积开销。
2.支持两种精度的时间数字转换。选择电路选择从电荷泵电压或者部分从电荷泵电压时,转换器的转换精度不同。
3.粗测计数器和细测计数器在同一参考时钟下工作。粗测计数器记录的是时间段一之内所包含的时钟周期数。细测计数器记录的是两个电荷泵电压相等时所经历的逼近次数,即输入到脉冲产生中的时钟周期数。
附图说明
图1为本发明时间数字转换器的原理框图;
图2a为本发明时间数字转换器中的时间分段器电路图;
图2b为本发明时间数字转换器中的时间分段器时序图;
图3a为本发明时间数字转换器中启动器电路图;
图3b为本发明时间数字转换器中启动器时序图;
图4a为本发明时间数字转换器中主电荷泵电路图;
图4b为本发明时间数字转换器中主电荷泵时序图;
图5a为本发明时间数字转换器中的脉冲产生器电路图;
图5b为本发明时间数字转换器中的脉冲产生器时序图;
图6a为本发明时间数字转换器中的从电荷泵电路图;
图6b为本发明时间数字转换器中的从电荷泵时序图;
图7为本发明时间数字转换器中的选择电路电路图;
图8为本发明时间数字转换器中的比较电路电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
图1为本发明时间数字转换器的原理框图,如图1所示,所述时间数字转换器包含时间分段器101、启动器102、主电荷泵103、脉冲产生器104、从电荷泵105、选择电路106、比较电路107、与门108、粗测计数器109和细测计数器110,其中:
所述时间分段器101具有端口一、端口二和端口三,端口一和端口二分别用于输入两个具有连续时间间隔的跳变沿信号,所述端口一输入的信号记为开始START信号,所述端口二输入的信号即为停止STOP信号,所述端口三用于输入参考时钟CLK信号。所述时间分段器101用于将所述START信号和所述STOP信号上升沿之间的时间间隔在所述参考时钟CLK信号的辅助下拆分为三段,得到三个脉冲:时间段一、时间段二和时间段三,在所述参考时钟CLK的作用下,时间段一加上时间段二再减去时间段三恰好等于START和STOP信号上升沿之间的时间间隔,所述时间段二大于时间段三。所述时间段一输入到所述与门108的一个输入端,所述时间段二输入到所述主电荷泵103的一个输入端,所述时间段三输入到所述主电荷泵103的另一个输入端以及所述启动器102的一个输入端;
所述与门108与所述时间分段器101连接,用于将时间段一和输入的参考时钟信号CLK进行与操作;
所述粗测计数器109与所述与门108连接,用于根据所述与门108的与操作结果产生时间段一内所包含的参考时钟周期数并输出相应的计数结果,即对所述时间段一进行量化,所述粗测计数器109的计数结果就是时间段一的测量结果;
所述主电荷泵103与所述时间分段器101连接,用于将时间段二和时间段三转化为电压信息,并将所述电压信息输出至所述选择电路106和比较电路107,具体的,所述主电荷泵103在时间段二期间对其内的电容进行充电,在时间段三期间对其内的电容进行放电,由于时间段二大于时间段三,所以所述主电荷泵103上的电压较工作前变大且输出稳定的主电荷泵电压,所述充放电电流相等;
所述启动器102的另一个输入端连接所述端口三,用于根据所述参考时钟CLK信号,在时间段三结束后产生并输出逼近信号到所述脉冲产生器104和细测计数器110;
所述脉冲产生器104与所述启动器102连接,用于在每一个逼近信号周期内产生两个充电脉冲和两个放电脉冲,并将所述充电脉冲和放电脉冲输出至所述从电荷泵105;
所述从电荷泵105与所述脉冲产生器104连接,用于根据所述充电脉冲和放电脉冲对其中的电容不断的充电和放电,即差分充电,输出从电荷泵电压和部分从电荷泵电压至所述选择电路106的两个输入端,由于充电脉冲的宽度略大于放电脉冲的宽度,两个脉冲在时间上没有重叠,充放电电流相等,所以所述从电荷泵电压以很小的步进量慢慢增长;由于部分从电荷泵电压是由从电荷泵电压分压而来,所以部分从电荷泵电压也以很小的步进量慢慢增长,所述从电荷泵105的充放电电流相等且小于所述主电荷泵103的充放电电流,所述主电荷泵103中的电容值小于所述从电荷泵105中的电容值;
所述选择电路106与所述从电荷泵105连接,用于根据所述主电荷泵103输出的主电荷泵电压决定选取从电荷泵105的哪个输出电压作为选择电压,即,若经过多次差分充电后,从电荷泵105输出的部分从电荷泵电压能够与主电荷泵103输出的主电荷泵电压相等,则选取部分从电荷泵电压作为选择电压输出到所述比较电路107;若所述选择电路106判断发现主电荷泵电压太大,部分从电荷泵电压无论经过多少次差分充电都无法与之相等,则选取从电荷泵电压作为选择电压输出到所述比较电路107的一个输入端;
所述比较电路107与所述主电荷泵103和所述选择电路106连接,用于接收所述主电荷泵103输出的主电荷泵电压和所述选择电路106输出的选择电压并对其进行比较,若两者电压相等则输出停止信号到所述细测计数器110;
所述细测计数器110与所述比较电路107和所述启动器102连接,用于对所述启动器102输出的逼近信号中的脉冲个数进行计数并根据所述比较电路107输出的停止信号停止计数并输出计数结果,所述细测计数器110的计数结果代表时间段二和时间段三的测量结果。
所述时间数字转换器工作时,端口一输入的START信号和端口二输入的STOP信号上升沿之间的时间间隔被时间分段器101拆分为三个脉冲:时间段一、时间段二和时间段三。时间段一和参考时钟信号CLK经与门108与操作后输入到粗测计数器109,粗测计数器109产生时间段一之内所包含的参考时钟周期数并输出相应的计数结果,其中,粗测计数器109的计数结果就是时间段一的测量结果。时间段二和时间段三输入到主电荷泵103的两个输入端,在时间段二期间,主电荷泵103对其内的电容进行充电,在时间段三期间,主电荷泵103对其内的电容进行放电。在开始工作前,主电荷泵103和从电荷泵105的电压相等。由于时间段二大于时间段三,所以主电荷泵103上的电压较工作前变大且输出稳定的主电荷泵电压。时间段三结束后,启动器102开始工作,接收端口三输入的参考时钟信号产生并输出逼近信号到脉冲产生器104和细测计数器110。脉冲产生器104将每一个输入的逼近信号都转换为两个充电脉冲和两个放电脉冲。大量的充电脉冲和放电脉冲输入到从电荷泵105中,从电荷泵105中的电容不断的被充电和放电,即差分法充电。由于充电脉冲的宽度略大于放电脉冲的宽度,充放电电流又相等,所以从电荷泵105的从电荷泵电压以很小的步进量慢慢增长,部分从电荷泵电压是由从电荷泵电压分压而来,所以部分从电荷泵电压也以很小的步进量慢慢增长。选择电路106根据主电荷泵103输出的主电荷泵电压决定选取从电荷泵105的哪个输出电压作为选择电压,即,若经过多次差分充电后,从电荷泵105输出的部分从电荷泵电压能够与主电荷泵103输出的主电荷泵电压相等,则选取部分从电荷泵电压作为选择电压输出到比较电路107;若选择电路判断发现主电荷泵电压太大,部分从电荷泵电压无论经过多少次差分充电都无法与之相等,则选取从电荷泵电压作为选择电压输出到比较电路107。比较电路107接收主电荷泵103输出的主电荷泵电压和选择电路106输出的选择电压,若两者电压相等则输出停止信号到细测计数器110用于停止细测计数器的计数。细测计数器110的计数结果代表时间段二和时间段三的测量结果。以这样一种方式,时间段一、时间段二和时间段三分别得到了测量,即输入的时间间隔得到了测量。
图2a为本发明时间数字转换器中的时间分段器电路图,如图2a所示,所述时间分段器101有三个输入信号,分别是开始START、时钟CLK和停止STOP信号;所述时间分段器101包括多个D触发器、两个反相器和多个逻辑门,其中:
所述START信号连接第一D触发器201的时钟端,所述CLK信号连接第二D触发器202、第三D触发器203、第四D触发器204、第六D触发器206、第七D触发器207的时钟端,所述STOP信号连接第五D触发器205的时钟端;
所述第一D触发器201和第五D触发器205的数据端接固定高电平;
所述第一D触发器201的输出端连接第二D触发器202的数据端,第二D触发器202的输出端连接第三D触发器203的数据端,第三D触发器203的输出端连接第四D触发器204的数据端,第五D触发器205的输出端连接第六D触发器206的数据端,第六D触发器206的输出端连接第七D触发器207的数据端;
所述START信号经过第一反相器208之后与第四D触发器204的输出由第一或非门210进行或非操作得到时间段二;
所述第四D触发器204和第七D触发器207的输出由异或门211进行异或操作得到时间段一;
所述STOP信号经过第二反相器209之后与第七D触发器207的输出由第二或非门212进行或非操作得到时间段三。
以这样一种电路结构,输入的START和STOP信号上升沿之间的时间间隔在CLK的作用下就被分为了时间段一、时间段二和时间段三。
图2b为本发明时间数字转换器中的时间分段器时序图,如图2b所示,时间段二脉冲的上升沿来自START信号的上升沿,其下降沿来自START信号上升沿之后的第三个时钟上升沿;时间段三脉冲的上升沿来自STOP信号的上升沿,其下降沿来自STOP信号上升沿之后的第二个时钟上升沿;时间段一脉冲的上升沿来自START信号上升沿之后的第三个时钟上升沿,其下降沿来自STOP信号上升沿之后的第二个时钟上升沿。可以看出,待测的时间间隔即START和STOP上升沿之间的时间间隔等于时间段二加上时间段一再减去时间段三。时间段一由粗测计数器109来测量,时间段二减去时间段三这一减法则通过对主电荷泵103的充电和放电来实现。
图3a为本发明时间数字转换器中启动器电路图,如图3a所示,所述启动器102包括:D触发器和与门,其中:所述时间段三输入至D触发器301的时钟端,D触发器301是下降沿触发的触发器,其数据端接固定高电平,所以时间段三的下降沿到来后,D触发器301输出高电平;D触发器301的输出与CLK信号经与门302进行与操作之后输出逼近信号。
图3b为本发明时间数字转换器中启动器时序图,如图3b所示,在时间段三下降沿之后,CLK信号输出作为逼近信号。这样做是为了确保在主电荷泵103电压稳定之前从电荷泵105不会工作。
图4a为本发明时间数字转换器中主电荷泵电路图,如图4a所示,所述主电荷泵103包括:多个开关和多个电容,其中:
第一开关401的一端接电压Vref1,另一端接第一电容404的一端,第一电容404的另一端接地;
第二开关402的一端经电流源407连接到电压Vdd,另一端接第三开关403的一端,第三开关403的另一端经电流源408接地,时间段二输入端与第二开关402相连,时间段三输入端与第三开关403相连;
第二电容405的一端接第三电容406的一端,第三电容406的另一端接地;
第二电容405的另一端、第二开关402靠近第三开关403的一端、第三开关403靠近第二开关402的一端、第一开关401靠近第一电容404的一端、以及第一电容404靠近第一开关401的一端连接在一起,为主电荷泵电压。
首先开关401先闭合,将由第一电容404、第二电容405、第三电容406构成的电容充电至Vref1,而后开关401断开;在时间段二期间以电流N*I对电容充电,主电荷泵电压增大;在时间段三期间以电流N*I对电容放电,主电荷泵电压减小;由于时间段二大于时间段三,所以最终稳定的主电荷泵电压要大于Vref1。以这样一种方式,实现了时间段二与时间段三的减法,并将减操作的结果转化为电压信息存储在主电荷泵上。
图4b为本发明时间数字转换器中主电荷泵时序图,如图4b所示,开始主电荷泵的电压为Vref1,在时间段二期间,电容被充电,主电荷泵电压线性增长;由于时间段二和时间段三时间上没有交叠,所以主电荷泵电压在时间段三到来之前一直保持最大值;时间段三到来之后,电容被放电,主电荷泵电压线性下降,由于时间段二大于时间段三,充放电电流又相等,所以最终稳定的主电荷泵电压要大于Vref1。
图5a为本发明时间数字转换器中的脉冲产生器电路图,如图5a所示,所述脉冲产生器104包括:多个延迟单元和两个异或门,其中:
第一延迟单元501的输入端连接逼近信号输入端,输出端连接第一异或门502的一个输入端,所述第一异或门502的另一个输入端直接连接逼近信号输入端;
第二延迟单元503的输入端连接逼近信号输入端,输出端连接第三延迟单元504的输入端和第二异或门505的一个输入端;
第三延迟单元504的输出端连接第二异或门505的另一个输入端。
所述脉冲产生器工作时,逼近信号经第一延迟单元501延迟之后与没有经过延迟的逼近信号由第一异或门502进行异或操作得到一个充电脉冲,所述第一延迟单元501的延迟值为T1;输入的逼近信号经过第二延迟单元503之后到达第三延迟单元504和第二异或门505的输入端;第二延迟单元503的延迟值为T,第三延迟单元504的延迟值为T2,且T>T1>T2。第二延迟单元503的输出与经过第三延迟单元504延迟之后的信号由第二异或门505进行异或操作得到一个放电脉冲。第一延迟单元501的延迟T1等于充电脉冲的宽度,第三延迟单元504的延迟T2等于放电脉冲的宽度,第二延迟单元503确保充电脉冲和放电脉冲时间上不会重叠。T1和T2可以为一较大的值,但是(T1-T2)可以为一很小的值,可以认为(T1-T2)就是有效的差分充电时间。有效充电时间越短,每次充电从电荷泵上的电压增量就越小,逼近次数就越多,测量精度也就越高。
图5b为本发明时间数字转换器中的脉冲产生器时序图,从图5b中可以看出,在每一个逼近信号周期内,逼近信号的上升沿产生一个充电脉冲和一个放电脉冲,逼近信号的下降沿也产生了一个充电脉冲和一个放电脉冲,所以一个逼近信号周期内,会有两个充电脉冲和两个放电脉冲。在一个逼近周期内,逼近次数翻倍,加快了从电荷泵电压逼近主电荷泵电压的速度。充电脉冲的宽度T1要略大于放电脉冲的宽度T2.由于T>T1,所以充电脉冲和放电脉冲没有交叠,以确保充放电不会同时进行。
图6a为本发明时间数字转换器中的从电荷泵电路图,如图6a所示,所述从电荷泵105包括:多个开关和多个电容,其中:
第一开关601的一端接电压Vref1,另一端接第一电容604的一端,第一电容604的另一端接地;
第二开关602的一端经电流源607连接到电压Vdd,另一端接第三开关603的一端,第三开关603的另一端经电流源608接地,充电脉冲输入端与第二开关602相连,放电脉冲输入端与第三开关603相连;
第二电容605的一端接第三电容606的一端,为部分从电荷泵电压,第三电容606的另一端接地;
第二电容605的另一端、第二开关602靠近第三开关603的一端、第三开关603靠近第二开关602的一端、第一开关601靠近第一电容604的一端、以及第一电容604靠近第一开关601的一端连接在一起,为从电荷泵电压。
首先开关601先闭合,将由第一电容604、第二电容605、第三电容606构成的电容充电至Vref1,而后开关601断开;在充电脉冲期间电容以电流I被充电,在放电脉冲期间电容以电流I被放电。由于充电脉冲宽度大于放电脉冲宽度,所以随着充放电脉冲的不断输入,从电荷泵电压以很小的步进量慢慢增长。由于部分从电荷泵电压是从电荷泵电压经电容605和电容606分压而来,所以部分从电荷泵电压也以很小的步进量慢慢增长。
图6b为本发明时间数字转换器中的从电荷泵时序图,如图6b所示,开始从电荷泵的电压为Vref1,第一个充电脉冲到来后,从电荷泵被充电时间T1,第一个放电脉冲到来后,从电荷泵被放电时间T2。由于T1>T2,充放电电流又相等,所以经过第一次充放电之后,从电荷泵电压要大于Vref1。随着逼近信号的不断输入,充电脉冲和放电脉冲被不断输入到从电荷泵中,所以从电荷泵电压以很小的步进量慢慢增大,其中,TCLK是逼近信号的周期。
图7为本发明时间数字转换器中的选择电路电路图,如图7所示,所述选择电路106包括:比较器701,两个开关702、704,反相器703,其中:
主电荷泵电压和参考电压Vref2分别输入到所述比较器701的两个输入端,所述比较器701的输出S连接第一开关702和所述反相器703的输入端,所述反相器703的输出连接第二开关704;
从电荷泵电压输入到所述第一开关702的一端,部分从电荷泵电压输入到所述第二开关704的一端,所述第一开关702的另一端与所述第二开关704的另一端连接,为选择电压。
所述选择电路106工作时,若主电荷泵电压大于参考电压Vref2,S为高,第一开关702闭合,第二开关704断开,则选择从电荷泵电压作为选择电压,因为这种情况下,主电荷泵电压过大(大于Vref2),部分从电荷泵电压不论经过多少次差分充电也不可能与主电荷泵电压相等;若主电荷泵电压小于参考电压Vref2,则选择部分从电荷泵电压作为选择电压,因为这种情况下,部分从电荷泵电压经过若干次差分充电后会与主电荷泵电压相等。选择部分从电荷泵电压来与主电荷泵电压比较的话,从电荷泵需要的逼近次数更多,这也就意味着更高的测量精度。
图8为本发明时间数字转换器中的比较电路电路图,如图8所示,所述比较电路107包括:比较器801,延迟单元802,与门803,其中:
主电荷泵电压和选择电压输入到所述比较器801的两个输入端,所述比较器801的输出端与所述延迟单元802的输入端和所述与门803的一个输入端连接;
所述延迟单元802的输出端与所述与门803的另一个输入端连接。
所述比较电路107工作时,主电荷泵电压和选择电压输入到所述比较器801的两个输入端,所述比较器801的输出经所述延迟单元802延迟之后与没有经过延迟的比较器801输出由与门803与操作之后作为停止信号输出。这里没有直接将比较器801的输出作为停止信号,是因为选择电路输出的选择电压呈毛刺状(如图6b所示),在逼近主电荷泵电压时,某些时刻选择电压会瞬时超过主电荷泵电压并造成比较器801的输出翻转。比较器801的不正确翻转会引起细测计数器110的误操作,所以引入延迟单元802和与门803来消除这个问题。
本发明时间数字转换器的测量精度可计算如下:
(一)如果选择从电荷泵105的从电荷泵电压与主电荷泵电压进行比较,则两者相等时有:
N · I · T 2 - 3 C , = 2 B · I · ( T 1 - T 2 ) M · C ,
⇒ N · T 2 - 3 = 2 B · T 1 - T 2 M
⇒ LSB = T 2 - 3 2 B = T 1 - T 2 M · N
其中,T2-3代表时间段二减去时间段三的值,C’为主电荷泵103中的总电容,其值等于(C+(C1*C2)/(C1+C2)),主电荷泵103中的充放电电流为N*I,从电荷泵105中的总电容为M*C’,充放电电流为I,B为细测计数器的计数值,由于一个逼近信号周期内有两次差分充电,所以逼近次数为2B,LSB即为转换器的测量精度。
若粗测计数器的计数值为A,参考时钟的周期为TCLK,时间段一为T1,时间段二为T2,时间段三为T3,那么输入的待测时间间隔Tin为:
T in = T 1 + T 2 - T 3 = T 1 + T 2 - 3
= A · TCLK + 2 B · LSB
= A · TCLK + 2 B · T 1 - T 2 M · N
(二)如果选择从电荷泵的部分从电荷泵电压与主电荷泵电压进行比较,则两者相等时有:
N · I · T 2 - 3 C , = 2 B · I · ( T 1 - T 2 ) M · C , · M · C 2 M · C 1 + M · C 2
⇒ N · T 2 - 3 = 2 B · T 1 - T 2 M · C 2 C 1 + C 2
⇒ LSB = T 2 - 3 2 B = T 1 - T 2 M · N · C 2 C 1 + C 2
输入的待测时间间隔Tin变为:
T in = T 1 + T 2 - T 3 = T 1 + T 2 - 3
= A · TCLK + 2 B · LSB
= A · TCLK + 2 B · T 1 - T 2 M · N · C 2 C 1 + C 2
这里,各符号代表的含义同(一)。
从(一)中看出,通过差分法充电,使得(T1-T2)为一很小的值,从而将本发明中的时间数字转换器的测量精度大大提高。通过引入选择电路,(二)中的测量精度相对于(一)又得到进一步的提高。测量精度可以通过进一步减小(T1-T2)的值和C2/(C1+C2)的值来提高,测量范围可以通过增加粗测计数器的计数范围来实现。
综上,本发明的时间数字转换器有很高的测量精度和很大的输入范围。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (11)

1.一种基于差分充电的高精度大范围时间数字转换器,其特征在于,该转换器包含时间分段器(101)、启动器(102)、主电荷泵(103)、脉冲产生器(104)、从电荷泵(105)、选择电路(106)、比较电路(107)、与门(108)、粗测计数器(109)和细测计数器(110),其中:
所述时间分段器(101)具有端口一、端口二和端口三,端口一和端口二分别用于输入两个具有连续时间间隔的跳变沿信号,端口三用于输入参考时钟信号;所述时间分段器(101)用于将端口一和端口二输入的跳变沿信号的时间间隔在所述参考时钟信号的作用下分为时间段一、时间段二和时间段三,并将时间段一经与门(108)输入到粗测计数器(109)被量化,时间段二和时间段三输出到主电荷泵(103)的两个输入端被转化主电荷泵(103)的主电荷泵电压,时间段三还连接到启动器(102)的一个输入端;
所述与门(108)与所述时间分段器(101)连接,用于将时间段一和输入的参考时钟信号进行与操作;
所述粗测计数器(109)与所述与门(108)连接,用于根据所述与门(108)的与操作结果产生时间段一内所包含的参考时钟周期数并输出计数结果;
所述主电荷泵(103)与所述时间分段器(101)连接,用于将时间段二和时间段三转化为主电荷泵(103)的主电荷泵电压,并将所述电压信息输出至所述选择电路(106)和比较电路(107);
所述启动器(102)的另一个输入端连接所述端口三,用于根据所述参考时钟信号,在时间段三结束后,产生并输出逼近信号到所述脉冲产生器(104)和细测计数器(110);
所述脉冲产生器(104)与所述启动器(102)连接,用于在每一个逼近信号周期内产生两个充电脉冲和两个放电脉冲,并输出至所述从电荷泵(105);
所述从电荷泵(105)与所述脉冲产生器(104)连接,用于根据所述充电脉冲和放电脉冲对其中的电容差分充电,产生并输出从电荷泵电压和部分从电荷泵电压到所述选择电路(106)的两个输入端,所述部分从电荷泵电压是从电荷泵电压经电容分压得到的;
所述选择电路(106)与所述从电荷泵(105)连接,根据所述主电荷泵电压从所述从电荷泵电压和部分从电荷泵电压中选择一个作为选择电压输出到所述比较电路(107)的一个输入端;
所述比较电路(107)与所述主电荷泵(103)和所述选择电路(106)连接,用于接收所述主电荷泵电压和选择电压并对其进行比较,若两者相等则输出停止信号到所述细测计数器(110);
所述细测计数器(110)与所述比较电路(107)和所述启动器(102)连接,用于对所述逼近信号中的脉冲个数进行计数并根据所述停止信号停止计数并输出计数结果;
所述粗测计数器(109)的计数结果为时间段一的测量结果,所述细测计数器(110)的计数结果为时间段二和时间段三的测量结果。
2.如权利要求1所述的转换器,其特征在于,所述主电荷泵(103)对时间段二和时间段三的转化具体为:所述主电荷泵(103)在时间段二期间对其内的电容进行充电,在时间段三期间对其内的电容进行放电,由于时间段二大于时间段三,所以所述主电荷泵(103)上的电压较工作前变大且输出稳定的主电荷泵电压。
3.如权利要求1所述的转换器,其特征在于,所述主电荷泵(103)的充放电电流相等;所述从电荷泵(105)的充放电电流相等且小于所述主电荷泵(103)的充放电电流,所述从电荷泵(105)的充电脉冲的宽度略大于所述放电脉冲的宽度,两个脉冲在时间上没有重叠;所述主电荷泵(103)中的电容值小于所述从电荷泵(105)中的电容值。
4.如权利要求1所述的转换器,其特征在于,所述选择电路(106)中,若经过多次差分充电后,所述部分从电荷泵电压能够与所述主电荷泵电压相等,则选取所述部分从电荷泵电压作为选择电压;若所述部分从电荷泵电压无论经过多少次差分充电都无法与之相等,则选取所述从电荷泵电压作为选择电压。
5.如权利要求1所述的转换器,其特征在于,所述时间分段器(101)包括多个D触发器、两个反相器和多个逻辑门,其中:
第一跳变沿信号连接第一D触发器(201)的时钟端,所述参考时钟信号连接第二D触发器(202)、第三D触发器(203)、第四D触发器(204)、第六D触发器(206)、第七D触发器(207)的时钟端,第二跳变沿信号连接第五D触发器(205)的时钟端;
所述第一D触发器(201)和第五D触发器(205)的数据端接固定高电平;
所述第一D触发器(201)的输出端连接第二D触发器(202)的数据端,第二D触发器(202)的输出端连接第三D触发器(203)的数据端,第三D触发器(203)的输出端连接第四D触发器(204)的数据端,第五D触发器(205)的输出端连接第六D触发器(206)的数据端,第六D触发器(206)的输出端连接第七D触发器(207)的数据端;
所述第一跳变沿信号经过第一反相器(208)之后与第四D触发器(204)的输出由第一或非门(210)进行或非操作得到时间段二;
所述第四D触发器(204)和第七D触发器(207)的输出由异或门(211)进行异或操作得到时间段一;
所述第二跳变沿信号经过第二反相器(209)之后与第七D触发器(207)的输出由第二或非门(212)进行或非操作得到时间段三。
6.如权利要求1所述的转换器,其特征在于,所述启动器(102)包括:D触发器和与门,其中:所述时间段三输入至D触发器(301)的时钟端,D触发器(301)是下降沿触发的触发器,其数据端接固定高电平,所以时间段三的下降沿到来后,D触发器(301)输出高电平;D触发器(301)的输出与所述参考时钟信号经与门(302)进行与操作之后输出逼近信号。
7.如权利要求1所述的转换器,其特征在于,所述主电荷泵(103)包括:多个开关和多个电容,其中:
第一开关(401)的一端接电压Vref1,另一端接第一电容(404)的一端,第一电容(404)的另一端接地;
第二开关(402)的一端经电流源(407)连接到电压Vdd,另一端接第三开关(403)的一端,第三开关(403)的另一端经电流源(408)接地,时间段二输入端与第二开关(402)相连,时间段三输入端与第三开关(403)相连;
第二电容(405)的一端接第三电容(406)的一端,第三电容(406)的另一端接地;
第二电容(405)的另一端、第二开关(402)靠近第三开关(403)的一端、第三开关(403)靠近第二开关(402)的一端、第一开关(401)靠近第一电容(404)的一端、以及第一电容(404)靠近第一开关(401)的一端连接在一起,为主电荷泵电压。
8.如权利要求1所述的转换器,其特征在于,所述脉冲产生器(104)包括:多个延迟单元和两个异或门,其中:
第一延迟单元(501)的输入端连接逼近信号输入端,输出端连接第一异或门(502)的一个输入端,所述第一异或门(502)的另一个输入端直接连接逼近信号输入端;
第二延迟单元(503)的输入端连接逼近信号输入端,输出端连接第三延迟单元(504)的输入端和第二异或门(505)的一个输入端;
第三延迟单元(504)的输出端连接第二异或门(505)的另一个输入端。
9.如权利要求1所述的转换器,其特征在于,所述从电荷泵(105)包括:多个开关和多个电容,其中:
第一开关(601)的一端接电压Vref1,另一端接第一电容(604)的一端,第一电容(604)的另一端接地;
第二开关(602)的一端经电流源(607)连接到电压Vdd,另一端接第三开关(603)的一端,第三开关(603)的另一端经电流源(608)接地,充电脉冲输入端与第二开关(602)相连,放电脉冲输入端与第三开关(603)相连;
第二电容(605)的一端接第三电容(606)的一端,为部分从电荷泵电压,第三电容(606)的另一端接地;
第二电容(605)的另一端、第二开关(602)靠近第三开关(603)的一端、第三开关(603)靠近第二开关(602)的一端、第一开关(601)靠近第一电容(604)的一端、以及第一电容(604)靠近第一开关(601)的一端连接在一起,为从电荷泵电压。
10.如权利要求1所述的转换器,其特征在于,所述选择电路(106)包括:比较器(701),两个开关(702、704),反相器(703),其中:
主电荷泵电压和参考电压Vref2分别输入到所述比较器(701)的两个输入端,所述比较器(701)的输出S连接第一开关(702)和所述反相器(703)的输入端,所述反相器(703)的输出连接第二开关(704);
从电荷泵电压输入到所述第一开关(702)的一端,部分从电荷泵电压输入到所述第二开关(704)的一端,所述第一开关(702)的另一端与所述第二开关(704)的另一端连接,为选择电压。
11.如权利要求1所述的转换器,其特征在于,所述比较电路(107)包括:比较器(801),延迟单元(802),与门(803),其中:
主电荷泵电压和选择电压输入到所述比较器(801)的两个输入端,所述比较器(801)的输出端与所述延迟单元(802)的输入端和所述与门(803)的一个输入端连接;
所述延迟单元(802)的输出端与所述与门(803)的另一个输入端连接。
CN201310176722.8A 2013-05-14 2013-05-14 一种基于差分充电的高精度大范围时间数字转换器 Active CN103634010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310176722.8A CN103634010B (zh) 2013-05-14 2013-05-14 一种基于差分充电的高精度大范围时间数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310176722.8A CN103634010B (zh) 2013-05-14 2013-05-14 一种基于差分充电的高精度大范围时间数字转换器

Publications (2)

Publication Number Publication Date
CN103634010A CN103634010A (zh) 2014-03-12
CN103634010B true CN103634010B (zh) 2016-09-21

Family

ID=50214699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310176722.8A Active CN103634010B (zh) 2013-05-14 2013-05-14 一种基于差分充电的高精度大范围时间数字转换器

Country Status (1)

Country Link
CN (1) CN103634010B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016127357A1 (zh) * 2015-02-12 2016-08-18 中国科学技术大学 一种基于fpga的时间数字变换器
CN104967432B (zh) * 2015-06-25 2017-12-22 合肥格易集成电路有限公司 一种反相器电路和输入信号取反的方法
CN107968649B (zh) * 2017-11-13 2021-01-12 东南大学 一种高精度数字时间转换器及其控制方法
CN110535470B (zh) * 2019-08-26 2022-06-14 中国电子科技集团公司第二十四研究所 一种比较器时钟产生电路及高速逐次逼近型模数转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120113546A (ko) * 2011-04-05 2012-10-15 연세대학교 산학협력단 시간-디지털 변환기 및 변환방법
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314726B2 (en) * 2010-04-07 2012-11-20 Imec Time stamp generation
KR101629970B1 (ko) * 2010-04-23 2016-06-13 삼성전자주식회사 타임 투 디지털 컨버터 및 그의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120113546A (ko) * 2011-04-05 2012-10-15 연세대학교 산학협력단 시간-디지털 변환기 및 변환방법
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高精度时间数字转换器的研究;豆卫敏等;《软件导刊》;20090131;第8卷(第1期);第95-97页 *

Also Published As

Publication number Publication date
CN103634010A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103634010B (zh) 一种基于差分充电的高精度大范围时间数字转换器
CN103148950B (zh) 一种集成门控主动式淬火恢复电路
CN103837243B (zh) 时间域集成温度传感器
CN103516367B (zh) 一种时间数字转换器
CN102539831B (zh) 一种捷联惯导系统中加速度计信号转换装置
CN103034117B (zh) 高精度时间测量器
CN101976037B (zh) 一种多次同步模拟内插的时间间隔测量方法和装置
CN108170018B (zh) 一种门控环型时间数字转换器及时间数字转换方法
CN101271142B (zh) 互补金属氧化物半导体单片集成的峰值检测电路
CN102636690B (zh) 基于压控延时链的时域逐次逼近数字智能电池电流检测电路及实现方法
CN109374139A (zh) 一种单光子飞行时间检测电路及测量方法
CN113092858A (zh) 一种基于时频信息测量的高精度频标比对系统及比对方法
CN102104384B (zh) 差分延时链单元及包括其的时间数字转换器
CN106053961A (zh) 一种抗随机噪声的脉冲信号同步积分测量装置及方法
CN103499733A (zh) 一种高精度电压检测电路及方法
US9121871B2 (en) Apparatus and method for voltage sensing
CN102854377B (zh) 一种将电压转换为脉冲宽度的电路及方法
CN101727068A (zh) 时间间隔数字量化的事件计数器
CN102914699A (zh) 调制域测量系统及其方法
US10528010B2 (en) Range finding device
CN203502749U (zh) 脉冲时间间隔测量装置
CN100547407C (zh) 电容量测的信号产生电路
Peca et al. Time-to-Digit Converter Based on radiation-tolerant FPGA
Lee A low power two-step cyclic time-to-digital converter without startup time error in 180 nm CMOS
CN201393210Y (zh) 一种复位电路及其脉冲发生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant