KR101300828B1 - Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법 - Google Patents

Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법 Download PDF

Info

Publication number
KR101300828B1
KR101300828B1 KR1020100133470A KR20100133470A KR101300828B1 KR 101300828 B1 KR101300828 B1 KR 101300828B1 KR 1020100133470 A KR1020100133470 A KR 1020100133470A KR 20100133470 A KR20100133470 A KR 20100133470A KR 101300828 B1 KR101300828 B1 KR 101300828B1
Authority
KR
South Korea
Prior art keywords
time
signal
digital converter
amplifier
sar
Prior art date
Application number
KR1020100133470A
Other languages
English (en)
Other versions
KR20120071786A (ko
Inventor
이강윤
부영건
박안수
박준성
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to KR1020100133470A priority Critical patent/KR101300828B1/ko
Publication of KR20120071786A publication Critical patent/KR20120071786A/ko
Application granted granted Critical
Publication of KR101300828B1 publication Critical patent/KR101300828B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 SAR(Successive Approximation) 기법을 이용한 타임-투-디지털 컨버터 및 그 방법에 대한 것으로서, 보다 상세하게는 높은 해상도를 갖으면서도 저전력 및 작은 면적으로 구현한 SAR(Successive Approximation) 기법을 이용한 타임-투-디지털 컨버터 및 그 방법에 관한 것이다.
본 발명은 클록 신호를 생성하여 전달하는 클록 제너레이터와, 상기 클록 신호를 전달받는 다수개의 플립플롭과, SAR 타입으로 구성한 타임투디지털컨버터와, 상기 타임투디지털컨버터에서 타임 신호를 전달받아 증폭하는 타임엠플리파이어와, 상기 타임엠플리파이어에서 타임 신호를 전달받아 다시 상기 타임투디지털컨버터로 전달하는 멀티플렉서로 구성된다.

Description

ＳＡＲ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법{Time to digital converter using Successive Approximation and the method thereof}
본 발명은 SAR(Successive Approximation) 기법을 이용한 타임-투-디지털 컨버터 및 그 방법에 대한 것으로서, 보다 상세하게는 높은 해상도를 갖으면서도 저전력 및 작은 면적으로 구현한 SAR 기법을 이용한 타임-투-디지털 컨버터 및 그 방법에 관한 것이다.
일반적으로 위상고정루프(Phase-Locked Loop)의 용도는 LTE등의 4G System, Bluetooth, GPS, HSSL, WCDMA등에서 Mobile Phone, 802.11a/b/g 등의 Wireless LAN 응용의 Carrier 주파수를 생성하는 것이다.
또한 RF Band 내의 좁은 영역 신호인 채널(Channel)을 노이즈(Noise) 또는 에러(Error)없이 IF 주파수 대역으로 선택하기 위해 노이즈없는 단일 톤(Tone)의 Carrier 주파수가 필요하므로 위상고정루프의 Phase Noise의 최소화가 필요하다.
또한 Digital PLL 구현의 장점은 Analog PLL에 비해 전력소모 감소로 Mobile Application에 유리하고, 면적크기 감소로 제작단가 감소 등의 이슈에 유리하여 90 nm 이하의 Sub-Micron 공정에서 PLL의 Digital 구현이 필요하다.
이러한 Digital PLL의 Sub Block인 TDC의 중요성은 Reference 주파수와 DCO 출력 주파수를 비교하여 Phase Error를 출력하는 역할이고, Digital PLL의 Phase Noise는 TDC의 성능(주파수를 비교할 수 있는 최소 시간 간격, 즉 Resolution)에 의해 결정되므로 모바일 폰(Mobile Phone) 등의 Digital PLL이 적용된 어플리케이션(Application)의 성능을 결정하는 중요한 Block이다.
최근 제안된 Ditigal PLL의 구조를 보면, Texas Instruments(Patent No. : US 2005/0186920 A1, “APPARATUS FOR AND METHOD OF NOISE SUPPRESSION AND DITHERING TO IMPROVE RESOLUTION QUALITY IN A DIGITAL RF PROCESSOR)의 Ditigal PLL은 DCO의 출력 주파수 2.4 GHz와 FREF 13 MHz를 입력 받아 TDC에서 그 차이를 출력하여 네가티브 피드백(Negative Feedback)하는 루프(Loop)로 구성된다.
이러한 구조의 DPLL에서의 TDC는 Digital PLL에서의 Phase Noise 향상을 위해 높은 해상도가 요구되며, 2.4 GHz의 입력 주파수를 가져야 한다.
상기 TI사에서 제안한 TDC 구조는 인버터(Inverter)로 이루어진 Delay Line으로 구성되어, TDC의 Resolution은 인버터(Inverter)의 Delay Time으로 결정되므로 최대 해상도는 공정 스케일(Scale)에 의한 한계가 있는 문제점이 있었다.
한편 UCLA에서 제안한 TDC 구조는 인버터(Inverter)로 구성된 Delay Cell에 의해 Coarse로 측정 후 Delay Time을 타임 엠플리파이어(Time Amplifier)에 의해 시간축으로 증폭 후 Fine으로 측정하는 것인데, TDC의 해상도는 인버터(Inverter)의 Delay Time과 타임 엠플리파이어(Time Amplifier)의 게인(Gain)으로 결정하여 고주파대역에서 타임 엠플리파이어의 게인은 한계가 있는 문제점이 있었다.
본 발명은 높은 해상도(High resolution)를 구현하기 위해서 많은 전력 소모와 면적을 차지하는 TDC를 SAR(Successive Approximation) 타입으로 구성하여 높은 해상도를 갖으면서도 저전력 및 작은 면적으로 구현한 SAR 기법을 이용한 타임-투-디지털 컨버터를 제공하는 데 목적이 있다.
본 발명은 클록 신호를 생성하여 전달하는 클록 제너레이터(Clock Generator)와, 상기 클록 신호를 전달받는 다수개의 플립플롭과, SAR(Successive Approximation) 타입으로 구성한 타임투디지털컨버터(TDC Core)와, 상기 타임투디지털컨버터에서 타임 신호를 전달받아 증폭하는 타임엠플리파이어(Time Amplifier; TA)와, 상기 타임엠플리파이어에서 타임 신호를 전달받아 다시 상기 타임투디지털컨버터로 전달하는 멀티플렉서(Multiplexer; Mux)로 구성된다.
상기 타임투디지털컨버터는 딜레이 셀(Delay Cell)과, 티투비(T2B)와, 에지디텍터와, 먹스(MUX)와, 인버터 딜레이(Inverter Delay)보다 작은 일정 시간 간격으로 딜레이 타임(Delay Time)을 구현하고, 위상인터폴레이션(Phase-Interpolation)이 적용된 딜레이체인(Delay Chain)에 의해 딜레이된 제1입력신호(INA)와 제2입력신호(INB)를 라이징에지(rising edge)를 비교하여 온도계코드(Thermometer Code)를 출력하는 위상인터폴레이션(Phase-Interpolation)모듈을 포함하여 구성된다.
상기 위상인터폴레이션모듈을 통하여 제1입력신호(INA)와 제2입력신호(INB)의 차이가 일정시간 간격으로 제1입력신호(INA)가 딜레이된 라이징에지와 제2입력신호(INB)의 라이징에지보다 앞인지 뒤인지를 검출하여 앞서면 1, 뒤에 있으면 0으로 타임투디지털컨버터신호(CTDC_O)을 출력하고, 상기 일정시간 간격으로 검출하고 남은 부분의 상기 타임투디지털컨버터신호의 코드(code)값을 에지디텍터(Edge Detector)에서 검출하여 상기 멀티플렉서를 통해 제1타임엠플리파이어신호(TA_A)와, 제2타임엠플리파이어신호(TA_B)로 출력한다.
상기 타임엠플리파이어의 이득은, 하기 <수식1>과 같이 래치(Latch)의 출력 캐피시턴스(Output Capacitance) C에 비례하고 래치의 입력 시간 차 α에 반비례한다.
<수식1>
Figure 112010085253211-pat00001
상기 T2B는 상기 타임투디지털컨버터신호(CTDC_O)를 온도계코드(Thermometer Code)에서 바이너리코드(binary code)로 변환하고, TDC_O로 출력시켜 플립플롭(F/F)에 저장하고, 남은 구간인 제1타임엠플리파이어신호(TA_A), 제2타임엠플리파이어신호(TA_B)를 상기 타임엠플리파이어로 시간 축으로 증폭하며, 상기 멀티플렉서(MUX)의 컨트롤 신호는 클록 제너레이터로부터 신호를 받아 상기 타임엠플리파이어의 출력신호를 통과시켜 다시 상기 타임투디지털컨버터로 전달하고, 상기 타임엠플리파이어의 증폭된 신호를 입력으로 받은 상기 타임투디지털컨버터가 다시 한번 두 신호의 차이를 출력한다.
상기 위상인터폴레이션모듈은, 위상인터폴레이션(Phase interpolation)기법을 통해 두 입력 신호의 차이 안에서 저항을 이용하여 인버터 딜레이(Inverter delay)를 사용하는 것보다 작은 딜레이의 여러 개의 위상(Phase) 신호를 생성한다.
본 발명은 SAR(Successive Approximation) 기법을 이용한 타임-투-디지털 컨버터를 이용한 컨버팅 방법에 있어서, 상기 타임투디지털컨버터의 위상인터폴레이션모듈을 이용하여 인버터 딜레이(Inverter Delay)보다 작은 일정 시간 간격으로 딜레이 타임(Delay Time)을 구현하는 단계와, 위상인터폴레이션(Phase-Interpolation)이 적용된 딜레이체인(Delay Chain)에 의해 딜레이된 제1입력신호(INA)와 제2입력신호(INB)를 라이징에지(rising edge)를 비교하여 온도계코드(Thermometer Code)를 출력하는 단계와, 상기 위상인터폴레이션모듈을 통하여 제1입력신호(INA)와 제2입력신호(INB)의 차이가 일정시간 간격으로 제1입력신호(INA)가 딜레이된 라이징에지와 제2입력신호(INB)의 라이징에지보다 앞인지 뒤인지를 검출하여 앞서면 1, 뒤에 있으면 0으로 타임투디지털컨버터신호(CTDC_O)을 출력하는 단계와, 상기 일정시간 간격으로 검출하고 남은 부분의 상기 타임투디지털컨버터신호의 코드(code)값을 에지디텍터(Edge Detector)에서 검출하여 상기 멀티플렉서를 통해 제1타임엠플리파이어신호(TA_A)와, 제2타임엠플리파이어신호(TA_B)로 출력하는 단계가 추가되어 이루어진다.
상기 멀티플렉서를 통해 제1타임엠플리파이어신호(TA_A)와, 제2타임엠플리파이어신호(TA_B)로 출력하는 단계 후에는 상기 타임투디지털컨버터신호(CTDC_O)는 T2B를 통해서 온도계코드(Thermometer Code)에서 바이너리코드(binary code)로 변환되어 TDC_O로 출력되어 플립플롭(F/F)에 저장되는 단계와, 남은 구간인 제1타임엠플리파이어신호(TA_A), 제2타임엠플리파이어신호(TA_B)가 TA(Time Amplifier)를 통하여 시간 축으로 증폭되는 단계와, 상기 타임엠플리파이어(TA)에서 증폭된 신호가 출력이 되고, 멀티플렉서(MUX)의 컨트롤 신호는 클록 제너레이터로부터 신호를 받아 상기 타임엠플리파이어의 출력신호를 통과시켜 다시 상기 타임투디지털컨버터로 전달하는 단계와, 상기 타임엠플리파이어의 증폭된 신호를 입력으로 받은 상기 타임투디지털컨버터가 다시 한번 두 신호의 차이를 출력하는 단계로 이루어진다.
상기 타임엠플리파이어(TA)에서 증폭된 신호가 출력이 되고, 멀티플렉서(MUX)의 컨트롤 신호는 클록 제너레이터로부터 신호를 받아 상기 타임엠플리파이어의 출력신호를 통과시켜 다시 상기 타임투디지털컨버터로 전달하는 단계에서, 상기 타임엠플리파이어의 이득은 래치(Latch)의 출력 캐피시턴스(Output Capacitance) C에 비례하고 래치의 입력 시간 차 α에 반비례한다.
상기 위상인터폴레이션모듈은 위상인터폴레이션(Phase interpolation)기법을 통해 두 입력 신호의 차이 안에서 저항을 이용하여 인버터 딜레이(Inverter delay)를 사용하는 것보다 작은 딜레이의 여러 개의 위상(Phase) 신호를 생성한다.
본 발명에 따르면 타임-투-디지털 컨버터를 SAR 타입으로 구성하여 높은 해상도를 갖으면서도 저전력 및 작은 면적으로 구현가능한 효과가 있다.
도1은 본 발명에 따른 SAR 기법을 이용한 타임-투-디지털 컨버터의 전체적인 구성과 타임투디지털컨버터의 구성을 보여주는 도면.
도2는 도1의 타임투디지털컨버터의 상세한 구성을 보여주는 도면.
도3은 본 발명의 일실시예에 따른 SAR 기법을 이용한 타임-투-디지털 컨버터의 타임엠플리파이어의 구성을 보여주는 도면.
도4는 본 발명의 일실시예에 따른 SAR 기법을 이용한 타임-투-디지털 컨버터의 위상인터폴레이션기법을 보여주는 도면.
도5는 본 발명의 일실시예에 따른 SAR 기법을 이용한 타임-투-디지털 컨버터의 작동 상황을 보여주는 도면.
도6은 본 발명의 일실시예에 따른 SAR 기법을 이용한 타임-투-디지털 컨버터의 신호 흐름을 보여주는 도면.
이하 본 발명의 실시를 위한 구체적인 내용을 도면을 참조하여 자세히 설명한다.
도1과 도2에서 보는 바와 같이 본 발명은 클록 제너레이터(Clock Generator)(10)와 플립플롭(15)과 타임투디지털컨버터(TDC)(20)와 타임엠플리파이어(Time Amplifier; TA)(30)와 멀티플렉서(Multiplexer; Mux)(40)와 상기 타임투디지털컨버터(TDC) 내의 위상인터폴레이션(Phase-Interpolation)모듈(22)로 크게 구성된다.
또한 상기 타임투디지털컨버터(20)는 딜레이 셀(Delay Cell)(21)과 티투비(T2B)(23)와 에지디텍터(24)와 먹스(MUX)로 구성된다.
클록 제너레이터(10)는 클록 신호를 생성하여 전달하는 장치로서, 동작 타이밍을 결정하는 클록 신호를 발생시킨다.
플립플롭(15)은 상기 클록 신호를 전달받는 다수개의 회로 부품으로서, 타임투디지털컨버터의 신호도 전달받아 저장한다.
타임투디지털컨버터(20)는 SAR(Successive Approximation) 타입으로 구성한 타임투디지털컨버터이고, 타임엠플리파이어(30)는 상기 타임투디지털컨버터에서 타임 신호를 전달받아 증폭하는 장치이다.
멀티플렉서(40)는 상기 타임엠플리파이어(30)에서 타임 신호를 전달받아 다시 상기 타임투디지털컨버터(20)로 전달하는 장치이다.
여기에서 타임엠플리파이어(30)는 입력된 두 신호의 간격을 래치(Latch)를 이용하여 타임엠플리파이어 이득(TA gain)만큼 시간축으로 증폭하는 블록이다.
그리고 도3에서 보는 바와 같이 아래 수학식1에서 타임엠플리파이어(30)의 이득은 래치의 출력 캐피시턴스(Output Capacitance) C에 비례하고 래치의 입력 시간 차 α에 반비례한다.
Figure 112010085253211-pat00002
위상인터폴레이션(Phase-Interpolation)모듈(22)은 인버터 딜레이(Inverter Delay)보다 작은 일정 시간 간격으로 딜레이 타임(Delay Time)을 구현하고, 위상인터폴레이션(Phase-Interpolation)이 적용된 딜레이체인(Delay Chain)에 의해 딜레이된 제1입력신호(INA)와 제2입력신호(INB)를 라이징에지(rising edge)를 비교하여 온도계코드(Thermometer Code)를 출력하는 장치이다.
따라서 상기 위상인터폴레이션모듈(22)을 통하여 제1입력신호(INA)와 제2입력신호(INB)의 차이가 일정시간 간격으로 제1입력신호(INA)의 딜레이된 라이징에지가 제2입력신호(INB)의 라이징에지보다 앞인지 뒤인지를 검출하여 앞서면 1, 뒤에 있으면 0으로 타임투디지털컨버터신호(CTDC_O)을 출력한다.
계속하여 상기 일정시간 간격으로 검출하고 남은 부분의 상기 타임투디지털컨버터신호의 코드(code)값을 에지디텍터(24)에서 검출하여 상기 먹스(25)를 통해 제1타임엠플리파이어신호(TA_A), 제2타임엠플리파이어신호(TA_B)로 출력한다.
도4에서 보는 바와 같이 상기 위상인터폴레이션(Phase interpolation)기법은 두 입력 신호의 차이 안에서 저항을 이용하여 여러 개의 위상(Phase) 신호를 생성하는 기법이다.
간단하게 구성하는 딜레이(delay) 중에서 인버터 딜레이(Inverter delay)가 제일 작은 데 이는 공정에 따라서 구현할 수 있는 딜레이(delay)간격의 한계를 보이고 있다.
이 값이 대략 40 ps라 하면, 상기 위상인터폴레이션기법을 사용한 경우 그 보다 작은 딜레이를 구현할 수 있는 장점이 있다.
이하 본 발명의 일실시예에 따른 SAR 기법을 이용한 타임-투-디지털 컨버팅 방법에 대하여 도면을 참조하여 자세히 설명한다.
도5과 도6에서 보는 바와 같이 먼저 타임투디지털컨버터(TDC Core) 내에 위상인터폴레이션(Phase-Interpolation)을 사용하여 인버터 딜레이(Inverter Delay) 보다 작은 5 ps의 딜레이 타임(Delay Time)을 구현한다.
이러한 위상인터폴레이션이 적용된 딜레이 체인(Delay Chain)에 의해 딜레이된 제1입력신호(INA)와 제2입력신호(INB)의 라이징에지(Rising Edge)를 비교하여 온도계코드를 출력한다.
그리고 상기 제1입력신호(INA)와 제2입력신호(INB)의 차이가 예를 들어 42 ps라 했을 때 5 ps 간격으로 상기 제1입력신호(INA)의 딜레이된 라이징에지가 제2입력신호(INB)의 라이징에지보다 앞인지 뒤인지 검출하여 앞서면 1, 뒤에 있으면 0으로 CTDC_O으로 출력한다.
여기에서 42 ps를 5 ps 간격으로 검출하면 2 ps가 남게 된다.
이 부분이 CTDC_O의 code값이 1과 0이 같이 붙어 있는 구간이기 때문에 이를 에지 디텍터(Edge Detector)에서 검출하여 멀티플렉서(MUX)를 통해 제1타임엠플리파이어신호(TA_A)와, 제2타임엠플리파이어신호(TA_B)로 출력하게 된다.
또한 상기 타임투디지털컨버터신호(CTDC_O)는 T2B를 통해서 온도계코드(Thermometer Code)에서 바이너리코드(binary code)로 변환되어 TDC_O로 출력되면 이는 Coarse_TDC_O라 명칭하고 플립플롭(F/F)에 저장된다. 이는 곧 SAR_O(9:0)의 상위 Bit인 SAR_O(9:5)가 된다.
남은 2 ps 구간인 제1타임엠플리파이어신호(TA_A), 제2타임엠플리파이어신호(TA_B)는 타임엠플리파이어(TA)를 통하여 시간 축으로 증폭한다.
그리고 상기 타임엠플리파이어(TA)에서 증폭 된 신호가 출력이 될 때, 멀티플렉서(MUX)의 컨트롤 신호는 클록 제너레이터로부터 신호를 받아 FDCO와 FREF는 차단하고 상기 타임엠플리파이어의 출력신호 TA_O_A, TA_O_B를 통과시켜 다시 타임투디지털컨버터로 전달하게 된다.
상기 타임엠플리파이어의 증폭된 신호 TA_O_A, TA_O_B를 입력으로 받은 타임투디지털컨버터는 다시 한번 두 신호의 차이를 TDC_O으로 출력하게 되고 이는 Fine_TDC_O으로 명칭한다. 이는 곧 SAR_O(9:0)의 하위 Bit인 SAR_O(4:0)가 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 클록 제너레이터(Clock Generator)
15 : 플립플롭
20 : 타임투디지털컨버터(TDC)
30 : 타임엠플리파이어(Time Amplifier; TA)
40 : 멀티플렉서(Multiplexer; Mux)
22 : 위상인터폴레이션(Phase-Interpolation)모듈

Claims (10)

  1. 클록 신호를 생성하여 전달하는 클록 제너레이터(Clock Generator)와;
    상기 클록 신호를 전달받는 다수개의 플립플롭과;
    SAR(Successive Approximation) 타입으로 구성한 타임투디지털컨버터(TDC Core)와;
    상기 타임투디지털컨버터에서 타임 신호를 전달받아 증폭하는 타임엠플리파이어(Time Amplifier; TA)와;
    상기 타임엠플리파이어에서 타임 신호를 전달받아 다시 상기 타임투디지털컨버터로 전달하는 멀티플렉서(Multiplexer; Mux);
    로 구성되는 것을 특징으로 하는 SAR 기법을 이용한 타임-투-디지털 컨버터.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 타임엠플리파이어의 이득은,
    하기 <수식1>과 같이 래치(Latch)의 출력 캐피시턴스(Output Capacitance) C에 비례하고 래치의 입력 시간 차 α에 반비례하는 것을 특징으로 하는 SAR 기법을 이용한 타임-투-디지털 컨버터.
    <수식1>
    Figure 112010085253211-pat00003
  5. 삭제
  6. 제1항에 있어서,
    위상인터폴레이션(Phase interpolation)기법을 통해 두 입력 신호의 차이 안에서 저항을 이용하여 인버터 딜레이(Inverter delay)를 사용하는 것보다 작은 딜레이의 여러 개의 위상(Phase) 신호를 생성하는 위상인터폴레이션모듈을 더 포함하는 것을 특징으로 하는 SAR 기법을 이용한 타임-투-디지털 컨버터.
  7. SAR(Successive Approximation) 기법을 이용한 타임-투-디지털 컨버터를 이용한 컨버팅 방법에 있어서,
    타임투디지털컨버터의 위상인터폴레이션모듈을 이용하여 인버터 딜레이(Inverter Delay)보다 작은 일정 시간 간격으로 딜레이 타임(Delay Time)을 구현하는 단계와;
    위상인터폴레이션(Phase-Interpolation)이 적용된 딜레이체인(Delay Chain)에 의해 딜레이된 제1입력신호(INA)와 제2입력신호(INB)를 라이징에지(rising edge)를 비교하여 온도계코드(Thermometer Code)를 출력하는 단계와;
    상기 위상인터폴레이션모듈을 통하여 제1입력신호(INA)와 제2입력신호(INB)의 차이가 일정시간 간격으로 제1입력신호(INA)가 딜레이된 라이징에지와 제2입력신호(INB)의 라이징에지보다 앞인지 뒤인지를 검출하여 앞서면 1, 뒤에 있으면 0으로 타임투디지털컨버터신호(CTDC_O)을 출력하는 단계와;
    상기 일정시간 간격으로 검출하고 남은 부분의 상기 타임투디지털컨버터신호의 코드(code)값을 에지디텍터(Edge Detector)에서 검출하여 멀티플렉서를 통해 제1타임엠플리파이어신호(TA_A)와, 제2타임엠플리파이어신호(TA_B)로 출력하는 단계;
    가 추가되어 이루어지는 것을 특징으로 하는 SAR 기법을 이용한 타임-투-디지털 컨버팅 방법.
  8. 제7항에 있어서,
    상기 멀티플렉서를 통해 제1타임엠플리파이어신호(TA_A)와, 제2타임엠플리파이어신호(TA_B)로 출력하는 단계 후에는,
    상기 타임투디지털컨버터신호(CTDC_O)는 T2B를 통해서 온도계코드(Thermometer Code)에서 바이너리코드(binary code)로 변환되어 TDC_O로 출력되어 플립플롭(F/F)에 저장되는 단계와;
    남은 구간인 제1타임엠플리파이어신호(TA_A), 제2타임엠플리파이어신호(TA_B)가 타임엠플리파이어(Time Amplifier)를 통하여 시간 축으로 증폭되는 단계와;
    상기 타임엠플리파이어에서 증폭된 신호가 출력이 되고, 멀티플렉서(MUX)의 컨트롤 신호는 클록 제너레이터로부터 신호를 받아 상기 타임엠플리파이어의 출력신호를 통과시켜 다시 상기 타임투디지털컨버터로 전달하는 단계와;
    상기 타임엠플리파이어의 증폭된 신호를 입력으로 받은 상기 타임투디지털컨버터가 다시 한번 두 신호의 차이를 출력하는 단계;
    로 이루어지는 것을 특징으로 하는 SAR 기법을 이용한 타임-투-디지털 컨버팅 방법.
  9. 제8항에 있어서,
    상기 타임엠플리파이어(TA)에서 증폭된 신호가 출력이 되고, 멀티플렉서(MUX)의 컨트롤 신호는 클록 제너레이터로부터 신호를 받아 상기 타임엠플리파이어의 출력신호를 통과시켜 다시 상기 타임투디지털컨버터로 전달하는 단계에서, 상기 타임엠플리파이어의 이득은 래치(Latch)의 출력 캐피시턴스(Output Capacitance) C에 비례하고 래치의 입력 시간 차 α에 반비례하는 것을 특징으로 하는 SAR 기법을 이용한 타임-투-디지털 컨버팅 방법.
  10. 제7항에 있어서,
    상기 위상인터폴레이션모듈은 위상인터폴레이션(Phase interpolation)기법을 통해 두 입력 신호의 차이 안에서 저항을 이용하여 인버터 딜레이(Inverter delay)를 사용하는 것보다 작은 딜레이의 여러 개의 위상(Phase) 신호를 생성하는 것을 특징으로 하는 SAR 기법을 이용한 타임-투-디지털 컨버팅 방법.
KR1020100133470A 2010-12-23 2010-12-23 Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법 KR101300828B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100133470A KR101300828B1 (ko) 2010-12-23 2010-12-23 Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100133470A KR101300828B1 (ko) 2010-12-23 2010-12-23 Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법

Publications (2)

Publication Number Publication Date
KR20120071786A KR20120071786A (ko) 2012-07-03
KR101300828B1 true KR101300828B1 (ko) 2013-08-29

Family

ID=46706701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100133470A KR101300828B1 (ko) 2010-12-23 2010-12-23 Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법

Country Status (1)

Country Link
KR (1) KR101300828B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272395A (zh) * 2017-08-03 2017-10-20 睿力集成电路有限公司 时间数字转换器及其转换方法
US12057844B2 (en) 2022-08-31 2024-08-06 Samsung Electronics Co., Ltd. Digital droop detector, semiconductor device including the same, and calibration method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3059857B1 (en) * 2015-02-17 2021-11-03 Nxp B.V. Time to digital converter and phase locked loop
US9746832B1 (en) * 2016-09-09 2017-08-29 Samsung Electronics Co., Ltd System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160594A (ja) * 2006-12-25 2008-07-10 Sharp Corp 時間デジタル変換装置およびデジタル位相同期ループ装置、受信機
KR20100062893A (ko) * 2008-12-01 2010-06-10 삼성전자주식회사 타임투디지털 컨버터 및 디지털 위상 고정 루프
JP2010273118A (ja) * 2009-05-21 2010-12-02 Toshiba Corp 時間デジタル変換器
KR20110118458A (ko) * 2010-04-23 2011-10-31 삼성전자주식회사 타임 투 디지털 컨버터 및 그의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160594A (ja) * 2006-12-25 2008-07-10 Sharp Corp 時間デジタル変換装置およびデジタル位相同期ループ装置、受信機
KR20100062893A (ko) * 2008-12-01 2010-06-10 삼성전자주식회사 타임투디지털 컨버터 및 디지털 위상 고정 루프
JP2010273118A (ja) * 2009-05-21 2010-12-02 Toshiba Corp 時間デジタル変換器
KR20110118458A (ko) * 2010-04-23 2011-10-31 삼성전자주식회사 타임 투 디지털 컨버터 및 그의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272395A (zh) * 2017-08-03 2017-10-20 睿力集成电路有限公司 时间数字转换器及其转换方法
US12057844B2 (en) 2022-08-31 2024-08-06 Samsung Electronics Co., Ltd. Digital droop detector, semiconductor device including the same, and calibration method thereof

Also Published As

Publication number Publication date
KR20120071786A (ko) 2012-07-03

Similar Documents

Publication Publication Date Title
US7583152B2 (en) Phase-locked loop with self-correcting phase-to-digital transfer function
US8773182B1 (en) Stochastic beating time-to-digital converter (TDC)
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US8390349B1 (en) Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
US8604851B2 (en) Digital phase locked loop device and method in wireless communication system
US10523219B2 (en) Phase locked loop and control method therefor
KR101632657B1 (ko) 타임투디지털 컨버터 및 디지털 위상 고정 루프
US8830001B2 (en) Low power all digital PLL architecture
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
US8781054B2 (en) Semiconductor device
EP3440775B1 (en) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
JP2014217064A (ja) アナログディザリングを用いる時間／デジタル変換
KR102123901B1 (ko) 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기
US8666012B2 (en) Operating a frequency synthesizer
US8183936B2 (en) Phase-locked loop frequency synthesizer and loop locking method thereof
KR101300828B1 (ko) Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법
Lee et al. A low noise, wideband digital phase-locked loop based on a new time-to-digital converter with subpicosecond resolution
CN102386945B (zh) 通信设备与无线通信模块
US10944409B2 (en) Phase-locked loop and method for the same
JP2010141519A (ja) 位相同期回路、および通信装置
US9698971B2 (en) Digital filter circuit, reception circuit, and semiconductor integrated circuit
Toi et al. Tracking PVT variations of Pulse Width Controlled PLL using variable-length ring oscillator
JP2023034066A (ja) 通信装置、通信方法およびプログラム
KR101499323B1 (ko) 지연 셀을 사용하지 않는 시간-디지털 변환기 및 이를 포함하는 위상 고정 루프
CN102055470A (zh) 数字锁相回路、频率调整方法和整合式接收器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170821

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee