JPS61157008A - 位相変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野〕 本発明は、変調入力に対応して位相を変化させる位相変
調回路にかかり、特に、出力周波数を基準入力周波数に
同期するようにフェーズロックドループ（Ｐ　Ｌ　Ｌ）
で出力をロックした後単安定マルチバイブレータで位相
制御される回路でありダイナミックレンジの広い変調入
力に追随する位相変調回路に関する。

〔発明の技術的背景〕

変調入力の大きさにしたがって、入力信号に対して出力
信号を任意の位相差だけ遅らせるように制御するのが位
相変調回路である。この位相変調器において入力信号と
出力信号との位相を検出する位相比較器の周波数特性や
、どの程度の変調度の入力信号までを復調できるか、と
いうことを試験する場合、広帯域の変調信号に応答し、
かつ大きな変調度のとれるような位相変調回路が信号源
として必要となる。

この場合１位相比較器に対して１位相変鋼されていない
基準周波数と２位相変鋼された信号とを入力して１両者
の間の位相差を正しく検出できるように１位相変鋼され
た信号は基準周波数を基準としてそれに同期がとれるよ
うなものであることが望ましい。

〔従来の技術〕

しかし、従来の位相変調回路としては、可変容量ダイオ
ードを用いたもの（電子通信ハンドブック　Ｓ５４．３
．３０発行Ｐ、６７１）　、ベクトル合成法によるもの
（同上Ｐ、６７１〜６７２〉等があるが、これらは、変
調指数を大きくとれないとか、基準周波数が変化した場
合に周波数安定度が良くない等の問題があった。

〔問題を解決するための手段〕

本発明はフェーズロックドループ（Ｐ　Ｌ　Ｌ）を用い
１その中の電流又は電圧制御発振器′（以下”　Ｖ　Ｃ
Ｏ’　Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　０ｓｃ
ｉｌｌａｔｏｒ　）の出力位相を、外部からの変調入力
に応じて、遅延させることにより１周波数安定度が良く
、かつ。

比較的広範囲な変調度特性を持つ位相変調回路を提供す
ることになる。

〔作　　用〕

本発明は、ＰＬＬで基準入力の周波数の整数倍の周波数
を持ちしかも位相同期がとれた出力信号を発生し、それ
をトリガとして第１の単安定マルチバイブレータの出力
パルス幅を変調入力によって変化させ、そのパルスの終
端で第２の単安定マルチバイブレータをトリガして出力
のｄｕ　ｔｙ比（通常は１周期内の高電位時間と低電位
時間の比であるが、ここでは現在時刻までの高電位時間
と低電位時間との比と定義する）を一定にすることを利
用したもので、最終出力である第２の単安定マルチバイ
ブレータの出力位相を■ＣＯ出力の位相あるいは基準周
波数入力の位相に対して変化させることができるように
している。ＰＬＬの採用による周波数安定度の良さとと
もに、単安定マルチバイブレータのパルス幅可変範囲が
広（なるために変調度を大きくすることができ、さらに
、単安定マルチバイブレータの応答速度が速いために比
較的広帯域の変調信号にも追随することができるものと
なる。

〔実　施　例〕

以下１本発明を図面を参照して説明する。

位相変調回路は一般に第２図に示すように、矩形波の基
準入力信号■に対して矩形波の出力信号■を入力信号■
と同じ周波数で位相を変えて出力する回路であり、たと
えば入力信号■の立ち上りに対しては出力信号■の立ち
上りを１μｓｅｃ遅らせた場合位相差が９０°であった
とすれば、２μ、ｓｅｃ遅らせた場合には位相差は１８
０°となる。しかし。

もし、基準入力信号が■の矩形波に対して周波数が半分
、すなわち１周期が倍になった場合には基準入力信号は
■の矩形波のようになるが、この基準入力信号■の立ち
上りに対して、出力信号の立ち上りを■に示すように１
μｓｅｃ遅らせた場合には９位相差としては９０°で・
はなく４５°となってしまう。このような場合１位相差
を９０°とするためには出力信号の立ち上りを、入力信
号の立ち上りに対して２μｓｅｃ遅らせる必要がある。

本発明の位相変調回路は、入力信号の周波数が変化して
も。

出力信号の周波数を入力の周波数の整数倍になるように
同期制御するとともに、その入力信号の周期を３６０°
に対応させた場合の任意の位相差をもつ一定のｄｕ　ｔ
ｙ比（現在時刻までの高電位時間と低電位時間との比）
となる出力信号を変調入力に応じて発生させることがで
きるようにＰＬＬと２つの単安定マルチバイブレータを
組み合わせて構成したものである。

第１図は本発明による位相変調回路の一実施例構成で、
内部の発振器の出力の位相と入力信号の位相との位相差
を検出して位相が一致するように制御する位相同期ルー
プ（フェーズヒソクドル−プ（ＰＬＬ））回路１０と変
調入力ｍ（ｔ）によってパルス幅を変化できる単安定マ
ルチバイブレータ６と出力の高電位時間と低電位時間の
比であるｄｕ　ｔｙ比を一定にする単安定マルチバイブ
レータ７より構成されている。ＰＬＬｌ０は基準入力ク
ロック信号ｆｏの位相と出力クロック信号５Ｄの位相を
比較する位相比較器１　（以下“ＰＤ″ＰｈａｓｅＤｅ
ｔｅｃｔｏｒ）　＋　Ｐ　Ｄから出力された位相誤差信
号の雑音を除去し応答特性を決める低域通過回路（以下
“Ｌ　Ｐ　Ｆ　”　Ｌｏｗ　Ｐａ５ｓ　Ｆｉｌｔｅｒ　
）　２　＋　Ｌ　Ｐ　Ｆ　２の出力を増幅する増幅器（
以下“ＡＭＰ”）３．入力電圧の大きさに対応した周波
数を持つクロック信号を出力する電圧又は電流制御発振
器（以下”ｖｃｏ″Ｖｏｌｔｇｅ　Ｃｏｎｔｒｏｌｌｅ
ｄ　０ｓｃｉｌｌａｔｏｒ）　４゜および分周器（以下
“ＤＩＶ″Ｄｉｖｉｄｅｒ　）　５からなり１周波数引
き込み（ｐｕｌｌ−ｉｎ　）過程で入力信号ｆｏと出力
信号５０の周波数を近接させ１位相同期＜１ｏｃｋ−ｉ
ｎ）過程で位相を同期させるものである。入力信号ｆｏ
と出力信号５０が同期していればＶＣＯ４の出力信号４
０の周波数は基準クロック入力の周波数ｆｏのＮ倍とな
る。本発明の位相変調回路はＶＣＯ４の出力信号４０を
第１図に示すように変調入力ｍ（ｔ）が入力されている
第１の単安定マルチバイブレータ（ＭＭ　＋、）６にト
リガ入力として印加し、　　ｍ（ｔ）の大きさに対応し
た単一パルスをＶＣＯ４出力の立ち上り時に出力し、そ
の出力単一パルス６０の立ち下がりでトリガされる第２
の単安定マルチバイブレータ（ＭＭ２）７を介して一定
のｄｕ　ｔｙ比を持つ位相変調出力信号７０を出力する
。

この回路の動作のポイントはＭＭ＋６およびＭＭ２７で
あり、この２つの単安定マルチバイブレータの働きをタ
イミングを示す第３図（ａ）を使って説明する。ＭＭ＋
６は第３図［ａ）の（１）に示すＶＣＯ出力４０の立ち
上りでトリガされ、その出力パルス幅は変調人力ｍ（ｔ
）によって制御されてたとえば変調入力ｍ（ｔ）が第３
図（ａｌの（２）に示すように１位相変調回路信号７０
の立ち上りをＶＣＯ出力４０の各周期の立ち上りに対し
て、それぞれ６°、９０°、１３５°、１８０　°１１
３５　°、９０°。

４５°だけ遅らせるように与えられた場合には。

ＭＭＩ出力６０は第３図（ａ）の２番目の波形に示すご
ときものになる。そしてＭＭ２は、ＭＭ＋の出力の立ち
下がりでトリガされ、その出力パルス幅はＶＣＯの現在
時刻までの高電圧時間と低電圧時間の比が一定になるよ
うに制御されるので、ＭＭ２出力すなわち位相変調出力
信号７０は第３図（ａｌの３番目の波形に示すとと＜Ｖ
ＣＯの出力４０を位相変調人力ｍ（ｔ）に従って位相変
網したものとなっている。しかも、その出力４０のｄｕ
　ｔｙ比は一定でたとえば５０％に保持するように制御
される。

次に変調入力ｍ（ｔ）によって出力パルス幅を可変する
ＭＭ＋６と高電圧時間と低電圧時間の比であるｄｕ　ｔ
ｙ比を一定にするＭＭ２７の具体的な一実施例構成を示
す。

変調入力ｍ（ｔ）に対応してパルス幅を変化させる第１
の単一マルチパイプレークＭＭ＋６の具体的な一実施例
構成を第４図に示す。トリガ入力が与えられた時点で抵
抗Ｒ＋、　　コンデンサＣの時定数ＲＣによって決るパ
ルス幅を持つ単一パルスをＱ出力に出力する。第４図（
ａ）のごとき構成の単安定マルチバイブレータは広く一
般に知られている。その出力パルス幅Ｔは第４図（ｄ）
のどと＜、トリガ入力の立ち上りを基準に時定数ＲＧの
関数ｆ（Ｒ，Ｃ”）で決り、はぼＴ＝ｋＲＣ（ｋは定数
）である。したがって、もし、一定抵抗Ｒを第４図（Ｃ
）に示すごとく、ゲート端子に変調人力ｍ（ｔ）が印加
されたＦＥＴ６１に置換すればＦＥＴ６１のＯＮ抵抗を
変調信号ｍ（ｔ）で制御できるので。

時定数を可変にでき出力のパルス幅を制御できることに
なる。また第４図（ｄ）に示すごと（、抵抗Ｒの代りに
電流値Ｉの電流源を用いた場合は、出力パルス幅ＴはＣ
／Ｉに比例する。すなわち、電流源の電流値Ｉを大きく
すれば出力パルス＠Ｔは小さくなり、電流値■を小さく
すれば出力パルス幅Ｔは大きくなる。このことを利用し
てＩを変調信号ｍ（ｔ）で制御できるようにすれば、パ
ルス幅がｍ（ｔ）で制御されることになる。その具体例
を第４図（Ｑ）に示す。電流源はＰＮＰ　）ランジスタ
のエミッタに抵抗Ｒを接続してその一端を定電圧源Ｖｃ
Ｃに接続するようにして構成される。ＰＮＰトランジス
タのベース・エミッタ間順方向電圧降下ｖ８．とじたと
きコレクタ電流Ｉはベース電圧をｍ（ｔ）とすれば、Ｉ
＝　（Ｖ＋＝＋ニーＶｚ−ｍ（ｔ））／Ｒとなるので、
変調入力ｍ（ｔ）によりＩが制御され、したがって、出
力パルス幅Ｔが制御されることになる。

Ｍ　Ｍ　２７は正確にパルス幅Ｔ／２すなわち■Ｃ０４
のパルス周期の％の幅のワンショットを得るものであり
、第５図（ａ）の素子の値は、Ｔ＝６３．５μｓｅｃ　
　（ＴＶ水平走査周期）とした時、ワンショット６３へ
の平均周期Ｔのトリガ入力（ＶＣ○４の出力４０）に対
して、パルス幅が常にＴ／２の出力己を与えるように計
算されている。回路全体は。

パルス幅制御フィードバックループを構成している。

抵抗Ｒ１，ダイオードＤ＋、および抵抗Ｒ３による分圧
器によって、帰還素子Ｃ＋による積分器としてのＯＰア
ンプ６２の非反転入力端子は約２．５■に保たれている
。また、抵抗Ｒ２１可変抵抗ＶＲ＋、ダイオードＤ２．
および抵抗Ｒ４による分圧器によって、Ｄ３を経由した
フィードバックがない場合、ＯＰアンプ６２の反転入力
端子の電位は、約４■になっている。フィードバックル
ープを閉じて、ワンショット６３のトリガ入力に周期が
ちょうどＴのパルスを与えたとき、ＯＰアンプの出力電
圧、したがってＲ５に流れる電流を一定にしてこのｄｕ
　ｔｙ比すなわち現在時刻までの高電圧時間と低電圧時
間の比が正確に５０％（つまりパルス幅がＴ／２）とな
るようにＶＲ＋を調整しておくと、以下のようなフィー
ドバックループが形成される。すなわち、ワンショット
６３の出力Ｑのｄｕ　ｔｙが５０％のときは、ｏＰアン
プ６２の反転入力端子の電位は、非反転入力端子の電位
と同じ２．５■となっている。この状態から、もし、；
出力のｄｕｔｙが５０％より低くなるとＤ３を介して流
れる電流が時間的に多くなり第５図（ａ）の点Ａの平均
電位が低くなり、ＯＰアンプ反転入力端子電位は少し低
くなる。その結果、非反転入力端子の電圧と反転入力端
子の電圧の差が大きくなり、ＯＰアンプ出力電圧Ｖｏが
上昇し、ワンショットの０２に対する充電電流Ｉ＝Ｖｏ
／Ｒｓが増加する。そのためワンショットのＱ出力のパ
ルス幅Ｔ（”１″の期間）はＣ／Ｉに比例するので短く
なる。したがって、ｂ出力は“１”の期間が長くなりｄ
ｕ　ｔｙは元の５０％に戻ることになる。また逆に１石
のｄｕ　ｔｙが５０％より大きくなると、第５図（ａ）
の点Ａ平均電位は高くなり、ＯＰアンプ反転入力端子電
位も少し高くなる。その結果ＯＰアンプ出力電圧ｖＯが
低くなり、ワンショット６３の０２に対する充電電流Ｉ
　＝　Ｖ　ｏ　／　Ｒ５が低くなるため、ワンショット
６３のＱ出力のパルス幅（“１″の期間）は長くなる。

したがってＱ出力は１″の期間が短くなり、　ｄｕｔｙ
は元の５０％に戻ることになる。

ここで、ダイオードＤ４．　Ｄ　３１およびＤ２の働き
について述べる。

ダイオードＤ４は、ワンショット６３の０２に対する充
電電流を必要以上に小さくしないためのものである。す
なわち、ＯＰアンプの出力の下限はＤ４によって、５−
０．７で約４．３■にクランプされる。したがって、ワ
ンショット６３のパルス＠（造出力が“１”の期間）の
最大値がＴよりも小さいある値に制限される。もしＤ４
を用いずに。

上記のようなりランプを行わなければ９次のような現象
が発生する。ＰＯＷＥＲＯＮ時にｏＰアンプの出力電圧
Ｖｏは最初Ｏｖである。非反転入力は１５Ｖ電源の印加
と同時に２．５■になるが、非反転入力はＣ１を充電す
るまでの期間は２．５ｖよりは低い。

したがってＯＰアンプの出力Ｖｏは上昇するが。

その途中でワンショット６３の出力パルスの幅がちょう
どＴとなるようなＣ２の充電電流を与えるＯＰアンプ出
力電圧Ｖｏが存在する。このとき。

フィードバックループはワンショット６３の出力のｄｕ
　ｔｙが５０％のときに安定するように調整されている
ので、第５図（ｂ）の（ロ）のように、パルス幅Ｔ、　
ｄｕｔｙ５０％で安定するという状態になってしまう。

すなわち、使用しているワンショットは再トリガ不能の
ものなので、第５図（ｂｌの時刻ｔ１でトリガされたＱ
＋はｔ２ではトリガされず次はｔ３でトリガされる。

これに対して、Ｄａを用いることによってワンショット
のパルス幅を第５図（ｂ）の（ハ）のようにＴよりも確
実に小さくなるように制限しておくと。

この状態からｄｕｔｙを５０％にするようなフィードバ
ックがかかり、第５図（ｂ）の（ニ）のように期待する
出力が得られる。

なお、このフィードバックループにおいてＤ４を省いた
ときに、パルス幅３Ｔ／２以上でｄｕ　ｔｙ５０％とい
う状態で安定することは絶対に起らず、ニセの安定状態
は必ず第５図（ｂ）の（ロ）となる。その理由は第５図
（Ｃ１に示すように、出力Ｑのパルスはトリガ入力の立
ち上りでトリガされるので、第５図（Ｃ）の（ロ）のよ
うな出力Ｑは起らす（ハ）のように時刻ｔ３でトリガさ
れ、その後はｄｕ　ｔｙが５０％になるように制御され
、（ニ）の状態を介して（ホ）の状態、すなわち、　ｄ
ｕｔｙ５０％のニセの安定状態で停止することになるか
らである。

ダイオードＤ３はワンショットのＱが“１″すなわち高
電圧のときは点Ａの電位がＲ２，ＶＲＩ。

Ｄ２．Ｒａの分圧比だけで決るようにて出力をカットし
、Ｑが“０”すなわち低電圧のときは点Ａの電位が（Ｑ
の出力電圧）＋（ダイオード順方向電圧降下（約０．７
　Ｖ）　）となるようにする。すなわち、Ｑ＝“０″の
ときの出力電圧はワンショット６３の出力トランジスタ
のＯＮ状態飽和電圧（約０．３Ｖ）であるので、＋５■
の電源電圧変動にはほとんど影響されない。したがって
Ｄａを用いることにより２点Ａの電位を、したがってＯ
Ｐアンプの反転入力端子電位を、＋５ｖ電源電圧にほと
んど依存しないようにできる。

また、ダイオードＤ２は、ワンショットのＱ出力が“Ｏ
”のときに、ＯＰアンプの反転入力をζ出力端子と切り
離すためのものである。すなわち。

Ｄ２がないと、Ｑ＝″Ｏ″のときの反転入力端子電位は （Ｑ出力電位（約０．５　Ｖ））＋　（Ｄａの順方向電
圧降下（約０．７　Ｖ）　）夕１ｖ になってしまい、この電圧がそのままＯＰアンプの反転
入力端子に印加されＣ１による平滑化を行えなくなる。

これを防止するのがＤ２である。

さらに、ダイオードＤ＋は、ＯＰアンプの反転入力端子
電位がＤ２のダイオード順方向電圧のおど特性の影響を
受けるので、非反転入力端子電位にも同様の影響を与え
て、ＯＰアンプの差動入力に対し、ダイオード順方向電
圧の温度変動による影響を相殺するためのものである。

ただし、Ｒ１゜ＤＩ、Ｒ３による分圧比（非反転入力に
対する）と、Ｒ２，ＶＲＩ、Ｄ２．Ｒ４による分圧比（
反転入力に対する）とが異なるので、完全には相殺でき
ない。

このような構成の単安定マルチバイブレータを用いるこ
とにより、第１図の基準クロックｆｏの周波数の変化に
よりＶＣＯ４の出力パルス周期Ｔが変化した場合でも、
常にｄｕ　ｔｙ５０％の位相変調比カフ０を与えること
ができる。ただし、基準クロック周波数の変化が非常に
大きい場合は、第５図（ａｌのワンショット６３に接続
するＣ２を適宜切り換えてＴ　＝　Ｃ２／　Ｉにしたが
って０２を変化させる必要がある。

なお、第１図のＰＬＬにおいて、基準クロックｆｏを２
分局器５を通してから位相比較器に入力することにより
、ＶＣＯ４０の発振周波数をｆ。

の非整数倍にしても良いことも言うまでもない。

さらに、第１図の構成を拡張すれば変調度を３６０°以
上にすることができる。第１図の構成では変調度の最大
値は３６０°よりも小さくなければならない。これは第
３図のＭＭ＋出力６０の波形から判るように、変調度が
３６０°以上になると。

ＭＭ＋の出力は常時″１”となってＭＭ２に対するトリ
ガとならないからである。これを防ぎ、より大きな変調
度を得るには、第６図（ａ）に示すごと＜、ＭＭ＋を同
一特性の複数の単安定マルチバイブレータＭＭ＋−１，
ＭＭ　＋　　２．　　・・・・。

ＭＭ＋−ｎの縦続接続としておけばよい。各ＭＭ＋−ｉ
に対しそのパルス幅を共通に変調入力ｍ（ｔ）によって
制御すれば、第６図（ｂ）のタイミングチャートに示す
ごと（３６０度以上の位相変化を与えることができる。

すなわち、ＶＣＯ出力４０の立ち上りでＭＭ＋−１がト
リガされｍ　（ｔ）の大きさで定まるパルス幅Ｗのパル
スがＭ？ｌ／１＋−１から出力され、それがトリガとな
ってＭＭ＋−２から同じパルス＠ｗを持つパルスがＭＭ
＋　−２から出力され、同様な動作が継続してＭＭ＋　
−ｎからは■ＣＯ出力４０に対してθ〉３６０°である
θだけ遅れてトリガされたパルスが出力される。

ＭＭ＋　−ｎの出力でＭ　Ｍ　２出力をトリガすれぼｄ
ｕｔｙ５０％のクロックパルスが■のように発生される
。

次にｄｕｔｙを５０％に保つように制御する回路として
簡単な双安定マルチバイブレータを用いる実施例を第７
図（ａｌに示し、そのタイミングチャートを第７図（ｂ
ｌに示す。第７図ｆａ）に示す位相変調回路は。

ＰＬＬ回路１０の内部のＶＣＯの出力信号４０の周波数
は基準クロック入力信号の周波数ｆｎの２Ｎ倍であって
、この２Ｎｆ　ｏの周波数をもつ前記■ＣＯ出力信号４
０の立ち上がりでトリガされ出力パルス幅を変調入力ｍ
　（ｔ）によって制御する前記第１の単安定マルチハイ
ブレークＭＭ＋６の出力パルスの立ぢ上がりで状態を反
転する。すなわち、１／２分周する双安定マルチバイブ
レータ（フリツブフロップＦ／Ｆ）８を持っている。こ
の回路の動作は第７図（ｂｌのタイミングチャートで示
すように、ＶＣＯ出力信号４０は■の波形で示すように
周波数Ｎｆｏの２倍の２Ｎｆｏ（単位周期の長さを８と
する）であって、単安定マルチバイブレータＭＭＩ６の
出力は、変調入力ｍ（ｔ）に従って９例えば、■の波形
で示すように、■の波形の立ち上がりでトリガされるの
で、その立ち上りから所定の位相遅れをもって発生され
る単位時間４の長さのパルス列となる。従って、このパ
ルスの立ち上りで状態反転する双安定マルチバイブレー
タ８の出力は、■で示すように９位相変調されしかもｄ
ｕｔｙが５０％の波形となる。この双安定マルチバイブ
レータ８を用いる方式では位相変調された出力信号のパ
ルス幅は■の波形に示すように変化するが、変調信号が
直線的に変化している間は瞬時ｄｕｔｙが５０％になる
。というのは、一定の周波数の任意のパルス幅のパルス
を分周すれば必ず周波数は１／２になってｄｕ　ｔｙは
５０％のパルスとなるからである。

しかし変調信号か非線形に変化している場合には分周器
５への各トリガ毎の間隔はすべて異なるので当然５０％
になるとは限らない。しかし、長期的に見れば平均ｄｕ
　ｔｙは５０％になる。このことは。

第１の実施例でも同じで９要するに位相が一方的に増え
たり、あるいは減ったりすることはなく。

長期の累積位相か０°になるということを意味する。

このように、第７図で示した実施例では、パルス幅は変
化するが、ＶＣＯ出力信号をＮｆｏの代りに２Ｎｆｏと
して位相変調用の単安定マルチバイブレータＭＭ＋６に
入力し、その出力を１／２分周しているので１位相変化
を倍の頻度で実行していることになり、精度がよくなる
という特徴がある。

〔発明の効果〕

以上述べたごとく１本発明によれば、ＰＬＬによって入
力基準クロックの周波数に関係なく、入力基準クロック
に同期し、入力基準クロックと同程度の周波数安定度を
有し、変調入力に応じた位相差を求める第１の単安定マ
ルチバイブレータと任意の時間区域内のｄｕｔｙ比を決
める第２の単安定マルチバイブレータによって３６０　
°を越える広範囲の位相変調度を持ち、変調周波数もＯ
′〜数Ｍ　Ｈｚに及ぶ広帯域の位相変調回路を実現する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図。 第２図は周波数変動と位相変調度の関係図。 第３図（ａｌは単安定マルチバイブレータの波形図。 （ｂ）は同じく位相変化を示す特性図。 第４図（ａ）、　（Ｃ１，（ｄ）、　（ｅ）は単安定マ
ルチバイブレータの構成図、（ｂ）は波形図。 第５図（ａ）はｄｕ　ｔｙ比を一定にする回路の回路図
。 （ｂ）、　（Ｃ）はその波形図。 第６図（ａｌは単安定マルチバイブレータの他の接続を
示す構成図、（ｂ）はその波形図。 第７図（ａ）はｄｕ　ｔｙ比を一定にする手段として双
安定マルチバイブレータを用いた本発明の他の実施例の
ブロック図、（ｂ）は第７図（ａ）の回路のタイミング
チヤードを示す波形図である。 １・・・位相比較器。 ２・・・ＬＰＦ。 ３・・・増幅器。 ４・・・ＶＣＯ。 ５・・・分周器。 ６°°・第１の単安定マルチバイブレータ。 ７・・・第２の単安定マルチバイブレータ。 ８・・・双安定マルチバイブレータ。 第４ （ｂ） Ｔ雪す（Ｒ，Ｃ） （ｄ）

Claims (4)

【特許請求の範囲】
1. （１）入力信号の周波数の整数倍の周波数を持ち前記入
   力信号に位相同期された出力信号を出力する位相同期回
   路と、前記出力信号に対して与える遅延時間を外部変調
   信号で変えることができる可変遅延手段と、前記可変遅
   延手段の出力パルスから高電圧時間と低電圧時間の比が
   所定の値となる信号を作成する手段とを有することを特
   徴とする位相変調回路。
2. （２）上記可変遅延手段として単安定マルチバイブレー
   タを複数の単安定マルチバイブレータの縦続継続とする
   ことにより０〜３６０°を越える変調度を持たせること
   を特徴とする特許請求の範囲第１項記載の位相変調回路
   。
3. （３）上記高電圧時間と低電圧時間の比が所定の値とな
   る信号を作成する手段として、上記可変遅延手段の出力
   でトリガされ、自己出力パルス幅の積分値が時定数回路
   にフィードバックされる単安定マルチバイブレータを用
   いることを特徴とする特許請求の範囲第１項記載の位相
   変調回路。
4. （４）上記高電圧時間と低電圧時間の比が所定の値とな
   る信号を作成する手段として、上記可変遅延手段の出力
   で反転を繰り返えす双安定マルチバイブレータを用いる
   ことを特徴とする特許請求の範囲第１項記載の位相変調
   回路。