KR100537877B1

KR100537877B1 - 컨트롤러 내장형 디지탈 위상 동기 루프_

Info

Publication number: KR100537877B1
Application number: KR1019980049384A
Authority: KR
Inventors: 김철홍
Original assignee: 삼성전자주식회사
Priority date: 1998-11-18
Filing date: 1998-11-18
Publication date: 2006-03-31
Also published as: KR20000032789A

Abstract

이 발명은 디스플레이 패널을 구동하기 위한 시스템에 있어서, 컨트롤러 IC 외부 회로의 기능이 컨트롤러 IC에 내장되며 디지탈 방식에 의해 구동하는 컨트롤러 내장형 디지탈 위상 동기 루프에 관한 것으로서,

입력된 시스템 클럭 신호의 주파수를 분주시켜 일정한 주파수를 갖는 기준 클럭 신호를 발생하고 이 클럭 신호의 위상을 위상 조정 신호에 따라 조정하는 클럭 신호 발생기와, 상기 클럭 신호 발생기로부터 입력되는 기준 클럭 신호의 상승 또는 하강연을 기준으로 기준 동기 신호의 좌측 및 우측 구간의 펄스수를 각각 카운팅한 후 카운팅된 두 펄스수의 차를 구하여 상기 두 신호의 위상차를 검출하는 위상차 검출기와, 상기 위상차 검출기를 통해 출력되는 위상차 신호를 디지탈 필터링하여 위상 가변값을 설정하는 디지탈 LPF와, 상기 디지탈 LPF를 통해 설정된 위상 가변값의 윈도우를 설정하는 윈도우 설정기와, 상기 윈도우 설정기로부터 출력되는 최종 위상 가변값을 연산하여 위상 조정 신호를 발생하고 이를 상기 클럭 신호 발생기로 출력하는 위상 조정 연산기를 포함한다.

Description

컨트롤러 내장형 디지탈 위상 동기 루프

이 발명은 디스플레이 패널 구동 시스템에서 사용되는 비디오 동기 신호의 위상 동기 루프에 관한 것으로서, 더욱 상세하게는 비디오 컨트롤러에 내장되어 있으며 디지탈 방식에 의해 구동하는 컨트롤러 내장형 디지탈 위상 동기 루프에 관한 것이다.

종래 디스플레이 패널 구동 시스템에서, 비디오 컨트롤러로부터 발생된 클럭 신호의 위상을 기준 동기 신호에 맞추기 위한 기능을 수행하는 것이 바로 위상 동기 루프(phase locked loop)이다.

이러한 종래 기술에 따른 위상 동기 루프는, 도 1에 도시된 바와 같이, 입력되는 발진 신호의 주파수에 따라 변화하는 주파수를 갖는 기준 클럭 신호(H-CLK)를 발생하고 이 신호(H-CLK)의 위상을 외부로부터 입력되는 기준 동기 신호(C-SYNC)의 위상과 비교하여 그 비교 신호(PDF)를 출력하는 컨트롤러(10)와, 상기 컨트롤러(10)로부터 출력되는 비교 신호(PDF)를 아날로그 필터링(analogue filtering)하여 전압 가변 신호로 출력하는 저역 통과 필터(20, 이하 "LPF")와, 상기 LPF(20)로부터 출력되는 전압 가변 신호에 의해 내부의 전압 가변용 커패시터값이 변화됨으로써 일정한 보정 범위(이하 "윈도우") 내에서 발진 주파수를 가변시켜 상기 컨트롤러(10)로 출력하는 전압 제어 발진기(30, 이하 "VCO")를 포함한다.

도 2는 상기와 같은 구성을 갖는 위상 동기 루프의 최종 출력 신호 타이밍도를 나타낸 것으로서, 도 2에 도시된 바와 같이, 상기 컨트롤러(10) 내부에서 발생한 기준 클럭 신호(H-CLK)가 상기 기준 동기 신호(C-SYNC)의 1/2 지점에서 상승하거나 하강할 때 위상 동기(phase locked)가 이루어진 것이라고 이해할 수 있다.

그러나, 이러한 종래의 위상 동기 루프를 구현하기 위해서는 도 1에서 볼 수 있는 바와 같이, 컨트롤러(10) IC의 외부에 다양한 아날로그 회로를 구현해야 하기 때문에 생산성이 저하되고 이로 인해 생산 원가가 상승한다는 문제점이 있다. 또한, 제품 생산 후 부품의 열화로 인한 파라메타(parameter)의 변화로 인해 위상 동기 루프의 전체 성능이 저하될 수 있다는 문제점도 있다.

따라서 이 발명의 과제는 상기한 문제점을 해결하기 위한 것으로서, 컨트롤러 IC 외부 회로의 기능이 컨트롤러 IC에 내장되며 디지탈 방식에 의해 구동하는 컨트롤러 내장형 디지탈 위상 동기 루프를 제공하는 데에 있다.

상기의 과제를 달성하기 위한 이 발명에 따른 위상 동기 루프에서,

입력된 시스템 클럭 신호의 주파수를 분주시켜 일정한 주파수를 갖는 기준 클럭 신호를 발생하고 이 클럭 신호의 위상을 위상 조정 신호에 따라 조정하는 클럭 신호 발생기와,

상기 클럭 신호 발생기로부터 입력되는 기준 클럭 신호의 상승 또는 하강연을 기준으로 기준 동기 신호의 좌측 및 우측 구간의 펄스수를 각각 카운팅한 후 카운팅된 두 펄스수의 차를 구하여 상기 두 신호의 위상차를 검출하는 위상차 검출기와,

상기 위상차 검출기를 통해 출력되는 위상차 신호를 디지탈 필터링하여 위상 가변값을 설정하는 디지탈 LPF와,

상기 디지탈 LPF를 통해 설정된 위상 가변값의 윈도우를 설정하는 윈도우 설정기와,

상기 윈도우 설정기로부터 출력되는 최종 위상 가변값을 연산하여 위상 조정 신호를 발생하고 이를 상기 클럭 신호 발생기로 출력하는 위상 조정 연산기를 포함한다.

이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 이 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조로 설명하기로 한다.

도 3은 이 발명에 따른 컨트롤러 내장형의 디지탈 위상 동기 루프를 나타낸 것이다.

도 3에 도시된 컨트롤러 내장형 디지탈 위상 동기 루프에서,

클럭 신호 발생기(100)는, 입력된 시스템 클럭 신호(SYSTEM-CLK)의 주파수를 분주시켜 일정한 주파수를 갖는 기준 클럭 신호(H-CLK)를 발생하고 이 클럭 신호(H-CLK)의 위상을 위상 조정 신호(P-ADJ)에 따라 조정한다.

위상차 검출기(200)는, 상기 클럭 신호 발생기(100)로부터 입력되는 기준 클럭 신호(H-CLK)의 상승 또는 하강연을 기준으로 기준 동기 신호(C-SYNC)의 좌측 및 우측 구간의 펄스수를 각각 카운팅한 후 카운팅된 두 펄스수의 차를 구하여 상기 두 신호의 위상차(Δβ)를 검출하고, 디지탈 LPF(300)는 상기 위상차 검출기(200)를 통해 출력되는 위상차 신호를 디지탈 필터링하여 위상 가변값을 설정한다.

윈도우 설정기(400)는 상기 디지탈 LPF(300)를 통해 설정된 위상 가변값의 윈도우를 설정하고, 위상 조정 연산기(500)는 상기 윈도우 설정기(400)로부터 출력되는 최종 위상 가변값을 연산하여 위상 조정 신호(P-ADJ)를 발생하고 이를 상기 클럭 신호 발생기(100)로 출력한다.

이 발명에 따른 컨트롤러 내장형 디지탈 위상 동기 루프는, 그 처리 방식을 아날로그 방식에서 디지탈 방식으로 전환하여 컨트롤러 IC의 외부 회로의 기능을 컨트롤러 IC에 내장시킨 것이다.

그리고, 종래의 전압 제어 발진기(VCO)를 사용한 아날로그 방식의 위상 동기 루프에서는 발진 신호 주파수의 증감을 통해 기준 클럭 신호의 위상을 조정한 것에 반해, 이 발명에 따른 디지탈 위상 동기 루프에서는 발생된 기준 클럭 신호의 주파수는 고정시키고 기준 동기 신호와의 위상차를 검출하여 차이 위상만큼 기준 클럭 신호를 직접 이동시키는 방법을 사용한다.

도 4는 이 발명에 따른 컨트롤러 내장형 디지탈 위상 동기 루프의 위상 동기 과정을 나타낸 것으로서, 이러한 위상 동기 과정에는 기준 클럭 신호(H-CLK)의 상승연을 기준으로 기준 동기 신호(C-SYNC)의 좌측 및 우측 구간의 펄스수를 카운팅하는 작업이 포함됨을 보여준다. 도면에서 a, b는 상기 기준 동기 신호(C-SYNC)의 좌측 구간과 우측 구간의 펄스(Pulse)수를, A는 기준 클럭 신호(H-CLK)의 위상 동기 포인트를, Δβ는 상기 각 구간의 펄스수의 차를 통해 추정되는 두 신호의 위상차를 가리킨다.

그리고 상기 위상차 신호를 입력받는 디지탈 LPF(300)를 통해 출력되는 위상 가변값의 윈도우(보정 범위)가 윈도우 설정기(400)에 의해 적절하게 설정되므로, 과도한 위상 가변량으로 발생될 지터(jitter) 성분을 방지할 수 있다.

상기 과정에 의해 최종적으로 설정된 위상 가변값이 위상 조정 연산기(500)를 통해 연산되어 위상 조정 신호(P-ADJ)로 출력되면, 클럭 신호 발생기(100)는 상기 위상 조정 신호(P-ADJ)를 근거로 해서 위상차가 보상되도록 위상이 조정된 기준 클럭 신호(H-CLK)를 출력함으로써, 도 5에 도시된 바와 같은 위상 동기가 이루어지게 된다.

상기와 같이 동작하는 이 발명의 따른 컨트롤러 내장형 디지탈 위상 동기 루프는, 위상 동기 루프의 전체 기능이 컨트롤러에 내장됨으로써 회로를 간단화시킬 수 있을 뿐만 아니라 디지탈 방식에 의해 구동함으로써 좀 더 정확한 위상 동기를 수행할 수 있다.

도 1은 종래 기술에 따른 위상 동기 루프를 나타낸 것이다.

도 2는 종래 기술에 따른 위상 동기 루프의 최종 출력 신호 타이밍도이다.

도 3은 이 발명에 따른 컨트롤러 내장형 디지탈 위상 동기 루프를 나타낸 것이다.

도 4는 이 발명에 따른 컨트롤러 내장형 디지탈 위상 동기 루프의 위상 동기 과정을 나타낸 것이다.

도 5는 이 발명에 따른 컨트롤러 내장형 디지탈 위상 동기 루프의 최종 출력 신호 타이밍도이다.

Claims

디스플레이 패널을 구동하기 위한 컨트롤러 내장형 디지털 위상 동기 루프로서,

입력된 시스템 클럭 신호의 주파수를 분주시켜 일정한 주파수를 갖는 기준 클럭 신호를 발생하고, 인가되는 위상 조정 신호에 기초하여 상기 기준 클럭 신호를 이동시켜 상기 기준 클럭 신호의 위상을 조정하는 클럭 신호 발생기와,

상기 클럭 신호 발생기로부터 입력되는 기준 클럭 신호의 상승 또는 하강연을 기준으로 기준 동기 신호의 좌측 및 우측 구간의 펄스수를 각각 카운팅한 후 카운팅된 두 펄스수의 차를 구하여 상기 두 신호의 위상차를 검출하는 위상차 검출기와,

상기 위상차 검출기를 통해 출력되는 상기 위상차 신호를 디지털 필터링하여 위상 가변값을 설정하는 디지털 LPF와,

상기 디지털 LPF를 통해 설정된 상기 위상 가변값의 윈도우를 설정하여 최종 위상 가변값을 출력하는 윈도우 설정기와,

상기 윈도우 설정기로부터 출력되는 상기 최종 위상 가변값을 연산하여 상기 위상 조정 신호를 발생하고 상기 위상 조정 신호를 상기 클럭 신호 발생기로 출력하는 위상 조정 연산기를 포함하는 컨트롤러 내장형 디지털 위상 동기 루프.