KR0158607B1

KR0158607B1 - 주파수 제어회로

Info

Publication number: KR0158607B1
Application number: KR1019920023943A
Authority: KR
Inventors: 곽말섭
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1992-12-11
Filing date: 1992-12-11
Publication date: 1999-03-20
Also published as: KR940017228A

Abstract

이 발명은 위상 에러의 기울기를 이용해서 주파수값을 조정하는 주파수 제어회로에 관한 것으로서, 종래의 PLL을 이용한 주파수 제어회로에서는 이 회로가 동기되기 위해 소요되는 시간이 길기 때문에 루프 필터와 비례 카운터 사이에 기울기 검출기를 구비하여 루프의 피드백 값을 위상 에러뿐만 아니라 그 기울기값까지 전달하여 보정함으로써 주파수를 쉽게 조절하기 때문에 루프가 동기되는 시간이 짧아진다.

Description

주파수 제어회로

제1도는 종래 기술에 따른 주파수 제어 회로도.

제2도는 이 발명에 따른 주파수 제어회로의 일실시예를 나타낸 블럭도.

제3도는 제2도에 따른 위상 에러 그래프.

제4도는 제2도에 따른 기울기 검출파기의 회로도.

제5도는 제2도에 따른 비례(Ratio) 카운터의 회로도이다.

이 발명은 주파수 제어회로에 관한 것으로서, 더욱 상세하게는 위상 에러와 그 기울기 값을 이용하여 주파수를 보정함으로써 입력신호의 주파수 변화에 쉽게 근접하여 루프가 동기되는 시간을 짧아지게 하는 위상 에러의 기울기를 이용한 제어회로에 관한 것이다.

종래의 주파수 제어회로도를 제1도에 도시한 바와 같이 입력신호와 비례 카운터(40)의 출력 신호와의 위상차를 검출하는 위상 검출기(10)와, 상기 위상 검출기(10)에 연결되고 입력되는 신호의 고주파 성분을 제거하여 직류 성분을 추출하는 루프 필터(20)와, 상기 루프 필터(20)의 값에 따라 주파수가 변화하는 비례 카운터(40)로 구성된다.

이와 같이 구성된 종래의 주파수 제어회로는 입력 신호가 위상 검출기(10)에 입력되면 위상 검출기(10)에서는 입력신호와 비례 카운터(40)의 출력신호와의 위상차에 대응하는 신호를 발생한다. 위상 검출기(10)의 출력 신호는 루프 필터(20)에 의해 고주파 성분이 제거되고, 저주파 성분만이 비례 카운터(40)의 입력 제어 신호가 된다. 비례 카운터(40)에서는 위상차가 작아지도록 레프런스 주파수를 가변시켜 위상 검출기(10)로 출력한다. 이 과정은 동기 상태가 될때 까지 루프를 계속 반복한다.

종래 기술에 따른 주파수 제어회로는 위상 에러량에 따라 비례 카운터에서 레프런스 주파수를 가변시켜 동기 상태에 도달할때 까지 루프를 계속 반복하므로 동기되는 시간이 길어지는 문제점이 있었다.

이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 위상 에러의 기울기값을 이용하여 주파수를 보정함으로써 종래의 위상 동기 루프(Phase Locked Loop : 이하 PLL이라 약칭한다)에서 위상 에러만으로 주파수를 보정하는 것보다 루프가 동기되는 시간을 줄일 수 있는 주파수 제어회로를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 이 발명의 특징은, 입력 신호와 비례 카운터의 출력을 입력으로 받아 두 입력 신호의 위상차를 검출하는 위상 검출기와, 상기 위상 검출기에 연결되고 입력되는 신호의 직류 성분을 추출하는 루프 필터와, 상기 루프 필터에 연결되고 입력되는 위상 에러를 이용하여 위상에러의 시간축에 대한 기울기를 얻어 내어 위상 에러와 위상 에러 기울기를 출력하는 기울기 검출기와, 상기 기울기 검출기에 연결되어 위상 에러와 주파수를 보정하여 위상 검출기로 출력하는 비례 카운터로 구성된 주파수 제어회로에 있다.

이하, 이 발명에 따른 주파수 제어회로의 일실시예를 첨부된 도면에 따라 상세 히 설명하면 다음과 같다.

제2도에 도시된 바와 같이 위상 에러의 기울기를 이용한 주파수 제어회로는 입력 신호와 비례 카운터(40)의 출력을 입력으로 받아 두 입력 신호의 위상차를 검출하는 위상 검출기(10)와, 상기 위상 검출기(10)에 연결되고 입력되는 신호의 직류 성분을 추출하는 루프필터(20)와, 상기 루프 필터(20)에 연결되고 입력되는 위상 에러를 이용하여 위상에러의 시간축에 대한 기울기를 얻어 내는 기울기 검출기(30)와, 상기 기울기 검출기(30)에 연결되고 위상 에러와 위상 에러 기울기를 입력으로 받아 위상과 주파수를 보정하는 비례 카운터(40)로 구성되어진다.

상기 기울기 검출기(30)는 4개의 지연기가 연결되어 있고, 위상 에러 신호가 지연기(31)에 입력되는 싯점을 t1이라 하고, 지연기(32)의 출력단에서의 싯점을 t2라고 하고 지연기(34)의 싯점을 t3이라고 하면, t3의 싯점에서 t1의 싯점의 네가티브값(-)을 더하는 가산기(35)로 이루어진다.

상기 비례 카운터(40)는 위상 에러 보정값과 레지스터(46)의 출력단의 값을 더하는 가산기(42)와, 상기 가산기(42)의 출력과 에러 기울기 보정값을 더하는 가산기(44)와, 상기 가산기(44)에 연결되는 레지스터는 출력단에 연결된다.

이와 같이 구성된 이 발명의 작용은 다음과 같다.

제2도를 참조하면, 입력신호와 비례 카운터의 주파수가 다를 경우 위상 검출기(10)는 양신호의 위상차에 대응하는 값을 출력하고, 이 값을 루프필트(20)에서는 고주파 성분을 제거하고 직류 성분을 추출하게 된다.

제3도는 제2도에 따른 위상 에러 그래프이고, 제4도는 제2도에 따른 기울기 검출기의 회로도이다.

제3도와 제4도를 참조하면 기울기 검출기(30)는 상기 루프 필터(20)의 출력인 위상 에러를 이용하여 위상 에러의 시간축에 대한 기울기를 얻는 장치로서, 위상 에러값이 입력되면, 입력되는 바로 그 싯점을 t1이라하고 지연기(32)의 출력단인 싯점을 t2라 하고 지연기(34)의 출력단의 싯점을 t3라고 했을때, 위상 에러는 t2싯점에서 검출하고 위상 에러 기울기는 t3싯점의 에러에서 t1 싯점의 에러를 뺌으로써 그 차이를 검출하게 되는 것이다. 제3도의 그래프에서 볼때 기울기 검출기(30)에서 검출된 위상 에러는 c값이며 위상 에러 기울기 즉 주파수 b/a값이 된다.

기울기 검출기(30)의 출력인 위상 에러와 위상 에러 기울기를 입력으로 받는 비례 카운터(40)는 제5도에서 도시하는 바와 같이 위상 에러 보정값과 출력단의 출력값이 피드백되어 입력되는 가산기(42)와 상기 가산기(42)에 연결되고 가산기(42)의 출력과 위상 기울기 보정값을 입력으로 받는 가산기(44)와, 상기 가산기(44)에 연결되고 임의의 클럭값에 따라 이 회로의 피드백 횟수를 결정하고 출력단으로 출력하는 레지스터(46)로 구성되어 있다. 위상 에러 보정값이 입력되면 이 보정은 한 주기내 한번만 취하게 되지만 위상 에러 기울기 보정은 누산기에 입력된 값에 따라 계속 보정되어 출력이 위상 검출기(10)로 입력된다.

이 과정은 폐회로가 형성되어 반복되어 지면서 동기 상태로 들어간다. 즉 위상 에러는 없어지며 제3도에서 위상 에러 기울기인 b/a = 0, 위상 에러인 c = 0이 되어진다.

이상에서와 같이 이 발명에 다른 주파수 제어회로에 의하면, 위상 에러의 기울기값을 이용하여 주파수를 보상함으로써 PLL에서 위상 에러만으로 주파수를 보정하는 것보다 루프가 동기되는 시간을 줄일수 있는 효과를 거들수 있다.

Claims

입력 신호와 비례 카운터(40)의 출력을 입력으로 받아 두 입력 신호의 위상차를 검출하는 위상 검출기(10)와, 상기 위상 검출기(10)에 연결되고 입력되는 신호의 직류 성분을 추출하는 루프 필터(20)와, 상기 루프 필터(20)에 연결되고 입력되는 위상 에러를 이용하여 위상 에러의 시간축에 대한 기울기를 얻어 내어 위상 에러와 위상 에러 기울기를 출력하는 기울기 검출기(30)와, 상기 기울기 검출기(30)에 연결되어 위상 에러와 주파수를 보정하여 위상 검출기(10)로 출력하는 비례 카운터(40)로 구성되는 것을 특징으로 하는 주파수 제어회로.
제1항에 있어서, 상기 기울기 검출기(30)는 위상 에러값이 입력되면 입력되는 바로 그 싯점을 t1이라 하고, 지연기(32)의 출력 싯점을 t2라 하고, 지연기(34)의 출력 싯점을 t3라고 했을때, 위상 에러는 t2 싯점에서 검출하고 위상 에러 기울기는 t3의 에러에서 t1의 에러를 뺌으로써 그 차이를 검출하는 것을 특징으로 하는 주파수 제어회로.
제1항에 있어서, 상기 비례 카운터(40)는 제1 입력단으로 위상 에러 보정값이 입력되고 제2 입력단으로는 에러 기울기 보정값이 입력되어 출력단의 출력값이 피드백되어 입력되는 가산기(42)와, 상기 가산기(42)에 연결되고 가산기(42)의 출력과 위상 기울기 보정값을 입력으로 받는 가산기(44)와, 상기 가산기(44)에 연결되고 임의의 클럭값에 따라 이 회로의 피드백 횟수를 결정하고 출력단으로 출력하는 레지스터로 이루어진 것을 특징으로 하는 주파수 제어회로.