KR940011649B1

KR940011649B1 - 클럭 복원 회로

Info

Publication number: KR940011649B1
Application number: KR1019910009654A
Authority: KR
Inventors: 조현억
Original assignee: 삼성전자주식회사; 정용문
Priority date: 1991-06-12
Filing date: 1991-06-12
Publication date: 1994-12-22

Abstract

내용 없음.

Description

클럭 복원 회로

제1도는 종래의 구성도.

제2도는 본 발명의 구성도.

제3도는 제2도중 필터 및 증폭부의 구체 회로도.

제4도는 본 발명에 따른 동작 파형도.

본 발명은 디지탈 통신 시스템에 있어서 클럭 복원 회로에 관한 것으로, 특히 NRZ(Non Return Zero) 데이타를 입력하여 그 클럭을 추출 복원하는 회로에 관한 것이다.

일반적으로 전송되는 데이타를 수신측에서 원할히 복원하기 위해서는 그 데이타로부터 클럭을 복원해야 하는 바, 종래의 경우에는 제1도에 도시한 바와 같은 구성을 갖는 클럭 복원 회로로써 하기와 같은 동작과정을 거쳐 클럭을 복원하였다.

즉, PLL(Phase Locked Loop)를 통해 출력되는 클럭(fo)과 NRZ데이타(fi)와의 위상차를 위상 및 주파수 검출부(20)에서 비교한 결과 그 주파수 및 위상차에 해당하는 데이타를 필터 및 증폭부(30)로 펄스형태로 송출한다. 상기 필터 및 증폭부(30)에서는 고주파 성분을 제거하여 직류 전압으로 바꾼 다음 VCO(40)로 공급한다.

상기 VCO(40)에서는 입력 전압에 따라 출력 주파수를 조절한다. 상기 VCO(40) 출력은 N진 카운터로 이루어진 분주기(60)에서 N분주되어 상기 위상 및 주파수 검출부(20)의 다른 입력단(V)으로 전달된다.

한편 상기 위상 및 주파수 검출부(20)의 두입력단(R, V)으로 각각 인가되는 두신호(fi, fo)의 주파수와 위상차에 해당하는 직류전압이 상기 VCO(40)의 입력 제어 전압으로 작용할 경우 그 주파수와 위상차를 줄이는 방향으로 VCO(40)의 출력을 조절하게 되어 결국 입력(fi)와 출력(fo)의 위상이 고착되게 된다.

그러나 상기한 종래의 방법은 입력되는 NRZ 데이타가 논리 "1"과 논리 "0"를 연속적으로 교번하는 형태가 아니므로 데이타 트랜지션(transition)이 없는 구간에서는 상기 VCO(40) 출력이 입력(기준데이타)보다 위상이 앞서 있다고 판단하여 상기 VCO(40)의 위상을 늦추려고 하기 때문에 복원된 클럭에 지터(jitter)가 많이 발생하여 시스템의 신뢰성이 떨어지는 문제점이 있었다.

따라서 본 발명의 목적은 입력된 NRZ데이타로부터 안정된 클럭을 복원하여 시스템의 신뢰도를 높이는 클럭 복원 회로를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 발명의 블럭도로써, NRZ데이타(fi)를 소정 지연하는 지연부(10)와, 소정의 클럭에 동기되어 상기 NRZ데이타(fi)를 완충하여 출력하는 플립플롭(50)과, 상기 지연부(10)와 플립플롭(50)의 출력신호를 비교하고 그 결과에 따라 제1 혹은 제2출력단(U, D)으로 펄스를 발생하는 위상 및 주파수 검출부(20)와, 상기 위상 및 주파수 검출부(20)의 출력펄스간의 차이 만큼을 로우패스 필터링하고 직류전압으로 바꾸어 소정 증폭하여 출력하는 필터 및 증폭부(30)와, 상기 필터 및 증폭부(30)의 출력을 입력하여 상기 위상 및 주파수 검출부(20)의 출력 펄스간 위상차가 적어지는 방향으로 발진 출력을 발생하는 VCO(40)와, 상기 VCO(40) 출력을 N분주하여 클럭(fo)을 복원함과 동시에 상기 플립플롭(50)의 클럭으로 피드백 하는 분주기(60)로 구성한다.

제3도는 제2도중 필터 및 증폭부(30)의 구체 회로도로써, 다수의 저항(R1~R8)과 콘덴서(C1~C4) 및 연산증폭기(AMP)로 구성한다.

제4도는 본 발명에 따른 동작 파형도로써, (4a)는 NRZ데이타 파형이고, (4b)는 지연부(10)의 출력 파형이며, (4c)는 복원된 클럭(fo) 파형이고, (4d)는 플립플롭(50)의 출력 파형이다.

상술한 구성에 의거 본 발명을 상세히 설명한다.

제4도의 (4a)와 같은 NRZ데이타가 지연부(10)로 입력되면 상기 지연부(10)는 상기 입력된 NRZ데이타를 1/4비트 만큼 지연하여 (4b)와 같은 형태로 출력한다.

상기 지연부(10) 출력은 위상 및 주파수 검출부(20)의 한 입력단(R)으로 인가된다.

한편 플립플롭(50)의 입력단(D)으로 입력된 NRZ데이타는 VCO(40)의 출력이 분주기(60)에서 N분주되어 클럭단자(CLK)로 피드백(feed back) 되면 이에 동기하여 (4d)와 같은 형태로 출력된다.

상기 플립플롭(50)의 출력은 상기 위상 및 주파수 검출부(20)의 다른 입력단(V)으로 전달된다. 그 결과 상기 위상 및 주파수 검출부(20)에서는 상기 지연부(10) 출력이 상기 플립플롭(50)의 출력보다 빠를때 출력단(U)로 펄스를 발생하고, 반대로 상기 플립플롭(50)의 출력이 지연부(10)의 출력보다 빠른 경우에는 출력단(D)으로 펄스를 발생한다.

상기 두 출력단(U, D)으로부터 출력되는 펄스의 차이만큼 필터 및 증폭부(30)의 로우패스필터를 통과하면서 직류전압으로 바꾸어 VCO(40)의 제어 전압으로 공급되어진다.

상기 VCO(40)는 그 입력 제어 전압에 따라 출력 주파수가 변화하게 되어 있으며 상기 위상 및 주파수 검출부(20)의 위상 검출부분에 인가되는 두 입력의 위상차가 작어지는 방향으로 발진 출력을 발생한다.

이러한 작용은 위상 및 주파수 검출부(20)의 두 입력단(R, V)에서 위상차가 0이 될때까지 계속되어 결국 N진 카운터를 통과한 분주기(60)의 출력단에서 입력 NRZ데이타에 동기된 정확한 클럭을 복원할 수 있게 된다.

상술한 바와 같이 위상검출부에 가해지는 두입력이 모두 NRZ 형태의 데이타가 되도록 함으로써 기준신호와 가변신호의 위상이 정확이 검출될 수 있게 되어 지터가 거의 없이 안정된 클럭을 복원할 수 있게 되므로 시스템의 신뢰성이 향상되는 장점이 있다.

Claims

디지탈 통신 시스템의 데이타 복원 회로에 있어서, NRZ데이타(fi)를 소정 지연하는 지연부(10)와, 소정의 클럭 동기되어 상기 NRZ 데이타(fi)를 완충하여 출력하는 플립플롭(50)과, 상기 지연부(10)와 플립플롭(50)의 출력신호를 비교하고 그 결과에 따라 제1 혹은 제2출력단(U, D)으로 펄스를 발생하는 위상 및 주파수 검출부(20)와, 상기 위상 및 주파수 검출부(20)의 출력펄스간의 차이 만큼을 로우패스 필터링하고 직류전압으로 바꾸어 소정 증폭하여 출력하는 필터 및 증폭부(30)와, 상기 필터 및 증폭부(30)의 출력을 입력하여 상기 위상 및 주파수 검출부(20)의 출력 펄스간 위상차가 적어지는 방향으로 발진 출력을 발생하는 VCO(40)와, 상기 VCO(40) 출력을 N분주하여 클럭(fo)을 복원함과 동시에 상기 플립플롭(50)의 클럭으로 피드백 하는 분주기(60)로 구성함을 특징으로 하는 클럭 복원 회로.