JPS63158976A - 垂直同期信号検出回路 - Google Patents

垂直同期信号検出回路

Info

Publication number
JPS63158976A
JPS63158976A JP30536186A JP30536186A JPS63158976A JP S63158976 A JPS63158976 A JP S63158976A JP 30536186 A JP30536186 A JP 30536186A JP 30536186 A JP30536186 A JP 30536186A JP S63158976 A JPS63158976 A JP S63158976A
Authority
JP
Japan
Prior art keywords
signal
vertical synchronization
circuit
output
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30536186A
Other languages
English (en)
Inventor
Yukinori Kudo
工藤 幸則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30536186A priority Critical patent/JPS63158976A/ja
Publication of JPS63158976A publication Critical patent/JPS63158976A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、テレビジョン受像機の垂直同期信号検出回
路の改良に関する。
(従来の技術) 周知のように、テレビジョン受像機に用いられている従
来の垂直同期信号検出回路は、第6図に示すように構成
されている。すなわち、入力端子11に供給されたビデ
オ信号は、同期信号分離回路【2に供給されて、第7図
(a)に示すように複合同期信号が抽出される。
この複合同期信号は、積分回路13によって、第7図(
b)に示すように垂直同期信号が分離され、スライス回
路14により所定のスライスレベルとレベル比較される
ことによって、同図(C)に示すようなデジタルデータ
に変換される。その後、このデジタルデータが立上り検
出回路15に供給されて、立上り成分が検出されること
により、第7図(d)に示すように、垂直同期検出信号
が得られるものである。
なお、このようにして得られた垂直同期検出信号に基づ
いて、垂直発振回路1Bが制御され、該垂直発振回路t
Cの出力が、出力端子17を介して図示しない垂直偏向
回路に供給されるものである。
しかしながら、上記のような従来の垂直同期信号検出回
路では、積分回路13の時定数、スライス回路14のス
ライスレベル、電源電圧等が例えば温度特性等によって
ばらついたり、実際の回路素子の値が設計値に対してば
らついたりすると、スライス回路14の出力データの立
」ニリ位置が変動するため、立上り検出回路15の出力
が正確な垂直同期検出信号とならなくなるという問題が
生じる。
そして、特に、液晶カラーテレビジョン受像機(以下L
CTVという)の同期ように、水平同期信号(水平周波
数)単位に表示するものにおいては、上記のような問題
があると、良好な表示が行なえなくなるものである。
(発明が解決しようとする問題点) 以上のように、従来の垂直同期信号検出回路では、温度
特性等による各レベルのばらつきや回路素子の値のばら
つきによって、正確な垂直同期検出信号を得ることがで
きなくなるという問題を有している。
そこで、この発明は上記事情を考慮してなされたもので
、温度特性等による各レベルのばらつきや回路素子の値
のばらつき等があっても、垂直同期検出信号を正確なタ
イミングで得られるように補正することができ、特にL
CTVに使用して好適する極めて良好な垂直同期信号検
出回路を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) すなわち、この発明に係る垂直同期信号検出回路は、ビ
デオ信号中の複合同期信号から垂直同期検出信号を得る
に際し、該垂直同期検出信号に基づいてビデオ信号の水
平周期に同期したテスト信号を生成して、該テスト信号
から垂直同期検出信号を生成するとともに、水平周期を
基準とした互いに位相の異なる第1及び第2の比較信号
を生成する。そして、このテスト信号に基づいて生成さ
れた垂直同期検出信号と第1及び第2の比較信号とをそ
れぞれ位相比較し、その位相差成分に基づいて垂直同期
検出信号の発生タイミングを調整するようにしたもので
ある。
(作用) 上記のような構成によれば、ビデオ信号の水平周期に同
期したテスト信号に基づいて生成された垂直同期検出信
号と、水平周期を基準として生成される第1及び第2の
比較信号とをそれぞれ位相比較し、その位相差成分に基
づいて垂直同期検出信号の発生タイミングを調整するよ
うにしたので、温度特性等による各レベルのばらつきや
回路素子の値のばらつき等があっても、垂直同期検出信
号を正確なタイミングで得られるように補正することが
でき、特にLCTVに使用して好適するようになるもの
である。
(実施例) 以下、この発明をLCTVに適用した場合の一実施例に
ついて、図面を参照して詳細に説明する。第1図におい
て、入力端子18に供給されたビデオ信号は、同期信号
分離回路19に供給されて複合同期信号C8が抽出され
る。この複合同期信号C8は、水平AFC(自動周波数
制御)ループ20を構成する位相比較回路21に供給さ
れる。
ここで、上記水平AFCループ20は、位相比較回路2
1.LPF(ローパスフィルタ)22.VCO(電圧制
御発振回路)23及び水平カウンタ24よりなるもので
ある。そして、上記位相比較回路21は、複合同期信号
C8と水平カウンタ24の出力とを位相比較し、その位
相差成分に対応した出力信号を発生する。この位相差出
力信号は、L P F 22によって対応した直流電圧
に変換され、該直流電圧レベルに応じて、VCO23の
発振周波数が制御される。
このVCO23の発振出力は、 2BxflJ!:4MHz (fH、水平周波数) となるように設定されており、LCTVの水平方向のク
ロックCPとして出力端子25に供給されるとともに、
上記水平カウンタ24に供給され1/2B分周されて水
平基準信号Hrefが生成される。そして、この水平基
準信号Hrerが位相比較回路21にフィードバックさ
れて、水平AFCループ20がロックされるようになさ
れている。また、上記水平カウンタ24からは、H(水
平)タイミング信号が発生される。
なお、水平カウンタ24の出力を利用して、ゲート回路
2Bにより水平表示タイミング信号HTを生成し、出力
端子27から得るようにしている。
ここで、第2図は、上記水平AFCループ20における
、各ビデオ信号、複合同期信号C3,水平基準信号Hr
ot及び水平表示タイミング信号BTの位相関係を示す
もので、水平基準信号Hred’の立上りタイミングが
、複合同期信号CSのH(ハイ)レベル期間の中心に一
致するように制御されている。
一方、上記同期信号分離回路19から発生される複合同
期信号C3は、アンド回路28及びオア回路29を介し
て、積分回路30に供給される。この積分回路30は、
入力された複合同期信号C8を所定の時定数で積分する
もので、その積分出力はスライス回路31を構成するレ
ベル比較回路32の一方の入力端に出力される。
そして、上記レベル比較回路32の他方の入力端には、
後述する加算回路33から出力されるスライスレベルが
供給されており、積分回路30の出力レベルとスライス
レベルとがレベル比較され、デジタルデータが生成され
るようになる。このようにしてレベル比較回路32から
出力されたデジタルデータは、立上り検出回路34に供
給され、上述したLCTVの水平方向のクロックCPに
同期化して、立上りタイミングが検出され、ここに垂直
同期検出信号Vpが得られるものである。
ここで、後述するテストモードのときには、上記垂直同
期検出信号Vpがデジタル型の位相比較回路35によっ
て、テスト信号発生回路3Bから出力される比較信号T
l、T2とそれぞれ位相比較される。そして、この位相
差成分は、5段のアップダウンカウンタでなる誤差積分
回路37で積分され、5ビツトの制御データとしてD/
A (デジタル/アナログ)変換回路38に供給される
゛このD/A変換回路38は、上記誤差積分回路37か
ら出力されるデジタルデータをアナログの電圧レベルに
変換して、上記加算回路33に出力するものである。そ
して、この加算回路3・3は、D/A変換回路38の出
力電圧レベルと、上記レベル比較回路32の他方の入力
端に供給されるスライスレベルの約1/2のレベルに設
定された固定レベルV rerとをレベル加算して、ス
ライスレベルを生成するものである。
一方、入力端子39に供給される上記水平周波数f 1
1の2倍の周波数を有する信号2f11は、10段のカ
ウンタでなる垂直カウンタ40に供給される。
この垂直カウンタ40の出力位相は、上記立上り検出回
路34から出力される垂直同期検出信号Vpが、アンド
回路41を介して得られる垂直検出信号VPI?の位相
に一致している。また、上記垂直カウンタ40の出力は
、リセット制御回路42に供給され、自らを適切なタイ
ミングでリセットするように制御している。
なお、垂直カウンタ40の出力を利用して、ゲート回路
43により垂直方向の表示タイミング信号VTを生成し
、出力端子44から得るようにしている。
ここで、前記テスト信号発生回路36は、上記水平カウ
ンタ24から出力されるHタイミング信号。
垂直カウンタ40から出力される■(垂直)タイミング
信号及びアンド回路41から出力される垂直検小信号V
FRに基づいて、テスト信号、制御信号TconL及び
比較信号Tl、72等を、それぞれ発生するものである
第3図は、上記水平基準信号Hrel’、テスト信号、
垂直同期検出18号Vp及び比較信号Tl。
T2のタイミングを示すものである。ここで、テスト信
号としてはITII  (Tll ;水平周期)を使用
しており、積分回路30.スライス回路31及び立上り
検出回路34を介して得られる垂直同期検出信号Vpは
、約30μsec遅れて発生されるように設定されてい
る。
そして、この垂直同期検出信号Vpと、テスト信号発生
回路36から出力される比較信号T1とを位相比較回路
35で位相比較し、その位相差に基づいて、誤差積分回
路37のカウンタをアップカウント動作させ、垂直同期
検出信号Vpと、テスト信号発生回路36から出力され
る比較信号T2とを位相比較回路35で位相比較し、そ
の位相差に基づいて、誤差積分回路37のカウンタをダ
ウンカウント動作させる。
このため、D/A変換回路38の出力電圧レベルが変化
され、結局、スライス回路31のスライスレベルが補正
されることにより、立上り検出回路34から得られる垂
直同期検出信号Vpが、第3図中T3のHレベルの範囲
に収まるように制御されるものである。このため、温度
特性等による各レベルのばらつきや回路素子の値のばら
つき等があっても、垂直同期検出信号を正確なタイミン
グで得ることができるようになるものである。
ここで、第4図は、アンド回路41から出力される垂直
検出信号V FR,制御信号’rcont及びテスト信
号の位相関係を示したものである。すなわち、テスト信
号及び制御信号T eoI’ltは、垂直検出信号VP
Rが発生された後に発生されるようになされており、テ
スト信号と垂直検出信号VFRとが重なることがないよ
うになされている。
また、実際の回路構成上においては、第5図に示すよう
に、水平表示タイミング信号HT及び上記水平周波数f
 IIの2倍の周波数を有する信号2 f IIと、a
dd、 evenにより、垂直検出信号VFRの位相が
1/2TIずれるため、垂直検出信号VFRの検出位相
を2f11の立下り位相に一致するように選ぶ方が、回
路動作上余裕をもたせることかできる。さらに、垂直カ
ウンタ4o及び垂直表示タイミング信号VTは、2fl
lの立下りに同期させるようにする。
ここで、上記実施例では、誤差積分回路37の出力に応
じた電圧レベルを固定レベルV rotに加算して、ス
ライスレベルを変化させるようにしたが、これに限らず
、例えばD/A変換回路3Bの出力に応じて、積分回路
30の積分時定数を変化させるようにしてもよいもので
ある。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
【発明の効果] したがって、以上詳述したようにこの発明によれば、温
度特性等による各レベルのばらつきゃ回路素子の値のば
らつき等があっても、垂直同期検出信号を正確なタイミ
ングで得られるように補正することができ、特にLCT
Vに使用して好適する極めて良好な垂直同期信号検出回
路を提供することができる。
【図面の簡単な説明】
第1図はこの発明に係る垂直同期信号検出回路の一実施
例を示すブロック構成図、第2図乃至第5図はそれぞれ
同実施例の動作を説明するためのタイミング図、第6図
は従来の垂直同期信号検出回路を示すブロック構成図、
第7図は同従来の垂直同期信号検出回路の動作を説明す
るためのタイミング図である。 11・・・入力端子、12・・・同期信号分離回路、1
3・・・積分回路、14・・・スライス回路、15・・
・立上り検出回路、lト・・垂直発振回路、17・・・
出力端子、18・・・入力端子、19・・・同期信号分
離回路、2o・・・水平AFCループ、21・・・位相
比較回路、22・・・LPF。 23・・・VCO124・・・水平カウンタ、25・・
・出力端子、2B・・・ゲート回路、27・・・出力端
子、28・・・アンド回路、29・・・オア回路、30
・・・積分回路、31・・・スライス回路、32・・・
レベル比較回路、33・・・加算回路、34・・・立上
り検出回路、35・・・位相比較回路、3B・・・テス
ト信号発生回路、37・・・誤差積分回路、38・・・
D/A変換回路、39・・・入力端子、40・・・垂直
カウンタ、41・・・アンド回路、42・・・リセット
制御回路、43・・・ゲート回路、44・・・出力端子
。 出願人代理人 弁理士 鈴江武彦 ref Vp FR 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)ビデオ信号から複合同期信号を抽出する同期信号
    分離手段と、この同期信号分離手段から出力される複合
    同期信号から垂直同期検出信号を得る垂直同期検出手段
    と、この垂直同期検出手段から出力される垂直同期検出
    信号に基づいて前記ビデオ信号の水平周期に同期したテ
    スト信号を生成し前記垂直同期検出手段に供給するとと
    もに前記水平周期を基準とした互いに位相の異なる第1
    及び第2の比較信号を生成するテスト信号発生手段と、
    このテスト信号発生手段から出力されたテスト信号に基
    づいて前記垂直同期検出手段で生成された垂直同期検出
    信号と前記第1及び第2の比較信号とをそれぞれ位相比
    較しその位相差成分に基づいて前記垂直同期検出手段を
    制御して前記垂直同期検出信号の発生タイミングを調整
    する制御手段とを具備してなることを特徴とする垂直同
    期信号検出回路。
  2. (2)上記垂直同期検出手段は、入力信号を積分する積
    分手段と、この積分手段の出力を所定のスライスレベル
    とレベル比較するスライス手段と、このスライス手段の
    出力データの極性反転時点を検出する検出手段とよりな
    り、上記制御手段で得られた位相差成分に応じて前記ス
    ライス手段のスライスレベルを変化させることによって
    、前記垂直同期検出信号の発生タイミングを調整するよ
    うに構成されることを特徴とする特許請求の範囲第1項
    記載の垂直同期信号検出回路。
JP30536186A 1986-12-23 1986-12-23 垂直同期信号検出回路 Pending JPS63158976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30536186A JPS63158976A (ja) 1986-12-23 1986-12-23 垂直同期信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30536186A JPS63158976A (ja) 1986-12-23 1986-12-23 垂直同期信号検出回路

Publications (1)

Publication Number Publication Date
JPS63158976A true JPS63158976A (ja) 1988-07-01

Family

ID=17944190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30536186A Pending JPS63158976A (ja) 1986-12-23 1986-12-23 垂直同期信号検出回路

Country Status (1)

Country Link
JP (1) JPS63158976A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288861A (ja) * 2007-05-17 2008-11-27 Sanyo Electric Co Ltd 映像信号処理集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288861A (ja) * 2007-05-17 2008-11-27 Sanyo Electric Co Ltd 映像信号処理集積回路
US8339460B2 (en) 2007-05-17 2012-12-25 Semiconductor Components Industries, Llc Video signal processing integrated circuit

Similar Documents

Publication Publication Date Title
EP0400021A1 (en) Dual mode gen-lock system which automatically locks to color burst or to sync information
JPH0561835B2 (ja)
JPS63158976A (ja) 垂直同期信号検出回路
JPS57174990A (en) Hard-copying machine
US6275265B1 (en) Video signal synchronizing apparatus
JPS585536B2 (ja) 周期的パルス入力信号に従つて出力信号を同期させる回路配置
US5627596A (en) Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present
KR100677202B1 (ko) 고화질 디지털 티브이의 적응형 클럭 발생장치
JPH07336219A (ja) 適応型pll回路
JPS6177428A (ja) サンプルクロツク信号発生器
JPH05167439A (ja) 位相同期ループ回路
JPS59183591A (ja) テレビ信号用同期信号発生器
JP2508863B2 (ja) ペデスタルクランプ回路
JP2517443B2 (ja) テレビカメラの同期回路
JPS6221114Y2 (ja)
JPH10304392A (ja) 映像信号処理回路
JPH03119881A (ja) クロック発生回路
JPS58159069A (ja) 同期クロック信号発生装置
JPH0630297A (ja) 位相同期回路
JPH0382291A (ja) 位相同期装置
JPH03113975A (ja) クロック発生回路
JPH0678172A (ja) テレビジョン信号処理回路
JP2001285888A (ja) ディジタルカラー映像信号処理装置
KR980007543A (ko) 위상 동기 루프의 수평동기신호 입력단 보상장치
JPH08172545A (ja) 水平同期回路