JPH0561835B2 - - Google Patents

Info

Publication number
JPH0561835B2
JPH0561835B2 JP58241091A JP24109183A JPH0561835B2 JP H0561835 B2 JPH0561835 B2 JP H0561835B2 JP 58241091 A JP58241091 A JP 58241091A JP 24109183 A JP24109183 A JP 24109183A JP H0561835 B2 JPH0561835 B2 JP H0561835B2
Authority
JP
Japan
Prior art keywords
signal
phase
oscillator
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58241091A
Other languages
English (en)
Other versions
JPS59122196A (ja
Inventor
Doojiitsuku Patoritsuku
Anbeeru Miitsusheru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS59122196A publication Critical patent/JPS59122196A/ja
Publication of JPH0561835B2 publication Critical patent/JPH0561835B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 本発明は、カラーテレビジヨン回路に関するも
のであり、更に詳述するならば、色信号復号回路
に関するものである。そして、本発明は、PAL
方式又はNTSC方式のテレビジヨン放送用受像機
に適用できるものである。
或るテレビジヨン送受信システムにあつては、
色情報は、所定の周波数の副搬送波を振幅変調と
位相変調して伝送される。この方法で送信された
色情報を抽出するために、送信された副搬送波と
同じ周波数で送信された副搬送波に対して所定の
位相関係にある信号を受像機がつくり出す必要が
ある。
従来、この信号は、PAL方式では4.43MHzのそ
してNTSC方式では3.58MHzの送信された副搬送
波周波数にできる限り近い周波数で動作する局部
発振器を使用し、その送信された副搬送波、特に
その「カラーバースト」として知られている部分
にその局部発振器を周波数並びに位相同期するこ
とによつて、得られている。かかるカラーテレビ
ジヨン方式においては、ライン信号は、低レベル
の帰線消去部分のあとに数サイクル（約10サイク
ル）の「カラーバースト」信号即ち色副搬送波周
波数で交番する信号を有している。そして、その
カラーバースト信号のあとには、混合された輝度
及び色情報の形の１テレビジヨン走査線分の映像
情報が続く。
第１図は、カラーバーストフエーズロツクルー
プを有する従来の局部発振回路のブロツク図であ
る。この局部発振回路は、電圧制御発振器
（VCO）１を有しており、その制御入力２は、そ
の出力３の信号の周波数と位相を変更するように
動作する。水晶発振子４は、高度の安定性を保証
し、可変コンデンサ５は、電圧制御発振器１の周
波数を製造時に設定できるようにしている。各カ
ラーバースト期間の間、出力３の信号は位相比較
器７によつてバースト信号と比較される。その位
相比較器７の出力は、差動増幅器９の第１入力に
接続され、その差動増幅器９の第２入力は、基準
信号Refを受ける。そして、差動増幅器９の出力
は、各バースト期間の間導通するように開閉する
スイツチ８を介して電圧制御発振器１の制御入力
２に印加される。１ラインの間制御の設定状態を
維持するために、例えば約15本のラインの持続期
間即ち約１ミリ秒の時定数をループに持たせる必
要がある。この時定数を第１図においては記憶コ
ンデンサ１１によつて象徴的に図示してある。実
際には、第１図示す回路要素のほとんどは１つの
集積回路内に組み込まれる。但し、記憶コンデン
サ１１、可変コンデンサ５及び水晶発振子４は集
積回路に組み込まれない。
第１図に示す従来の回路はいくつかの欠点があ
る。大きな欠点は、極めて安定な発振器１が必要
であることである。実際上、そのような発振器
は、発振器の自走周波数を設定する手段即ち第１
図の例でみるならば可変コンデンサ５を含む水晶
制御発振器である。これは、アナログ式フエーズ
ロツクループがその安定上の理由から必ず低利得
でなければならないためである。かくて、所望の
周波数に限りなく近い自送周波数にするには、製
造時の調整を必要とする。しかし、これは、無視
し難い価格上の要因である。
例えば、従来の市販のテレビジヨン回路におけ
る位相比較器とその付属増副器は、1°の誤差当り
10mVの制御信号を出力し、電圧制御発振器の周
波数は1mV当り２Hz変化する。即ち、ループの
利得は20Hz／°である。従つて、許容位相誤差は
±0.5°の範囲内になければならないので、この回
路では、10Hzを越える周波数誤差は回復できな
い。これが、従来の回路にあつては、可変コンデ
ンサ付きの水晶制御発振器を使用しなければなら
ない理由である。
周波数の調整なしで水晶発振器による周波数誤
差、例えば位相誤差が±0.5°未満で約300Hzの周
波数誤差を回復するには、600Hz／°のループ利
得が必要である。しかし、そのようなループは以
下に示すように安定にすることはできない。位相
比較器７の２つの入力３及び６間に時間ｔのとき
に位相誤差ｙあつたと仮定する。電圧制御発振器
の出力３とバースト信号６との比較の開始時、位
相差ｙによりその電圧制御発振器の周波数は量
dfだけ修正される。
df＝600y そして、バーストが終了するときすなわち期間
Ｔ＝2.2μsのあとに、発振器の位相は量dyだけ移
相される。
dy＝df×360×Ｔ 即ち dy＝600y×360×2.2×10-6 ≒0.5y それ故、位相比較がなされたバーストの終了
時、位相差は約（ｙ−0.5y）即ち0.5yになつてい
る。そして、比較の終了時に位相比較器の出力電
圧は記憶され、次のバーストの開始までの周波数
の変動dfは、次の如くである。
df＝0.5y×600＝300y これは、62μs後（１走査線の後）位相が量dy
移相されることを意味する。
dy＝df×360×62×10-6 ＝300y×360×62×10-6 ＝6.7y この移相は、初めの位相差と逆符号になされる
ので、0.5yの初めの位相差は、6.2yの位相差に変
化し、次には、38yの位相差に変化する。従つ
て、この過剰なループ利得のために装置はどんど
んはずれてゆく。
そこで、本発明の目的は、上述した従来例の欠
点を解消した、周波数並びに位相が同期される局
部発振器を提供せんとするものである。
本発明は、発振器の自走周波数を調整自在にす
る必要のない水晶制御発振器を使用できるように
せんとするものである。
すなわち、本発明によるならば、周波数及び位
相制御入力を有する発振器をテレビジヨン方式の
カラーバースト信号と周波数並びに位相同期する
方法が提供される。その本発明による方法によれ
ば、カラーバースト信号が存在する間に該カラー
バースト信号の位相と前記発振器からの出力信号
の位相とを比較して誤差信号を発生して前記制御
入力に入力し、前記誤差信号が所定の範囲（V1
−V2）内にあるか範囲外にあるかどうかを判別
し、前記誤差信号が所定の範囲外にあるとき、ア
ツプダウンカウンを動作させてそのカウント出力
をアナログ変換して前記入力に印加し、前記誤差
信号が前記所定の範囲内にあるようにする。そし
て、好ましくは、前記誤差信号が前記所定の範囲
の丁度外にあるとき、前記カウンタのカウント出
力のカウント値を１段変えて、前記誤差信号を前
記所定の範囲の丁度外にある状態から前記所定の
範囲の中央に実質的にあるようにする。
更に本発明によるならば、周波数及び位相制御
入力を有する発振器と、テレビジヨン方式のカラ
ーバースト信号の位相と前記発振器からの出力信
号の位相とを比較するように接続された位相比較
器と、前記位相比較器からの出力と基準信号とを
比較するように接続された差動増幅器と、前記差
動増幅器からの出力を前記発振器の制御入力に接
続するフエーズロツクループと、スレシヨルド制
御回路と、前記差動増幅器からの出力信号が前記
スレシヨルド制御回路によつて設定される所定の
範囲の一方の側にあるか他方の側にあるかによつ
てカウントアツプし又はカウントダウンするアツ
プダウンカウンタと、前記アツプダウンカウンタ
が達したデジタルカウントを受けて、対応するア
ナログ信号を前記発振器の制御入力に印加するデ
ジタル−アナログ変換器とを具備することを特徴
とする、周波数及び位相制御入力を有する発振器
をテレビジヨン方式のカラーバースト信号と周波
数並びに位相を同期する回路が提供される。
以下添付図面を参照して本発明の実施例を説明
する。
第２図は、本発明によるフエーズロツクを有す
る局部発振器のブロツク図であり、第１図のもの
と同様な部分については可能な限り同一の参照番
号を付してある。
本発明による第２図の回路は、局部発振器１に
水晶発振子４が付属しているが可変コンデンサが
ないことを除いて、第１図と同様な従来のフエー
ズロツクループを有している。換言するならば、
局部発振器の自走発振周波数は製造時に調整され
ない。上述した安定性の理由により、従来のルー
プは、カラーバーストの位相に対して適切な小さ
な位相差を確保するために利得は大きくない。こ
の欠点を解消し、予め設定しない局部発振器１を
所望の周波数乃至はそれに非常に近い周波数で使
用できるようにするために、本発明にあつては加
算器２０を使用して、アナログ−デジタル−アナ
ログループからのオフセツト値をループに加えて
いる。
差動増幅器９の出力は、スレシヨルド制御回路
２１の入力に印加される。後述するように、スレ
シヨルド制御回路２１は、その入力に印加される
信号のレベルの関数として出力信号を２つの
ANDゲート２２及び２３の一方又は他方へ印加
する。ANDゲート２２は、アツプダウンカウン
タ２４のアツプ入力に接続され、ANDゲート２
２はダウン入力に接続されている。そして、その
アツプダウンカウンタ２４のデジタル出力は、デ
ジタル−アナログ変換器２５及び加算器２０を介
して電圧制御発振器１の制御入力へ印加される。
第３図に示す如く、スレシヨルド制御回路２１
は、差動増幅器９からの入力信号が３つの異なる
範囲の内の１つにあるかどうかによつて異なる出
力信号を出力する。これら３つの範囲は、最大値
（Ｖc.c.）と最小値（−Ｖc.c.）との間にあり、０を
中心として値V1とV2との間にある所定中央範囲
と、V1とＶc.c.との間の上方範囲と、V1と−Ｖc.c.
との間の下方範囲とからなつている。
従来のループは、約15本のテレビジヨン走査線
に等しい時定数を与えるようにコンデンサ１１と
ループに直列に接続された抵抗とから構成される
フイルタを有している。アナログ−デジタル−ア
ナログ回路は、例えば約１フレームに相当する非
常に長い等価時定数を持つように構成されてい
る。換言するならば、ANDゲート２２及び２３
への第２入力は、１フレーム当たり１バルスのク
ロツクパルスＴを受けるようになされている。
次に本発明による回路の動作を説明する。従来
のループはそれ自体動作する。これは、大きな誤
差電圧が差動増幅器９の出力に現われる傾向があ
ることを意味している。従つて、結果的に、その
誤差電圧がスレシヨルド制御回路２１の所定範囲
V1−V2の外に行くこともある。その場合、その
大きな誤差電圧の符号によつて、ANDゲート２
２及び２３の一方又は他方が開放され、フレーム
当り１パルスの割合でクロツクパルスＴがアツプ
ダウンカウンタ２４へ送られる。従つて、アツプ
ダウンカウンタ２４は、カウントアツプ又はカウ
ントダウンし、対応する電圧が加算器２０によつ
て差動増幅器９の出力信号へ加えられる。符号を
適当に選択することにより、差動増幅器９の出力
の誤差電圧は、所定中央範囲V1−V2内に入るま
で徐々に減少してゆく。その結果、従来のループ
は、比較的小さな誤差を修正するためのみに使用
され、大きな誤差はアナログ−デジタル−デジタ
ルループにより補償される。それ故、装置の精度
が大幅に向上できる。電圧制御発振器がその制御
入力２に対して線形応答し、アツプダウンカウン
タがｎ段（但しｎは整数）であると仮定する。す
ると、従来のループに必要な効率が１／2nに減少
される。換言するならば、所与の利得の従来のル
ープの位相同期精度が2n倍高められる。
誤差電圧が電圧V1及びV2の１つに達するや否
や、アツプダウンカウンタの１増分で誤差電圧を
所定の中央範囲V1−V2内に戻すように、アツプ
ダウンカウンタの増分を好ましくは選択される。
本発明によるアナログ−デジタル−アナログル
ープの付随的効果は、集積回路に容易に組込める
回路要素でつくられることである。特に、大容量
コンデンサを使用せずに、修正電圧をその出力に
恒久的に維持できることである。
キラー回路の出力に対応する入力をスレシヨル
ド制御回路２１へ印加してもよい。キラー回路
は、全てのテレビジヨン受像機にあり、電圧制御
発振器１がカラーバーストに十分同期されないと
きに低レベル信号を出力するように動作する。例
えば、この付加入力はアツプダウンカウンタ２４
のアツプ入力に印加できる。カラーバーストが発
振器の捕獲範囲外の周波数であるならば、位相比
較器７は、平均値ゼロの出力信号（ビート信号）
を出力する。その出力信号は、結果的に、コンデ
ンサ１１で濾波された後には制御入力をゼロレベ
ルに維持する。更に、コンデンサ１１の電圧がゼ
ロであるので、アツプダウンカウンタのアツプ入
力とダウン入力は動作せず、装置は変化しない。
即ち、位相同期はない。
しかしながら、（装置が同期していないとき低
レベルで装置が同期しているとき高レベルの）キ
ラー信号を印加してアツプダウンカウンタのアツ
プ入力を動作させることによつて、装置はカウン
トによつて状態を変え、制御入力２の電圧を変化
させ、発振器の捕獲範囲がバースト周波数を含む
まで発振器の捕獲範囲を移動させる。従つて、本
発明による装置は、捕獲範囲を増大することがで
きる。
【図面の簡単な説明】
第１図は、アナログフエーズロツクループを有
する従来技術の局部発振器の概略回路図、第２図
は、本発明によるフエーズロツクループを有する
本発明による局部発振器の概略回路図、そして、
第３図は、第２図のスレシヨルド制御回路が動作
する電圧範囲の概略図である。 参照番号、１……電圧制御発振器、４……水晶
発振子、５……可変コンデンサ、７……位相比較
器、８……スイツチ、９……差動増幅器、１１…
…記憶コンデンサ、２０……加算器、２１……ス
レシヨルド制御回路、２２，２３……ANDゲー
ト、２４……アツプダウンカウンタ、２５……デ
ジタル−アナログ変換器。

Claims (1)

  1. 【特許請求の範囲】 １ 周波数及び位相の制御のための制御入力を有
    する発振器の位相及び周波数を、カラーテレビジ
    ヨン信号のカラーバースト信号によつて制御する
    方法において、 前記カラーバースト信号の持続期間の間、前記
    発振器の出力信号の位相と前記カラーバースト信
    号の位相とを比較して誤差信号を発生して、前記
    発振器の前記制御入力に入力し、 前記誤差信号が所定の範囲Ｖ１−Ｖ２内にある
    か該所定の範囲外にあるかどうかを判別し、 前記誤差信号を前記所定の範囲外にあるときに
    は、アツプダウンカウンタ２４を動作させて、そ
    のアツプダウンカウンタのデジタル出力をアナロ
    グ信号に変換して、該アナログ信号を前記発振器
    の前記制御入力に入力し、前記誤差信号を前記所
    定の範囲内に戻す ことを特徴とする方法。 ２ 前記誤差信号が前記所定の範囲の丁度外にあ
    るとき、前記アツプダウンカウンタのカウント値
    を１増分変化させて、前記誤差信号が前記所定の
    範囲の丁度外にある状態から、前記誤差信号が前
    記所定の範囲の中央に実質的にあるようにするこ
    とを特徴とする特許請求の範囲第１項記載の方
    法。 ３ 周波数及び位相の制御のための制御入力を有
    する発振器の位相及び周波数を、カラーテレビジ
    ヨン信号のカラーバースト信号によつて制御する
    回路において、 周波数及び位相の制御のための制御入力を有す
    る発振器１と、 前記カラーバースト信号と前記発振器の出力信
    号とを受けて、前記発振器の出力信号の位相と前
    記カラーバースト信号の位相とを比較する位相比
    較器７と、 前記位相比較器の出力信号と基準信号とを受け
    て、前記位相比較器の出力信号と前記基準信号と
    を比較する差動増幅器９と、 前記差動増幅器の出力を前記発振器の前記制御
    入力に接続するフエーズロツクループと、 前記差動増幅器の出力を受けて、前記差動増幅
    器の出力信号が所定の範囲内にあるかどうか判別
    するスレシヨルド制御回路２１と、 前記スレシヨルド制御回路に制御されて、前記
    差動増幅器の出力信号が所定の範囲外の一方の側
    にあるまたは他方の側にあるかによつてカウント
    アツプしまたはカウントダウンするアツプダウン
    カウンタ２４と、 前記アツプダウンカウンタから出力されるデジ
    タルカウント値を受けて、アナログ信号に変換し
    て、該アナログ信号を前記発振器の前記制御入力
    に入力するデジタル−アナログ変換器２５と を具備することを特徴とする回路。
JP58241091A 1982-12-23 1983-12-22 テレビジヨンの局部発振器を周波数並びに位相同期する方法と回路 Granted JPS59122196A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8221624 1982-12-23
FR8221624A FR2538656B1 (fr) 1982-12-23 1982-12-23 Procede et circuit d'asservissement en frequence et en phase d'un oscillateur local en television

Publications (2)

Publication Number Publication Date
JPS59122196A JPS59122196A (ja) 1984-07-14
JPH0561835B2 true JPH0561835B2 (ja) 1993-09-07

Family

ID=9280434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58241091A Granted JPS59122196A (ja) 1982-12-23 1983-12-22 テレビジヨンの局部発振器を周波数並びに位相同期する方法と回路

Country Status (5)

Country Link
US (1) US4561014A (ja)
EP (1) EP0115234B1 (ja)
JP (1) JPS59122196A (ja)
DE (1) DE3370430D1 (ja)
FR (1) FR2538656B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8402286A (nl) * 1984-07-19 1986-02-17 Philips Nv Kleurentelevisieontvanger bevattende een chrominantiesignaalverwerkingsschakeling en een geintegreerde schakeling daarvoor.
DE3471567D1 (en) * 1984-11-02 1988-06-30 Itt Ind Gmbh Deutsche Colour television receiver comprising at least one integrated circuit for processing the composite digital colour signal
US4593254A (en) * 1984-12-14 1986-06-03 International Business Machines Corp. VCO centering circuit
DE3544675A1 (de) * 1985-12-18 1987-06-25 Philips Patentverwaltung Schaltungsanordnung zur steuerung eines frequenzabhaengigen oszillators
US4769691A (en) * 1987-03-02 1988-09-06 Rca Licensing Corporation Burst locked oscillator with side-lock protection
US4766483A (en) * 1987-06-02 1988-08-23 Zenith Electronics Corporation Automatic color tuning system with variable gain APC circuit
FR2657209B1 (fr) * 1990-01-16 1992-04-10 Europ Rech Electr Lab Procede et dispositif de limitation de courant d'un tube cathodique.
JP2953854B2 (ja) * 1992-01-27 1999-09-27 日本電気株式会社 Ｆｍ復調回路
US5329560A (en) * 1992-05-19 1994-07-12 Sgs-Thomson Microelectronics, Inc. AGC circuit with non-linear gain for use in PLL circuit
EP0690582B1 (en) * 1994-07-01 1996-11-13 STMicroelectronics S.r.l. Phase-lock loop circuit with fuzzy control
JPH09182100A (ja) * 1995-12-21 1997-07-11 Fujitsu Ltd Ｐｌｌ回路
EP1001533B1 (en) * 1998-11-14 2001-09-26 Agilent Technologies Inc. a Delaware Corporation Timing generator
US6816021B2 (en) * 2002-08-27 2004-11-09 Koninklijke Philips Electronics N.V. Multiple band local oscillator frequency generation circuit
US7567642B2 (en) * 2003-12-23 2009-07-28 Analog Devices, Inc. Phase detector with extended linear operating range
US7583948B2 (en) * 2005-04-28 2009-09-01 Kabushiki Kaisha Toshiba Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant
US7248122B2 (en) * 2005-09-14 2007-07-24 Fairchild Semiconductor Corporation Method and apparatus for generating a serial clock without a PLL

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504295A (ja) * 1973-05-11 1975-01-17
JPS5453950A (en) * 1977-10-07 1979-04-27 Nec Corp Automatic prequency control circuit
JPS57174939A (en) * 1981-04-21 1982-10-27 Fujitsu Ltd Phase locked loop circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528026A (en) * 1968-05-01 1970-09-08 Hughes Aircraft Co Coarse-fine phase locked loop
JPS5469018A (en) * 1977-11-11 1979-06-02 Sony Corp Color demodulator circuit
US4151485A (en) * 1977-11-21 1979-04-24 Rockwell International Corporation Digital clock recovery circuit
CA1153795A (en) * 1982-06-15 1983-09-13 Gordon C. K. Tsang Digital phase/frequency locked loop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504295A (ja) * 1973-05-11 1975-01-17
JPS5453950A (en) * 1977-10-07 1979-04-27 Nec Corp Automatic prequency control circuit
JPS57174939A (en) * 1981-04-21 1982-10-27 Fujitsu Ltd Phase locked loop circuit

Also Published As

Publication number Publication date
EP0115234A1 (fr) 1984-08-08
DE3370430D1 (en) 1987-04-23
EP0115234B1 (fr) 1987-03-18
JPS59122196A (ja) 1984-07-14
FR2538656B1 (fr) 1985-06-07
FR2538656A1 (fr) 1984-06-29
US4561014A (en) 1985-12-24

Similar Documents

Publication Publication Date Title
JPH0561835B2 (ja)
US4847678A (en) Dual mode gen-lock system which automatically locks to color burst or to sync information
US4498103A (en) Slow genlock circuit
EP0070603B1 (en) Synchronizing circuit arrangement for a television receiver
EP0124332A2 (en) A double conversion tuner
FI72841C (fi) Televisionsmottagare med horisontell avboejningskrets och spaenningsregulator som utnyttjar en gemensam saogtandvaogsgenerator.
US5325093A (en) Analog-to-digital converter for composite video signals
US5907367A (en) Video overlay circuit for synchronizing and combining analog and digital signals
CA2123971C (en) Horizontal synchronizing apparatus
US5724105A (en) Television signal receiver
WO1994026041A3 (en) A phase lock loop with idle mode of operation during vertical blanking
GB2034137A (en) Dual phase-control loop horizontal deflection synchronizing circuit
US4198659A (en) Vertical synchronizing signal detector for television video signal reception
US5018015A (en) Adaptive keyed synchronous detector
US3991270A (en) Circuit arrangement for line synchronization in a television receiver
JPS585536B2 (ja) 周期的パルス入力信号に従つて出力信号を同期させる回路配置
US6275265B1 (en) Video signal synchronizing apparatus
US4511915A (en) Color television encoding circuit
KR910009089B1 (ko) Pll 회로
EP0842579A1 (en) Method and apparatus for digitizing video signals especially for flat panel lcd displays
JP2794693B2 (ja) 水平偏向回路
JP3117046B2 (ja) Ｐｌｌ回路
JPS63158976A (ja) 垂直同期信号検出回路
JP2000106636A (ja) 水平周波数選択の制御装置
JPH05130633A (ja) クロミナンス信号復調用回路配置