JPH0678172A - テレビジョン信号処理回路 - Google Patents
テレビジョン信号処理回路Info
- Publication number
- JPH0678172A JPH0678172A JP22907492A JP22907492A JPH0678172A JP H0678172 A JPH0678172 A JP H0678172A JP 22907492 A JP22907492 A JP 22907492A JP 22907492 A JP22907492 A JP 22907492A JP H0678172 A JPH0678172 A JP H0678172A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- data
- circuit
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】外付部品を変更することなくＮＴＳＣやＰＡＬ
等異なるテレビジョン方式に対応できるようにする。 【構成】位相差データＤＰから生成された制御データＤ
ａにより制御される発振周期毎にビット長Ｗのディジタ
ルデータを最小値から最大値まで可変して出力するディ
ジタル周波数源１を備えて、コンポジット映像信号の水
平同期信号Ｓに同期した水平同期パルスＨを生成する位
相ロックループ回路を構成する。同様のディジタル周波
数源１を備えて、色副搬送波信号に同期した色副搬送波
同期パルスＳＣを生成する位相ロックループ回路を構成
する。
等異なるテレビジョン方式に対応できるようにする。 【構成】位相差データＤＰから生成された制御データＤ
ａにより制御される発振周期毎にビット長Ｗのディジタ
ルデータを最小値から最大値まで可変して出力するディ
ジタル周波数源１を備えて、コンポジット映像信号の水
平同期信号Ｓに同期した水平同期パルスＨを生成する位
相ロックループ回路を構成する。同様のディジタル周波
数源１を備えて、色副搬送波信号に同期した色副搬送波
同期パルスＳＣを生成する位相ロックループ回路を構成
する。
Description
【０００１】
【産業上の利用分野】本発明はテレビジョン信号処理回
路に関し、特に放送方式が異なるテレビジョ信号に対応
可能なテレビジョン信号処理回路に関する。
路に関し、特に放送方式が異なるテレビジョ信号に対応
可能なテレビジョン信号処理回路に関する。
【０００２】
【従来の技術】テレビジョン受像機においては、入力さ
れるコンポジット映像信号に同期した水平同期信号Ｈと
色副搬送波信号ＳＣとを発生する必要がある。しかし、
テレビジョン信号には、日本等で用いられているＮＴＳ
Ｃ方式の他に、ＰＡＬ方式やＳＥＣＡＭ方式があり、そ
れぞれ同期信号系の周波数が異なっている。一例とし
て、表１にＮＴＳＣ方式とＰＡＬ方式における同期信号
系の周波数の規格を示す。
れるコンポジット映像信号に同期した水平同期信号Ｈと
色副搬送波信号ＳＣとを発生する必要がある。しかし、
テレビジョン信号には、日本等で用いられているＮＴＳ
Ｃ方式の他に、ＰＡＬ方式やＳＥＣＡＭ方式があり、そ
れぞれ同期信号系の周波数が異なっている。一例とし
て、表１にＮＴＳＣ方式とＰＡＬ方式における同期信号
系の周波数の規格を示す。
【０００３】
【０００４】
【表１】
【０００５】従来のテレビジョン信号処理回路では、こ
れらの同期信号等を発生する場合には、ＮＴＳＣ方式と
ＰＡＬ方式のそれぞれの同期信号系の周波数に対応して
専用の発振子を使用していた。
れらの同期信号等を発生する場合には、ＮＴＳＣ方式と
ＰＡＬ方式のそれぞれの同期信号系の周波数に対応して
専用の発振子を使用していた。
【０００６】従来のテレビジョン信号処理回路は、図５
に示すように、基準周波数ｆＲの発振素子１４と、発振
素子１４により基準周波数ｆＲを発振する発振回路１５
と、分周回路２０からの分周周波数ｆＤと基準周波数ｆ
Ｒとの位相比較を行ない位相比較出力ＰＶを出力する位
相比較回路１６と、位相比較出力ＰＶを平滑化しフィル
タ出力ＦＶを出力するＬＰＦ１７と、フィルタ出力ＦＶ
に比例する制御電圧ＶＣを出力する制御電圧回路１８
と、制御電圧ＶＣにより周波数制御され発振信号ｆＯを
出力するＶＣＯ１９と、発振信号ｆＯを所定の分周比で
分周し分周周波数ｆＤを出力する分周回路２０とを備え
て構成されていた。
に示すように、基準周波数ｆＲの発振素子１４と、発振
素子１４により基準周波数ｆＲを発振する発振回路１５
と、分周回路２０からの分周周波数ｆＤと基準周波数ｆ
Ｒとの位相比較を行ない位相比較出力ＰＶを出力する位
相比較回路１６と、位相比較出力ＰＶを平滑化しフィル
タ出力ＦＶを出力するＬＰＦ１７と、フィルタ出力ＦＶ
に比例する制御電圧ＶＣを出力する制御電圧回路１８
と、制御電圧ＶＣにより周波数制御され発振信号ｆＯを
出力するＶＣＯ１９と、発振信号ｆＯを所定の分周比で
分周し分周周波数ｆＤを出力する分周回路２０とを備え
て構成されていた。
【０００７】次に、従来のテレビジョン信号処理回路の
動作について説明する。
動作について説明する。
【０００８】この回路は周知の位相ロックループ回路で
あり、その動作についてはよく知られているので省略す
る。
あり、その動作についてはよく知られているので省略す
る。
【０００９】水平同期信号Ｈを発生する上記位相ロック
ループ回路では、一例として、基準周波数ｆＲが水平同
期信号Ｈの周波数すなわち水平同期周波数ｆＨの３２倍
（３２ｆＨ）としていた。この場合、基準周波数ｆＲを
発振するための発振子１４の周波数は、ＮＴＳＣ方式の
場合とＰＡＬ方式の場合とで異なり、前者では３２ｆＨ
＝５０３．４４８ＫＨｚ、後者では、３２ｆＨ＝５０
０．０００ＫＨｚとなる。
ループ回路では、一例として、基準周波数ｆＲが水平同
期信号Ｈの周波数すなわち水平同期周波数ｆＨの３２倍
（３２ｆＨ）としていた。この場合、基準周波数ｆＲを
発振するための発振子１４の周波数は、ＮＴＳＣ方式の
場合とＰＡＬ方式の場合とで異なり、前者では３２ｆＨ
＝５０３．４４８ＫＨｚ、後者では、３２ｆＨ＝５０
０．０００ＫＨｚとなる。
【００１０】また、色副搬送波信号ＳＣを発生する上記
位相ロックループ回路では、基準周波数ｆＲをカラーバ
ースト信号周波数ｆＳＣと同一としていた。この場合、
基準周波数ｆＲを発振するための発振子１４の周波数
は、ＮＴＳＣ方式の場合とＰＡＬ方式の場合とで異な
り、前者ではｆＳＣ＝３．５７９５４５ＭＨｚ、後者で
は、ｆＳＣ＝４．４３３６１９ＭＨｚとなるというもの
であった。
位相ロックループ回路では、基準周波数ｆＲをカラーバ
ースト信号周波数ｆＳＣと同一としていた。この場合、
基準周波数ｆＲを発振するための発振子１４の周波数
は、ＮＴＳＣ方式の場合とＰＡＬ方式の場合とで異な
り、前者ではｆＳＣ＝３．５７９５４５ＭＨｚ、後者で
は、ｆＳＣ＝４．４３３６１９ＭＨｚとなるというもの
であった。
【００１１】
【発明が解決しようとする課題】上述した従来のテレビ
ジョン信号処理回路は、水平同期信号および色副搬送波
信号を発生するためにそれぞれ基準信号用に専用の発振
子を用いていたので、異なる方式のテレビジョン放送を
受信するためにはそれぞれ対応する発振子を必要とし、
部品点数が増加するとともに回路が複雑になるという欠
点があった。
ジョン信号処理回路は、水平同期信号および色副搬送波
信号を発生するためにそれぞれ基準信号用に専用の発振
子を用いていたので、異なる方式のテレビジョン放送を
受信するためにはそれぞれ対応する発振子を必要とし、
部品点数が増加するとともに回路が複雑になるという欠
点があった。
【００１２】
【課題を解決するための手段】本発明のテレビジョン信
号処理回路は、複合映像信号を構成する同期対象信号に
同期した同期パルスを生成する位相ロックループ回路に
おいて、ループ中の可変周波数源が前記ループの位相差
信号により制御された周期である発振周期毎に予め定め
たビット長のディジタルデータを最小値から最大値まで
可変して出力する可変ディジタル周波数源を備えて構成
されている。
号処理回路は、複合映像信号を構成する同期対象信号に
同期した同期パルスを生成する位相ロックループ回路に
おいて、ループ中の可変周波数源が前記ループの位相差
信号により制御された周期である発振周期毎に予め定め
たビット長のディジタルデータを最小値から最大値まで
可変して出力する可変ディジタル周波数源を備えて構成
されている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明のテレビジョン信号処理回路
の第一の実施例を示すブロック図である。
の第一の実施例を示すブロック図である。
【００１５】本実施例のテレビジョン信号処理回路は、
図１に示すように、サンプリングパルスの入力毎に所望
周波数に対応するディジタルデータＤＯを出力するディ
ジタル周波数源１と、ディジタルデータＤＯを対応する
周波数のアナログ信号ＡＯに変換するＤ／Ａ変換回路２
と、アナログ信号ＡＯの高周波成分を除去しフィルタ信
号ｆＯを出力するＬＰＦ３と、フィルタ信号ｆＯを所定
の分周比Ｎで分周し水平同期信号Ｈを出力する分周回路
４と、入力したコンポジット映像信号Ｖから水平同期パ
ルスＳを分離する同期分離回路５と、水平同期信号Ｈと
水平同期パルスＳとの位相比較を行ないディジタルの位
相差データＤＰを出力する位相比較回路６と、位相差デ
ータＤＰを積分し制御データＤａに変換する積分回路７
とを備えて構成されている。
図１に示すように、サンプリングパルスの入力毎に所望
周波数に対応するディジタルデータＤＯを出力するディ
ジタル周波数源１と、ディジタルデータＤＯを対応する
周波数のアナログ信号ＡＯに変換するＤ／Ａ変換回路２
と、アナログ信号ＡＯの高周波成分を除去しフィルタ信
号ｆＯを出力するＬＰＦ３と、フィルタ信号ｆＯを所定
の分周比Ｎで分周し水平同期信号Ｈを出力する分周回路
４と、入力したコンポジット映像信号Ｖから水平同期パ
ルスＳを分離する同期分離回路５と、水平同期信号Ｈと
水平同期パルスＳとの位相比較を行ないディジタルの位
相差データＤＰを出力する位相比較回路６と、位相差デ
ータＤＰを積分し制御データＤａに変換する積分回路７
とを備えて構成されている。
【００１６】図２はディジタル周波数源１の一例を示す
ブロック図であり、ディジタル周波数源１は、有限ビッ
ト長Ｗのレジスタ１０１と、レジスタ１０１の出力デー
タＤＯと制御データＤａとを加算する加算回路１０２と
備えて構成されている。
ブロック図であり、ディジタル周波数源１は、有限ビッ
ト長Ｗのレジスタ１０１と、レジスタ１０１の出力デー
タＤＯと制御データＤａとを加算する加算回路１０２と
備えて構成されている。
【００１７】次に、本実施例の動作について説明する。
【００１８】本実施例は水平同期信号発生回路の一例で
ある。ディジタル周波数源１のレジスタ１０１はサンプ
リングパルスＰＣの入力毎にデータをラッチする。加算
器１０２は制御データＤａとレジスタ１０１の出力ディ
ジタルデータＤＯとを加算する。したがって、レジスタ
１０１の内容は、サンプリングパルスＰＣの入力毎に外
部からの制御データＤａの値だけ増加する。レジスタ１
０１は有限ビット長Ｗであるため、加算を続けると遂に
はオーバフローする。レジスタ１０１のオーバフロー周
期Ｔは、制御データＤａの値によって変化する。すなわ
ち制御データＤａが大きい程レジスタ１０１の増加量が
大きくなりオーバフロー周期Ｔが短くなり、逆に、制御
データＤａが小さい程レジスタ１０１の増加量が小さく
なりオーバフロー周期Ｔが長くなる。したがって、制御
データＤａによりオーバフロー周期Ｔを制御することが
可能である。このオーバフロー周期Ｔの逆数がディジタ
ル周波数源１の発振周波数となる。
ある。ディジタル周波数源１のレジスタ１０１はサンプ
リングパルスＰＣの入力毎にデータをラッチする。加算
器１０２は制御データＤａとレジスタ１０１の出力ディ
ジタルデータＤＯとを加算する。したがって、レジスタ
１０１の内容は、サンプリングパルスＰＣの入力毎に外
部からの制御データＤａの値だけ増加する。レジスタ１
０１は有限ビット長Ｗであるため、加算を続けると遂に
はオーバフローする。レジスタ１０１のオーバフロー周
期Ｔは、制御データＤａの値によって変化する。すなわ
ち制御データＤａが大きい程レジスタ１０１の増加量が
大きくなりオーバフロー周期Ｔが短くなり、逆に、制御
データＤａが小さい程レジスタ１０１の増加量が小さく
なりオーバフロー周期Ｔが長くなる。したがって、制御
データＤａによりオーバフロー周期Ｔを制御することが
可能である。このオーバフロー周期Ｔの逆数がディジタ
ル周波数源１の発振周波数となる。
【００１９】まず、ディジタル周波数源１を制御データ
Ｄａの制御により水平同期周波数ｆＨの整数倍の周波数
ＮｆＨに近い発振周波数ｆＸで発振させディジタルデー
タＤＯを出力する。ディジタルデータＤＯはＤ／Ａ変換
回路２により周波数ＮｆＨのアナログ信号ＡＯに変換す
る。アナログ信号ＡＯはＬＰＦ３により高周波成分が除
去されフィルタ出力ｆＯとして出力される。フィルタ出
力ｆＯは分周回路４により分周比Ｎで分周され水平同期
信号Ｈとして出力される。同時に水平同期信号Ｈの一部
は位相比較回路６に入力される。一方、同期分離回路５
は端子ＴＶからのコンポジット映像信号Ｖから水平同期
パルスＳを分離する。位相比較回路６は水平同期信号Ｈ
と水平同期パルスＳとの位相比較を行ない位相差に対応
するディジタルデータである位相差データＤＰを出力す
る。位相差データＤＰは積分回路７により積分され制御
データＤａとしてディジタル周波数源１に帰還する。
Ｄａの制御により水平同期周波数ｆＨの整数倍の周波数
ＮｆＨに近い発振周波数ｆＸで発振させディジタルデー
タＤＯを出力する。ディジタルデータＤＯはＤ／Ａ変換
回路２により周波数ＮｆＨのアナログ信号ＡＯに変換す
る。アナログ信号ＡＯはＬＰＦ３により高周波成分が除
去されフィルタ出力ｆＯとして出力される。フィルタ出
力ｆＯは分周回路４により分周比Ｎで分周され水平同期
信号Ｈとして出力される。同時に水平同期信号Ｈの一部
は位相比較回路６に入力される。一方、同期分離回路５
は端子ＴＶからのコンポジット映像信号Ｖから水平同期
パルスＳを分離する。位相比較回路６は水平同期信号Ｈ
と水平同期パルスＳとの位相比較を行ない位相差に対応
するディジタルデータである位相差データＤＰを出力す
る。位相差データＤＰは積分回路７により積分され制御
データＤａとしてディジタル周波数源１に帰還する。
【００２０】最初は、水平同期パルスＳおよび水平同期
信号Ｈ相互間の周波数、位相共に大きくずれているた
め、位相比較回路６からの位相差データＤＰは相当大き
な値となる。この位相差データＤＰの積分値は、ディジ
タル周波数源１の制御データＤａ、すなわちレジスタ１
０１の増加量である。そのため、位相のずれが大きい場
合には、レジスタ１０１の増加量が大きくなりオーバフ
ロー周期Ｔが短くなるので発振周波数ｆＸが上昇する。
発振周波数ｆｘが上昇し、水平同期信号Ｈの周波数が水
平同期パルスＳに近付くと、位相差データＤＰすなわち
制御データＤａは小さくなるのでレジスタ１０１の増加
量が一定値に収斂する。その結果、発振周波数ｆＸは、
水平同期周波数ｆＨの整数倍の周波数ＮｆＨとなる。
信号Ｈ相互間の周波数、位相共に大きくずれているた
め、位相比較回路６からの位相差データＤＰは相当大き
な値となる。この位相差データＤＰの積分値は、ディジ
タル周波数源１の制御データＤａ、すなわちレジスタ１
０１の増加量である。そのため、位相のずれが大きい場
合には、レジスタ１０１の増加量が大きくなりオーバフ
ロー周期Ｔが短くなるので発振周波数ｆＸが上昇する。
発振周波数ｆｘが上昇し、水平同期信号Ｈの周波数が水
平同期パルスＳに近付くと、位相差データＤＰすなわち
制御データＤａは小さくなるのでレジスタ１０１の増加
量が一定値に収斂する。その結果、発振周波数ｆＸは、
水平同期周波数ｆＨの整数倍の周波数ＮｆＨとなる。
【００２１】図３はディジタル周波数源１の出力データ
ＤＯをＤ／Ａ変換回路２によりアナログ信号に変換した
（Ａ）は制御データＤａが大きい場合の、（Ｂ）は制御
データＤａが大きい場合のそれぞれ出力波形ＡＯの一例
を示す図である。サンプリングパルスＰＣの周期ｔ毎の
制御データＤａすなわち増加量（ステップＱ）が大きい
程少数のサンプリングパルスＰＣの数ですなわち短時間
で、レジスタ１０１のビット長Ｗで決まる最大値ＶＭに
到達することが示される。
ＤＯをＤ／Ａ変換回路２によりアナログ信号に変換した
（Ａ）は制御データＤａが大きい場合の、（Ｂ）は制御
データＤａが大きい場合のそれぞれ出力波形ＡＯの一例
を示す図である。サンプリングパルスＰＣの周期ｔ毎の
制御データＤａすなわち増加量（ステップＱ）が大きい
程少数のサンプリングパルスＰＣの数ですなわち短時間
で、レジスタ１０１のビット長Ｗで決まる最大値ＶＭに
到達することが示される。
【００２２】位相比較回路６は、２つの入力パルス相互
間の位相差をディジタルデータとして出力するものであ
り、ここでは、一例としてフリーランニングカウンタを
使用する。位相差の検出は、水平同期パルスＳおよび水
平同期信号Ｈのそれぞれの入力時にフリーランニングカ
ウンタの値をキャプチュアし、その差分を検出すること
により位相差データＤＰを出力することにより行なう。
間の位相差をディジタルデータとして出力するものであ
り、ここでは、一例としてフリーランニングカウンタを
使用する。位相差の検出は、水平同期パルスＳおよび水
平同期信号Ｈのそれぞれの入力時にフリーランニングカ
ウンタの値をキャプチュアし、その差分を検出すること
により位相差データＤＰを出力することにより行なう。
【００２３】ここで、サンプリング周波数ｆＥとする
と、次式の関係式が得られる。
と、次式の関係式が得られる。
【００２４】 Ｄａ＝（ｆＸ／ｆＥ）２W ……………………………………………………（１） 一例として、ディジタル周波数源１により、サンプリン
グ周波数ｆＥ＝２４ＭＨｚ、レジスタ１０１のビット長
Ｗ＝１８ビットとし、ＮＴＳＣ方式の水平同期周波数ｆ
Ｈの４倍の周波数４ｆＨ＝６２．９３６ＫＨｚを発生す
る場合は、制御データＤａ＝６８７となる。したがっ
て、レジスタ１０１は、サンプリングパルスＰＣ毎に６
８７カウント増加し、４ｆＨの周期を持つ発振回路とし
て動作する。
グ周波数ｆＥ＝２４ＭＨｚ、レジスタ１０１のビット長
Ｗ＝１８ビットとし、ＮＴＳＣ方式の水平同期周波数ｆ
Ｈの４倍の周波数４ｆＨ＝６２．９３６ＫＨｚを発生す
る場合は、制御データＤａ＝６８７となる。したがっ
て、レジスタ１０１は、サンプリングパルスＰＣ毎に６
８７カウント増加し、４ｆＨの周期を持つ発振回路とし
て動作する。
【００２５】次に、本発明の第二の実施例について説明
する。
する。
【００２６】図４本発明のテレビジョン信号処理回路の
第二の実施例を示すブロック図である。
第二の実施例を示すブロック図である。
【００２７】本実施例は、色副搬送波信号発生回路の一
例である。本実施例の前述の第一の実施例に対する相違
点は、同期分離回路５の代りにコンポジット映像信号Ｖ
からバーストゲートパルスＧＢによりバーストパルスを
抽出するためのアナログスイッチＲと、位相比較回路６
の位相差データを平滑化しアナログデータ変換するＬＰ
Ｆ９と、ＬＰＦ９の出力と基準電圧ＶＲとを比較するコ
ンパレータ１０と、コンパレータ１０の出力を平滑化す
るＬＰＦ１１とを備えていることである。これは、位相
差データＤＰがある一定値以上の場合にディジタル周波
数源１の制御データＤａを’１’ずつインクルメントす
るようにするためである。
例である。本実施例の前述の第一の実施例に対する相違
点は、同期分離回路５の代りにコンポジット映像信号Ｖ
からバーストゲートパルスＧＢによりバーストパルスを
抽出するためのアナログスイッチＲと、位相比較回路６
の位相差データを平滑化しアナログデータ変換するＬＰ
Ｆ９と、ＬＰＦ９の出力と基準電圧ＶＲとを比較するコ
ンパレータ１０と、コンパレータ１０の出力を平滑化す
るＬＰＦ１１とを備えていることである。これは、位相
差データＤＰがある一定値以上の場合にディジタル周波
数源１の制御データＤａを’１’ずつインクルメントす
るようにするためである。
【００２８】次に、本実施例の動作について説明する。
【００２９】ここで、ディジタル周波数源１により、サ
ンプリング周波数ｆＥ＝２４ＭＨｚ、レジスタ１０１の
ビット長Ｗ＝１８ビットとし、ＮＴＳＣ方式およびＰＡ
Ｌ方式それぞれの色副搬送波周波数ｆＳＣの２倍の周波
数２ｆＳＣを発生するものとする。（１）式より、ＮＴ
ＳＣ方式の場合は、Ｄａ＝７８１９６．３５となり、Ｄ
ａは最近の整数７８１９６であるので小数点以下の数＋
０．３５は誤差となる。また、ＰＡＬ方式の場合は、Ｄ
ａ＝９６８５３．８６２となり、Ｄａは最近の整数９６
８５４であるので小数点以下の数−０．１３８は誤差と
なる。これ等の誤差は周波数に換算するとそれぞれ＋３
４Ｈｚ，−１３．５Ｈｚとなる。
ンプリング周波数ｆＥ＝２４ＭＨｚ、レジスタ１０１の
ビット長Ｗ＝１８ビットとし、ＮＴＳＣ方式およびＰＡ
Ｌ方式それぞれの色副搬送波周波数ｆＳＣの２倍の周波
数２ｆＳＣを発生するものとする。（１）式より、ＮＴ
ＳＣ方式の場合は、Ｄａ＝７８１９６．３５となり、Ｄ
ａは最近の整数７８１９６であるので小数点以下の数＋
０．３５は誤差となる。また、ＰＡＬ方式の場合は、Ｄ
ａ＝９６８５３．８６２となり、Ｄａは最近の整数９６
８５４であるので小数点以下の数−０．１３８は誤差と
なる。これ等の誤差は周波数に換算するとそれぞれ＋３
４Ｈｚ，−１３．５Ｈｚとなる。
【００３０】
【発明の効果】以上説明したように、本発明のテレビジ
ョン信号処理回路は、ディジタルデータにより発振周波
数を制御する可変ディジタル周波数源を備えて位相ロッ
クループを構成しているので、ＮＴＳＣ方式やＰＡＬ方
式等異なるテレビジョン方式に対応するための専用の発
振子を必要とせず、部品点数を低減することができると
ともに回路を単純化できるという効果がある。
ョン信号処理回路は、ディジタルデータにより発振周波
数を制御する可変ディジタル周波数源を備えて位相ロッ
クループを構成しているので、ＮＴＳＣ方式やＰＡＬ方
式等異なるテレビジョン方式に対応するための専用の発
振子を必要とせず、部品点数を低減することができると
ともに回路を単純化できるという効果がある。
【図１】本発明のテレビジョン信号処理回路の第一の実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】本実施例のディジタル周波数源の一例を示すブ
ロック図である。
ロック図である。
【図３】本実施例のテレビジョン信号処理回路における
動作の一例を示す波形図である。
動作の一例を示す波形図である。
【図４】本発明のテレビジョン信号処理回路の第二の実
施例を示すブロック図である。
施例を示すブロック図である。
【図５】従来のテレビジョン信号処理回路の一例を示す
ブロック図である。
ブロック図である。
１ ディジタル周波数源 ２ Ｄ／Ａ変換回路 ３，９，１１，１７ ＬＰＦ ４，２０ 分周回路 ５ 同期分離回路 ６，１６ 位相比較回路 ７ 積分回路 ８ アナログスイッチ回路 １０ コンパレータ １４ 発振子 １５ 発振回路 １８ 制御電圧回路 １９ ＶＣＯ
Claims (4)
- 【請求項１】 複合映像信号を構成する同期対象信号に
同期した同期パルスを生成する位相ロックループ回路に
おいて、 ループの位相差信号により制御された周期である発振周
期毎に予め定めたビット長のディジタルデータを最小値
から最大値まで可変して出力する可変ディジタル周波数
源を備えることを特徴とするテレビジョン信号処理回
路。 - 【請求項２】 前記可変ディジタル周波数源が予め定め
たサンプリング周期毎に前記ディジタルデータを保持す
るレジスタと、 前記レジスタの出力データと前記位相差信号により生成
される制御データとを加算しこの加算結果データを前記
レジスタに入力する加算回路とを備えることを特徴とす
る請求項１記載のテレビジョン信号処理回路。 - 【請求項３】 前記同期対象信号が水平同期信号である
ことを特徴とする請求項１記載のテレビジョン信号処理
回路。 - 【請求項４】 前記同期対象信号が色副搬送波信号であ
ることを特徴とする請求項１記載のテレビジョン信号処
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22907492A JPH0678172A (ja) | 1992-08-28 | 1992-08-28 | テレビジョン信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22907492A JPH0678172A (ja) | 1992-08-28 | 1992-08-28 | テレビジョン信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0678172A true JPH0678172A (ja) | 1994-03-18 |
Family
ID=16886336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22907492A Pending JPH0678172A (ja) | 1992-08-28 | 1992-08-28 | テレビジョン信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0678172A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62236215A (ja) * | 1986-03-28 | 1987-10-16 | アールシーエー トムソン ライセンシング コーポレーシヨン | 安定化装置 |
| JPH023137A (ja) * | 1988-06-07 | 1990-01-08 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
| JPH0214618A (ja) * | 1988-06-30 | 1990-01-18 | Fujitsu Ltd | デジタルｐｌｌ回路 |
| JPH0380620A (ja) * | 1989-04-28 | 1991-04-05 | Nec Corp | 周期比較回路及び位相比較回路 |
-
1992
- 1992-08-28 JP JP22907492A patent/JPH0678172A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62236215A (ja) * | 1986-03-28 | 1987-10-16 | アールシーエー トムソン ライセンシング コーポレーシヨン | 安定化装置 |
| JPH023137A (ja) * | 1988-06-07 | 1990-01-08 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
| JPH0214618A (ja) * | 1988-06-30 | 1990-01-18 | Fujitsu Ltd | デジタルｐｌｌ回路 |
| JPH0380620A (ja) * | 1989-04-28 | 1991-04-05 | Nec Corp | 周期比較回路及び位相比較回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
| EP0936742B1 (en) | A system for phase-locking a clock to a digital audio signal embedded in a digital video signal | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP2003177734A (ja) | 映像処理のためのコスト信号発生方法及び装置 | |
| JPH0678172A (ja) | テレビジョン信号処理回路 | |
| US5534939A (en) | Digital video clock generation system | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| JP3180865B2 (ja) | 適応型ｐｌｌ回路 | |
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JPH06261224A (ja) | Ｐｌｌ回路 | |
| JPH0482481A (ja) | クロック再生装置 | |
| JPH10304392A (ja) | 映像信号処理回路 | |
| JPH09154148A (ja) | クロック再生回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH07142998A (ja) | 位相同期回路 | |
| JPH05252470A (ja) | 中間周波処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980602 |