JP2003177734A - 映像処理のためのコスト信号発生方法及び装置 - Google Patents
映像処理のためのコスト信号発生方法及び装置Info
- Publication number
- JP2003177734A JP2003177734A JP2002286009A JP2002286009A JP2003177734A JP 2003177734 A JP2003177734 A JP 2003177734A JP 2002286009 A JP2002286009 A JP 2002286009A JP 2002286009 A JP2002286009 A JP 2002286009A JP 2003177734 A JP2003177734 A JP 2003177734A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- cost
- unit
- cost signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000005070 sampling Methods 0.000 claims abstract description 70
- 239000002131 composite material Substances 0.000 claims abstract description 32
- 230000004044 response Effects 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 230000000630 rising effect Effects 0.000 description 10
- 230000002265 prevention Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 映像処理のためのコスト信号発生方法及び装
置を提供する。 【解決手段】 アナログ形態の映像信号をデジタル形態
の映像信号に変換するために使われるサンプリングクロ
ック信号を，外部から与えられて垂直及び水平同期信号
を含む複合同期信号を利用して生成する時，必要なコス
ト信号を発生させる方法において，垂直同期信号のレベ
ルが遷移された時点から垂直同期信号のレベルが再び遷
移されるまでの第１期間中にコスト信号をイネーブルさ
せ，垂直同期信号の単位周期から第１期間を除外した期
間に該当する第２期間で水平同期信号の周期が所定値で
ない間にコスト信号をイネーブルさせ，コスト信号がイ
ネーブルである時に生成されたサンプリングクロック信
号の位相はコスト信号がディセーブルである時に生成さ
れたサンプリングクロック信号の位相と同一であること
を特徴とする。
置を提供する。 【解決手段】 アナログ形態の映像信号をデジタル形態
の映像信号に変換するために使われるサンプリングクロ
ック信号を，外部から与えられて垂直及び水平同期信号
を含む複合同期信号を利用して生成する時，必要なコス
ト信号を発生させる方法において，垂直同期信号のレベ
ルが遷移された時点から垂直同期信号のレベルが再び遷
移されるまでの第１期間中にコスト信号をイネーブルさ
せ，垂直同期信号の単位周期から第１期間を除外した期
間に該当する第２期間で水平同期信号の周期が所定値で
ない間にコスト信号をイネーブルさせ，コスト信号がイ
ネーブルである時に生成されたサンプリングクロック信
号の位相はコスト信号がディセーブルである時に生成さ
れたサンプリングクロック信号の位相と同一であること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は，映像信号処理に係
り，特にアナログ形態の映像信号をデジタル形態の信号
に変換する時に使用されるサンプリングクロック信号を
生成する時，必要なコスト信号を発生させる方法及び装
置に関する。
り，特にアナログ形態の映像信号をデジタル形態の信号
に変換する時に使用されるサンプリングクロック信号を
生成する時，必要なコスト信号を発生させる方法及び装
置に関する。
【０００２】
【従来の技術】映像信号をデジタルに処理する映像処理
装置は，アナログ形態の映像信号をデジタル形態の映像
信号にサンプリングクロック信号に応答して変換するア
ナログ／デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ ｔｏ
Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）（図示せず），
サンプリングクロック信号を同期信号に応答して発生さ
せる位相同期ループ（図示せず），及びＡＤＣから入力
したデジタル形態の映像信号を解像度に合わせてスケー
リングするスケーラ（図示せず）を有する。このとき，
位相同期ループがサンプリングクロック信号を生成する
時に必要な同期信号が垂直同期信号を含めば，サンプリ
ングクロック信号の位相は，外れる可能性がある。その
理由は，以下の通りである。
装置は，アナログ形態の映像信号をデジタル形態の映像
信号にサンプリングクロック信号に応答して変換するア
ナログ／デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ ｔｏ
Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）（図示せず），
サンプリングクロック信号を同期信号に応答して発生さ
せる位相同期ループ（図示せず），及びＡＤＣから入力
したデジタル形態の映像信号を解像度に合わせてスケー
リングするスケーラ（図示せず）を有する。このとき，
位相同期ループがサンプリングクロック信号を生成する
時に必要な同期信号が垂直同期信号を含めば，サンプリ
ングクロック信号の位相は，外れる可能性がある。その
理由は，以下の通りである。
【０００３】一般に，垂直同期信号と位相を合わせるた
めに水平同期信号は，垂直帰線消去期間付近に等化パル
ス形態を有し，垂直帰線消去期間に鋸歯形態のパルスを
有する。このように，水平同期信号の位相は垂直同期信
号の存在のために垂直帰線消去期間やその付近で外れ
る。
めに水平同期信号は，垂直帰線消去期間付近に等化パル
ス形態を有し，垂直帰線消去期間に鋸歯形態のパルスを
有する。このように，水平同期信号の位相は垂直同期信
号の存在のために垂直帰線消去期間やその付近で外れ
る。
【０００４】したがって，外れた位相を有する水平同期
信号から生成されたサンプリングクロック信号を用いて
ＡＤＣがアナログ形態の映像信号をデジタル形態の映像
信号に変換させれば，変換されたデジタル形態の映像信
号によりディスプレイされる画面の上段の一部は，曲が
る問題点がある。
信号から生成されたサンプリングクロック信号を用いて
ＡＤＣがアナログ形態の映像信号をデジタル形態の映像
信号に変換させれば，変換されたデジタル形態の映像信
号によりディスプレイされる画面の上段の一部は，曲が
る問題点がある。
【０００５】かかる問題点を解決するために，従来の映
像処理装置は，垂直同期信号の存在のために外れた位相
を有する水平同期信号の代りに，位相の外れていない水
平同期信号からサンプリングクロック信号を生成するた
めに，コスト信号，または垂直同期信号を利用した。こ
こで，コスト信号とは，水平同期信号の位相が外れる
時，以前の位相が外れていない水平同期信号を利用して
サンプリングクロック信号を生成するように位相同期ル
ープを制御する信号を意味する。
像処理装置は，垂直同期信号の存在のために外れた位相
を有する水平同期信号の代りに，位相の外れていない水
平同期信号からサンプリングクロック信号を生成するた
めに，コスト信号，または垂直同期信号を利用した。こ
こで，コスト信号とは，水平同期信号の位相が外れる
時，以前の位相が外れていない水平同期信号を利用して
サンプリングクロック信号を生成するように位相同期ル
ープを制御する信号を意味する。
【０００６】
【発明が解決しようとする課題】しかしながら，コスト
信号を利用する従来の映像処理装置は，複合同期信号か
らコスト信号を発生させるスケーラを別途に用意せねば
ならないうえに，スケーラがコスト信号を安定的に発生
させても外れた位相を有するサンプリングクロック信号
を発生させうる問題点を有する。
信号を利用する従来の映像処理装置は，複合同期信号か
らコスト信号を発生させるスケーラを別途に用意せねば
ならないうえに，スケーラがコスト信号を安定的に発生
させても外れた位相を有するサンプリングクロック信号
を発生させうる問題点を有する。
【０００７】また，コスト信号の代りに垂直同期信号を
利用する従来の映像処理装置は，垂直同期信号の位相が
遅延されるか，等化パルス，鋸歯状パルス及び／または
複写防止用パルスが存在すれば，外れた位相を有するサ
ンプリングクロック信号を発生させうる問題点を有す
る。
利用する従来の映像処理装置は，垂直同期信号の位相が
遅延されるか，等化パルス，鋸歯状パルス及び／または
複写防止用パルスが存在すれば，外れた位相を有するサ
ンプリングクロック信号を発生させうる問題点を有す
る。
【０００８】本発明は，従来の映像処理装置のコスト信
号発生方法が有する上記問題点に鑑みてなされたもので
あり，本発明の目的は，複合同期信号からサンプリング
クロック信号を正確に生成させるのに必要なコスト信号
を簡単に発生させうる映像処理のためのコスト信号を発
生させることの可能な，新規かつ改良された映像処理装
置のコスト信号発生方法を提供することである。
号発生方法が有する上記問題点に鑑みてなされたもので
あり，本発明の目的は，複合同期信号からサンプリング
クロック信号を正確に生成させるのに必要なコスト信号
を簡単に発生させうる映像処理のためのコスト信号を発
生させることの可能な，新規かつ改良された映像処理装
置のコスト信号発生方法を提供することである。
【０００９】さらに，本発明の別の目的は，前記コスト
信号発生方法を遂行する映像処理のためのコスト信号を
発生させることの可能な，新規かつ改良された映像処理
装置のコスト信号発生装置を提供することである。
信号発生方法を遂行する映像処理のためのコスト信号を
発生させることの可能な，新規かつ改良された映像処理
装置のコスト信号発生装置を提供することである。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め，本発明の第１の観点によれば，アナログ形態の映像
信号をデジタル形態の映像信号に変換するために使われ
るサンプリングクロック信号を，外部から与えられて垂
直及び水平同期信号を含む複合同期信号を利用して生成
する時，必要なコスト信号を発生させるコスト信号発生
方法において，垂直同期信号のレベルが遷移された時点
から垂直同期信号のレベルが再び遷移されるまでの第１
期間中にコスト信号をイネーブルさせ，垂直同期信号の
単位周期から第１期間を除外した期間に該当する第２期
間で水平同期信号の周期が所定値でない間に，コスト信
号をイネーブルさせ，コスト信号がイネーブルである時
に生成されたサンプリングクロック信号の位相は，コス
ト信号がディセーブルである時に生成されたサンプリン
グクロック信号の位相と同一であることを特徴とする，
映像処理のためのコスト信号発生方法が提供される。
め，本発明の第１の観点によれば，アナログ形態の映像
信号をデジタル形態の映像信号に変換するために使われ
るサンプリングクロック信号を，外部から与えられて垂
直及び水平同期信号を含む複合同期信号を利用して生成
する時，必要なコスト信号を発生させるコスト信号発生
方法において，垂直同期信号のレベルが遷移された時点
から垂直同期信号のレベルが再び遷移されるまでの第１
期間中にコスト信号をイネーブルさせ，垂直同期信号の
単位周期から第１期間を除外した期間に該当する第２期
間で水平同期信号の周期が所定値でない間に，コスト信
号をイネーブルさせ，コスト信号がイネーブルである時
に生成されたサンプリングクロック信号の位相は，コス
ト信号がディセーブルである時に生成されたサンプリン
グクロック信号の位相と同一であることを特徴とする，
映像処理のためのコスト信号発生方法が提供される。
【００１１】上記課題を解決するため，本発明の第２の
観点によれば，アナログ形態の映像信号をサンプリング
クロック信号に応答してデジタル形態の映像信号に変換
するＡＤＣ，及び複合同期信号からサンプリングクロッ
ク信号を生成する位相同期ループを有する映像処理装置
に含まれ，コスト信号発生方法を遂行するコスト信号発
生装置において，垂直同期信号に応答して第１期間と第
２期間をカウンティングし，第１期間中にコスト信号を
イネーブルさせ，第２期間で水平同期信号の単位周期が
所定値でない間にコスト信号をイネーブルさせ，イネー
ブルされたコスト信号を位相同期ループに出力し，位相
同期ループは，ディセーブルされたコスト信号に応答し
て複合同期信号からサンプリングクロック信号を生成し
てＡＤＣに出力し，以前に生成されたサンプリングクロ
ック信号をイネーブルされたコスト信号に応答してＡＤ
Ｃに出力することを特徴とする，映像処理のためのコス
ト信号発生装置が提供される。
観点によれば，アナログ形態の映像信号をサンプリング
クロック信号に応答してデジタル形態の映像信号に変換
するＡＤＣ，及び複合同期信号からサンプリングクロッ
ク信号を生成する位相同期ループを有する映像処理装置
に含まれ，コスト信号発生方法を遂行するコスト信号発
生装置において，垂直同期信号に応答して第１期間と第
２期間をカウンティングし，第１期間中にコスト信号を
イネーブルさせ，第２期間で水平同期信号の単位周期が
所定値でない間にコスト信号をイネーブルさせ，イネー
ブルされたコスト信号を位相同期ループに出力し，位相
同期ループは，ディセーブルされたコスト信号に応答し
て複合同期信号からサンプリングクロック信号を生成し
てＡＤＣに出力し，以前に生成されたサンプリングクロ
ック信号をイネーブルされたコスト信号に応答してＡＤ
Ｃに出力することを特徴とする，映像処理のためのコス
ト信号発生装置が提供される。
【００１２】
［発明の詳細な説明］以下に添付図面を参照しながら，
本発明の好適な実施の形態について詳細に説明する。な
お，本明細書及び図面において，実質的に同一の機能構
成を有する構成要素については，同一の符号を付するこ
とにより重複説明を省略する。
本発明の好適な実施の形態について詳細に説明する。な
お，本明細書及び図面において，実質的に同一の機能構
成を有する構成要素については，同一の符号を付するこ
とにより重複説明を省略する。
【００１３】図１は，本発明による映像処理のためのコ
スト信号発生方法を説明するためのフローチャートであ
って，第１期間でコスト信号をイネーブルさせる段階
（第１０及び第１２段階）及び第２期間で水平同期信号
の計算された単位周期によってコスト信号をイネーブル
させるか，あるいはディセーブルさせる段階（第１４〜
第２０段階）よりなる。
スト信号発生方法を説明するためのフローチャートであ
って，第１期間でコスト信号をイネーブルさせる段階
（第１０及び第１２段階）及び第２期間で水平同期信号
の計算された単位周期によってコスト信号をイネーブル
させるか，あるいはディセーブルさせる段階（第１４〜
第２０段階）よりなる。
【００１４】図２（ａ）及び（ｂ）は，各々垂直同期信
号Ｖｓｙｎｃとコスト信号ＣＯＡＳＴの波形図を示す。
号Ｖｓｙｎｃとコスト信号ＣＯＡＳＴの波形図を示す。
【００１５】本発明によれば，アナログ形態の映像信号
をデジタル形態の映像信号に変換するために使われるサ
ンプリングクロック信号を，外部から与えられる複合同
期信号を利用して生成する時に必要なコスト信号を発生
させる方法は，以下の通りである。
をデジタル形態の映像信号に変換するために使われるサ
ンプリングクロック信号を，外部から与えられる複合同
期信号を利用して生成する時に必要なコスト信号を発生
させる方法は，以下の通りである。
【００１６】ここで，複合同期信号Ｃｓｙｎｃは，垂直
同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを含み，
例えば，パソコンなどのモニターで外部から入力した映
像信号から赤Ｒ（Ｒｅｄ），緑Ｇ（Ｇｒｅｅｎ），青Ｂ
（Ｂｌｕｅ）色信号を除去することによって抽出される
こともあり，高画質テレビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅ
ｆｉｎｉｔｉｏｎ ＴｅｌｅＶｉｓｉｏｎ）受像機で外
部から入力した複合映像信号（ＣＶＢＳ：Ｃｏｍｐｏｓ
ｉｔｅ Ｖｉｄｅｏ Ｂａｓｅｂａｎｄ Ｓｉｇｎａｌ）
から色差信号を除去することによって抽出されることも
ある。また複合同期信号Ｃｓｙｎｃは，外部から入力し
たＲ及びＢ色信号と同期信号とを含むＧ色信号（ＳＯ
Ｇ：Ｓｙｎｃ Ｏｎ Ｇｒｅｅｎ）から色信号を除去する
ことによって抽出されることもあり，外部から入力した
色差信号等と同期信号とを含む輝度信号（ＳＯＹ：Ｓｙ
ｎｃ Ｏｎ Ｙ）から抽出されることもある。
同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを含み，
例えば，パソコンなどのモニターで外部から入力した映
像信号から赤Ｒ（Ｒｅｄ），緑Ｇ（Ｇｒｅｅｎ），青Ｂ
（Ｂｌｕｅ）色信号を除去することによって抽出される
こともあり，高画質テレビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅ
ｆｉｎｉｔｉｏｎ ＴｅｌｅＶｉｓｉｏｎ）受像機で外
部から入力した複合映像信号（ＣＶＢＳ：Ｃｏｍｐｏｓ
ｉｔｅ Ｖｉｄｅｏ Ｂａｓｅｂａｎｄ Ｓｉｇｎａｌ）
から色差信号を除去することによって抽出されることも
ある。また複合同期信号Ｃｓｙｎｃは，外部から入力し
たＲ及びＢ色信号と同期信号とを含むＧ色信号（ＳＯ
Ｇ：Ｓｙｎｃ Ｏｎ Ｇｒｅｅｎ）から色信号を除去する
ことによって抽出されることもあり，外部から入力した
色差信号等と同期信号とを含む輝度信号（ＳＯＹ：Ｓｙ
ｎｃ Ｏｎ Ｙ）から抽出されることもある。
【００１７】本発明によるコスト信号発生方法は，ま
ず，第１期間中にコスト信号をイネーブルさせて発生さ
せる（第１０及び第１２段階）。ここで，第１期間と
は，図１に示された方法がテレビ受像機の映像処理装置
で行われる場合の垂直帰線消去期間を意味し，図１に示
された方法がコンピュータ用モニターの映像処理装置で
行われる場合，第１期間は垂直ラインの走査を始める時
点を意味する。
ず，第１期間中にコスト信号をイネーブルさせて発生さ
せる（第１０及び第１２段階）。ここで，第１期間と
は，図１に示された方法がテレビ受像機の映像処理装置
で行われる場合の垂直帰線消去期間を意味し，図１に示
された方法がコンピュータ用モニターの映像処理装置で
行われる場合，第１期間は垂直ラインの走査を始める時
点を意味する。
【００１８】すなわち，本発明によるコスト信号発生方
法は，まず図２（ａ）に示された垂直同期信号Ｖｓｙｎ
ｃのレベルが，遷移された時点５０から垂直同期信号Ｖ
ｓｙｎｃの遷移されたレベルが再び遷移された時点５２
までの第１期間４０であるか否かを判断する（第１０段
階）。このために，本発明によるコスト信号発生方法
は，垂直同期信号Ｖｓｙｎｃのレベルが図２（ａ）に示
されたように“高”論理レベルから“低”論理レベルに
遷移されたか否かを判断する。
法は，まず図２（ａ）に示された垂直同期信号Ｖｓｙｎ
ｃのレベルが，遷移された時点５０から垂直同期信号Ｖ
ｓｙｎｃの遷移されたレベルが再び遷移された時点５２
までの第１期間４０であるか否かを判断する（第１０段
階）。このために，本発明によるコスト信号発生方法
は，垂直同期信号Ｖｓｙｎｃのレベルが図２（ａ）に示
されたように“高”論理レベルから“低”論理レベルに
遷移されたか否かを判断する。
【００１９】もし，第１期間４０であると判断されれ
ば，すなわち，垂直同期信号Ｖｓｙｎｃのレベルが
“高”論理レベルから“低”論理レベルに遷移５０され
たと判断されれば，コスト信号を図２（ｂ）に示された
ようにイネーブルさせ，イネーブルされたコスト信号を
発生させ，第１０段階に進行する（第１２段階）。
ば，すなわち，垂直同期信号Ｖｓｙｎｃのレベルが
“高”論理レベルから“低”論理レベルに遷移５０され
たと判断されれば，コスト信号を図２（ｂ）に示された
ようにイネーブルさせ，イネーブルされたコスト信号を
発生させ，第１０段階に進行する（第１２段階）。
【００２０】ここで，本発明の理解のために便宜上，図
２（ｂ）に示されたコスト信号が“高”論理レベルであ
ればイネーブルされたと見なされ，コスト信号が“低”
論理レベルであればディセーブルされたと見なされる
が，本発明はこれに限定されず，図２（ｂ）に示された
のとは異なり，コスト信号が“低”論理レベルであれば
イネーブルされたことに該当し，コスト信号が“高”論
理レベルであればディセーブルされたことに該当するこ
ともある。
２（ｂ）に示されたコスト信号が“高”論理レベルであ
ればイネーブルされたと見なされ，コスト信号が“低”
論理レベルであればディセーブルされたと見なされる
が，本発明はこれに限定されず，図２（ｂ）に示された
のとは異なり，コスト信号が“低”論理レベルであれば
イネーブルされたことに該当し，コスト信号が“高”論
理レベルであればディセーブルされたことに該当するこ
ともある。
【００２１】第１２段階後に，変わらずに第１期間４０
であるか否かを判断する（第１０段階）。すなわち，垂
直同期信号Ｖｓｙｎｃのレベルが“低”論理レベルから
“高”論理レベルに再び遷移５２されたか否かを判断す
る。もし，垂直同期信号Ｖｓｙｎｃのレベルが“低”論
理レベルから“高”論理レベルに再び遷移５２されなか
ったと判断されれば，すなわち，変わらずに第１期間で
あると判断されれば，“高”論理レベルのイネーブルさ
れたコスト信号を発生させ続ける（第１２段階）。した
がって，第１０及び第１２段階を遂行することによっ
て，第１期間４０中に“高”論理レベルにイネーブルさ
れたコスト信号が発生しうる。
であるか否かを判断する（第１０段階）。すなわち，垂
直同期信号Ｖｓｙｎｃのレベルが“低”論理レベルから
“高”論理レベルに再び遷移５２されたか否かを判断す
る。もし，垂直同期信号Ｖｓｙｎｃのレベルが“低”論
理レベルから“高”論理レベルに再び遷移５２されなか
ったと判断されれば，すなわち，変わらずに第１期間で
あると判断されれば，“高”論理レベルのイネーブルさ
れたコスト信号を発生させ続ける（第１２段階）。した
がって，第１０及び第１２段階を遂行することによっ
て，第１期間４０中に“高”論理レベルにイネーブルさ
れたコスト信号が発生しうる。
【００２２】しかし，第１期間でないと判断されれば，
すなわち，垂直同期信号Ｖｓｙｎｃの単位周期から第１
期間を除外した期間に該当する第２期間であると判断さ
れれば，第２期間で水平同期信号Ｈｓｙｎｃの単位周期
が所定値でない間にコスト信号をイネーブルさせて発生
させる（第１４〜第２０段階）。例えば，図２（ａ）に
示された垂直同期信号Ｖｓｙｎｃの第２期間４２中に水
平同期信号Ｈｓｙｎｃの単位周期が所定値でない時，図
２（ｂ）に示されたコスト信号をイネーブルさせて発生
させ，水平同期信号Ｈｓｙｎｃの単位周期が所定値であ
る時，図２（ｂ）に示されたコスト信号をディセーブル
させて発生させる。
すなわち，垂直同期信号Ｖｓｙｎｃの単位周期から第１
期間を除外した期間に該当する第２期間であると判断さ
れれば，第２期間で水平同期信号Ｈｓｙｎｃの単位周期
が所定値でない間にコスト信号をイネーブルさせて発生
させる（第１４〜第２０段階）。例えば，図２（ａ）に
示された垂直同期信号Ｖｓｙｎｃの第２期間４２中に水
平同期信号Ｈｓｙｎｃの単位周期が所定値でない時，図
２（ｂ）に示されたコスト信号をイネーブルさせて発生
させ，水平同期信号Ｈｓｙｎｃの単位周期が所定値であ
る時，図２（ｂ）に示されたコスト信号をディセーブル
させて発生させる。
【００２３】この時，本発明によれば，水平同期信号Ｈ
ｓｙｎｃが等化パルスであるか，複写防止用パルスであ
る場合，水平同期信号Ｈｓｙｎｃの単位周期は所定値で
ないと判断される。ここで，等化パルスとは，水平同期
信号Ｈｓｙｎｃの周期Ｈの１／２周期（０.５Ｈ）を有
するパルスを意味し，複写防止用パルスとは，映像信号
の複写が許容されていない使用者に映像信号が複写され
ることを防止するために意図的に挿入されたパルスであ
って，水平同期信号Ｈｓｙｎｃの単位周期が８Ｈ〜９Ｈ
である場合に該当する。
ｓｙｎｃが等化パルスであるか，複写防止用パルスであ
る場合，水平同期信号Ｈｓｙｎｃの単位周期は所定値で
ないと判断される。ここで，等化パルスとは，水平同期
信号Ｈｓｙｎｃの周期Ｈの１／２周期（０.５Ｈ）を有
するパルスを意味し，複写防止用パルスとは，映像信号
の複写が許容されていない使用者に映像信号が複写され
ることを防止するために意図的に挿入されたパルスであ
って，水平同期信号Ｈｓｙｎｃの単位周期が８Ｈ〜９Ｈ
である場合に該当する。
【００２４】すなわち，水平同期信号Ｈｓｙｎｃの単位
周期が所定値ということは，水平同期信号の周期がＨと
いうことを意味し，水平同期信号Ｈｓｙｎｃの単位周期
が所定値でないということは，図２（ａ）に示された第
２期間４２で水平同期信号Ｈｓｙｎｃの周期が０.５Ｈ
であるか，８Ｈ〜９Ｈであるということを意味する。
周期が所定値ということは，水平同期信号の周期がＨと
いうことを意味し，水平同期信号Ｈｓｙｎｃの単位周期
が所定値でないということは，図２（ａ）に示された第
２期間４２で水平同期信号Ｈｓｙｎｃの周期が０.５Ｈ
であるか，８Ｈ〜９Ｈであるということを意味する。
【００２５】すなわち，本発明によるコスト信号発生方
法は，第１期間でなく，第２期間であると判断されれ
ば，水平同期信号Ｈｓｙｎｃの単位周期が所定値である
か否かを判断する（第１４段階）。もし，水平同期信号
Ｈｓｙｎｃの単位周期が所定値であると判断されれば，
コスト信号をディセーブルさせて発生させる（第１６段
階）。しかし，水平同期信号Ｈｓｙｎｃの単位周期が所
定値でないと判断されれば，コスト信号をイネーブルさ
せて発生させる（第１８段階）。
法は，第１期間でなく，第２期間であると判断されれ
ば，水平同期信号Ｈｓｙｎｃの単位周期が所定値である
か否かを判断する（第１４段階）。もし，水平同期信号
Ｈｓｙｎｃの単位周期が所定値であると判断されれば，
コスト信号をディセーブルさせて発生させる（第１６段
階）。しかし，水平同期信号Ｈｓｙｎｃの単位周期が所
定値でないと判断されれば，コスト信号をイネーブルさ
せて発生させる（第１８段階）。
【００２６】第１６段階または第１８段階を遂行した
後，第２期間が経過したか否かを判断する（第２０段
階）。もし，第２期間が経過していないと判断されれ
ば，第１４段階に進行する。しかし，第２期間が経過し
たと判断されれば，本発明によるコスト信号発生方法を
終了する。
後，第２期間が経過したか否かを判断する（第２０段
階）。もし，第２期間が経過していないと判断されれ
ば，第１４段階に進行する。しかし，第２期間が経過し
たと判断されれば，本発明によるコスト信号発生方法を
終了する。
【００２７】図２（ａ）及び（ｂ）を参照して第１４〜
第２０段階をさらに説明すれば，垂直同期信号Ｖｓｙｎ
ｃのレベルが“低”論理レベルから“高”論理レベルに
遷移５２された後，第２期間４２で，水平同期信号Ｈｓ
ｙｎｃの単位周期が所定値であるか否かを判断する（第
１４段階）。例えば，第１４段階で，区間４４に等化パ
ルスが存在するか否かを判断する。
第２０段階をさらに説明すれば，垂直同期信号Ｖｓｙｎ
ｃのレベルが“低”論理レベルから“高”論理レベルに
遷移５２された後，第２期間４２で，水平同期信号Ｈｓ
ｙｎｃの単位周期が所定値であるか否かを判断する（第
１４段階）。例えば，第１４段階で，区間４４に等化パ
ルスが存在するか否かを判断する。
【００２８】もし，区間４４に等化パルスが存在すると
判断されれば，図２（ｂ）に示されたようにコスト信号
をイネーブルさせ，第２０段階に進行する（第１８段
階）。したがって，第１４，第１８及び第２０段階を反
復遂行することによって，等化パルスが存在する区間４
４で図２（ｂ）に示されたように“高”論理レベルにイ
ネーブルされたコスト信号が発生しうる。
判断されれば，図２（ｂ）に示されたようにコスト信号
をイネーブルさせ，第２０段階に進行する（第１８段
階）。したがって，第１４，第１８及び第２０段階を反
復遂行することによって，等化パルスが存在する区間４
４で図２（ｂ）に示されたように“高”論理レベルにイ
ネーブルされたコスト信号が発生しうる。
【００２９】しかし，等化パルスが存在しないと判断さ
れれば，コスト信号をディセーブルさせて発生させて第
２０段階に進行する（第１６段階）。例えば，図２
（ａ）に示された区間４４に等化パルスが存在しない場
合，図２（ｂ）に示されたのとは違い，コスト信号は，
図２（ａ）に示された垂直同期信号Ｖｓｙｎｃが“低”
論理レベルから“高”論理レベルに遷移された時点５２
に“高”論理レベルから“低”論理レベルにディセーブ
ルされる。
れれば，コスト信号をディセーブルさせて発生させて第
２０段階に進行する（第１６段階）。例えば，図２
（ａ）に示された区間４４に等化パルスが存在しない場
合，図２（ｂ）に示されたのとは違い，コスト信号は，
図２（ａ）に示された垂直同期信号Ｖｓｙｎｃが“低”
論理レベルから“高”論理レベルに遷移された時点５２
に“高”論理レベルから“低”論理レベルにディセーブ
ルされる。
【００３０】また，図２（ａ）に示された区間４４が経
過してもう等化パルスが存在しない場合，図２（ｂ）に
されたようにコスト信号は“高”論理レベルから“低”
論理レベルにディセーブルされる。この時，第１６段階
後に，第２期間４２が経過したか否かを判断する（第２
０段階）。
過してもう等化パルスが存在しない場合，図２（ｂ）に
されたようにコスト信号は“高”論理レベルから“低”
論理レベルにディセーブルされる。この時，第１６段階
後に，第２期間４２が経過したか否かを判断する（第２
０段階）。
【００３１】もし，第２期間４２が経過しなかったと判
断されれば，水平同期信号Ｈｓｙｎｃの単位周期が所定
値であるか否かを再び判断する（第１４段階）。この
時，例えば，第１４段階で，複写防止用パルスが区間４
６に存在するか否かを判断できる。もし，複写防止用パ
ルスが区間４６に存在していないと判断されれば，すな
わち，水平同期信号Ｈｓｙｎｃの単位周期が所定値Ｈで
あると判断されれば，コスト信号を“低”論理レベルに
ディセーブルを維持させて発生させ，第２０段階に進行
する（第１６段階）。
断されれば，水平同期信号Ｈｓｙｎｃの単位周期が所定
値であるか否かを再び判断する（第１４段階）。この
時，例えば，第１４段階で，複写防止用パルスが区間４
６に存在するか否かを判断できる。もし，複写防止用パ
ルスが区間４６に存在していないと判断されれば，すな
わち，水平同期信号Ｈｓｙｎｃの単位周期が所定値Ｈで
あると判断されれば，コスト信号を“低”論理レベルに
ディセーブルを維持させて発生させ，第２０段階に進行
する（第１６段階）。
【００３２】しかし，複写防止用パルスが存在すると判
断されれば，すなわち，水平同期信号Ｈｓｙｎｃの単位
周期が所定値Ｈでないと判断されれば，コスト信号を図
２（ｂ）に示されたのとは違い“高”論理レベルにイネ
ーブルさせて発生させ，第２０段階に進行する（第１８
段階）。したがって，第１４，第１８及び第２０段階を
遂行することによって，区間４６のうち複写防止用パル
スが存在する区間でイネーブルされたコスト信号が発生
しうる。
断されれば，すなわち，水平同期信号Ｈｓｙｎｃの単位
周期が所定値Ｈでないと判断されれば，コスト信号を図
２（ｂ）に示されたのとは違い“高”論理レベルにイネ
ーブルさせて発生させ，第２０段階に進行する（第１８
段階）。したがって，第１４，第１８及び第２０段階を
遂行することによって，区間４６のうち複写防止用パル
スが存在する区間でイネーブルされたコスト信号が発生
しうる。
【００３３】この時，第１６または第１８段階後に，第
２期間４２が経過したか否かを判断する（第２０段
階）。ここで，第２期間４２が経過しなかったと判断さ
れれば，水平同期信号Ｈｓｙｎｃの単位周期が所定値で
あるか否かを再び判断する（第１４段階）。この時，例
えば，第１４段階で，区間４８に等化パルスが存在する
か否かを判断する。ここで，等化パルスが存在する区間
４４及び４８について調べれば次の通りである。
２期間４２が経過したか否かを判断する（第２０段
階）。ここで，第２期間４２が経過しなかったと判断さ
れれば，水平同期信号Ｈｓｙｎｃの単位周期が所定値で
あるか否かを再び判断する（第１４段階）。この時，例
えば，第１４段階で，区間４８に等化パルスが存在する
か否かを判断する。ここで，等化パルスが存在する区間
４４及び４８について調べれば次の通りである。
【００３４】図３（ａ）及び（ｂ）は，各々図２（ａ）
に示された区間４０，４４及び４８を説明するための波
形図であって，図３（ａ）は，等化パルスと鋸歯パルス
形態の水平同期信号Ｈｓｙｎｃの波形図を示し，図３
（ｂ）は，垂直同期信号Ｖｓｙｎｃの波形図を示す。
に示された区間４０，４４及び４８を説明するための波
形図であって，図３（ａ）は，等化パルスと鋸歯パルス
形態の水平同期信号Ｈｓｙｎｃの波形図を示し，図３
（ｂ）は，垂直同期信号Ｖｓｙｎｃの波形図を示す。
【００３５】図３（ａ）に示されたように，垂直同期信
号Ｖｓｙｃｎの第１期間４０の左側区間６０及び右側区
間６４の各々で水平同期信号Ｈｓｙｎｃは，０.５Ｈの
周期を有する等化パルス形態を有する。また，第１期間
４０または６２で水平同期信号は，鋸歯パルス形態で発
生する。
号Ｖｓｙｃｎの第１期間４０の左側区間６０及び右側区
間６４の各々で水平同期信号Ｈｓｙｎｃは，０.５Ｈの
周期を有する等化パルス形態を有する。また，第１期間
４０または６２で水平同期信号は，鋸歯パルス形態で発
生する。
【００３６】一方，区間４８に等化パルスが存在すると
判断されれば，図２（ｂ）に示されたようにコスト信号
を“高”論理レベルにイネーブルさせ，第２０段階に進
行する（第１８段階）。このように，第１４，第１８及
び第２０段階を遂行することによって，等化パルスが存
在する区間４８中に“高”論理レベルにイネーブルされ
たコスト信号を発生させうる。しかし，区間４８に等化
パルスが存在しないと判断されれば，コスト信号をディ
セーブルさせて発生させ，第２０段階に進行する（第１
６段階）。この時，第２期間４２が経過したか否かを判
断する（第２０段階）。もし，第２期間４２が経過して
いないと判断されれば，第１４段階に進行する。しか
し，第２期間４２が経過したと判断されれば，本発明に
よるコスト信号発生方法を終了する。
判断されれば，図２（ｂ）に示されたようにコスト信号
を“高”論理レベルにイネーブルさせ，第２０段階に進
行する（第１８段階）。このように，第１４，第１８及
び第２０段階を遂行することによって，等化パルスが存
在する区間４８中に“高”論理レベルにイネーブルされ
たコスト信号を発生させうる。しかし，区間４８に等化
パルスが存在しないと判断されれば，コスト信号をディ
セーブルさせて発生させ，第２０段階に進行する（第１
６段階）。この時，第２期間４２が経過したか否かを判
断する（第２０段階）。もし，第２期間４２が経過して
いないと判断されれば，第１４段階に進行する。しか
し，第２期間４２が経過したと判断されれば，本発明に
よるコスト信号発生方法を終了する。
【００３７】結局，本発明によるコスト信号発生方法
は，第１期間４０と等化パルス及び複写防止用パルスが
存在する区間でコスト信号をイネーブルさせ，その他の
区間ではコスト信号をディセーブルさせて発生させる。
この時，図２（ａ）に示された区間４０，４４及び４８
の各々は，例えば３Ｈになりうる。ここで，図２（ｂ）
に示されたコスト信号がイネーブル，すなわち，“高”
論理レベルに発生する時に生成されたサンプリングクロ
ック信号の位相は，図２（ｂ）に示されたコスト信号が
ディセーブル，すなわち“低”論理レベルに発生する時
に生成されたサンプリングクロック信号の位相と同一に
なる。したがって，本発明によれば，垂直同期信号の存
在のためにサンプリングクロック信号の位相が外れるこ
とはイネーブルされたコスト信号を使用することにより
予め防止できる。
は，第１期間４０と等化パルス及び複写防止用パルスが
存在する区間でコスト信号をイネーブルさせ，その他の
区間ではコスト信号をディセーブルさせて発生させる。
この時，図２（ａ）に示された区間４０，４４及び４８
の各々は，例えば３Ｈになりうる。ここで，図２（ｂ）
に示されたコスト信号がイネーブル，すなわち，“高”
論理レベルに発生する時に生成されたサンプリングクロ
ック信号の位相は，図２（ｂ）に示されたコスト信号が
ディセーブル，すなわち“低”論理レベルに発生する時
に生成されたサンプリングクロック信号の位相と同一に
なる。したがって，本発明によれば，垂直同期信号の存
在のためにサンプリングクロック信号の位相が外れるこ
とはイネーブルされたコスト信号を使用することにより
予め防止できる。
【００３８】以下，図１に示された本発明による映像処
理のためのコスト信号発生方法を遂行する本発明による
コスト信号発生装置の構成及び動作を添付した図面を参
照して次の通り説明する。
理のためのコスト信号発生方法を遂行する本発明による
コスト信号発生装置の構成及び動作を添付した図面を参
照して次の通り説明する。
【００３９】図４は，図１に示された方法を遂行する本
発明によるコスト信号発生装置を含む映像処理装置のブ
ロック図であって，本発明によるコスト信号発生装置７
０，位相同期ループ７２及びＡＤＣ７４で構成される。
ここで，図４に示された映像処理装置は，パソコンのモ
ニターに内蔵されることもあり，テレビ受像機に内蔵さ
れることもある。
発明によるコスト信号発生装置を含む映像処理装置のブ
ロック図であって，本発明によるコスト信号発生装置７
０，位相同期ループ７２及びＡＤＣ７４で構成される。
ここで，図４に示された映像処理装置は，パソコンのモ
ニターに内蔵されることもあり，テレビ受像機に内蔵さ
れることもある。
【００４０】図４に示されたＡＤＣ７４は，入力端子Ｉ
Ｎ１を通じて入力したアナログ形態の映像信号を位相同
期ループ７２から入力したサンプリングクロック信号Ｃ
Ｋに応答してデジタル形態の映像信号に変換し，変換さ
れたデジタル形態の映像信号を出力端子ＯＵＴを通じ
て，例えば，スケーラ（図示せず）に出力する。この
時，位相同期ループ７２は，水平同期信号Ｈｓｙｎｃと
垂直同期信号Ｖｓｙｎｃとを含む複合同期信号Ｃｓｙｎ
ｃからサンプリングクロック信号ＣＫを生成し，生成さ
れたサンプリングクロック信号ＣＫをＡＤＣ７４に出力
する。位相同期ループ７２の構成及び動作については細
部的に後述される。
Ｎ１を通じて入力したアナログ形態の映像信号を位相同
期ループ７２から入力したサンプリングクロック信号Ｃ
Ｋに応答してデジタル形態の映像信号に変換し，変換さ
れたデジタル形態の映像信号を出力端子ＯＵＴを通じ
て，例えば，スケーラ（図示せず）に出力する。この
時，位相同期ループ７２は，水平同期信号Ｈｓｙｎｃと
垂直同期信号Ｖｓｙｎｃとを含む複合同期信号Ｃｓｙｎ
ｃからサンプリングクロック信号ＣＫを生成し，生成さ
れたサンプリングクロック信号ＣＫをＡＤＣ７４に出力
する。位相同期ループ７２の構成及び動作については細
部的に後述される。
【００４１】図４に示された本発明によるコスト信号発
生装置７０は，垂直同期信号Ｖｓｙｎｃに応答して第１
期間と第２期間をカウンティングし，第１期間中にコス
ト信号をイネーブルさせ，イネーブルされたコスト信号
を位相同期ループ７２に出力する。また，コスト信号発
生装置７０は，第２期間で水平同期信号Ｈｓｙｎｃの単
位周期が所定値でない間にコスト信号をイネーブルさ
せ，イネーブルされたコスト信号を位相同期ループ７２
に出力する。
生装置７０は，垂直同期信号Ｖｓｙｎｃに応答して第１
期間と第２期間をカウンティングし，第１期間中にコス
ト信号をイネーブルさせ，イネーブルされたコスト信号
を位相同期ループ７２に出力する。また，コスト信号発
生装置７０は，第２期間で水平同期信号Ｈｓｙｎｃの単
位周期が所定値でない間にコスト信号をイネーブルさ
せ，イネーブルされたコスト信号を位相同期ループ７２
に出力する。
【００４２】このために，本発明の望ましい一実施形態
によれば，コスト信号発生装置７０は，図４に示された
ように期間決定部９０，周期計算部９２，比較部９４及
び信号発生部９６で具現される。
によれば，コスト信号発生装置７０は，図４に示された
ように期間決定部９０，周期計算部９２，比較部９４及
び信号発生部９６で具現される。
【００４３】期間決定部９０は，垂直同期信号Ｖｓｙｎ
ｃに応答して第１期間４０と第２期間４２をカウンティ
ングし，カウンティングされた結果を信号発生部９６に
出力する。このために，期間決定部９０は，垂直同期信
号Ｖｓｙｎｃに応答してシステムクロック信号を上向
き，または下向きカウンティングし，カウンティングさ
れた結果を信号発生部９６に出力するカウンタ（図示せ
ず）で具現されうる。
ｃに応答して第１期間４０と第２期間４２をカウンティ
ングし，カウンティングされた結果を信号発生部９６に
出力する。このために，期間決定部９０は，垂直同期信
号Ｖｓｙｎｃに応答してシステムクロック信号を上向
き，または下向きカウンティングし，カウンティングさ
れた結果を信号発生部９６に出力するカウンタ（図示せ
ず）で具現されうる。
【００４４】例えば，期間決定部９０を具現するカウン
タは，垂直同期信号Ｖｓｙｎｃの下降エッジ５０でシス
テムクロック信号を上向きカウンティングし，上昇エッ
ジ５２でシステムクロック信号を下向きカウンティング
し，カウンティングされた結果を信号発生部１０６に出
力できる。ここで，システムクロック信号は，図４の映
像処理装置の主なクロック信号であって，水平同期信号
よりはるかに少ない周期を有する。
タは，垂直同期信号Ｖｓｙｎｃの下降エッジ５０でシス
テムクロック信号を上向きカウンティングし，上昇エッ
ジ５２でシステムクロック信号を下向きカウンティング
し，カウンティングされた結果を信号発生部１０６に出
力できる。ここで，システムクロック信号は，図４の映
像処理装置の主なクロック信号であって，水平同期信号
よりはるかに少ない周期を有する。
【００４５】この時，周期計算部９２は水平同期信号Ｈ
ｓｙｎｃの単位周期を計算し，計算された単位周期を比
較部９４に出力する。このために，周期計算部９２は水
平同期信号Ｈｓｙｎｃの単位周期をカウンティングし，
カウンティングされた単位周期を比較部９４に出力する
カウンタ（図示せず）で具現できる。ここで，周期計算
部９２を具現するカウンタは，水平同期信号Ｈｓｙｎｃ
の上昇（または下降）エッジでシステムクロック信号の
カウンティングを始め，水平同期信号Ｈｓｙｎｃの次の
上昇（または下降）エッジでシステムクロック信号のカ
ウンティングを終了し，カウンティングされた結果を水
平同期信号Ｈｓｙｎｃの単位周期として出力できる。
ｓｙｎｃの単位周期を計算し，計算された単位周期を比
較部９４に出力する。このために，周期計算部９２は水
平同期信号Ｈｓｙｎｃの単位周期をカウンティングし，
カウンティングされた単位周期を比較部９４に出力する
カウンタ（図示せず）で具現できる。ここで，周期計算
部９２を具現するカウンタは，水平同期信号Ｈｓｙｎｃ
の上昇（または下降）エッジでシステムクロック信号の
カウンティングを始め，水平同期信号Ｈｓｙｎｃの次の
上昇（または下降）エッジでシステムクロック信号のカ
ウンティングを終了し，カウンティングされた結果を水
平同期信号Ｈｓｙｎｃの単位周期として出力できる。
【００４６】この時，期間決定部９０に入力される垂直
同期信号Ｖｓｙｎｃと周期計算部９２に入力される水平
同期信号Ｈｓｙｎｃとは，同期信号分離部（図示せず）
から出力される。ここで，同期信号分離部は，抽出され
た複合同期信号Ｃｓｙｎｃから垂直同期信号Ｖｓｙｎｃ
と水平同期信号Ｈｓｙｎｃとを分離して期間決定部９０
及び周期計算部９２に各々出力する。
同期信号Ｖｓｙｎｃと周期計算部９２に入力される水平
同期信号Ｈｓｙｎｃとは，同期信号分離部（図示せず）
から出力される。ここで，同期信号分離部は，抽出され
た複合同期信号Ｃｓｙｎｃから垂直同期信号Ｖｓｙｎｃ
と水平同期信号Ｈｓｙｎｃとを分離して期間決定部９０
及び周期計算部９２に各々出力する。
【００４７】比較部９４は，周期計算部９２で計算され
た単位周期と外部から入力した所定値とを比較し，比較
された結果を信号発生部９６に出力する。ここで，所定
値は外部から入力される代わりに周期計算部９２自体に
よって計算されることもある。このために，周期計算部
９２は，水平同期信号Ｈｓｙｎｃが安定的に発生する時
に周期Ｈをカウンティングし，カウンティングされた結
果を所定値として決定する。
た単位周期と外部から入力した所定値とを比較し，比較
された結果を信号発生部９６に出力する。ここで，所定
値は外部から入力される代わりに周期計算部９２自体に
よって計算されることもある。このために，周期計算部
９２は，水平同期信号Ｈｓｙｎｃが安定的に発生する時
に周期Ｈをカウンティングし，カウンティングされた結
果を所定値として決定する。
【００４８】一方，信号発生部９６は，期間決定部９０
でカウンティングされた結果及び比較部９４から入力し
た比較された結果に応答してイネーブルされるか，ある
いはディセーブルされたコスト信号ＣＯＡＳＴを位相同
期ループ７２に出力する。
でカウンティングされた結果及び比較部９４から入力し
た比較された結果に応答してイネーブルされるか，ある
いはディセーブルされたコスト信号ＣＯＡＳＴを位相同
期ループ７２に出力する。
【００４９】例えば，信号発生部９６は期間決定部９０
でカウンティングされた結果を通じて第１期間４０であ
ると認識されれば，コスト信号ＣＯＡＳＴのレベルをイ
ネーブルさせ，イネーブルされたレベルを有するコスト
信号ＣＯＡＳＴを位相同期ループ７２に出力する。例え
ば，信号発生部９６は期間決定部９０を具現するカウン
タでカウンティングされた結果が上向きカウンティング
された結果であれば，上向きカウンティングされた結果
が第１期間４０に該当するカウンティング値になるまで
イネーブルされたコスト信号ＣＯＡＳＴを発生させる。
でカウンティングされた結果を通じて第１期間４０であ
ると認識されれば，コスト信号ＣＯＡＳＴのレベルをイ
ネーブルさせ，イネーブルされたレベルを有するコスト
信号ＣＯＡＳＴを位相同期ループ７２に出力する。例え
ば，信号発生部９６は期間決定部９０を具現するカウン
タでカウンティングされた結果が上向きカウンティング
された結果であれば，上向きカウンティングされた結果
が第１期間４０に該当するカウンティング値になるまで
イネーブルされたコスト信号ＣＯＡＳＴを発生させる。
【００５０】しかし，信号発生部９６は，期間決定部９
０でカウンティングされた結果を通じて第１期間４０で
ない第２期間４２であると認識されれば，比較部９４で
比較された結果を通じてコスト信号ＣＯＡＳＴをイネー
ブルさせるか，あるいはディセーブルさせる。
０でカウンティングされた結果を通じて第１期間４０で
ない第２期間４２であると認識されれば，比較部９４で
比較された結果を通じてコスト信号ＣＯＡＳＴをイネー
ブルさせるか，あるいはディセーブルさせる。
【００５１】例えば，信号発生部９６は，期間決定部９
０を具現するカウンタでカウンティングされた結果が下
向きカウンティングされた値であれば，下向きカウンテ
ィングされた結果が第２期間４２に該当するカウンティ
ング値になるまで比較部９４で比較された結果に応答し
てイネーブルさせたか，あるいはディセーブルさせたコ
スト信号ＣＯＡＳＴを発生させる。すなわち，比較部９
４で比較された結果を通じて水平同期信号Ｈｓｙｎｃの
単位周期が所定値であると認識されれば，信号発生部９
６はディセーブルさせたコスト信号ＣＯＡＳＴを発生さ
せる。
０を具現するカウンタでカウンティングされた結果が下
向きカウンティングされた値であれば，下向きカウンテ
ィングされた結果が第２期間４２に該当するカウンティ
ング値になるまで比較部９４で比較された結果に応答し
てイネーブルさせたか，あるいはディセーブルさせたコ
スト信号ＣＯＡＳＴを発生させる。すなわち，比較部９
４で比較された結果を通じて水平同期信号Ｈｓｙｎｃの
単位周期が所定値であると認識されれば，信号発生部９
６はディセーブルさせたコスト信号ＣＯＡＳＴを発生さ
せる。
【００５２】しかし，比較部９４で比較された結果を通
じて水平同期信号Ｈｓｙｎｃの単位周期が所定値でない
と認識されれば，信号発生部９６は，イネーブルさせた
コスト信号ＣＯＡＳＴを発生させる。
じて水平同期信号Ｈｓｙｎｃの単位周期が所定値でない
と認識されれば，信号発生部９６は，イネーブルさせた
コスト信号ＣＯＡＳＴを発生させる。
【００５３】本発明の望ましい他の実施形態によれば，
コスト信号発生装置７０は，図４に示された期間決定部
９０，周期計算部９２，比較部９４及び信号発生部９６
により具現される代わりに，映像処理装置のあらゆる動
作を制御する主制御部（図示せず）により具現される。
コスト信号発生装置７０は，図４に示された期間決定部
９０，周期計算部９２，比較部９４及び信号発生部９６
により具現される代わりに，映像処理装置のあらゆる動
作を制御する主制御部（図示せず）により具現される。
【００５４】この場合，主制御部に内蔵されたタイマー
（図示せず）は，垂直同期信号の下降または上昇エッジ
５０または５２でシステムクロック信号をカウンティン
グすることによって現在時点が第１期間４０であるか，
あるいは第２期間４２であるかを決定して（第１０及び
第２０段階），第１期間４０中に第１２段階を遂行し，
第２期間４２中に第１４〜２０段階を遂行する。
（図示せず）は，垂直同期信号の下降または上昇エッジ
５０または５２でシステムクロック信号をカウンティン
グすることによって現在時点が第１期間４０であるか，
あるいは第２期間４２であるかを決定して（第１０及び
第２０段階），第１期間４０中に第１２段階を遂行し，
第２期間４２中に第１４〜２０段階を遂行する。
【００５５】この時，第１４〜２０段階を遂行するため
に，主制御部は，水平同期信号Ｈｓｙｎｃが安定的に発
生する時の単位周期である所定値Ｈをカウンティング動
作によりあらかじめ計算し，かかる計算された所定値
と，カウンティング動作により現在計算された水平同期
信号Ｈｓｙｎｃの単位周期とを比較して，比較された結
果によって第１６または第１８段階を遂行する。
に，主制御部は，水平同期信号Ｈｓｙｎｃが安定的に発
生する時の単位周期である所定値Ｈをカウンティング動
作によりあらかじめ計算し，かかる計算された所定値
と，カウンティング動作により現在計算された水平同期
信号Ｈｓｙｎｃの単位周期とを比較して，比較された結
果によって第１６または第１８段階を遂行する。
【００５６】結局，主制御部は，タイマーのカウンティ
ング動作により第１及び第２期間を判別して水平同期信
号Ｈｓｙｎｃの単位周期及び所定値を求めることもで
き，自体的に遂行される比較動作により所定値と単位周
期とを比較できる。
ング動作により第１及び第２期間を判別して水平同期信
号Ｈｓｙｎｃの単位周期及び所定値を求めることもで
き，自体的に遂行される比較動作により所定値と単位周
期とを比較できる。
【００５７】一方，図４に示された位相同期ループ７２
は，コスト信号発生部７０からディセーブルされたコス
ト信号ＣＯＡＳＴが入力される時，複合同期信号Ｃｓｙ
ｎｃからサンプリングクロック信号ＣＫを生成し，生成
されたクロック信号ＣＫをＡＤＣ７４に出力する。しか
し，位相同期ループ７２は，コスト信号発生部７０から
イネーブルされたコスト信号ＣＯＡＳＴが入力される
時，以前に生成された，すなわち，以前時間にＡＤＣ７
４に出力したサンプリングクロック信号ＣＫをＡＤＣ７
４に出力し続ける。
は，コスト信号発生部７０からディセーブルされたコス
ト信号ＣＯＡＳＴが入力される時，複合同期信号Ｃｓｙ
ｎｃからサンプリングクロック信号ＣＫを生成し，生成
されたクロック信号ＣＫをＡＤＣ７４に出力する。しか
し，位相同期ループ７２は，コスト信号発生部７０から
イネーブルされたコスト信号ＣＯＡＳＴが入力される
時，以前に生成された，すなわち，以前時間にＡＤＣ７
４に出力したサンプリングクロック信号ＣＫをＡＤＣ７
４に出力し続ける。
【００５８】このための，図４に示された位相同期ルー
プ７２の一実施例の構成及び動作を調べれば次の通りで
ある。
プ７２の一実施例の構成及び動作を調べれば次の通りで
ある。
【００５９】図５は，図４に示された位相同期ループ７
２のブロック図であって，位相差検出部１１０，電荷ポ
ンプ１１２，低域通過フィルタ（ＬＰＦ：Ｌｏｗ Ｐａ
ｓｓＦｉｌｔｅｒ）１１４，電圧制御発振器（ＶＣＯ：
Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａ
ｔｏｒ）１１６及び分周器１１８で構成される。
２のブロック図であって，位相差検出部１１０，電荷ポ
ンプ１１２，低域通過フィルタ（ＬＰＦ：Ｌｏｗ Ｐａ
ｓｓＦｉｌｔｅｒ）１１４，電圧制御発振器（ＶＣＯ：
Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａ
ｔｏｒ）１１６及び分周器１１８で構成される。
【００６０】まず，イネーブルされたコスト信号ＣＯＡ
ＳＴが入力される時，位相差検出部１１０は，入力端子
ＩＮ２を通じて入力した複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出して，検出された位相差を電荷ポンプ１１２に出力す
る。しかし，ディセーブルされたコスト信号ＣＯＡＳＴ
が入力される時，位相差検出部１１０は入力端子ＩＮ２
を通じて現在入力される複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出する代わりに，以前に検出された位相差を電荷ポンプ
１１２にそのまま出力する。
ＳＴが入力される時，位相差検出部１１０は，入力端子
ＩＮ２を通じて入力した複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出して，検出された位相差を電荷ポンプ１１２に出力す
る。しかし，ディセーブルされたコスト信号ＣＯＡＳＴ
が入力される時，位相差検出部１１０は入力端子ＩＮ２
を通じて現在入力される複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出する代わりに，以前に検出された位相差を電荷ポンプ
１１２にそのまま出力する。
【００６１】この時，電荷ポンプ１１２は，位相差検出
部１１０から検出された位相差に相応して電荷をソーシ
ングまたはシンキングし，低域通過フィルタ１１４は，
ソーシングまたはシンキングされた電荷に相応する電圧
を低域通過フィルタリングし，低域通過フィルタリング
された直流電圧を電圧制御発振器１１６に出力する。電
圧制御発振器１１６は、低域通過フィルタ１１４から入
力した直流電圧に応答して発振される周波数を有する発
振信号をサンプリングクロック信号ＣＫとしてＡＤＣ７
４に出力する一方，分周器１１８にも出力する。分周器
１１８は，電圧制御発振器１１６から入力したサンプリ
ングクロック信号ＣＫを入力して整数倍に分周し，分周
された結果を位相差検出部１１０に出力する。
部１１０から検出された位相差に相応して電荷をソーシ
ングまたはシンキングし，低域通過フィルタ１１４は，
ソーシングまたはシンキングされた電荷に相応する電圧
を低域通過フィルタリングし，低域通過フィルタリング
された直流電圧を電圧制御発振器１１６に出力する。電
圧制御発振器１１６は、低域通過フィルタ１１４から入
力した直流電圧に応答して発振される周波数を有する発
振信号をサンプリングクロック信号ＣＫとしてＡＤＣ７
４に出力する一方，分周器１１８にも出力する。分周器
１１８は，電圧制御発振器１１６から入力したサンプリ
ングクロック信号ＣＫを入力して整数倍に分周し，分周
された結果を位相差検出部１１０に出力する。
【００６２】以上，添付図面を参照しながら本発明の好
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
【００６３】
【発明の効果】以上説明したように，本発明による映像
処理のためのコスト信号発生方法及び装置は，垂直同期
信号Ｖｓｙｎｃが遅延されたり，水平同期信号Ｈｓｙｎ
ｃが等化パルス及び／または鋸歯パルスの形態に発生し
たり，第１期間４０の長さが解像度によって可変である
としても正確なコスト信号を発生させて位相が外れない
サンプリングクロック信号ＣＫを生成させることによっ
て，ディスプレイされる画面の上段が曲がる現象を除去
し，カウンティング動作と比較動作とによりコスト信号
を簡単に発生でき，主制御部によりコスト信号を発生さ
せることによって，コスト信号を発生させるための別の
ハードウェアが要らずに映像処理装置の製作コストを節
減させうる効果を有する。
処理のためのコスト信号発生方法及び装置は，垂直同期
信号Ｖｓｙｎｃが遅延されたり，水平同期信号Ｈｓｙｎ
ｃが等化パルス及び／または鋸歯パルスの形態に発生し
たり，第１期間４０の長さが解像度によって可変である
としても正確なコスト信号を発生させて位相が外れない
サンプリングクロック信号ＣＫを生成させることによっ
て，ディスプレイされる画面の上段が曲がる現象を除去
し，カウンティング動作と比較動作とによりコスト信号
を簡単に発生でき，主制御部によりコスト信号を発生さ
せることによって，コスト信号を発生させるための別の
ハードウェアが要らずに映像処理装置の製作コストを節
減させうる効果を有する。
【図１】本発明による映像処理のためのコスト信号発生
方法を説明するためのフローチャートである。
方法を説明するためのフローチャートである。
【図２】（ａ）及び（ｂ）は，各々垂直同期信号とコス
ト信号の波形図である。
ト信号の波形図である。
【図３】（ａ）及び（ｂ）は，各々図２（ａ）に示され
た区間を説明するための波形図である。
た区間を説明するための波形図である。
【図４】図１に示された方法を遂行する本発明によるコ
スト信号発生装置を含む映像処理装置のブロック図であ
る。
スト信号発生装置を含む映像処理装置のブロック図であ
る。
【図５】図４に示された位相同期ループのブロック図で
ある。
ある。
４０，６２ 第１期間
４２ 第２期間
４４，４６，４８ 区間
５０ 下降エッジ
５２ 上昇エッジ
６０ 第１期間４０の左側区間
６４ 第１期間４０の右側区間
７０ コスト信号発生部
７２ 位相同期ループ
７４ ＡＤＣ
９０ 期間決定部
９２ 周期計算部
９４ 比較部
９６ 信号発生部
１１０ 位相差検出部
１１２ 電荷ポンプ
１１４ 低域通過フィルタ
１１６ 電圧制御発振器
１１８ 分周器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１１月１８日（２００２．１１．
１８）
１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 映像処理のためのコスト信号発生方法
及び装置
及び装置
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，映像信号処理に係
り，特にアナログ形態の映像信号をデジタル形態の信号
に変換する時に使用されるサンプリングクロック信号を
生成する時，必要なコスト信号を発生させる方法及び装
置に関する。
り，特にアナログ形態の映像信号をデジタル形態の信号
に変換する時に使用されるサンプリングクロック信号を
生成する時，必要なコスト信号を発生させる方法及び装
置に関する。
【０００２】
【従来の技術】映像信号をデジタルに処理する映像処理
装置は，アナログ形態の映像信号をデジタル形態の映像
信号にサンプリングクロック信号に応答して変換するア
ナログ／デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ ｔｏ
Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）（図示せず），
サンプリングクロック信号を同期信号に応答して発生さ
せる位相同期ループ（図示せず），及びＡＤＣから入力
したデジタル形態の映像信号を解像度に合わせてスケー
リングするスケーラ（図示せず）を有する。このとき，
位相同期ループがサンプリングクロック信号を生成する
時に必要な同期信号が垂直同期信号を含めば，サンプリ
ングクロック信号の位相は，外れる可能性がある。その
理由は，以下の通りである。
装置は，アナログ形態の映像信号をデジタル形態の映像
信号にサンプリングクロック信号に応答して変換するア
ナログ／デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ ｔｏ
Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）（図示せず），
サンプリングクロック信号を同期信号に応答して発生さ
せる位相同期ループ（図示せず），及びＡＤＣから入力
したデジタル形態の映像信号を解像度に合わせてスケー
リングするスケーラ（図示せず）を有する。このとき，
位相同期ループがサンプリングクロック信号を生成する
時に必要な同期信号が垂直同期信号を含めば，サンプリ
ングクロック信号の位相は，外れる可能性がある。その
理由は，以下の通りである。
【０００３】一般に，垂直同期信号と位相を合わせるた
めに水平同期信号は，垂直帰線消去期間付近に等化パル
ス形態を有し，垂直帰線消去期間に鋸歯形態のパルスを
有する。このように，水平同期信号の位相は垂直同期信
号の存在のために垂直帰線消去期間やその付近で外れ
る。
めに水平同期信号は，垂直帰線消去期間付近に等化パル
ス形態を有し，垂直帰線消去期間に鋸歯形態のパルスを
有する。このように，水平同期信号の位相は垂直同期信
号の存在のために垂直帰線消去期間やその付近で外れ
る。
【０００４】したがって，外れた位相を有する水平同期
信号から生成されたサンプリングクロック信号を用いて
ＡＤＣがアナログ形態の映像信号をデジタル形態の映像
信号に変換させれば，変換されたデジタル形態の映像信
号によりディスプレイされる画面の上段の一部は，曲が
る問題点がある。
信号から生成されたサンプリングクロック信号を用いて
ＡＤＣがアナログ形態の映像信号をデジタル形態の映像
信号に変換させれば，変換されたデジタル形態の映像信
号によりディスプレイされる画面の上段の一部は，曲が
る問題点がある。
【０００５】かかる問題点を解決するために，従来の映
像処理装置は，垂直同期信号の存在のために外れた位相
を有する水平同期信号の代りに，位相の外れていない水
平同期信号からサンプリングクロック信号を生成するた
めに，コスト信号，または垂直同期信号を利用した。こ
こで，コスト信号とは，水平同期信号の位相が外れる
時，以前の位相が外れていない水平同期信号を利用して
サンプリングクロック信号を生成するように位相同期ル
ープを制御する信号を意味する。
像処理装置は，垂直同期信号の存在のために外れた位相
を有する水平同期信号の代りに，位相の外れていない水
平同期信号からサンプリングクロック信号を生成するた
めに，コスト信号，または垂直同期信号を利用した。こ
こで，コスト信号とは，水平同期信号の位相が外れる
時，以前の位相が外れていない水平同期信号を利用して
サンプリングクロック信号を生成するように位相同期ル
ープを制御する信号を意味する。
【０００６】
【発明が解決しようとする課題】しかしながら，コスト
信号を利用する従来の映像処理装置は，複合同期信号か
らコスト信号を発生させるスケーラを別途に用意せねば
ならないうえに，スケーラがコスト信号を安定的に発生
させても外れた位相を有するサンプリングクロック信号
を発生させうる問題点を有する。
信号を利用する従来の映像処理装置は，複合同期信号か
らコスト信号を発生させるスケーラを別途に用意せねば
ならないうえに，スケーラがコスト信号を安定的に発生
させても外れた位相を有するサンプリングクロック信号
を発生させうる問題点を有する。
【０００７】また，コスト信号の代りに垂直同期信号を
利用する従来の映像処理装置は，垂直同期信号の位相が
遅延されるか，等化パルス，鋸歯状パルス及び／または
複写防止用パルスが存在すれば，外れた位相を有するサ
ンプリングクロック信号を発生させうる問題点を有す
る。
利用する従来の映像処理装置は，垂直同期信号の位相が
遅延されるか，等化パルス，鋸歯状パルス及び／または
複写防止用パルスが存在すれば，外れた位相を有するサ
ンプリングクロック信号を発生させうる問題点を有す
る。
【０００８】本発明は，従来の映像処理装置のコスト信
号発生方法が有する上記問題点に鑑みてなされたもので
あり，本発明の目的は，複合同期信号からサンプリング
クロック信号を正確に生成させるのに必要なコスト信号
を簡単に発生させうる映像処理のためのコスト信号を発
生させることの可能な，新規かつ改良された映像処理装
置のコスト信号発生方法を提供することである。
号発生方法が有する上記問題点に鑑みてなされたもので
あり，本発明の目的は，複合同期信号からサンプリング
クロック信号を正確に生成させるのに必要なコスト信号
を簡単に発生させうる映像処理のためのコスト信号を発
生させることの可能な，新規かつ改良された映像処理装
置のコスト信号発生方法を提供することである。
【０００９】さらに，本発明の別の目的は，前記コスト
信号発生方法を遂行する映像処理のためのコスト信号を
発生させることの可能な，新規かつ改良された映像処理
装置のコスト信号発生装置を提供することである。
信号発生方法を遂行する映像処理のためのコスト信号を
発生させることの可能な，新規かつ改良された映像処理
装置のコスト信号発生装置を提供することである。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め，本発明の第１の観点によれば，アナログ形態の映像
信号をデジタル形態の映像信号に変換するために使われ
るサンプリングクロック信号を，外部から与えられて垂
直及び水平同期信号を含む複合同期信号を利用して生成
する時，必要なコスト信号を発生させるコスト信号発生
方法において，垂直同期信号のレベルが遷移された時点
から垂直同期信号のレベルが再び遷移されるまでの第１
期間中にコスト信号をイネーブルさせ，垂直同期信号の
単位周期から第１期間を除外した期間に該当する第２期
間で水平同期信号の周期が所定値でない間に，コスト信
号をイネーブルさせ，コスト信号がイネーブルである時
に生成されたサンプリングクロック信号の位相は，コス
ト信号がディセーブルである時に生成されたサンプリン
グクロック信号の位相と同一であることを特徴とする，
映像処理のためのコスト信号発生方法が提供される。
め，本発明の第１の観点によれば，アナログ形態の映像
信号をデジタル形態の映像信号に変換するために使われ
るサンプリングクロック信号を，外部から与えられて垂
直及び水平同期信号を含む複合同期信号を利用して生成
する時，必要なコスト信号を発生させるコスト信号発生
方法において，垂直同期信号のレベルが遷移された時点
から垂直同期信号のレベルが再び遷移されるまでの第１
期間中にコスト信号をイネーブルさせ，垂直同期信号の
単位周期から第１期間を除外した期間に該当する第２期
間で水平同期信号の周期が所定値でない間に，コスト信
号をイネーブルさせ，コスト信号がイネーブルである時
に生成されたサンプリングクロック信号の位相は，コス
ト信号がディセーブルである時に生成されたサンプリン
グクロック信号の位相と同一であることを特徴とする，
映像処理のためのコスト信号発生方法が提供される。
【００１１】上記課題を解決するため，本発明の第２の
観点によれば，アナログ形態の映像信号をサンプリング
クロック信号に応答してデジタル形態の映像信号に変換
するＡＤＣ，及び複合同期信号からサンプリングクロッ
ク信号を生成する位相同期ループを有する映像処理装置
に含まれ，コスト信号発生方法を遂行するコスト信号発
生装置において，垂直同期信号に応答して第１期間と第
２期間をカウンティングし，第１期間中にコスト信号を
イネーブルさせ，第２期間で水平同期信号の単位周期が
所定値でない間にコスト信号をイネーブルさせ，イネー
ブルされたコスト信号を位相同期ループに出力し，位相
同期ループは，ディセーブルされたコスト信号に応答し
て複合同期信号からサンプリングクロック信号を生成し
てＡＤＣに出力し，以前に生成されたサンプリングクロ
ック信号をイネーブルされたコスト信号に応答してＡＤ
Ｃに出力することを特徴とする，映像処理のためのコス
ト信号発生装置が提供される。
観点によれば，アナログ形態の映像信号をサンプリング
クロック信号に応答してデジタル形態の映像信号に変換
するＡＤＣ，及び複合同期信号からサンプリングクロッ
ク信号を生成する位相同期ループを有する映像処理装置
に含まれ，コスト信号発生方法を遂行するコスト信号発
生装置において，垂直同期信号に応答して第１期間と第
２期間をカウンティングし，第１期間中にコスト信号を
イネーブルさせ，第２期間で水平同期信号の単位周期が
所定値でない間にコスト信号をイネーブルさせ，イネー
ブルされたコスト信号を位相同期ループに出力し，位相
同期ループは，ディセーブルされたコスト信号に応答し
て複合同期信号からサンプリングクロック信号を生成し
てＡＤＣに出力し，以前に生成されたサンプリングクロ
ック信号をイネーブルされたコスト信号に応答してＡＤ
Ｃに出力することを特徴とする，映像処理のためのコス
ト信号発生装置が提供される。
【００１２】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明の好適な実施の形態について詳細に説明する。な
お，本明細書及び図面において，実質的に同一の機能構
成を有する構成要素については，同一の符号を付するこ
とにより重複説明を省略する。
本発明の好適な実施の形態について詳細に説明する。な
お，本明細書及び図面において，実質的に同一の機能構
成を有する構成要素については，同一の符号を付するこ
とにより重複説明を省略する。
【００１３】図１は，本発明による映像処理のためのコ
スト信号発生方法を説明するためのフローチャートであ
って，第１期間でコスト信号をイネーブルさせる段階
（第１０及び第１２段階）及び第２期間で水平同期信号
の計算された単位周期によってコスト信号をイネーブル
させるか，あるいはディセーブルさせる段階（第１４〜
第２０段階）よりなる。
スト信号発生方法を説明するためのフローチャートであ
って，第１期間でコスト信号をイネーブルさせる段階
（第１０及び第１２段階）及び第２期間で水平同期信号
の計算された単位周期によってコスト信号をイネーブル
させるか，あるいはディセーブルさせる段階（第１４〜
第２０段階）よりなる。
【００１４】図２（ａ）及び（ｂ）は，各々垂直同期信
号Ｖｓｙｎｃとコスト信号ＣＯＡＳＴの波形図を示す。
号Ｖｓｙｎｃとコスト信号ＣＯＡＳＴの波形図を示す。
【００１５】本発明によれば，アナログ形態の映像信号
をデジタル形態の映像信号に変換するために使われるサ
ンプリングクロック信号を，外部から与えられる複合同
期信号を利用して生成する時に必要なコスト信号を発生
させる方法は，以下の通りである。
をデジタル形態の映像信号に変換するために使われるサ
ンプリングクロック信号を，外部から与えられる複合同
期信号を利用して生成する時に必要なコスト信号を発生
させる方法は，以下の通りである。
【００１６】ここで，複合同期信号Ｃｓｙｎｃは，垂直
同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを含み，
例えば，パソコンなどのモニターで外部から入力した映
像信号から赤Ｒ（Ｒｅｄ），緑Ｇ（Ｇｒｅｅｎ），青Ｂ
（Ｂｌｕｅ）色信号を除去することによって抽出される
こともあり，高画質テレビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅ
ｆｉｎｉｔｉｏｎ ＴｅｌｅＶｉｓｉｏｎ）受像機で外
部から入力した複合映像信号（ＣＶＢＳ：Ｃｏｍｐｏｓ
ｉｔｅ Ｖｉｄｅｏ Ｂａｓｅｂａｎｄ Ｓｉｇｎａｌ）
から色差信号を除去することによって抽出されることも
ある。また複合同期信号Ｃｓｙｎｃは，外部から入力し
たＲ及びＢ色信号と同期信号とを含むＧ色信号（ＳＯ
Ｇ：Ｓｙｎｃ Ｏｎ Ｇｒｅｅｎ）から色信号を除去する
ことによって抽出されることもあり，外部から入力した
色差信号等と同期信号とを含む輝度信号（ＳＯＹ：Ｓｙ
ｎｃ Ｏｎ Ｙ）から抽出されることもある。
同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを含み，
例えば，パソコンなどのモニターで外部から入力した映
像信号から赤Ｒ（Ｒｅｄ），緑Ｇ（Ｇｒｅｅｎ），青Ｂ
（Ｂｌｕｅ）色信号を除去することによって抽出される
こともあり，高画質テレビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅ
ｆｉｎｉｔｉｏｎ ＴｅｌｅＶｉｓｉｏｎ）受像機で外
部から入力した複合映像信号（ＣＶＢＳ：Ｃｏｍｐｏｓ
ｉｔｅ Ｖｉｄｅｏ Ｂａｓｅｂａｎｄ Ｓｉｇｎａｌ）
から色差信号を除去することによって抽出されることも
ある。また複合同期信号Ｃｓｙｎｃは，外部から入力し
たＲ及びＢ色信号と同期信号とを含むＧ色信号（ＳＯ
Ｇ：Ｓｙｎｃ Ｏｎ Ｇｒｅｅｎ）から色信号を除去する
ことによって抽出されることもあり，外部から入力した
色差信号等と同期信号とを含む輝度信号（ＳＯＹ：Ｓｙ
ｎｃ Ｏｎ Ｙ）から抽出されることもある。
【００１７】本発明によるコスト信号発生方法は，ま
ず，第１期間中にコスト信号をイネーブルさせて発生さ
せる（第１０及び第１２段階）。ここで，第１期間と
は，図１に示された方法がテレビ受像機の映像処理装置
で行われる場合の垂直帰線消去期間を意味し，図１に示
された方法がコンピュータ用モニターの映像処理装置で
行われる場合，第１期間は垂直ラインの走査を始める時
点を意味する。
ず，第１期間中にコスト信号をイネーブルさせて発生さ
せる（第１０及び第１２段階）。ここで，第１期間と
は，図１に示された方法がテレビ受像機の映像処理装置
で行われる場合の垂直帰線消去期間を意味し，図１に示
された方法がコンピュータ用モニターの映像処理装置で
行われる場合，第１期間は垂直ラインの走査を始める時
点を意味する。
【００１８】すなわち，本発明によるコスト信号発生方
法は，まず図２（ａ）に示された垂直同期信号Ｖｓｙｎ
ｃのレベルが，遷移された時点５０から垂直同期信号Ｖ
ｓｙｎｃの遷移されたレベルが再び遷移された時点５２
までの第１期間４０であるか否かを判断する（第１０段
階）。このために，本発明によるコスト信号発生方法
は，垂直同期信号Ｖｓｙｎｃのレベルが図２（ａ）に示
されたように“高”論理レベルから“低”論理レベルに
遷移されたか否かを判断する。
法は，まず図２（ａ）に示された垂直同期信号Ｖｓｙｎ
ｃのレベルが，遷移された時点５０から垂直同期信号Ｖ
ｓｙｎｃの遷移されたレベルが再び遷移された時点５２
までの第１期間４０であるか否かを判断する（第１０段
階）。このために，本発明によるコスト信号発生方法
は，垂直同期信号Ｖｓｙｎｃのレベルが図２（ａ）に示
されたように“高”論理レベルから“低”論理レベルに
遷移されたか否かを判断する。
【００１９】もし，第１期間４０であると判断されれ
ば，すなわち，垂直同期信号Ｖｓｙｎｃのレベルが
“高”論理レベルから“低”論理レベルに遷移５０され
たと判断されれば，コスト信号を図２（ｂ）に示された
ようにイネーブルさせ，イネーブルされたコスト信号を
発生させ，第１０段階に進行する（第１２段階）。
ば，すなわち，垂直同期信号Ｖｓｙｎｃのレベルが
“高”論理レベルから“低”論理レベルに遷移５０され
たと判断されれば，コスト信号を図２（ｂ）に示された
ようにイネーブルさせ，イネーブルされたコスト信号を
発生させ，第１０段階に進行する（第１２段階）。
【００２０】ここで，本発明の理解のために便宜上，図
２（ｂ）に示されたコスト信号が“高”論理レベルであ
ればイネーブルされたと見なされ，コスト信号が“低”
論理レベルであればディセーブルされたと見なされる
が，本発明はこれに限定されず，図２（ｂ）に示された
のとは異なり，コスト信号が“低”論理レベルであれば
イネーブルされたことに該当し，コスト信号が“高”論
理レベルであればディセーブルされたことに該当するこ
ともある。
２（ｂ）に示されたコスト信号が“高”論理レベルであ
ればイネーブルされたと見なされ，コスト信号が“低”
論理レベルであればディセーブルされたと見なされる
が，本発明はこれに限定されず，図２（ｂ）に示された
のとは異なり，コスト信号が“低”論理レベルであれば
イネーブルされたことに該当し，コスト信号が“高”論
理レベルであればディセーブルされたことに該当するこ
ともある。
【００２１】第１２段階後に，変わらずに第１期間４０
であるか否かを判断する（第１０段階）。すなわち，垂
直同期信号Ｖｓｙｎｃのレベルが“低”論理レベルから
“高”論理レベルに再び遷移５２されたか否かを判断す
る。もし，垂直同期信号Ｖｓｙｎｃのレベルが“低”論
理レベルから“高”論理レベルに再び遷移５２されなか
ったと判断されれば，すなわち，変わらずに第１期間で
あると判断されれば，“高”論理レベルのイネーブルさ
れたコスト信号を発生させ続ける（第１２段階）。した
がって，第１０及び第１２段階を遂行することによっ
て，第１期間４０中に“高”論理レベルにイネーブルさ
れたコスト信号が発生しうる。
であるか否かを判断する（第１０段階）。すなわち，垂
直同期信号Ｖｓｙｎｃのレベルが“低”論理レベルから
“高”論理レベルに再び遷移５２されたか否かを判断す
る。もし，垂直同期信号Ｖｓｙｎｃのレベルが“低”論
理レベルから“高”論理レベルに再び遷移５２されなか
ったと判断されれば，すなわち，変わらずに第１期間で
あると判断されれば，“高”論理レベルのイネーブルさ
れたコスト信号を発生させ続ける（第１２段階）。した
がって，第１０及び第１２段階を遂行することによっ
て，第１期間４０中に“高”論理レベルにイネーブルさ
れたコスト信号が発生しうる。
【００２２】しかし，第１期間でないと判断されれば，
すなわち，垂直同期信号Ｖｓｙｎｃの単位周期から第１
期間を除外した期間に該当する第２期間であると判断さ
れれば，第２期間で水平同期信号Ｈｓｙｎｃの単位周期
が所定値でない間にコスト信号をイネーブルさせて発生
させる（第１４〜第２０段階）。例えば，図２（ａ）に
示された垂直同期信号Ｖｓｙｎｃの第２期間４２中に水
平同期信号Ｈｓｙｎｃの単位周期が所定値でない時，図
２（ｂ）に示されたコスト信号をイネーブルさせて発生
させ，水平同期信号Ｈｓｙｎｃの単位周期が所定値であ
る時，図２（ｂ）に示されたコスト信号をディセーブル
させて発生させる。
すなわち，垂直同期信号Ｖｓｙｎｃの単位周期から第１
期間を除外した期間に該当する第２期間であると判断さ
れれば，第２期間で水平同期信号Ｈｓｙｎｃの単位周期
が所定値でない間にコスト信号をイネーブルさせて発生
させる（第１４〜第２０段階）。例えば，図２（ａ）に
示された垂直同期信号Ｖｓｙｎｃの第２期間４２中に水
平同期信号Ｈｓｙｎｃの単位周期が所定値でない時，図
２（ｂ）に示されたコスト信号をイネーブルさせて発生
させ，水平同期信号Ｈｓｙｎｃの単位周期が所定値であ
る時，図２（ｂ）に示されたコスト信号をディセーブル
させて発生させる。
【００２３】この時，本発明によれば，水平同期信号Ｈ
ｓｙｎｃが等化パルスであるか，複写防止用パルスであ
る場合，水平同期信号Ｈｓｙｎｃの単位周期は所定値で
ないと判断される。ここで，等化パルスとは，水平同期
信号Ｈｓｙｎｃの周期Ｈの１／２周期（０.５Ｈ）を有
するパルスを意味し，複写防止用パルスとは，映像信号
の複写が許容されていない使用者に映像信号が複写され
ることを防止するために意図的に挿入されたパルスであ
って，水平同期信号Ｈｓｙｎｃの単位周期が８Ｈ〜９Ｈ
である場合に該当する。
ｓｙｎｃが等化パルスであるか，複写防止用パルスであ
る場合，水平同期信号Ｈｓｙｎｃの単位周期は所定値で
ないと判断される。ここで，等化パルスとは，水平同期
信号Ｈｓｙｎｃの周期Ｈの１／２周期（０.５Ｈ）を有
するパルスを意味し，複写防止用パルスとは，映像信号
の複写が許容されていない使用者に映像信号が複写され
ることを防止するために意図的に挿入されたパルスであ
って，水平同期信号Ｈｓｙｎｃの単位周期が８Ｈ〜９Ｈ
である場合に該当する。
【００２４】すなわち，水平同期信号Ｈｓｙｎｃの単位
周期が所定値ということは，水平同期信号の周期がＨと
いうことを意味し，水平同期信号Ｈｓｙｎｃの単位周期
が所定値でないということは，図２（ａ）に示された第
２期間４２で水平同期信号Ｈｓｙｎｃの周期が０.５Ｈ
であるか，８Ｈ〜９Ｈであるということを意味する。
周期が所定値ということは，水平同期信号の周期がＨと
いうことを意味し，水平同期信号Ｈｓｙｎｃの単位周期
が所定値でないということは，図２（ａ）に示された第
２期間４２で水平同期信号Ｈｓｙｎｃの周期が０.５Ｈ
であるか，８Ｈ〜９Ｈであるということを意味する。
【００２５】すなわち，本発明によるコスト信号発生方
法は，第１期間でなく，第２期間であると判断されれ
ば，水平同期信号Ｈｓｙｎｃの単位周期が所定値である
か否かを判断する（第１４段階）。もし，水平同期信号
Ｈｓｙｎｃの単位周期が所定値であると判断されれば，
コスト信号をディセーブルさせて発生させる（第１６段
階）。しかし，水平同期信号Ｈｓｙｎｃの単位周期が所
定値でないと判断されれば，コスト信号をイネーブルさ
せて発生させる（第１８段階）。
法は，第１期間でなく，第２期間であると判断されれ
ば，水平同期信号Ｈｓｙｎｃの単位周期が所定値である
か否かを判断する（第１４段階）。もし，水平同期信号
Ｈｓｙｎｃの単位周期が所定値であると判断されれば，
コスト信号をディセーブルさせて発生させる（第１６段
階）。しかし，水平同期信号Ｈｓｙｎｃの単位周期が所
定値でないと判断されれば，コスト信号をイネーブルさ
せて発生させる（第１８段階）。
【００２６】第１６段階または第１８段階を遂行した
後，第２期間が経過したか否かを判断する（第２０段
階）。もし，第２期間が経過していないと判断されれ
ば，第１４段階に進行する。しかし，第２期間が経過し
たと判断されれば，本発明によるコスト信号発生方法を
終了する。
後，第２期間が経過したか否かを判断する（第２０段
階）。もし，第２期間が経過していないと判断されれ
ば，第１４段階に進行する。しかし，第２期間が経過し
たと判断されれば，本発明によるコスト信号発生方法を
終了する。
【００２７】図２（ａ）及び（ｂ）を参照して第１４〜
第２０段階をさらに説明すれば，垂直同期信号Ｖｓｙｎ
ｃのレベルが“低”論理レベルから“高”論理レベルに
遷移５２された後，第２期間４２で，水平同期信号Ｈｓ
ｙｎｃの単位周期が所定値であるか否かを判断する（第
１４段階）。例えば，第１４段階で，区間４４に等化パ
ルスが存在するか否かを判断する。
第２０段階をさらに説明すれば，垂直同期信号Ｖｓｙｎ
ｃのレベルが“低”論理レベルから“高”論理レベルに
遷移５２された後，第２期間４２で，水平同期信号Ｈｓ
ｙｎｃの単位周期が所定値であるか否かを判断する（第
１４段階）。例えば，第１４段階で，区間４４に等化パ
ルスが存在するか否かを判断する。
【００２８】もし，区間４４に等化パルスが存在すると
判断されれば，図２（ｂ）に示されたようにコスト信号
をイネーブルさせ，第２０段階に進行する（第１８段
階）。したがって，第１４，第１８及び第２０段階を反
復遂行することによって，等化パルスが存在する区間４
４で図２（ｂ）に示されたように“高”論理レベルにイ
ネーブルされたコスト信号が発生しうる。
判断されれば，図２（ｂ）に示されたようにコスト信号
をイネーブルさせ，第２０段階に進行する（第１８段
階）。したがって，第１４，第１８及び第２０段階を反
復遂行することによって，等化パルスが存在する区間４
４で図２（ｂ）に示されたように“高”論理レベルにイ
ネーブルされたコスト信号が発生しうる。
【００２９】しかし，等化パルスが存在しないと判断さ
れれば，コスト信号をディセーブルさせて発生させて第
２０段階に進行する（第１６段階）。例えば，図２
（ａ）に示された区間４４に等化パルスが存在しない場
合，図２（ｂ）に示されたのとは違い，コスト信号は，
図２（ａ）に示された垂直同期信号Ｖｓｙｎｃが“低”
論理レベルから“高”論理レベルに遷移された時点５２
に“高”論理レベルから“低”論理レベルにディセーブ
ルされる。
れれば，コスト信号をディセーブルさせて発生させて第
２０段階に進行する（第１６段階）。例えば，図２
（ａ）に示された区間４４に等化パルスが存在しない場
合，図２（ｂ）に示されたのとは違い，コスト信号は，
図２（ａ）に示された垂直同期信号Ｖｓｙｎｃが“低”
論理レベルから“高”論理レベルに遷移された時点５２
に“高”論理レベルから“低”論理レベルにディセーブ
ルされる。
【００３０】また，図２（ａ）に示された区間４４が経
過してもう等化パルスが存在しない場合，図２（ｂ）に
されたようにコスト信号は“高”論理レベルから“低”
論理レベルにディセーブルされる。この時，第１６段階
後に，第２期間４２が経過したか否かを判断する（第２
０段階）。
過してもう等化パルスが存在しない場合，図２（ｂ）に
されたようにコスト信号は“高”論理レベルから“低”
論理レベルにディセーブルされる。この時，第１６段階
後に，第２期間４２が経過したか否かを判断する（第２
０段階）。
【００３１】もし，第２期間４２が経過しなかったと判
断されれば，水平同期信号Ｈｓｙｎｃの単位周期が所定
値であるか否かを再び判断する（第１４段階）。この
時，例えば，第１４段階で，複写防止用パルスが区間４
６に存在するか否かを判断できる。もし，複写防止用パ
ルスが区間４６に存在していないと判断されれば，すな
わち，水平同期信号Ｈｓｙｎｃの単位周期が所定値Ｈで
あると判断されれば，コスト信号を“低”論理レベルに
ディセーブルを維持させて発生させ，第２０段階に進行
する（第１６段階）。
断されれば，水平同期信号Ｈｓｙｎｃの単位周期が所定
値であるか否かを再び判断する（第１４段階）。この
時，例えば，第１４段階で，複写防止用パルスが区間４
６に存在するか否かを判断できる。もし，複写防止用パ
ルスが区間４６に存在していないと判断されれば，すな
わち，水平同期信号Ｈｓｙｎｃの単位周期が所定値Ｈで
あると判断されれば，コスト信号を“低”論理レベルに
ディセーブルを維持させて発生させ，第２０段階に進行
する（第１６段階）。
【００３２】しかし，複写防止用パルスが存在すると判
断されれば，すなわち，水平同期信号Ｈｓｙｎｃの単位
周期が所定値Ｈでないと判断されれば，コスト信号を図
２（ｂ）に示されたのとは違い“高”論理レベルにイネ
ーブルさせて発生させ，第２０段階に進行する（第１８
段階）。したがって，第１４，第１８及び第２０段階を
遂行することによって，区間４６のうち複写防止用パル
スが存在する区間でイネーブルされたコスト信号が発生
しうる。
断されれば，すなわち，水平同期信号Ｈｓｙｎｃの単位
周期が所定値Ｈでないと判断されれば，コスト信号を図
２（ｂ）に示されたのとは違い“高”論理レベルにイネ
ーブルさせて発生させ，第２０段階に進行する（第１８
段階）。したがって，第１４，第１８及び第２０段階を
遂行することによって，区間４６のうち複写防止用パル
スが存在する区間でイネーブルされたコスト信号が発生
しうる。
【００３３】この時，第１６または第１８段階後に，第
２期間４２が経過したか否かを判断する（第２０段
階）。ここで，第２期間４２が経過しなかったと判断さ
れれば，水平同期信号Ｈｓｙｎｃの単位周期が所定値で
あるか否かを再び判断する（第１４段階）。この時，例
えば，第１４段階で，区間４８に等化パルスが存在する
か否かを判断する。ここで，等化パルスが存在する区間
４４及び４８について調べれば次の通りである。
２期間４２が経過したか否かを判断する（第２０段
階）。ここで，第２期間４２が経過しなかったと判断さ
れれば，水平同期信号Ｈｓｙｎｃの単位周期が所定値で
あるか否かを再び判断する（第１４段階）。この時，例
えば，第１４段階で，区間４８に等化パルスが存在する
か否かを判断する。ここで，等化パルスが存在する区間
４４及び４８について調べれば次の通りである。
【００３４】図３（ａ）及び（ｂ）は，各々図２（ａ）
に示された区間４０，４４及び４８を説明するための波
形図であって，図３（ａ）は，等化パルスと鋸歯パルス
形態の水平同期信号Ｈｓｙｎｃの波形図を示し，図３
（ｂ）は，垂直同期信号Ｖｓｙｎｃの波形図を示す。
に示された区間４０，４４及び４８を説明するための波
形図であって，図３（ａ）は，等化パルスと鋸歯パルス
形態の水平同期信号Ｈｓｙｎｃの波形図を示し，図３
（ｂ）は，垂直同期信号Ｖｓｙｎｃの波形図を示す。
【００３５】図３（ａ）に示されたように，垂直同期信
号Ｖｓｙｃｎの第１期間４０の左側区間６０及び右側区
間６４の各々で水平同期信号Ｈｓｙｎｃは，０.５Ｈの
周期を有する等化パルス形態を有する。また，第１期間
４０または６２で水平同期信号は，鋸歯パルス形態で発
生する。
号Ｖｓｙｃｎの第１期間４０の左側区間６０及び右側区
間６４の各々で水平同期信号Ｈｓｙｎｃは，０.５Ｈの
周期を有する等化パルス形態を有する。また，第１期間
４０または６２で水平同期信号は，鋸歯パルス形態で発
生する。
【００３６】一方，区間４８に等化パルスが存在すると
判断されれば，図２（ｂ）に示されたようにコスト信号
を“高”論理レベルにイネーブルさせ，第２０段階に進
行する（第１８段階）。このように，第１４，第１８及
び第２０段階を遂行することによって，等化パルスが存
在する区間４８中に“高”論理レベルにイネーブルされ
たコスト信号を発生させうる。しかし，区間４８に等化
パルスが存在しないと判断されれば，コスト信号をディ
セーブルさせて発生させ，第２０段階に進行する（第１
６段階）。この時，第２期間４２が経過したか否かを判
断する（第２０段階）。もし，第２期間４２が経過して
いないと判断されれば，第１４段階に進行する。しか
し，第２期間４２が経過したと判断されれば，本発明に
よるコスト信号発生方法を終了する。
判断されれば，図２（ｂ）に示されたようにコスト信号
を“高”論理レベルにイネーブルさせ，第２０段階に進
行する（第１８段階）。このように，第１４，第１８及
び第２０段階を遂行することによって，等化パルスが存
在する区間４８中に“高”論理レベルにイネーブルされ
たコスト信号を発生させうる。しかし，区間４８に等化
パルスが存在しないと判断されれば，コスト信号をディ
セーブルさせて発生させ，第２０段階に進行する（第１
６段階）。この時，第２期間４２が経過したか否かを判
断する（第２０段階）。もし，第２期間４２が経過して
いないと判断されれば，第１４段階に進行する。しか
し，第２期間４２が経過したと判断されれば，本発明に
よるコスト信号発生方法を終了する。
【００３７】結局，本発明によるコスト信号発生方法
は，第１期間４０と等化パルス及び複写防止用パルスが
存在する区間でコスト信号をイネーブルさせ，その他の
区間ではコスト信号をディセーブルさせて発生させる。
この時，図２（ａ）に示された区間４０，４４及び４８
の各々は，例えば３Ｈになりうる。ここで，図２（ｂ）
に示されたコスト信号がイネーブル，すなわち，“高”
論理レベルに発生する時に生成されたサンプリングクロ
ック信号の位相は，図２（ｂ）に示されたコスト信号が
ディセーブル，すなわち“低”論理レベルに発生する時
に生成されたサンプリングクロック信号の位相と同一に
なる。したがって，本発明によれば，垂直同期信号の存
在のためにサンプリングクロック信号の位相が外れるこ
とはイネーブルされたコスト信号を使用することにより
予め防止できる。
は，第１期間４０と等化パルス及び複写防止用パルスが
存在する区間でコスト信号をイネーブルさせ，その他の
区間ではコスト信号をディセーブルさせて発生させる。
この時，図２（ａ）に示された区間４０，４４及び４８
の各々は，例えば３Ｈになりうる。ここで，図２（ｂ）
に示されたコスト信号がイネーブル，すなわち，“高”
論理レベルに発生する時に生成されたサンプリングクロ
ック信号の位相は，図２（ｂ）に示されたコスト信号が
ディセーブル，すなわち“低”論理レベルに発生する時
に生成されたサンプリングクロック信号の位相と同一に
なる。したがって，本発明によれば，垂直同期信号の存
在のためにサンプリングクロック信号の位相が外れるこ
とはイネーブルされたコスト信号を使用することにより
予め防止できる。
【００３８】以下，図１に示された本発明による映像処
理のためのコスト信号発生方法を遂行する本発明による
コスト信号発生装置の構成及び動作を添付した図面を参
照して次の通り説明する。
理のためのコスト信号発生方法を遂行する本発明による
コスト信号発生装置の構成及び動作を添付した図面を参
照して次の通り説明する。
【００３９】図４は，図１に示された方法を遂行する本
発明によるコスト信号発生装置を含む映像処理装置のブ
ロック図であって，本発明によるコスト信号発生装置７
０，位相同期ループ７２及びＡＤＣ７４で構成される。
ここで，図４に示された映像処理装置は，パソコンのモ
ニターに内蔵されることもあり，テレビ受像機に内蔵さ
れることもある。
発明によるコスト信号発生装置を含む映像処理装置のブ
ロック図であって，本発明によるコスト信号発生装置７
０，位相同期ループ７２及びＡＤＣ７４で構成される。
ここで，図４に示された映像処理装置は，パソコンのモ
ニターに内蔵されることもあり，テレビ受像機に内蔵さ
れることもある。
【００４０】図４に示されたＡＤＣ７４は，入力端子Ｉ
Ｎ１を通じて入力したアナログ形態の映像信号を位相同
期ループ７２から入力したサンプリングクロック信号Ｃ
Ｋに応答してデジタル形態の映像信号に変換し，変換さ
れたデジタル形態の映像信号を出力端子ＯＵＴを通じ
て，例えば，スケーラ（図示せず）に出力する。この
時，位相同期ループ７２は，水平同期信号Ｈｓｙｎｃと
垂直同期信号Ｖｓｙｎｃとを含む複合同期信号Ｃｓｙｎ
ｃからサンプリングクロック信号ＣＫを生成し，生成さ
れたサンプリングクロック信号ＣＫをＡＤＣ７４に出力
する。位相同期ループ７２の構成及び動作については細
部的に後述される。
Ｎ１を通じて入力したアナログ形態の映像信号を位相同
期ループ７２から入力したサンプリングクロック信号Ｃ
Ｋに応答してデジタル形態の映像信号に変換し，変換さ
れたデジタル形態の映像信号を出力端子ＯＵＴを通じ
て，例えば，スケーラ（図示せず）に出力する。この
時，位相同期ループ７２は，水平同期信号Ｈｓｙｎｃと
垂直同期信号Ｖｓｙｎｃとを含む複合同期信号Ｃｓｙｎ
ｃからサンプリングクロック信号ＣＫを生成し，生成さ
れたサンプリングクロック信号ＣＫをＡＤＣ７４に出力
する。位相同期ループ７２の構成及び動作については細
部的に後述される。
【００４１】図４に示された本発明によるコスト信号発
生装置７０は，垂直同期信号Ｖｓｙｎｃに応答して第１
期間と第２期間をカウンティングし，第１期間中にコス
ト信号をイネーブルさせ，イネーブルされたコスト信号
を位相同期ループ７２に出力する。また，コスト信号発
生装置７０は，第２期間で水平同期信号Ｈｓｙｎｃの単
位周期が所定値でない間にコスト信号をイネーブルさ
せ，イネーブルされたコスト信号を位相同期ループ７２
に出力する。
生装置７０は，垂直同期信号Ｖｓｙｎｃに応答して第１
期間と第２期間をカウンティングし，第１期間中にコス
ト信号をイネーブルさせ，イネーブルされたコスト信号
を位相同期ループ７２に出力する。また，コスト信号発
生装置７０は，第２期間で水平同期信号Ｈｓｙｎｃの単
位周期が所定値でない間にコスト信号をイネーブルさ
せ，イネーブルされたコスト信号を位相同期ループ７２
に出力する。
【００４２】このために，本発明の望ましい一実施形態
によれば，コスト信号発生装置７０は，図４に示された
ように期間決定部９０，周期計算部９２，比較部９４及
び信号発生部９６で具現される。
によれば，コスト信号発生装置７０は，図４に示された
ように期間決定部９０，周期計算部９２，比較部９４及
び信号発生部９６で具現される。
【００４３】期間決定部９０は，垂直同期信号Ｖｓｙｎ
ｃに応答して第１期間４０と第２期間４２をカウンティ
ングし，カウンティングされた結果を信号発生部９６に
出力する。このために，期間決定部９０は，垂直同期信
号Ｖｓｙｎｃに応答してシステムクロック信号を上向
き，または下向きカウンティングし，カウンティングさ
れた結果を信号発生部９６に出力するカウンタ（図示せ
ず）で具現されうる。
ｃに応答して第１期間４０と第２期間４２をカウンティ
ングし，カウンティングされた結果を信号発生部９６に
出力する。このために，期間決定部９０は，垂直同期信
号Ｖｓｙｎｃに応答してシステムクロック信号を上向
き，または下向きカウンティングし，カウンティングさ
れた結果を信号発生部９６に出力するカウンタ（図示せ
ず）で具現されうる。
【００４４】例えば，期間決定部９０を具現するカウン
タは，垂直同期信号Ｖｓｙｎｃの下降エッジ５０でシス
テムクロック信号を上向きカウンティングし，上昇エッ
ジ５２でシステムクロック信号を下向きカウンティング
し，カウンティングされた結果を信号発生部１０６に出
力できる。ここで，システムクロック信号は，図４の映
像処理装置の主なクロック信号であって，水平同期信号
よりはるかに少ない周期を有する。
タは，垂直同期信号Ｖｓｙｎｃの下降エッジ５０でシス
テムクロック信号を上向きカウンティングし，上昇エッ
ジ５２でシステムクロック信号を下向きカウンティング
し，カウンティングされた結果を信号発生部１０６に出
力できる。ここで，システムクロック信号は，図４の映
像処理装置の主なクロック信号であって，水平同期信号
よりはるかに少ない周期を有する。
【００４５】この時，周期計算部９２は水平同期信号Ｈ
ｓｙｎｃの単位周期を計算し，計算された単位周期を比
較部９４に出力する。このために，周期計算部９２は水
平同期信号Ｈｓｙｎｃの単位周期をカウンティングし，
カウンティングされた単位周期を比較部９４に出力する
カウンタ（図示せず）で具現できる。ここで，周期計算
部９２を具現するカウンタは，水平同期信号Ｈｓｙｎｃ
の上昇（または下降）エッジでシステムクロック信号の
カウンティングを始め，水平同期信号Ｈｓｙｎｃの次の
上昇（または下降）エッジでシステムクロック信号のカ
ウンティングを終了し，カウンティングされた結果を水
平同期信号Ｈｓｙｎｃの単位周期として出力できる。
ｓｙｎｃの単位周期を計算し，計算された単位周期を比
較部９４に出力する。このために，周期計算部９２は水
平同期信号Ｈｓｙｎｃの単位周期をカウンティングし，
カウンティングされた単位周期を比較部９４に出力する
カウンタ（図示せず）で具現できる。ここで，周期計算
部９２を具現するカウンタは，水平同期信号Ｈｓｙｎｃ
の上昇（または下降）エッジでシステムクロック信号の
カウンティングを始め，水平同期信号Ｈｓｙｎｃの次の
上昇（または下降）エッジでシステムクロック信号のカ
ウンティングを終了し，カウンティングされた結果を水
平同期信号Ｈｓｙｎｃの単位周期として出力できる。
【００４６】この時，期間決定部９０に入力される垂直
同期信号Ｖｓｙｎｃと周期計算部９２に入力される水平
同期信号Ｈｓｙｎｃとは，同期信号分離部（図示せず）
から出力される。ここで，同期信号分離部は，抽出され
た複合同期信号Ｃｓｙｎｃから垂直同期信号Ｖｓｙｎｃ
と水平同期信号Ｈｓｙｎｃとを分離して期間決定部９０
及び周期計算部９２に各々出力する。
同期信号Ｖｓｙｎｃと周期計算部９２に入力される水平
同期信号Ｈｓｙｎｃとは，同期信号分離部（図示せず）
から出力される。ここで，同期信号分離部は，抽出され
た複合同期信号Ｃｓｙｎｃから垂直同期信号Ｖｓｙｎｃ
と水平同期信号Ｈｓｙｎｃとを分離して期間決定部９０
及び周期計算部９２に各々出力する。
【００４７】比較部９４は，周期計算部９２で計算され
た単位周期と外部から入力した所定値とを比較し，比較
された結果を信号発生部９６に出力する。ここで，所定
値は外部から入力される代わりに周期計算部９２自体に
よって計算されることもある。このために，周期計算部
９２は，水平同期信号Ｈｓｙｎｃが安定的に発生する時
に周期Ｈをカウンティングし，カウンティングされた結
果を所定値として決定する。
た単位周期と外部から入力した所定値とを比較し，比較
された結果を信号発生部９６に出力する。ここで，所定
値は外部から入力される代わりに周期計算部９２自体に
よって計算されることもある。このために，周期計算部
９２は，水平同期信号Ｈｓｙｎｃが安定的に発生する時
に周期Ｈをカウンティングし，カウンティングされた結
果を所定値として決定する。
【００４８】一方，信号発生部９６は，期間決定部９０
でカウンティングされた結果及び比較部９４から入力し
た比較された結果に応答してイネーブルされるか，ある
いはディセーブルされたコスト信号ＣＯＡＳＴを位相同
期ループ７２に出力する。
でカウンティングされた結果及び比較部９４から入力し
た比較された結果に応答してイネーブルされるか，ある
いはディセーブルされたコスト信号ＣＯＡＳＴを位相同
期ループ７２に出力する。
【００４９】例えば，信号発生部９６は期間決定部９０
でカウンティングされた結果を通じて第１期間４０であ
ると認識されれば，コスト信号ＣＯＡＳＴのレベルをイ
ネーブルさせ，イネーブルされたレベルを有するコスト
信号ＣＯＡＳＴを位相同期ループ７２に出力する。例え
ば，信号発生部９６は期間決定部９０を具現するカウン
タでカウンティングされた結果が上向きカウンティング
された結果であれば，上向きカウンティングされた結果
が第１期間４０に該当するカウンティング値になるまで
イネーブルされたコスト信号ＣＯＡＳＴを発生させる。
でカウンティングされた結果を通じて第１期間４０であ
ると認識されれば，コスト信号ＣＯＡＳＴのレベルをイ
ネーブルさせ，イネーブルされたレベルを有するコスト
信号ＣＯＡＳＴを位相同期ループ７２に出力する。例え
ば，信号発生部９６は期間決定部９０を具現するカウン
タでカウンティングされた結果が上向きカウンティング
された結果であれば，上向きカウンティングされた結果
が第１期間４０に該当するカウンティング値になるまで
イネーブルされたコスト信号ＣＯＡＳＴを発生させる。
【００５０】しかし，信号発生部９６は，期間決定部９
０でカウンティングされた結果を通じて第１期間４０で
ない第２期間４２であると認識されれば，比較部９４で
比較された結果を通じてコスト信号ＣＯＡＳＴをイネー
ブルさせるか，あるいはディセーブルさせる。
０でカウンティングされた結果を通じて第１期間４０で
ない第２期間４２であると認識されれば，比較部９４で
比較された結果を通じてコスト信号ＣＯＡＳＴをイネー
ブルさせるか，あるいはディセーブルさせる。
【００５１】例えば，信号発生部９６は，期間決定部９
０を具現するカウンタでカウンティングされた結果が下
向きカウンティングされた値であれば，下向きカウンテ
ィングされた結果が第２期間４２に該当するカウンティ
ング値になるまで比較部９４で比較された結果に応答し
てイネーブルさせたか，あるいはディセーブルさせたコ
スト信号ＣＯＡＳＴを発生させる。すなわち，比較部９
４で比較された結果を通じて水平同期信号Ｈｓｙｎｃの
単位周期が所定値であると認識されれば，信号発生部９
６はディセーブルさせたコスト信号ＣＯＡＳＴを発生さ
せる。
０を具現するカウンタでカウンティングされた結果が下
向きカウンティングされた値であれば，下向きカウンテ
ィングされた結果が第２期間４２に該当するカウンティ
ング値になるまで比較部９４で比較された結果に応答し
てイネーブルさせたか，あるいはディセーブルさせたコ
スト信号ＣＯＡＳＴを発生させる。すなわち，比較部９
４で比較された結果を通じて水平同期信号Ｈｓｙｎｃの
単位周期が所定値であると認識されれば，信号発生部９
６はディセーブルさせたコスト信号ＣＯＡＳＴを発生さ
せる。
【００５２】しかし，比較部９４で比較された結果を通
じて水平同期信号Ｈｓｙｎｃの単位周期が所定値でない
と認識されれば，信号発生部９６は，イネーブルさせた
コスト信号ＣＯＡＳＴを発生させる。
じて水平同期信号Ｈｓｙｎｃの単位周期が所定値でない
と認識されれば，信号発生部９６は，イネーブルさせた
コスト信号ＣＯＡＳＴを発生させる。
【００５３】本発明の望ましい他の実施形態によれば，
コスト信号発生装置７０は，図４に示された期間決定部
９０，周期計算部９２，比較部９４及び信号発生部９６
により具現される代わりに，映像処理装置のあらゆる動
作を制御する主制御部（図示せず）により具現される。
コスト信号発生装置７０は，図４に示された期間決定部
９０，周期計算部９２，比較部９４及び信号発生部９６
により具現される代わりに，映像処理装置のあらゆる動
作を制御する主制御部（図示せず）により具現される。
【００５４】この場合，主制御部に内蔵されたタイマー
（図示せず）は，垂直同期信号の下降または上昇エッジ
５０または５２でシステムクロック信号をカウンティン
グすることによって現在時点が第１期間４０であるか，
あるいは第２期間４２であるかを決定して（第１０及び
第２０段階），第１期間４０中に第１２段階を遂行し，
第２期間４２中に第１４〜２０段階を遂行する。
（図示せず）は，垂直同期信号の下降または上昇エッジ
５０または５２でシステムクロック信号をカウンティン
グすることによって現在時点が第１期間４０であるか，
あるいは第２期間４２であるかを決定して（第１０及び
第２０段階），第１期間４０中に第１２段階を遂行し，
第２期間４２中に第１４〜２０段階を遂行する。
【００５５】この時，第１４〜２０段階を遂行するため
に，主制御部は，水平同期信号Ｈｓｙｎｃが安定的に発
生する時の単位周期である所定値Ｈをカウンティング動
作によりあらかじめ計算し，かかる計算された所定値
と，カウンティング動作により現在計算された水平同期
信号Ｈｓｙｎｃの単位周期とを比較して，比較された結
果によって第１６または第１８段階を遂行する。
に，主制御部は，水平同期信号Ｈｓｙｎｃが安定的に発
生する時の単位周期である所定値Ｈをカウンティング動
作によりあらかじめ計算し，かかる計算された所定値
と，カウンティング動作により現在計算された水平同期
信号Ｈｓｙｎｃの単位周期とを比較して，比較された結
果によって第１６または第１８段階を遂行する。
【００５６】結局，主制御部は，タイマーのカウンティ
ング動作により第１及び第２期間を判別して水平同期信
号Ｈｓｙｎｃの単位周期及び所定値を求めることもで
き，自体的に遂行される比較動作により所定値と単位周
期とを比較できる。
ング動作により第１及び第２期間を判別して水平同期信
号Ｈｓｙｎｃの単位周期及び所定値を求めることもで
き，自体的に遂行される比較動作により所定値と単位周
期とを比較できる。
【００５７】一方，図４に示された位相同期ループ７２
は，コスト信号発生部７０からディセーブルされたコス
ト信号ＣＯＡＳＴが入力される時，複合同期信号Ｃｓｙ
ｎｃからサンプリングクロック信号ＣＫを生成し，生成
されたクロック信号ＣＫをＡＤＣ７４に出力する。しか
し，位相同期ループ７２は，コスト信号発生部７０から
イネーブルされたコスト信号ＣＯＡＳＴが入力される
時，以前に生成された，すなわち，以前時間にＡＤＣ７
４に出力したサンプリングクロック信号ＣＫをＡＤＣ７
４に出力し続ける。
は，コスト信号発生部７０からディセーブルされたコス
ト信号ＣＯＡＳＴが入力される時，複合同期信号Ｃｓｙ
ｎｃからサンプリングクロック信号ＣＫを生成し，生成
されたクロック信号ＣＫをＡＤＣ７４に出力する。しか
し，位相同期ループ７２は，コスト信号発生部７０から
イネーブルされたコスト信号ＣＯＡＳＴが入力される
時，以前に生成された，すなわち，以前時間にＡＤＣ７
４に出力したサンプリングクロック信号ＣＫをＡＤＣ７
４に出力し続ける。
【００５８】このための，図４に示された位相同期ルー
プ７２の一実施例の構成及び動作を調べれば次の通りで
ある。
プ７２の一実施例の構成及び動作を調べれば次の通りで
ある。
【００５９】図５は，図４に示された位相同期ループ７
２のブロック図であって，位相差検出部１１０，電荷ポ
ンプ１１２，低域通過フィルタ（ＬＰＦ：Ｌｏｗ Ｐａ
ｓｓＦｉｌｔｅｒ）１１４，電圧制御発振器（ＶＣＯ：
Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａ
ｔｏｒ）１１６及び分周器１１８で構成される。
２のブロック図であって，位相差検出部１１０，電荷ポ
ンプ１１２，低域通過フィルタ（ＬＰＦ：Ｌｏｗ Ｐａ
ｓｓＦｉｌｔｅｒ）１１４，電圧制御発振器（ＶＣＯ：
Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａ
ｔｏｒ）１１６及び分周器１１８で構成される。
【００６０】まず，イネーブルされたコスト信号ＣＯＡ
ＳＴが入力される時，位相差検出部１１０は，入力端子
ＩＮ２を通じて入力した複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出して，検出された位相差を電荷ポンプ１１２に出力す
る。しかし，ディセーブルされたコスト信号ＣＯＡＳＴ
が入力される時，位相差検出部１１０は入力端子ＩＮ２
を通じて現在入力される複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出する代わりに，以前に検出された位相差を電荷ポンプ
１１２にそのまま出力する。
ＳＴが入力される時，位相差検出部１１０は，入力端子
ＩＮ２を通じて入力した複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出して，検出された位相差を電荷ポンプ１１２に出力す
る。しかし，ディセーブルされたコスト信号ＣＯＡＳＴ
が入力される時，位相差検出部１１０は入力端子ＩＮ２
を通じて現在入力される複合同期信号Ｃｓｙｎｃと，分
周器１１８から入力した分周された信号との位相差を検
出する代わりに，以前に検出された位相差を電荷ポンプ
１１２にそのまま出力する。
【００６１】この時，電荷ポンプ１１２は，位相差検出
部１１０から検出された位相差に相応して電荷をソーシ
ングまたはシンキングし，低域通過フィルタ１１４は，
ソーシングまたはシンキングされた電荷に相応する電圧
を低域通過フィルタリングし，低域通過フィルタリング
された直流電圧を電圧制御発振器１１６に出力する。電
圧制御発振器１１６は、低域通過フィルタ１１４から入
力した直流電圧に応答して発振される周波数を有する発
振信号をサンプリングクロック信号ＣＫとしてＡＤＣ７
４に出力する一方，分周器１１８にも出力する。分周器
１１８は，電圧制御発振器１１６から入力したサンプリ
ングクロック信号ＣＫを入力して整数倍に分周し，分周
された結果を位相差検出部１１０に出力する。
部１１０から検出された位相差に相応して電荷をソーシ
ングまたはシンキングし，低域通過フィルタ１１４は，
ソーシングまたはシンキングされた電荷に相応する電圧
を低域通過フィルタリングし，低域通過フィルタリング
された直流電圧を電圧制御発振器１１６に出力する。電
圧制御発振器１１６は、低域通過フィルタ１１４から入
力した直流電圧に応答して発振される周波数を有する発
振信号をサンプリングクロック信号ＣＫとしてＡＤＣ７
４に出力する一方，分周器１１８にも出力する。分周器
１１８は，電圧制御発振器１１６から入力したサンプリ
ングクロック信号ＣＫを入力して整数倍に分周し，分周
された結果を位相差検出部１１０に出力する。
【００６２】以上，添付図面を参照しながら本発明の好
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
【００６３】
【発明の効果】以上説明したように，本発明による映像
処理のためのコスト信号発生方法及び装置は，垂直同期
信号Ｖｓｙｎｃが遅延されたり，水平同期信号Ｈｓｙｎ
ｃが等化パルス及び／または鋸歯パルスの形態に発生し
たり，第１期間４０の長さが解像度によって可変である
としても正確なコスト信号を発生させて位相が外れない
サンプリングクロック信号ＣＫを生成させることによっ
て，ディスプレイされる画面の上段が曲がる現象を除去
し，カウンティング動作と比較動作とによりコスト信号
を簡単に発生でき，主制御部によりコスト信号を発生さ
せることによって，コスト信号を発生させるための別の
ハードウェアが要らずに映像処理装置の製作コストを節
減させうる効果を有する。
処理のためのコスト信号発生方法及び装置は，垂直同期
信号Ｖｓｙｎｃが遅延されたり，水平同期信号Ｈｓｙｎ
ｃが等化パルス及び／または鋸歯パルスの形態に発生し
たり，第１期間４０の長さが解像度によって可変である
としても正確なコスト信号を発生させて位相が外れない
サンプリングクロック信号ＣＫを生成させることによっ
て，ディスプレイされる画面の上段が曲がる現象を除去
し，カウンティング動作と比較動作とによりコスト信号
を簡単に発生でき，主制御部によりコスト信号を発生さ
せることによって，コスト信号を発生させるための別の
ハードウェアが要らずに映像処理装置の製作コストを節
減させうる効果を有する。
【図面の簡単な説明】
【図１】本発明による映像処理のためのコスト信号発生
方法を説明するためのフローチャートである。
方法を説明するためのフローチャートである。
【図２】（ａ）及び（ｂ）は，各々垂直同期信号とコス
ト信号の波形図である。
ト信号の波形図である。
【図３】（ａ）及び（ｂ）は，各々図２（ａ）に示され
た区間を説明するための波形図である。
た区間を説明するための波形図である。
【図４】図１に示された方法を遂行する本発明によるコ
スト信号発生装置を含む映像処理装置のブロック図であ
る。
スト信号発生装置を含む映像処理装置のブロック図であ
る。
【図５】図４に示された位相同期ループのブロック図で
ある。
ある。
【符号の説明】
４０，６２ 第１期間
４２ 第２期間
４４，４６，４８ 区間
５０ 下降エッジ
５２ 上昇エッジ
６０ 第１期間４０の左側区間
６４ 第１期間４０の右側区間
７０ コスト信号発生部
７２ 位相同期ループ
７４ ＡＤＣ
９０ 期間決定部
９２ 周期計算部
９４ 比較部
９６ 信号発生部
１１０ 位相差検出部
１１２ 電荷ポンプ
１１４ 低域通過フィルタ
１１６ 電圧制御発振器
１１８ 分周器
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5C020 AA01 AA40 CA20
5C080 AA01 AA09 BB05 DD09 FF09
GG08 JJ02 JJ04 JJ07 KK43
5C082 AA01 AA02 BB02 BB03 BC03
BD09 CA84 CA85 DA86 MM01
MM10
Claims (10)
- 【請求項１】 アナログ形態の映像信号をデジタル形態
の映像信号に変換するために使用されるサンプリングク
ロック信号を外部から付与され，垂直及び水平同期信号
を含む複合同期信号を利用して生成する時に，必要なコ
スト信号を発生させるコスト信号発生方法において；前
記垂直同期信号のレベルが遷移された時点から前記垂直
同期信号のレベルが再び遷移されるまでの第１期間中に
前記コスト信号をイネーブルさせ，前記垂直同期信号の
単位周期から前記第１期間を除いた期間に該当する第２
期間で前記水平同期信号の周期が所定値でない間に前記
コスト信号をイネーブルさせ，前記コスト信号がイネー
ブルである時に生成された前記サンプリングクロック信
号の位相は，前記コスト信号がディセーブルである時に
生成された前記サンプリングクロック信号の位相と同一
であることを特徴とする，映像処理のためのコスト信号
発生方法。 - 【請求項２】 前記第１期間は，垂直帰線消去期間に該
当することを特徴とする，請求項１に記載の映像処理の
ためのコスト信号発生方法。 - 【請求項３】 前記第１期間は，垂直ラインを走査する
時点に該当することを特徴とする，請求項１に記載の映
像処理のためのコスト信号発生方法。 - 【請求項４】 前記水平同期信号が等化パルスである場
合，前記水平同期信号の周期は，前記所定値でないこと
を特徴とする，請求項１に記載の映像処理のためのコス
ト信号発生方法。 - 【請求項５】 前記水平同期信号が複写防止用パルスで
ある場合，前記水平同期信号の周期は，前記所定値でな
いことを特徴とする，請求項１に記載の映像処理のため
のコスト信号発生方法。 - 【請求項６】 前記コスト信号発生方法は，（ａ）現期
間が前記第１期間であるか否かを判断する段階と，
（ｂ）前記現期間が前記第１期間であると判断されれ
ば，前記コスト信号をイネーブルさせ，前記（ａ）段階
に進行する段階と，（ｃ）前記現期間が前記第１期間で
はなく、前記第２期間であると判断されれば，前記水平
同期信号の単位周期が前記所定値であるか否かを判断す
る段階と，（ｄ）前記水平同期信号の前記単位周期が前
記所定値であると判断されれば，前記コスト信号をディ
セーブルさせる段階と，（ｅ）前記水平同期信号の単位
周期が前記所定値でないと判断されれば，前記コスト信
号をイネーブルさせる段階と，（ｆ）前記（ｄ）段階ま
たは前記（ｅ）段階後に前記第２期間が経過したか否か
を判断して，前記第２期間が経過しなかったと判断され
れば，前記（ｃ）段階に進行する段階とを具備すること
を特徴とする，請求項１に記載の映像処理のためのコス
ト信号発生方法。 - 【請求項７】 前記アナログ形態の映像信号を前記サン
プリングクロック信号に応答して前記デジタル形態の映
像信号に変換するアナログ／デジタル変換器，及び前記
複合同期信号から前記サンプリングクロック信号を生成
する位相同期ループを有する映像処理装置に含まれ，前
記コスト信号発生方法を遂行するコスト信号発生装置に
おいて；前記垂直同期信号に応答して前記第１期間と前
記第２期間をカウンティングし，前記第１期間中に前記
コスト信号をイネーブルさせ，前記第２期間で前記水平
同期信号の単位周期が前記所定値でない間に前記コスト
信号をイネーブルさせ，イネーブルされた前記コスト信
号を前記位相同期ループに出力し，前記位相同期ループ
は，ディセーブルされた前記コスト信号に応答して前記
複合同期信号から前記サンプリングクロック信号を生成
して前記アナログ／デジタル変換器に出力し，前記生成
された前記サンプリングクロック信号をイネーブルされ
た前記コスト信号に応答して前記アナログ／デジタル変
換器に出力することを特徴とする，請求項１に記載の映
像処理のためのコスト信号発生装置。 - 【請求項８】 前記コスト信号発生装置は，前記水平同
期信号の前記単位周期を計算する周期計算部と，前記垂
直同期信号に応答して前記第１期間と前記第２期間をカ
ウンティングし，カウンティングされた結果を出力する
期間決定部と，計算された前記単位周期と前記所定値と
を比較して，比較された結果を出力する比較部と，前記
カウンティングされた結果及び前記比較部から入力した
前記比較された結果に応答してイネーブルされるか，デ
ィセーブルされた前記コスト信号を前記位相同期ループ
に出力する信号発生部とを具備することを特徴とする，
請求項７に記載の映像処理のためのコスト信号発生装
置。 - 【請求項９】 前記期間決定部は，前記垂直同期信号に
応答して上向き，または下向きカウンティング動作を遂
行し，前記カウンティングされた結果を前記信号発生部
に出力するカウンタを具備することを特徴とする，請求
項８に記載の映像処理のためのコスト信号発生装置。 - 【請求項１０】 前記周期計算部は，前記水平同期信号
の前記単位周期をカウンティングし，カウンティングさ
れた前記単位周期を前記比較部に出力するカウンタを具
備することを特徴とする，請求項８に記載の映像処理の
ためのコスト信号発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0060565A KR100433526B1 (ko) | 2001-09-28 | 2001-09-28 | 영상 처리를 위한 코스트 신호 발생 방법 및 장치 |
| KR2001-060565 | 2001-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003177734A true JP2003177734A (ja) | 2003-06-27 |
| JP4509465B2 JP4509465B2 (ja) | 2010-07-21 |
Family
ID=19714798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002286009A Expired - Fee Related JP4509465B2 (ja) | 2001-09-28 | 2002-09-30 | 映像処理のためのコスト信号発生方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7015973B2 (ja) |
| JP (1) | JP4509465B2 (ja) |
| KR (1) | KR100433526B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009075592A (ja) * | 2007-09-20 | 2009-04-09 | Anapass Inc | データ駆動回路及び遅延固定ループ回路 |
| JP2010213226A (ja) * | 2009-03-12 | 2010-09-24 | Fujitsu Ltd | デジタルｐｌｌ回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453067B1 (ko) * | 2002-12-26 | 2004-10-15 | 삼성전자주식회사 | 480ｐ 신호로부터 비디오 재생용 클록을 생성하는 장치 및방법 |
| US7432980B2 (en) * | 2005-08-05 | 2008-10-07 | Terawins, Inc. | Method for reducing analog PLL jitter in video application |
| US8319894B2 (en) * | 2006-02-09 | 2012-11-27 | Canon Kabushiki Kaisha | Display apparatus capable of discriminating the type of input signal from different signals |
| US8428258B2 (en) * | 2007-05-02 | 2013-04-23 | Rovi Technologies Corporation | Method and apparatus for providing content control via detection of modifications to a signal |
| JP4379504B2 (ja) * | 2007-08-13 | 2009-12-09 | ソニー株式会社 | 固体撮像素子、およびカメラシステム |
| US8248532B2 (en) * | 2009-01-08 | 2012-08-21 | Rovi Solutions Corporation | Method and apparatus for providing a content control signal via color burst phase modifications |
| CN103428081A (zh) * | 2012-05-14 | 2013-12-04 | 中兴通讯股份有限公司 | 一种分组网络同步方法、装置及系统 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4253116A (en) * | 1979-11-27 | 1981-02-24 | Rca Corporation | Television synchronizing system operable from nonstandard signals |
| JPH0528850Y2 (ja) * | 1987-02-18 | 1993-07-23 | ||
| US4885554A (en) * | 1988-12-16 | 1989-12-05 | Tektronix, Inc. | Phase-offset signal generator |
| JPH071423B2 (ja) * | 1988-12-20 | 1995-01-11 | 株式会社山下電子設計 | パルス発生回路 |
| FR2706229B1 (fr) * | 1993-06-08 | 1996-08-02 | Thomson Consumer Electronics | Procédé d'amélioration de l'immunité au bruit d'une boucle à verrouillage de phase et dispositif mettant en Óoeuvre ce procédé. |
| JP3093115B2 (ja) * | 1994-09-28 | 2000-10-03 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 水平同期信号安定化方法及び装置 |
| US5502711A (en) * | 1995-03-20 | 1996-03-26 | International Business Machines Corporation | Dual digital phase locked loop clock channel for optical recording |
| US5617137A (en) * | 1995-05-30 | 1997-04-01 | Tektronix, Inc. | In-service measurement of composite triple beats in a cable television system |
| US5543743A (en) * | 1995-06-05 | 1996-08-06 | Cooper; J. Carl | Adjustable reference signal delay device and method |
| FR2742623B1 (fr) * | 1995-12-18 | 1998-03-06 | Sgs Thomson Microelectronics | Dispositif de traitement de signaux de synchronisation |
| JP3339542B2 (ja) * | 1996-04-19 | 2002-10-28 | 株式会社日立製作所 | サンプリングクロック周期制御方法および装置 |
| JPH1055161A (ja) * | 1996-08-13 | 1998-02-24 | Fujitsu General Ltd | デジタル映像処理装置用のｐｌｌ回路 |
| JPH10164502A (ja) * | 1996-11-25 | 1998-06-19 | Samsung Electron Co Ltd | 多値信号の記録及び再生方法と、多値信号記録用の同期信号発生回路 |
| US5874846A (en) * | 1997-01-17 | 1999-02-23 | Chrontel Incorporated | Method and apparatus for frequency generation in a synchronous system |
| JP3228179B2 (ja) * | 1997-05-15 | 2001-11-12 | 日本電気株式会社 | 表示装置 |
| JP3251213B2 (ja) * | 1997-08-28 | 2002-01-28 | 山形日本電気株式会社 | フェーズ・ロックド・ループ回路 |
| JPH11133939A (ja) * | 1997-10-29 | 1999-05-21 | Hitachi Ltd | 表示装置 |
| JP3402184B2 (ja) * | 1998-02-13 | 2003-04-28 | 松下電器産業株式会社 | サンプリングクロック発生装置 |
| US5990656A (en) * | 1998-11-06 | 1999-11-23 | Quantum Corporation | Frequency detector |
-
2001
- 2001-09-28 KR KR10-2001-0060565A patent/KR100433526B1/ko not_active IP Right Cessation
-
2002
- 2002-09-25 US US10/253,660 patent/US7015973B2/en not_active Expired - Fee Related
- 2002-09-30 JP JP2002286009A patent/JP4509465B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009075592A (ja) * | 2007-09-20 | 2009-04-09 | Anapass Inc | データ駆動回路及び遅延固定ループ回路 |
| US8031189B2 (en) | 2007-09-20 | 2011-10-04 | Anapass Inc. | Data driver circuit and delay-locked loop circuit |
| JP2010213226A (ja) * | 2009-03-12 | 2010-09-24 | Fujitsu Ltd | デジタルｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030027386A (ko) | 2003-04-07 |
| KR100433526B1 (ko) | 2004-05-31 |
| JP4509465B2 (ja) | 2010-07-21 |
| US7015973B2 (en) | 2006-03-21 |
| US20030063220A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311153B2 (ja) | 自動周波数制御装置 | |
| JPH08116470A (ja) | 映像信号取り込み装置 | |
| JP2003177734A (ja) | 映像処理のためのコスト信号発生方法及び装置 | |
| JPH10164395A (ja) | 映像表示装置 | |
| KR100376631B1 (ko) | 동기화장치및동기화방법 | |
| JPH09182100A (ja) | Ｐｌｌ回路 | |
| KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
| JPH02117284A (ja) | 映像信号用位相ロツク回路 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| KR0144885B1 (ko) | 액정 프로젝터의 동기 신호 처리 회로 | |
| JP3519247B2 (ja) | 同期信号発生装置 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| KR100219516B1 (ko) | 수평 동기 신호용 위상 동기 루프 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP3164189B2 (ja) | Ｐｌｌ回路 | |
| KR100453067B1 (ko) | 480ｐ 신호로부터 비디오 재생용 클록을 생성하는 장치 및방법 | |
| JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| KR980007543A (ko) | 위상 동기 루프의 수평동기신호 입력단 보상장치 | |
| JP2007281550A (ja) | 高逓倍型ｐｌｌ回路 | |
| JPH05227450A (ja) | 同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060817 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090515 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090706 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090707 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090819 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |