CN1092422C - 使时钟信号对称化的方法和装置 - Google Patents

使时钟信号对称化的方法和装置 Download PDF

Info

Publication number
CN1092422C
CN1092422C CN94194273A CN94194273A CN1092422C CN 1092422 C CN1092422 C CN 1092422C CN 94194273 A CN94194273 A CN 94194273A CN 94194273 A CN94194273 A CN 94194273A CN 1092422 C CN1092422 C CN 1092422C
Authority
CN
China
Prior art keywords
clock signal
symmetrization
pulse
edge
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94194273A
Other languages
English (en)
Other versions
CN1136371A (zh
Inventor
玛克库·鲁斯卡南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Publication of CN1136371A publication Critical patent/CN1136371A/zh
Application granted granted Critical
Publication of CN1092422C publication Critical patent/CN1092422C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明涉及一种可以使时钟信号对称化的方法和装置。可以使用待被对称化的时钟信号(Fin)的每一脉冲的前沿或后沿来形成相应的对称时钟信号(Fout)脉冲第一沿。检测对称时钟信号的占空比；并根据所检测到的占空比，借助于控制环(R6、C2、A)来调节用于确定对称时钟信号脉冲第二沿位置的时间常数电路(R1、C1)，使对称时钟信号(Fout)脉冲第二沿落在对称时钟信号的所希望位置上。

Description

使时钟信号对称化的方法和装置
本发明涉及一种使时钟信号对称化的方法和装置。
微处理器等各种元器件对所使用的时钟信号占空比的对称性有严格的质量要求，特别在工作接近于元器件所规定的频率上限时。
可以通过采用包含一反馈环的调节器来自动实现时钟信号的对称化。在一已知的装置(例如：美国专利US-4,959,557)中，将时钟信号通过一低通滤波器交流耦合到一个缓冲电路上，从该电路的输出端可获得一对称的时钟信号。通过该缓冲电路的输出信号馈送到一积分器中来调节占空比，从该积分器中可获得正比于信号占空比的直流电压。在一放大器中对该电压和希望的占空比设定值电压进行比较，以根据所测量的电压与设定值电压产生一控制电压。将该控制电压作为一偏置电压施加到缓冲电路的一输入端上，而在该输入端上已施加了待被对称化的时钟信号。由所述偏置电压来控制缓冲电路在输入的时钟信号中检测到的触发电平。
由于输入时钟信号的前沿与后沿已由低通滤波器平滑化，所以缓冲电路输出信号的占空比随偏置电压变化而变化。控制器从输入时钟信号中寻求这样一种触发电平：高于和低于该电平的时钟信号状态维持相等的时间。
商业上可获得的传统的晶体振荡器的占空比通常可达到大约40/60。如果想获得较佳的占空比，则振荡器的价格就要高出许多。如果由从工来调节占空比，则制造该装置的生产测试成本就会增加。
基于反馈控制环的现有的这种装置的缺点在于：
-它限制了输入信号的占空比，以借此从输入信号中找到这样的触发电平：高于和低于该电平的信号周期相等。如果输入信号的占空比非常不好，就无法找到这种触发电平。
-调节的准确性与输入信号的占空比相关。
-就输入时钟信号的各沿相位来说，由该装置产生的时钟信号的两个沿都处于随机相位，即：不可能将该装置用在必须保持输入时钟信号两沿之一的相位的非集中式应用中。
本发明的目的旨在提供一种能使时钟信号对称化的方法和装置，它没有以上限制和缺点。为此，本发明的使时钟信号对称化的方法，其特征在于，使用将被对称化的时钟信号(Fin)每一脉冲的前沿或者后沿，来形成相应的对称化时钟信号(Fin)脉冲的第一沿；测量对称化时钟信号的占空比；根据所测量的占空比，借助于控制环路(R6，C2，A)来调整用于确定对称化时钟信号的第二沿位置的时间常数电路(R1，C1)，以形成一个控制电压(Vadj)，其中该控制电压依据所测量的占空比太高或者太低，而分别前移或延迟该对称化时钟信号(Fout)脉冲的第二沿。
本发明还提供了一种使时钟信号对称化的装置，其特征在于，该装置包括借助于将被对称化的相应时钟信号(Fin)每个脉冲的边沿来形成对称化时钟信号(Fout)脉冲的第一沿的装置(IC)；用于测量对称化时钟信号的占空比，且用于形成控制信号(Vadj)的控制环(R6，C2，A)；以及用于设置对称化时钟信号脉冲的第二沿的时间常数电路(R1，C1)；其中该控制电压(Vref)用于改变该时间常数电路，以便如果占空比太高就前移该对称化时钟信号脉冲的第二沿，如果占空比太低就延迟该对称化时钟信号脉冲的第二沿。
根据本发明的这种方法，甚至可以对称化一具有不良占空比的时钟信号，以使其能够适用于具有严格定时要求的应用中。本发明的装置实现起来非常简单。通过直接从欲被对称化的时钟信号中形成对称化时钟信号的第一沿，并借助于可独立调节的时间常数电路来形成另一沿，于是消除了已知控制器方案的局限性。
所附的权利要求书体现了本发明装置和本发明其他优选实施例的特征。
下面借助于附图中的实施例来详细描述本发明，其中：
图1示出了用于对称化一时钟信号的本发明的装置，以及
图2示出了与图1所示电路相关的时序图。
在图1中，将欲被对称化的输入时钟信号Fin作为一时钟送到D-触发器电路IC。在时钟信号Fin的前沿，从IC的输出端Q获得1-状态信号。同时，在IC的输出端 Q获得“0”-状态信号，借此使二极管DI的电压变成反相。
D-触发器IC的信号端 R与时间常数电路R1和C1相连。通过电压Vadj，电容器C1的电压放电直到IC检测到信号 R。此时，D-触发器的输出端Q变为状态“0”，而 Q端变为“1”，借此电容器C1通过二极管D1充电至一恒定电压，并且信号 R变为无效。
在输入信号的每个前沿之后都重复上述相位关系。于是可以从D-触发器IC的输出端获得时钟信号Fout，该时钟信号的前沿与待被地称化的输入时钟信号Fin的前沿相一致，并且可由时间常数电路R1与C1来确定该时钟信号的后沿位置。
通过使用反馈控制环使得所形成的Fount信号对称化。将该时钟信号Fout加到积分电路R6和C2上；并将从此积分电路R6和C2的输出端获得的与Fout信号的占空比成正比的直流电压Vd施加到一运算放大器A的反相输入端。也通过分压器R4和R5将相应于该占空比的设定值的电压Vref加到运算放大器A上。
运算放大器A对电压Vd(该电压正比于所形成的时钟信号Fout的占空比)和设定值电压Vref进行比较并形成控制电压Vadj，借此来控制时间常数电路R1和C1。如果对于0状态的长度来说，所形成的时钟信号的1状态长度太长，运算放大器A就降低控制电压Vadj。于是电容器C1放电更快，信号 R提前有效，由此来校正占空比。如果时钟信号Fout的0状态太长，运算放大器A就增高控制电压Vadj，这样信号 R就晚些有效。
最终结果是，从D触发器IC获得对称化的时钟信号Fout。根据所使用的时钟信号的频率来选择时间常数电路R1和C1的值。选择值的精度还将影响所获得的调节精度。
本发明的装置可用于数字电话交换机的对称化时钟；例如，由NokiaDX200交换机同步单元的晶体振荡器形成的频率为16.384MHz的时钟信号。以下根据图1列出适用于该用途的本装置部件表。
Fin＝16.384MHz，Vref＝2.5V
IC           74AC74          R5    1KΩ
A            LF356           R6    1KΩ
R1           270Ω                      C1    47Pf
R2           10Ω                        C2    100Nf
R3           1Ω                          D1    1N4153
R4           10KΩ
上述部件表中的所有元件都是标准元件，本领域技术人员清楚地知道如何获取并使用这些部件。此外很显然还必须基于欲被对称化的频率，根据特定的用途来选择时间常数电路的元件值。
在本例中，将运算放大器A的增益选择成-10。该运算放大器对设定占空比的参考电压Vref(+2.5V)与电压Vd(该电压正比于所形成的时钟信号的占空比)进行比较，运算放大器A试图将电压Vd调整至设定值Vref。
与之对应，本发明还公开了一种使时钟信号对称化的方法，其特征在于，使用将被对称化的时钟信号(Fin)每一脉冲的前沿或者后沿，来形成相应的对称化时钟信号(Fin)脉冲的第一沿；测量对称化时钟信号的占空比；根据所测量的占空比，借助于控制环路(R6，C2，A)来调整用于确定对称化时钟信号的第二沿位置的时间常数电路(R1，C1)，以形成一个控制电压(Vadj)，其中该控制电压依据所测量的占空比太高或者太低，而分别前移或延迟该对称化时钟信号(Fout)脉冲的第二沿。
对于本领域技术人员来说很明显的是，本发明的不同实施例不局限于上述的例子，其可以在所附权利要求的范围的变化。

Claims (4)

1.一种使时钟信号对称化的方法，其特征在于，使用将被对称化的时钟信号(Fin)每一脉冲的前沿或者后沿，来形成相应的对称化时钟信号(Fin)脉冲的第一沿；测量对称化时钟信号的占空比；根据所测量的占空比，借助于控制环路(R6，C2，A)来调整用于确定对称化时钟信号的第二沿位置的时间常数电路(R1，C1)，以形成一个控制电压(Vadj)，其中该控制电压依据所测量的占空比太高或者太低，而分别前移或延迟该对称化时钟信号(Fout)脉冲的第二沿。
2.根据权利要求1的方法，其特征在于，将表示在控制环(R6，C2，A)中被对称化的时钟信号(Fout)占空比的测量结果的电压(Vd)与一个与预设电压(Vref)进行比较，并形成一个用于时间常数电路(R1，C1)的控制电压(Vadj)，该控制电压的幅值与相对于所形成的时钟信号(Fout)的“0”状态长度的“1”状态长度相关。
3.一种使时钟信号对称化的装置，其特征在于，该装置包括借助于将被对称化的相应时钟信号(Fin)每个脉冲的边沿来形成对称化时钟信号(Fout)脉冲的第一沿的装置(IC)；用于测量对称化时钟信号的占空比，且用于形成控制信号(Vadj)的控制环(R6，C2，A)；以及用于设置对称化时钟信号脉冲的第二沿的时间常数电路(R1，C1)；其中该控制电压(Vref)用于改变该时间常数电路，以便如果占空比太高就前移该对称化时钟信号脉冲的第二沿，如果占空比太低就延迟该对称化时钟信号脉冲的第二沿。
4.根据权利要求3的装置，其特征在于，控制环(R6，C1，A)中的放大器(A)被设置成将表示在控制环(R6，C2，A)中被对称化的时钟信号(Fout)占空比的测量结果的电压(Vd)与一个与预设电压(Vref)进行比较，并形成一个用于时间常数电路(R1，C1)的控制电压(Vadj)，该控制电压的幅值与相对于所形成的时钟信号(Fout)的“0”状态长度的“1”状态长度相关。
CN94194273A 1993-11-24 1994-11-24 使时钟信号对称化的方法和装置 Expired - Fee Related CN1092422C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI935225A FI96551C (fi) 1993-11-24 1993-11-24 Menetelmä ja laite kellosignaalin symmetroimiseksi
FI935225 1993-11-24

Publications (2)

Publication Number Publication Date
CN1136371A CN1136371A (zh) 1996-11-20
CN1092422C true CN1092422C (zh) 2002-10-09

Family

ID=8539003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94194273A Expired - Fee Related CN1092422C (zh) 1993-11-24 1994-11-24 使时钟信号对称化的方法和装置

Country Status (5)

Country Link
US (1) US5786718A (zh)
EP (1) EP0775387A1 (zh)
CN (1) CN1092422C (zh)
FI (1) FI96551C (zh)
WO (1) WO1995015030A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060922A (en) * 1998-02-20 2000-05-09 Industrial Technology Research Institute Duty cycle control buffer circuit with selective frequency dividing function
US6088415A (en) * 1998-02-23 2000-07-11 National Semiconductor Corporation Apparatus and method to adaptively equalize duty cycle distortion
US6445219B1 (en) * 1999-02-08 2002-09-03 Siemens Aktiengesellschaft Method and circuit configuration for converting a frequency signal to a DC voltage
DE19927903A1 (de) * 1999-06-18 2000-12-28 Bosch Gmbh Robert Vorrichtung zum Betreiben einer Last
US20070024338A1 (en) * 2005-07-28 2007-02-01 Altera Corporation, A Corporation Of Delaware Circuitry and methods for programmably adjusting the duty cycles of serial data signals
US20080136468A1 (en) * 2006-12-06 2008-06-12 Dandan Li Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll
CN101087132B (zh) * 2007-07-10 2010-05-19 中国人民解放军国防科学技术大学 基于相位合成的时钟50%占空比调节方法
CN106921370B (zh) * 2017-02-20 2021-04-13 江苏旭微科技有限公司 时钟信号的占空比调整电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449102A (en) * 1982-03-15 1984-05-15 Bell Telephone Laboratories, Incorporated Adaptive threshold circuit
JPH01307312A (ja) * 1988-05-23 1989-12-12 Advanced Micro Devicds Inc 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路
US4959557A (en) * 1989-05-18 1990-09-25 Compaq Computer Corporation Negative feedback circuit to control the duty cycle of a logic system clock
DE4020977A1 (de) * 1990-07-02 1992-01-16 Broadcast Television Syst Schaltungsanordnung zur erzeugung eines symmetrischen impulssignals

Also Published As

Publication number Publication date
FI96551B (fi) 1996-03-29
WO1995015030A1 (en) 1995-06-01
CN1136371A (zh) 1996-11-20
AU8146594A (en) 1995-06-13
AU680066B2 (en) 1997-07-17
EP0775387A1 (en) 1997-05-28
FI96551C (fi) 1996-07-10
US5786718A (en) 1998-07-28
FI935225A0 (fi) 1993-11-24
FI935225A (fi) 1995-05-25

Similar Documents

Publication Publication Date Title
CN1092422C (zh) 使时钟信号对称化的方法和装置
DE68925241T2 (de) Verzögerungszeitmessgerät
EP1037052B1 (en) Rotational pulse generating circuit for commutator DC motors
DE10126094A1 (de) Impulserzeugungsschaltung zum Antrieb eines Gleichstrommotors
GB2041679A (en) Circuit arrangement for generating a frequency dependent signal
AU680066C (en) Method and device for symmetrizing a clock signal
EP0439558B1 (de) Messschaltung und anwendung derselben, insbesondere mit induktiven weggebern
EP0390800B1 (en) Integratable phase-locked loop
US4007363A (en) Electric control device using frequency-analog control
DE4401949C1 (de) Einrichtung zum multiplikativen Korrigieren eines elektrischen Meßsignals
JPH10327043A (ja) 周波数追跡装置
DE19544642C1 (de) Digitaler Phasenschieber
DE19730580A1 (de) Vorrichtung zur Bestimmung des Durchsatzes eines strömenden Mediums
DE3939455A1 (de) Vorrichtung zur steuerung der leerlaufgeschwindigkeit einer verbrennungskraftmaschine
CA2280755C (en) Regulating dead time given varying pulse repetition rates
DE4304060B4 (de) Schaltungsanordnung zur Auswertung von Meßreaktanzen
DE4221619C2 (de) Vorrichtung zur Drehzahlstabilisierung
DE4304061A1 (de) Schaltungsanordnung zur Auswertung von Meßreaktanzen
DE3315842A1 (de) Schaltungseinrichtung zur regelung der drehzahl eines gleichstrommotors
EP0142826A2 (de) Anordnung zur Stabilisierung der von einem Frequenzgenerator, insbesondere einem Quarzgenerator, abgegebenen Frequenz
JPH04414Y2 (zh)
DE10262211B4 (de) Vibrationskreisel und Verfahren zum Betrieb eines Vibrationskreisels
JPS6035988A (ja) モ−タの制御装置
JPH077218U (ja) 周波数調整装置
JPS6224614B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee