JP2823300B2 - 直交発振回路 - Google Patents
直交発振回路Info
- Publication number
- JP2823300B2 JP2823300B2 JP2056409A JP5640990A JP2823300B2 JP 2823300 B2 JP2823300 B2 JP 2823300B2 JP 2056409 A JP2056409 A JP 2056409A JP 5640990 A JP5640990 A JP 5640990A JP 2823300 B2 JP2823300 B2 JP 2823300B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- reference level
- input terminal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は90゜位相の異なる矩形波が必要な回路に使用
される直交発振回路に関する。
される直交発振回路に関する。
従来、90゜の位相差を有する２つの信号を出力する回
路は各種の復調器、例えば、FMステレオ復調回路、ダイ
レクト検波受信器（特開昭61−273005号公報）等で有効
であり、広く利用されている。しかしながら、従来この
種の回路は回路構成が複雑であるので、より簡易な方法
で90゜の位相差を有する２つの信号を発生する発振回路
が望まれている。
路は各種の復調器、例えば、FMステレオ復調回路、ダイ
レクト検波受信器（特開昭61−273005号公報）等で有効
であり、広く利用されている。しかしながら、従来この
種の回路は回路構成が複雑であるので、より簡易な方法
で90゜の位相差を有する２つの信号を発生する発振回路
が望まれている。
第８図はジョンソンカウンタと称される90゜位相の異
なる矩形波を発生させる回路である。図において、81は
必要な周波数の２倍の周波数をデューティ比50％の矩形
波で発生する発振回路、82はインバータ、83,84は入力
される矩形波の立ち上がりで出力が変化するフリップフ
ロップである。
なる矩形波を発生させる回路である。図において、81は
必要な周波数の２倍の周波数をデューティ比50％の矩形
波で発生する発振回路、82はインバータ、83,84は入力
される矩形波の立ち上がりで出力が変化するフリップフ
ロップである。
第９図（ａ）〜（ｄ）はこの第８図のジョンソンカウ
ンタの動作を示す波形図であり、第８図に〜の符号
で場所の波形を示している。第８図の発振回路81は必要
とされる周波数f0の２倍の周波数2f0の矩形波を発振し
ており、この矩形波は２つに分かられて一方はそのまま
フリップフロップ83に入力され、他方はインバータ82を
通してフリップフロップ84に入力される。第９図（ｂ）
はこのインバータ82の出力波形である。フリップフロッ
プ83,84は入力される矩形波の立ち上がりエッジで出力
が反転するので、発振器81で発生された矩形波配２分周
され、その結果、必要な周波数f0の位相が90゜ずれた矩
形波が第９図（ｃ），（ｄ）に示すように得られる。
ンタの動作を示す波形図であり、第８図に〜の符号
で場所の波形を示している。第８図の発振回路81は必要
とされる周波数f0の２倍の周波数2f0の矩形波を発振し
ており、この矩形波は２つに分かられて一方はそのまま
フリップフロップ83に入力され、他方はインバータ82を
通してフリップフロップ84に入力される。第９図（ｂ）
はこのインバータ82の出力波形である。フリップフロッ
プ83,84は入力される矩形波の立ち上がりエッジで出力
が反転するので、発振器81で発生された矩形波配２分周
され、その結果、必要な周波数f0の位相が90゜ずれた矩
形波が第９図（ｃ），（ｄ）に示すように得られる。
しかしながら、第８図のジョンソンカウンタの場合、
実際には必要とされる周波数f0の４倍の周波数4f0で発
振させ、一旦分周して発振器81で50％デューティの矩形
波を発生させるようにしている。このため、必要とされ
る周波数f0が高い場合には、その４倍の周波数4f0を発
生させる回路の構成が困難である。また、発振回路81と
分周を行フリップフロップが別々であるので、回路が複
雑になると共に、２倍、４倍の不要なスペクトラムが発
生して他の回路に悪影響を与えるという問題点がある。
実際には必要とされる周波数f0の４倍の周波数4f0で発
振させ、一旦分周して発振器81で50％デューティの矩形
波を発生させるようにしている。このため、必要とされ
る周波数f0が高い場合には、その４倍の周波数4f0を発
生させる回路の構成が困難である。また、発振回路81と
分周を行フリップフロップが別々であるので、回路が複
雑になると共に、２倍、４倍の不要なスペクトラムが発
生して他の回路に悪影響を与えるという問題点がある。
本発明は前記従来のジョンソンカウンタの有する問題
点を解消し、正確な90゜の位相差を持つ２種類の矩形波
を発生可能であると共に、不要なスペクトラムの発生の
無い簡素な構成の直交発振回路を提供することを目的と
している。
点を解消し、正確な90゜の位相差を持つ２種類の矩形波
を発生可能であると共に、不要なスペクトラムの発生の
無い簡素な構成の直交発振回路を提供することを目的と
している。
前記目的を達成する本発明の第１の形態の直交発振回
路は、演算増幅器の非反転出力を、抵抗を介してその非
反転入力端子に帰還すると共に積分回路を介してその反
転入力端子に帰還することにより、非反転出力に矩形波
を発生する矩形波発振回路を使用して、位相が90゜異な
る２種類の矩形波を発生することができる発振回路であ
って、積分回路を、演算増幅器の反転入力端子に所定の
抵抗を接続すると共に非反転出力と反転入力とを結ぶ帰
還路に同じ抵抗を設け、非反転入力端子に基準レベルを
入力して形成した論理反転回路と、演算増幅器の反転入
力端子に別の所定の抵抗を接続すると共に非反転出力と
反転入力とを結ぶ帰還路にコンデンサを設け、非反転入
力端子に基準レベルを入力して形成した積分器とを直列
に接続して構成し、この積分回路の出力に、出力信号が
予め設定された基準レベル以上の時にハイレベルとな
り、この出力信号が基準レベルを下回った時にローレベ
ルとなる演算増幅器を用いた波形整形回路を接続し、波
形整形回路に設定される基準レベルが、矩形波の変位点
より90゜位相の遅れた点における積分回路の周信号のレ
ベルに等しくなるようにし、矩形波発振回路と波形整形
回路から出力される矩形波に90゜の位相差を持たせたこ
とを特徴としている。
路は、演算増幅器の非反転出力を、抵抗を介してその非
反転入力端子に帰還すると共に積分回路を介してその反
転入力端子に帰還することにより、非反転出力に矩形波
を発生する矩形波発振回路を使用して、位相が90゜異な
る２種類の矩形波を発生することができる発振回路であ
って、積分回路を、演算増幅器の反転入力端子に所定の
抵抗を接続すると共に非反転出力と反転入力とを結ぶ帰
還路に同じ抵抗を設け、非反転入力端子に基準レベルを
入力して形成した論理反転回路と、演算増幅器の反転入
力端子に別の所定の抵抗を接続すると共に非反転出力と
反転入力とを結ぶ帰還路にコンデンサを設け、非反転入
力端子に基準レベルを入力して形成した積分器とを直列
に接続して構成し、この積分回路の出力に、出力信号が
予め設定された基準レベル以上の時にハイレベルとな
り、この出力信号が基準レベルを下回った時にローレベ
ルとなる演算増幅器を用いた波形整形回路を接続し、波
形整形回路に設定される基準レベルが、矩形波の変位点
より90゜位相の遅れた点における積分回路の周信号のレ
ベルに等しくなるようにし、矩形波発振回路と波形整形
回路から出力される矩形波に90゜の位相差を持たせたこ
とを特徴としている。
また、前記目的を達成する本発明の第２の形態の直交
発振回路は、演算増幅器反転出力を、抵抗を介してその
非反転入力端子に帰還すると共に積分回路を介してその
反転入力端子に帰還することにより、非反転出力に矩形
波を発生する矩形波背信回路を使用して、位相が90゜異
なる２種類の矩形波を発生することができる直交発振回
路であって、積分回路の出力に、出力信号が予め設定さ
れた基準レベル以上の時にハイレベルとなり、この出力
信号が基準レベルを下回った時にローレベルとなる演算
増幅器を用いた波形整形回路を接続し、波形整形回路に
は、積分回路の充電時に基準レベルをヒステリシス電圧
だけ引き上げ、積分回路の放電時には基準レベルをヒス
テリシス電圧だけ引き下げるヒステリシス手段を有し
て、波形整形回路に設定される基準レベルが、矩形波の
変位点より90゜位相の遅れた点における積分回路の出力
信号のレベルに等しくなるようにし、矩形波発振回路と
波形整形回路から出力される矩形波に90゜の位相差を持
たせたことを特徴としている。
発振回路は、演算増幅器反転出力を、抵抗を介してその
非反転入力端子に帰還すると共に積分回路を介してその
反転入力端子に帰還することにより、非反転出力に矩形
波を発生する矩形波背信回路を使用して、位相が90゜異
なる２種類の矩形波を発生することができる直交発振回
路であって、積分回路の出力に、出力信号が予め設定さ
れた基準レベル以上の時にハイレベルとなり、この出力
信号が基準レベルを下回った時にローレベルとなる演算
増幅器を用いた波形整形回路を接続し、波形整形回路に
は、積分回路の充電時に基準レベルをヒステリシス電圧
だけ引き上げ、積分回路の放電時には基準レベルをヒス
テリシス電圧だけ引き下げるヒステリシス手段を有し
て、波形整形回路に設定される基準レベルが、矩形波の
変位点より90゜位相の遅れた点における積分回路の出力
信号のレベルに等しくなるようにし、矩形波発振回路と
波形整形回路から出力される矩形波に90゜の位相差を持
たせたことを特徴としている。
本発明の直交発振回路によれば、矩形波発振回路にお
いて発生された矩形波が、この矩形波発振回路の帰還路
に設けられた積分回路において積分されて直線的な三角
波からなる鋸歯状波が発生する。この直線的な三角波か
らなる鋸歯状波は予め設定された基準レベル以上の時に
ハイレベルの信号を出力し、基準レベルを下回った時に
ローレベルの信号を周する波形整形回路によって矩形波
に変換される。そして、前述の矩形波発振回路の出力と
この波形整計回路の出力が正確に位相が90゜異なる２種
類の矩形波となる。
いて発生された矩形波が、この矩形波発振回路の帰還路
に設けられた積分回路において積分されて直線的な三角
波からなる鋸歯状波が発生する。この直線的な三角波か
らなる鋸歯状波は予め設定された基準レベル以上の時に
ハイレベルの信号を出力し、基準レベルを下回った時に
ローレベルの信号を周する波形整形回路によって矩形波
に変換される。そして、前述の矩形波発振回路の出力と
この波形整計回路の出力が正確に位相が90゜異なる２種
類の矩形波となる。
以下添付図面を用いて本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の直交発振回路の原理構成を示す回路
図であり、第２図はこの第１図の回路の要部における波
形を示す図である。本発明の直交発振回路は基本的には
発振器10と、発振器10の帰還回路に設けられた積分回路
20と、積分回路20の出力を基準電圧Vrと比較して波形整
形を行う比較器２とから構成されている。
図であり、第２図はこの第１図の回路の要部における波
形を示す図である。本発明の直交発振回路は基本的には
発振器10と、発振器10の帰還回路に設けられた積分回路
20と、積分回路20の出力を基準電圧Vrと比較して波形整
形を行う比較器２とから構成されている。
発振器10は編纂増幅器１と抵抗Ra,Rbを備えており、
この抵抗Ra,Rbの値でＡ点の波形の波高値が決定され、
この抵抗値の抵抗Rc,コンデンサＣの値で背信周波数が
決定される。この直交発振回路では、発振器10は必要な
周波数f0で矩形波を発振させれば良い。また、発振器10
の入力電圧V0は、通常電源電圧の中心付近に選べば良
い。すなわち、電源電圧がVcc,Vss（Vcc＞Vss）である
時は、V0はほぼ1/2（Vcc−Vss）となる。ここで、図の
Ａ点の電圧値VAは、発振器10の出力電圧をV1とした時に
次式で表される。
この抵抗Ra,Rbの値でＡ点の波形の波高値が決定され、
この抵抗値の抵抗Rc,コンデンサＣの値で背信周波数が
決定される。この直交発振回路では、発振器10は必要な
周波数f0で矩形波を発振させれば良い。また、発振器10
の入力電圧V0は、通常電源電圧の中心付近に選べば良
い。すなわち、電源電圧がVcc,Vss（Vcc＞Vss）である
時は、V0はほぼ1/2（Vcc−Vss）となる。ここで、図の
Ａ点の電圧値VAは、発振器10の出力電圧をV1とした時に
次式で表される。
この時V1はVccとVssの値となり、第１図のＡ点の波高値
（peak to peak）VPは次式のようになる。
（peak to peak）VPは次式のようになる。
この発振器10のＡ点の波形および出力V1の波形がそれぞ
れ第２図（ａ），（ｂ）に示されている。
れ第２図（ａ），（ｂ）に示されている。
次に、積分回路20の出力であるＢ点の電圧は、1/C∫I
dtで示される式で変化するが、発振器10の入力電圧V0を
1/（Vcc−Vss）の線形として考え、Ｉ＝（Vcc−Vss）／
（2Rc）とした場合は、式、 で決定されるｔが発振周波数f0の半周期となる。ここ
で、 であり、発振周波数f0はf0＝1/（2t）より、 となる。
dtで示される式で変化するが、発振器10の入力電圧V0を
1/（Vcc−Vss）の線形として考え、Ｉ＝（Vcc−Vss）／
（2Rc）とした場合は、式、 で決定されるｔが発振周波数f0の半周期となる。ここ
で、 であり、発振周波数f0はf0＝1/（2t）より、 となる。
ところで、以上の説明では直交発振回路の積分回路20
の出力を正確な三角波としたが、実際には、抵抗Rcとコ
ンデンサＣからなる積分回路20の出力は第３図（ａ）に
二点鎖線で示したように直線的には変化せず、基本的に
は１−ε−t/（CRc）で示される時間変化（第３図に実
線で示す）となる。この結果、基準レベルVrでスライス
して得られる矩形波（第３図に実際の波形として実線で
示す）は同図に二点鎖線で示す理想値と誤差を生じてし
まう。
の出力を正確な三角波としたが、実際には、抵抗Rcとコ
ンデンサＣからなる積分回路20の出力は第３図（ａ）に
二点鎖線で示したように直線的には変化せず、基本的に
は１−ε−t/（CRc）で示される時間変化（第３図に実
線で示す）となる。この結果、基準レベルVrでスライス
して得られる矩形波（第３図に実際の波形として実線で
示す）は同図に二点鎖線で示す理想値と誤差を生じてし
まう。
そこで、実際の直交発振回路の実施例としては、発振
器10の帰還路に設ける積分器20を、第４図に示すよう
に、二個の演算増幅器3,4と抵抗Rc,Rd、およびコンデン
サＣを使用した積分器を使用して構成し、そのＢ点にお
ける出力波形が第２図（Ｃ）に示すような正確な三角波
になるようにする。第４図に示した直交発振回路のその
他の構成は第１図の直交発振回路と同じであるので、同
じ符号を付してその説明を省略する。
器10の帰還路に設ける積分器20を、第４図に示すよう
に、二個の演算増幅器3,4と抵抗Rc,Rd、およびコンデン
サＣを使用した積分器を使用して構成し、そのＢ点にお
ける出力波形が第２図（Ｃ）に示すような正確な三角波
になるようにする。第４図に示した直交発振回路のその
他の構成は第１図の直交発振回路と同じであるので、同
じ符号を付してその説明を省略する。
第５図は本発明の直交発振回路の別の実施例の構成を
示すものである。この実施例の直交発振回路における発
振器10は、その帰還路に設けられた積分回路20の構成を
含めて第１図に示した発振器10の構成と全く同じであ
る。一方、この実施例では積分回路20の出力側のＢ点
に、演算増幅器５からなる電圧ホロワを介して、演算増
幅器６と抵抗Rg,Rhとから鳴るヒステリシス回路30が設
けられている。このヒステリシス回路30は、積分回路20
の出力波形をスライスする基準電圧Vrを正側あるいは負
側にシフトするものであり、積分回路20の充電時には基
準電圧Vrを正側にヒステリシス電圧Vsだけシフトし、積
分回路20の放電時には基準電圧Vrを負側にヒステリシス
電圧Vsだけシフトする。これを第６図および第７図を用
いて説明する。
示すものである。この実施例の直交発振回路における発
振器10は、その帰還路に設けられた積分回路20の構成を
含めて第１図に示した発振器10の構成と全く同じであ
る。一方、この実施例では積分回路20の出力側のＢ点
に、演算増幅器５からなる電圧ホロワを介して、演算増
幅器６と抵抗Rg,Rhとから鳴るヒステリシス回路30が設
けられている。このヒステリシス回路30は、積分回路20
の出力波形をスライスする基準電圧Vrを正側あるいは負
側にシフトするものであり、積分回路20の充電時には基
準電圧Vrを正側にヒステリシス電圧Vsだけシフトし、積
分回路20の放電時には基準電圧Vrを負側にヒステリシス
電圧Vsだけシフトする。これを第６図および第７図を用
いて説明する。
第６図に符号イで示すのは、第５図の直交発振回路の
出力電圧V1の波形であり、符号ロで示すのはＢ点におけ
る積分回路20の出力波形である。第５図のヒステリシス
回路30は、基準電圧Vrを波形ロの上昇時には電圧Vsだけ
引き上げ、波形ロの減少時には基準電圧Vrを電圧Vsだけ
引き下げる。この結果、積分回路20の出力は電圧Vr＋Vs
と電圧Vr−Vsによってスライスされて符号ハで示す波形
になり、符号イで示した矩形波と正確に90゜位相がずれ
た矩形波となる。
出力電圧V1の波形であり、符号ロで示すのはＢ点におけ
る積分回路20の出力波形である。第５図のヒステリシス
回路30は、基準電圧Vrを波形ロの上昇時には電圧Vsだけ
引き上げ、波形ロの減少時には基準電圧Vrを電圧Vsだけ
引き下げる。この結果、積分回路20の出力は電圧Vr＋Vs
と電圧Vr−Vsによってスライスされて符号ハで示す波形
になり、符号イで示した矩形波と正確に90゜位相がずれ
た矩形波となる。
ここで、ヒステリシス電圧Vsは第７図に示すように、
Ｂ点の電圧が最低電圧VLから最高電圧VHに達する時間2d
tの半分の時間dtにおける電圧値VTから求めれば良い。
従って、ヒステリシス電圧Vsは次式で表される。
Ｂ点の電圧が最低電圧VLから最高電圧VHに達する時間2d
tの半分の時間dtにおける電圧値VTから求めれば良い。
従って、ヒステリシス電圧Vsは次式で表される。
であり、前述の（※）式を用いると、 ｅ−dt/（CRc）＝ｅ−Rb/（Ra＋Rb） となり、Vsの値はRa,Rb,Vr,Vcc,Vssの値のみで決定され
る値となり、発振周波数を変更してもRg,Rhは一定値で
良いことが分かる。
る値となり、発振周波数を変更してもRg,Rhは一定値で
良いことが分かる。
以上説明したように、本発明の直交発振回路によれ
ば、簡素な構成で正確な90゜の位相差を持つ２種類の矩
形波を発生可能であると共に、不要なスペクトラムの発
生も無い。
ば、簡素な構成で正確な90゜の位相差を持つ２種類の矩
形波を発生可能であると共に、不要なスペクトラムの発
生も無い。
【図面の簡単な説明】 第１図は本発明の直交発振回路の原理構成を示す回路
図、 第２図は第１図の各部の動作波形を示す波形図 第３図は第１図の積分回路の実際の出力波形と理想値と
の対比を示す波形図、 第４図は本発明の直交発振回路の一実施例の回路図、 第５図は本発明の直交発振回路の別の実施例の回路図、 第６図は第５図のヒステリシス回路の動作を説明する波
形図、 第７図は第５図のヒステリシス回路の基準電圧の決め方
を示す波形図、 第８図は従来の直交発振回路の回路図、 第９図は第８図の各部の動作を示す波形図である。 １〜６……演算増幅器 10……発振器、 20……積分回路、 30……ヒステリシス回路。
図、 第２図は第１図の各部の動作波形を示す波形図 第３図は第１図の積分回路の実際の出力波形と理想値と
の対比を示す波形図、 第４図は本発明の直交発振回路の一実施例の回路図、 第５図は本発明の直交発振回路の別の実施例の回路図、 第６図は第５図のヒステリシス回路の動作を説明する波
形図、 第７図は第５図のヒステリシス回路の基準電圧の決め方
を示す波形図、 第８図は従来の直交発振回路の回路図、 第９図は第８図の各部の動作を示す波形図である。 １〜６……演算増幅器 10……発振器、 20……積分回路、 30……ヒステリシス回路。
Claims (2)
- 【請求項１】演算増幅器の非反転出力を、抵抗を介して
その非反転入力端子に帰還すると共に積分回路を介して
その反転入力端子に帰還することにより、前記非反転出
力に矩形波を発生する矩形発振回路を使用して、位相が
90゜異なる２種類の矩形波を発生することができる直交
発振回路であって、 前記積分回路を、演算増幅器の反転入力端子に所定の抵
抗を接続すると共に非反転出力と反転入力とを結ぶ帰還
路に同じ抵抗を設け、非反転入力端子に基準レベルを入
力して形成した論理反転回路と、演算増幅器の反転入力
端子に別の所定の抵抗を接続すると共に非反転出力と反
転入力とを結ぶ帰還路にコンデンサを設け、非反転入力
端子に基準レベルを入力して形成した積分器とを直列に
接続して構成し、 この積分回路の出力に、出力信号が予め設定された基準
レベル以上の時にハイレベルとなり、前記出力信号が前
記基準レベルを下回った時にローレベルとなる演算増幅
器を用いた波形整形回路を接続し、 前記波形整形回路に設定される基準レベルが、前記矩形
波の変位点より90゜位相の遅れた点における前記積分回
路の出力信号のレベルに等しくなるようにし、 前記矩形波発振回路と前記波形整形回路から出力される
矩形波に90゜の位相差を持たせたことを特徴とする直交
発振回路。 - 【請求項２】演算増幅器の非反転出力を、抵抗を介して
その非反転入力端子に帰還すると共に積分回路を介して
その反転入力端子に帰還することにより、前記非反転出
力に矩形波を発生する矩形波発振回路を使用して、位相
が90゜異なる２種類の矩形波を発生することができる直
交発振回路であって、 前記積分回路の出力に、出力信号が予め設定された基準
レベル以上の時にハイレベルとなり、前記出力信号が前
記基準レベルを下回った時にローレベルとなる演算増幅
器を用いた波形整形回路を接続し、 前記波形整形回路には、前記積分回路の充電時に前記基
準レベルをヒステリシス電圧だけ引き上げ、前記積分回
路の放電時には前記基準レベルを前記ヒステリシス電圧
だけ引き下げるヒステリシ手段を有して、前記波形整形
回路に設定される基準レベルが、前記矩形波の変位点よ
り90゜位相の遅れた点における前記積分回路の出力信号
のレベルに等しくなるようにし、 前記矩形波発振路と前記波形整形回路から出力される矩
形波に90゜の位相差を持たせたことを特徴とする直交発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056409A JP2823300B2 (ja) | 1990-03-09 | 1990-03-09 | 直交発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056409A JP2823300B2 (ja) | 1990-03-09 | 1990-03-09 | 直交発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03259613A JPH03259613A (ja) | 1991-11-19 |
| JP2823300B2 true JP2823300B2 (ja) | 1998-11-11 |
Family
ID=13026363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2056409A Expired - Fee Related JP2823300B2 (ja) | 1990-03-09 | 1990-03-09 | 直交発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823300B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011086519A1 (de) * | 2011-11-17 | 2013-05-23 | Robert Bosch Gmbh | Vorrichtung zum Speichern einer Frequenz und Verfahren zum Speichern sowie Auslesen einer Frequenz |
-
1990
- 1990-03-09 JP JP2056409A patent/JP2823300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03259613A (ja) | 1991-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710653A (en) | Edge detector circuit and oscillator using same | |
| JPH0456488B2 (ja) | ||
| JP2823300B2 (ja) | 直交発振回路 | |
| JP2998650B2 (ja) | 分周器用ｄｃ選別回路 | |
| JPH01307312A (ja) | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 | |
| JP2707461B2 (ja) | 波形整形回路 | |
| JPH01320814A (ja) | 一連の入力パルスの周波数を逓倍するための回路 | |
| JP4005436B2 (ja) | パルス信号発生回路 | |
| US3946253A (en) | Pulse train generator | |
| JPH08154044A (ja) | ９０度移相器 | |
| US4980655A (en) | D type flip-flop oscillator | |
| JP2646527B2 (ja) | 波形整形回路 | |
| JPS5915411B2 (ja) | ケイスウカイロ | |
| JPH0659020B2 (ja) | 非安定マルチバイブレ−タ | |
| JPH04297142A (ja) | 高速応答ディジタル・インターフェース方法および装置 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JP3047417B2 (ja) | 三値信号作成回路 | |
| JPS5929396Y2 (ja) | 発振回路 | |
| SU1211687A1 (ru) | Дифференцирующее устройство | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| JPS6322747Y2 (ja) | ||
| JPS6143819A (ja) | 位相比較器 | |
| JPH0731625Y2 (ja) | クロツクパルス位相調整回路 | |
| JPH09116392A (ja) | パルス発生回路 | |
| JPS6193714A (ja) | デユ−テイ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |