JPS62111519A - Ｐｗｍ波発生回路 - Google Patents
Ｐｗｍ波発生回路Info
- Publication number
- JPS62111519A JPS62111519A JP25075285A JP25075285A JPS62111519A JP S62111519 A JPS62111519 A JP S62111519A JP 25075285 A JP25075285 A JP 25075285A JP 25075285 A JP25075285 A JP 25075285A JP S62111519 A JPS62111519 A JP S62111519A
- Authority
- JP
- Japan
- Prior art keywords
- output
- proportional
- relaxation oscillator
- pwm wave
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＰＷＭ波発生回路に係り、特にＶＴＲ等のス
イッチングレギュレータに用いて好適なＰＷＭ波発生回
路に関する。
イッチングレギュレータに用いて好適なＰＷＭ波発生回
路に関する。
従来のスイッチングレギュレータについて、第２図、第
３図を用いて説明する。第２図は、従来のスイッチング
レギュレータのブロック図。
３図を用いて説明する。第２図は、従来のスイッチング
レギュレータのブロック図。
第３図は、第２図の要部波形図である。
第２図、第３図において、１は供給電源、２はスイッチ
素子、３はコイル、４はダイオード。
素子、３はコイル、４はダイオード。
５はコンデンサ、６は負荷、７は出力電圧検出手段、８
は基準電源、９は誤差増幅器、１０はは比較手段、１〕
−は弛張発振器、１２は誤差増幅器９の出力波形、１３
は弛張発振器１１の出力波形、１４はコイル３とコンデ
ンサ５で構成した平滑回路の入力波形、１５はその出力
波形である。
は基準電源、９は誤差増幅器、１０はは比較手段、１〕
−は弛張発振器、１２は誤差増幅器９の出力波形、１３
は弛張発振器１１の出力波形、１４はコイル３とコンデ
ンサ５で構成した平滑回路の入力波形、１５はその出力
波形である。
以上の図より、スイッチングレギュレータの動作を説明
する。スイッチ素子２がＯｎする期間（Ｔｏｎ期間）に
は、供給電源１（電圧値Ｖｊｎ）から直接電力を供給す
る（波形１４のＨｉｇｈ期間）、、スイッチ素子２がｏ
ｆｆする期間（Ｔｏｆｆ期間）には、Ｔｏｎ期間にコイ
ル３に替積したエネルギーをダイオード４を通して放出
して負荷６に電力を供給する（波形１４のＬ ｏ ｗ期
間）。以上のようにして、負荷６に連続的に電力を供給
する。この時の出力電圧Ｖを適当に変化させて出力電圧
を安定化している。
する。スイッチ素子２がＯｎする期間（Ｔｏｎ期間）に
は、供給電源１（電圧値Ｖｊｎ）から直接電力を供給す
る（波形１４のＨｉｇｈ期間）、、スイッチ素子２がｏ
ｆｆする期間（Ｔｏｆｆ期間）には、Ｔｏｎ期間にコイ
ル３に替積したエネルギーをダイオード４を通して放出
して負荷６に電力を供給する（波形１４のＬ ｏ ｗ期
間）。以上のようにして、負荷６に連続的に電力を供給
する。この時の出力電圧Ｖを適当に変化させて出力電圧
を安定化している。
例えば、Ｖ ｉ ｎがわずか上昇する時、出力電圧Ｖ
ｏ ｕ ｔも上昇する。その変化は、出力電圧電量手段
７を通して、誤差増幅器９に入力される。
ｏ ｕ ｔも上昇する。その変化は、出力電圧電量手段
７を通して、誤差増幅器９に入力される。
この誤差増幅器９の出力変化で、比較手段１０の出力の
Ｔ ｏ ｎ期間に相当する部分が短くなり、Ｖ ｏ ｕ
ｔの上昇を迎え、出力電圧を安定化することができる
。この時の出力電圧波形１５には、図中に示すようにス
イッチングノイズが乗ってくる。これは、コイル３の浮
遊容量等を通して乗るもので、誤差増幅器９の出力波形
１２にも乗ってくる。このノイズによって、比較手段１
０の出力波形の立上り、立下りにチャタリングが発生す
るという問題があった。なお従来のスイッチングレギュ
レータを詳しく述べである特許の例として、特公昭５８
−４７０４７号公報がある。
Ｔ ｏ ｎ期間に相当する部分が短くなり、Ｖ ｏ ｕ
ｔの上昇を迎え、出力電圧を安定化することができる
。この時の出力電圧波形１５には、図中に示すようにス
イッチングノイズが乗ってくる。これは、コイル３の浮
遊容量等を通して乗るもので、誤差増幅器９の出力波形
１２にも乗ってくる。このノイズによって、比較手段１
０の出力波形の立上り、立下りにチャタリングが発生す
るという問題があった。なお従来のスイッチングレギュ
レータを詳しく述べである特許の例として、特公昭５８
−４７０４７号公報がある。
本発明の目的は、かかる問題点を解消し、スイッチング
レギュレータのスイッチングノイズによって、ＰＷＭ波
出力にチャタリングが発生することを防止したＰＷＭ波
発生回路を提供することにある。
レギュレータのスイッチングノイズによって、ＰＷＭ波
出力にチャタリングが発生することを防止したＰＷＭ波
発生回路を提供することにある。
この目的を達成するために２本発明は、三角波発振器、
誤差増幅器とこれら２つの出力を入力とするスイッチン
グレギュレータのＰＷＭ波発生回路において、上記三角
波発振器出力の比例出力を、誤差増幅器の基＄電源入力
に重畳させ、上記比較器のヒステリシスを等制約に大き
くすることにより、ＰＷＭ波出力にチャタリングが起き
ることを防止するものである。
誤差増幅器とこれら２つの出力を入力とするスイッチン
グレギュレータのＰＷＭ波発生回路において、上記三角
波発振器出力の比例出力を、誤差増幅器の基＄電源入力
に重畳させ、上記比較器のヒステリシスを等制約に大き
くすることにより、ＰＷＭ波出力にチャタリングが起き
ることを防止するものである。
〔９明の実施例〕 ゛
以下、本発明の一実施例を第１図、第４図〜第８図によ
り説明する。第１図は、本発明のブロック図、第４図は
第１図の要部波形図、第５図は、本発明の一実施例のブ
ロック図、第６図は、その要部波形図、第７図は、第５
図の三角波発振器の具体的な回路図、第８図は、三角波
発振器の他の具体的な回路図、第９図は１本発明の具体
的な回路図、第１０図は１本発明の他の実施例を示す回
路図である。
り説明する。第１図は、本発明のブロック図、第４図は
第１図の要部波形図、第５図は、本発明の一実施例のブ
ロック図、第６図は、その要部波形図、第７図は、第５
図の三角波発振器の具体的な回路図、第８図は、三角波
発振器の他の具体的な回路図、第９図は１本発明の具体
的な回路図、第１０図は１本発明の他の実施例を示す回
路図である。
第１図、第４図の本発明のブロック図及び、その要部波
形図において、第２図及び第３図と同−個所及び、同等
部分には同一符号をつけである。１６は、抵抗、１７は
加算手段、１８は弛張発振器、１９は比例手段、２０は
誤差増幅器９の出力波形である。弛張発振器１８の比例
出力を誤差増幅器９の基準電ｇ８の入力端に加算するこ
とにより、誤差増幅器９の出力波形２０を得る。弛張発
振器１８の出力波形１３の逆相に比例した波形を比較手
段】−０に入力することにより１等価的にこの比較手段
１０のヒステリシス幅を太き−くしたことになる。
形図において、第２図及び第３図と同−個所及び、同等
部分には同一符号をつけである。１６は、抵抗、１７は
加算手段、１８は弛張発振器、１９は比例手段、２０は
誤差増幅器９の出力波形である。弛張発振器１８の比例
出力を誤差増幅器９の基準電ｇ８の入力端に加算するこ
とにより、誤差増幅器９の出力波形２０を得る。弛張発
振器１８の出力波形１３の逆相に比例した波形を比較手
段】−０に入力することにより１等価的にこの比較手段
１０のヒステリシス幅を太き−くしたことになる。
第５図の本発明の一実施例のブロックで、第１図及び、
第２図と同−個所及び、同等部分は同一符号をつけであ
る。２１はスイッチングレギュレータで構成した他の安
定化電源回路、２２は増幅器、２３はコンデンサ、２４
はバッファ、２５は移相手段である。本ブロック図では
、２つの電源システムを構成する時、その電源間の干渉
を防止するために、互いに位相の異なる三角波を発生す
る、弛張発振器１１と１８を設けている。弛張発振器１
８では、増幅器２２に入力される波形が同一になるよう
に動作する。
第２図と同−個所及び、同等部分は同一符号をつけであ
る。２１はスイッチングレギュレータで構成した他の安
定化電源回路、２２は増幅器、２３はコンデンサ、２４
はバッファ、２５は移相手段である。本ブロック図では
、２つの電源システムを構成する時、その電源間の干渉
を防止するために、互いに位相の異なる三角波を発生す
る、弛張発振器１１と１８を設けている。弛張発振器１
８では、増幅器２２に入力される波形が同一になるよう
に動作する。
したがって、移相手段２５の入力波形は、第６図の弛張
発振器１１の出力波形１３と、所定位相だけずれた弛張
発振器１８の出力波形２６のようになる。
発振器１１の出力波形１３と、所定位相だけずれた弛張
発振器１８の出力波形２６のようになる。
第７図の三角波発振器の具体的な回路図で。
第５図と同−個所及び同等部分は同一符号をつけである
。２７〜３３はＰｃｈＭＯ’５ＦＥＴ。
。２７〜３３はＰｃｈＭＯ’５ＦＥＴ。
３４．３５はＮ、ｃｈＭＯ５ＦＥＴ、３６は電圧源、３
７は抵抗、３８はコンデンサである。ＰｃｈＭＯ８ＦＥ
Ｔ３１，３２のゲート入力が同一になるように、この差
動増幅器が動作する。
７は抵抗、３８はコンデンサである。ＰｃｈＭＯ８ＦＥ
Ｔ３１，３２のゲート入力が同一になるように、この差
動増幅器が動作する。
この差動増幅器の出力を定電流源を構成したＰｃｈＭＯ
５ＦＥＴ２９より定電流を供給した、レベルシフト用Ｐ
ｃｈＭＯ８ＦＥＴ３３に入力する。これが、第５図のバ
ッファ２４に相当する。上記差動増幅器の動作点を合わ
せるために、定電流源用Ｐ ｃ ｈ Ｍ ＯＳ Ｆ Ｅ
Ｔ ２７とレベルシフト用Ｐ ｃ ｈ Ｍ ＯＳ Ｆ
Ｅ Ｔ ３０を設けである。
５ＦＥＴ２９より定電流を供給した、レベルシフト用Ｐ
ｃｈＭＯ８ＦＥＴ３３に入力する。これが、第５図のバ
ッファ２４に相当する。上記差動増幅器の動作点を合わ
せるために、定電流源用Ｐ ｃ ｈ Ｍ ＯＳ Ｆ Ｅ
Ｔ ２７とレベルシフト用Ｐ ｃ ｈ Ｍ ＯＳ Ｆ
Ｅ Ｔ ３０を設けである。
第５図の位相手段２５として、ローパスフィルタ（抵抗
３７．コンデンサ３８）の位相遅れを利用している。こ
の回路では、すべてＭＯＳＦＥＴで実現しているという
効果がある。
３７．コンデンサ３８）の位相遅れを利用している。こ
の回路では、すべてＭＯＳＦＥＴで実現しているという
効果がある。
第８図の三角波発振器の他の具体的な回路図で、第７図
と同−個所及び、同等部分は同一符号をつけている。３
９〜４３はＰＮＰ トランジスタ、４４．４５はＮＰＮ
トランジスタ、４６〜４９はダイオード、５０は電圧源
、５１〜５５は抵抗である。この回路では、ＰＮＰトラ
ンジスタ４２．４３のベース入力が同一になるように、
この差動増幅器が動作する。この差動増幅器の出力を、
ダイオード４８．４９でレベルシフトする（第５図のバ
ッファ２４に相当）。
と同−個所及び、同等部分は同一符号をつけている。３
９〜４３はＰＮＰ トランジスタ、４４．４５はＮＰＮ
トランジスタ、４６〜４９はダイオード、５０は電圧源
、５１〜５５は抵抗である。この回路では、ＰＮＰトラ
ンジスタ４２．４３のベース入力が同一になるように、
この差動増幅器が動作する。この差動増幅器の出力を、
ダイオード４８．４９でレベルシフトする（第５図のバ
ッファ２４に相当）。
定電流源を構成したＰＮＰトランジスタより定電流を供
給している。第７図と同様に、上記差動増幅器の動作点
を合わせるために、定電流源用ＰＮＰ トランジスタ３
９とレベルシフト用ダイオード４６．４７を設けである
。
給している。第７図と同様に、上記差動増幅器の動作点
を合わせるために、定電流源用ＰＮＰ トランジスタ３
９とレベルシフト用ダイオード４６．４７を設けである
。
第９図の本発明の具体的な回路図で、第５図と同−個所
及び同等部分は、同一符号をつけである。５６〜６３は
ＰｃｈＭＯ３ＦＥＴ、６４〜６８はＮｃｈＭＯ８ＦＥＴ
、６９．７０は電圧源、７１は増幅器、７２〜７４は抵
抗である。
及び同等部分は、同一符号をつけである。５６〜６３は
ＰｃｈＭＯ３ＦＥＴ、６４〜６８はＮｃｈＭＯ８ＦＥＴ
、６９．７０は電圧源、７１は増幅器、７２〜７４は抵
抗である。
第５図の比較手段１０は、Ｎ ｃ ｈ Ｍ ＯＳ Ｆ
Ｅ Ｔｅ３．６５の差動増幅器で構成する。同じく、誤
差増幅器９は、ＰｃｈＭＯ３ＦＥＴ６２．６３の差動増
幅器で構成する。この誤差増幅器の基準電源を抵抗７２
．７３で構成する。したがって、弛張発振器１８の比例
出力の加算が、抵抗７４一本で可能であるという効果が
ある。また、Ｐ ｃ ｈ Ｍ ＯＳ Ｆ Ｅ Ｔ ５７
と５８でカレントミラー回路を構成して、上記比較手段
にヒステリシスを持たせている。定電流源用ＰｃｈＭＯ
５ＦＥＴ５９より、レベルシフト用ＰｃｈＭ○５ＦＥＴ
６１に定電流を供給して、比較手段の動作点を合わせて
いる。この回路では、すべてＭＯＳＦＥＴで実現してい
るという効果がある。
Ｅ Ｔｅ３．６５の差動増幅器で構成する。同じく、誤
差増幅器９は、ＰｃｈＭＯ３ＦＥＴ６２．６３の差動増
幅器で構成する。この誤差増幅器の基準電源を抵抗７２
．７３で構成する。したがって、弛張発振器１８の比例
出力の加算が、抵抗７４一本で可能であるという効果が
ある。また、Ｐ ｃ ｈ Ｍ ＯＳ Ｆ Ｅ Ｔ ５７
と５８でカレントミラー回路を構成して、上記比較手段
にヒステリシスを持たせている。定電流源用ＰｃｈＭＯ
５ＦＥＴ５９より、レベルシフト用ＰｃｈＭ○５ＦＥＴ
６１に定電流を供給して、比較手段の動作点を合わせて
いる。この回路では、すべてＭＯＳＦＥＴで実現してい
るという効果がある。
第１０図の本発明の他の実施例を示す回路図で、第９図
と同−個所及び同等部分は、同一符号をつけである。７
５〜７８はＰＮＰトランジスタ、７９〜８４はＮＰＮ）
−ランジスタ、８５〜９５は抵抗、９６は増幅器である
。第Ｓ図の比較手段１０は、ＮＰＮトランジスタ７９，
８０の差動増幅器で構成する。同じく、誤差増幅器９は
、ＮＰＮトランジスタ８２．８３の差動増幅器で構成す
る。この誤差増幅器の基準電源を抵抗９３．９４で構成
する。したがって、弛張発振器１８の比例出力の加算が
、抵抗９５一本で可能であるという効果がある。また、
ＰＮＰトランジスタ７５．７６でカレントミラー回路を
構成して、上記比較器にヒステリシスを持たせている。
と同−個所及び同等部分は、同一符号をつけである。７
５〜７８はＰＮＰトランジスタ、７９〜８４はＮＰＮ）
−ランジスタ、８５〜９５は抵抗、９６は増幅器である
。第Ｓ図の比較手段１０は、ＮＰＮトランジスタ７９，
８０の差動増幅器で構成する。同じく、誤差増幅器９は
、ＮＰＮトランジスタ８２．８３の差動増幅器で構成す
る。この誤差増幅器の基準電源を抵抗９３．９４で構成
する。したがって、弛張発振器１８の比例出力の加算が
、抵抗９５一本で可能であるという効果がある。また、
ＰＮＰトランジスタ７５．７６でカレントミラー回路を
構成して、上記比較器にヒステリシスを持たせている。
本発明によれば、スイッチングレギュレータを構成する
ＰＷＭ波発生回路において、その一方の入力である誤差
増幅器の基準電源入力に、弛張発振器の逆相比例信号を
重畳して、上記ＰＷＭ波発生回路のヒステリシスを等制
約に大きくできるので、そのＰＷＭ波出力のチャタリン
グを防止できる効果がある。
ＰＷＭ波発生回路において、その一方の入力である誤差
増幅器の基準電源入力に、弛張発振器の逆相比例信号を
重畳して、上記ＰＷＭ波発生回路のヒステリシスを等制
約に大きくできるので、そのＰＷＭ波出力のチャタリン
グを防止できる効果がある。
第１図は本発明のブロック図、第２図は従来のスイッチ
ングレギュレータのブロック図、第３図は第２図の要部
波形図、第４図は第１図の要部波形図、第５図は本発明
の一実施例のブロック図、第６図は第５図の要部波形図
、第７図は第５図の三角波発振器の具体的な回路図、第
８図は、三角波発振器の他の具体的な回路図。 第９図は本発明の具体的な回路図、第１０図は本発明の
他の実施例を示す回路図である。 １・・・供給電源、２・・・スイッチ素子、３・・コイ
ル、４・・・ダイオード、５・・・コンデンサ、７・・
・出力電圧検出手段、８・・基準電源、９・・・誤差増
幅器、１０・・・比較手段、１６・・抵抗、１７・・加
算手段、１８・・・弛張発振器、１９・・・比例手段、
２２・・・増幅器、２３・・・コンデンサ、２４・・・
バッファ、２５・・・移相手段、７２〜７４．９３〜９
５・・抵抗。 佑 Ｉ 口 第４団 第 ２ 国 梁 ３ ロ 第 Ｓ 区 第 ６ 固 第 ７ 区 、？乙 第 ８闇
ングレギュレータのブロック図、第３図は第２図の要部
波形図、第４図は第１図の要部波形図、第５図は本発明
の一実施例のブロック図、第６図は第５図の要部波形図
、第７図は第５図の三角波発振器の具体的な回路図、第
８図は、三角波発振器の他の具体的な回路図。 第９図は本発明の具体的な回路図、第１０図は本発明の
他の実施例を示す回路図である。 １・・・供給電源、２・・・スイッチ素子、３・・コイ
ル、４・・・ダイオード、５・・・コンデンサ、７・・
・出力電圧検出手段、８・・基準電源、９・・・誤差増
幅器、１０・・・比較手段、１６・・抵抗、１７・・加
算手段、１８・・・弛張発振器、１９・・・比例手段、
２２・・・増幅器、２３・・・コンデンサ、２４・・・
バッファ、２５・・・移相手段、７２〜７４．９３〜９
５・・抵抗。 佑 Ｉ 口 第４団 第 ２ 国 梁 ３ ロ 第 Ｓ 区 第 ６ 固 第 ７ 区 、？乙 第 ８闇
Claims (1)
- 【特許請求の範囲】 １、弛張発振器と、該弛張発振器の出力を一方の入力と
する比較手段と、該比較手段の出力によって制御される
制御系と、該制御系の出力に比例し前記比較手段の他方
の入力となる制御信号を出力する制御信号発生手段とか
らなるＰＷＭ波発生回路において、上記弛張発振器の比
例出力を、上記制御信号発生手段に加算する加算手段を
設けたことを特徴とするＰＷＭ波発生回路。 ２、前記弛張発振器を、第１の弛張発振器と、該第１の
弛張発振器の出力を一方の入力とする増幅手段と、該増
幅手段の出力の信号処理手段と、該信号処理手段の出力
を、上記増幅手段の他方の入力とすることを特徴とする
特許請求の範囲第１項に記載されたＰＷＭ波発生回路。 ３、前記比較手段の出力によって供給電源電圧をスイッ
チングするスイッチング手段と、該スイッチング手段の
出力を平滑して負荷の電源電圧を形成する平滑手段と、
該平滑手段の出力に比例した制御信号を発生する前記制
御信号発生手段とからなることを特徴とする特許請求の
範囲第１項または第２項に記載されたＰＷＭ波発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25075285A JPS62111519A (ja) | 1985-11-11 | 1985-11-11 | Ｐｗｍ波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25075285A JPS62111519A (ja) | 1985-11-11 | 1985-11-11 | Ｐｗｍ波発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62111519A true JPS62111519A (ja) | 1987-05-22 |
Family
ID=17212511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25075285A Pending JPS62111519A (ja) | 1985-11-11 | 1985-11-11 | Ｐｗｍ波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62111519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912974A (en) * | 1987-12-08 | 1990-04-03 | Mitsubishi Denki Kabushiki Kaisha | Thermal flow sensor |
| EP0575626A1 (en) * | 1992-01-14 | 1993-12-29 | The Nippon Signal Co. Ltd. | Circuit for driving load |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216650A (en) * | 1975-07-29 | 1977-02-08 | Toshiba Corp | Pulse width control circuit |
| JPS58215837A (ja) * | 1982-06-09 | 1983-12-15 | Toshiba Corp | 光受信回路 |
-
1985
- 1985-11-11 JP JP25075285A patent/JPS62111519A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216650A (en) * | 1975-07-29 | 1977-02-08 | Toshiba Corp | Pulse width control circuit |
| JPS58215837A (ja) * | 1982-06-09 | 1983-12-15 | Toshiba Corp | 光受信回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912974A (en) * | 1987-12-08 | 1990-04-03 | Mitsubishi Denki Kabushiki Kaisha | Thermal flow sensor |
| EP0575626A1 (en) * | 1992-01-14 | 1993-12-29 | The Nippon Signal Co. Ltd. | Circuit for driving load |
| EP0575626A4 (en) * | 1992-01-14 | 1994-09-21 | Nippon Signal Co Ltd | Circuit for driving load |
| US5519598A (en) * | 1992-01-14 | 1996-05-21 | Nippon Signal Co., Ltd. | Load driving circuit |
| US5668706A (en) * | 1992-01-14 | 1997-09-16 | Nippon Signal Co., Ltd. | Load driving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229350B1 (en) | Accurate, fast, and user programmable hysteretic comparator | |
| US8922932B2 (en) | Power supply circuit | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JPH11122059A (ja) | 差動アンプ | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JPS62111519A (ja) | Ｐｗｍ波発生回路 | |
| US5929622A (en) | Balanced current mirror | |
| US20040227477A1 (en) | Differential current output unit | |
| JP2004362335A (ja) | 基準電圧発生回路 | |
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3497067B2 (ja) | レギュレータ回路 | |
| JP2703410B2 (ja) | 電圧コンバータ回路 | |
| JP3296079B2 (ja) | バイアス回路 | |
| JPH0628013B2 (ja) | レギュレ−タ回路 | |
| JPH054048Y2 (ja) | ||
| KR100344635B1 (ko) | 3차원 함수 전압 발생기 회로 | |
| KR100187937B1 (ko) | 교차 코일형 아날로그 지시계기용 상반전압 생성회로 | |
| JP2768013B2 (ja) | 分周器 | |
| SU608140A1 (ru) | Компенсационный стабилизатор повышенного напр жени посто нного тока | |
| JPH1195850A (ja) | 定電圧発生回路 | |
| JPH03278110A (ja) | 定電圧発生回路 | |
| JPS6230868B2 (ja) | ||
| JPH0553403B2 (ja) | ||
| JPH05267951A (ja) | 定電圧発生回路 |