DE4333391C1 - Testsystem für eine Regeneratoreinrichtung - Google Patents
Testsystem für eine RegeneratoreinrichtungInfo
- Publication number
- DE4333391C1 DE4333391C1 DE19934333391 DE4333391A DE4333391C1 DE 4333391 C1 DE4333391 C1 DE 4333391C1 DE 19934333391 DE19934333391 DE 19934333391 DE 4333391 A DE4333391 A DE 4333391A DE 4333391 C1 DE4333391 C1 DE 4333391C1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- signal
- test system
- pja
- dpm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft ein Testsystem für eine Regenerator
einrichtung, von der ein in einem Übertragungsnetz gestörtes
Referenzsignal wiederhergestellt wird.
In einem Übertragungsnetz mit einer Vielzahl von Netzknoten
werden zu Synchronisationszwecken die einzelnen Netzknoten
von einer zentralen Einrichtung mit einem Referenztaktsignal
versorgt. Bei der Übertragung auf Leitungen wird das Refe
renztaktsignal durch Störungen oder Verzerrungen gegenüber
seiner ursprünglichen Qualität verändert. Aus diesem Grund
sind in den Netzknoten Regeneratoreinrichtungen vorgesehen,
die das Referenztaktsignal in seiner ursprünglichen Qualität
wiederherstellen. Gemäß der CCITT-Empfehlung G.823 sind in
digitalen Übertragungsnetzen bestimmte Anforderungen hin
sichtlich der Frequenzgenauigkeit der digitalen Signale und
des Ausgleichs von Signalstörungen (Jitter, Wander) einzuhal
ten.
Zur Messung der Eigenschaften von Baugruppen der digitalen
Übertragungstechnik hinsichtlich der CCITT-Empfehlung G.823
ist aus "Digitale Übertragungstechnik" von Peter Kahl, 6.
Lieferung, R. v. Decker′s Verlag G. Schenk, 1987, Kapitel
3.5.3, Seiten 83 bis 88 eine Meßanordnung für Jittermessungen
in digitalen Übertragungssystemen bekannt. Das der Meßan
ordnung zugeführte Digitalsignal durchläuft eine Phasenmeß
einrichtung, deren Ausgangssignal zwei parallel angeordneten
Bewertungsfiltern zugeführt wird. Die verschiedenen Bewer
tungsfilter verfügen über unterschiedliche Bandbreiten, so
daß mit dem einen Bewertungsfilter tieffrequente Jitteran
teile und mit dem anderen Bewertungsfilter hochfrequente
Jitteranteile des Meßsignals ermittelt werden können.
Es ist die Aufgabe der Erfindung, eine Regeneratoreinrichtung
der eingangs genannten Art hinsichtlich der gestellten
Anforderungen im digitalen Übertragungsnetz testen zu können.
Diese Aufgabe wird durch das im Patentanspruch 1 angegebene
Testsystem gelöst. Vorteilhafte Ausgestaltungen des Testsy
stems sind in den Unteransprüchen angegeben.
Das erfindungsgemäße Testsystem ermöglicht in einem einzigen
Gerät die Nachbildung von unterschiedlichen, auf definierte
Art und Weise gestörten Referenzsignalen durch einen Phasen
modulator und die Messung der Phasenlagen des Eingangssignals
und des Ausgangssignals der Regeneratoreinrichtung in Bezug
auf die Phasenlage eines internen Referenzsignals durch zwei
voneinander getrennte Phasenmeßeinrichtungen. Der Phasenmo
dulator läßt sich durch eine Kontrolleinrichtung mit
verschiedenen Steuerfunktionen einstellen.
Durch das Testsystem stehen dem Anwender eine Vielzahl von
Steuerfunktionen zur Veränderung des internen Referenzsignals
zur Verfügung, um die angeschaltete Regeneratoreinrichtung im
Hinblick auf die in der oben genannten CCITT-Empfehlung
gestellten Anforderungen überprüfen zu können.
Die Erfindung wird anhand von Figuren näher erläutert. Im
einzelnen zeigen
Fig. 1 ein Prinzipschaltbild des erfindungsgemäßen Testsy
stems,
Fig. 2 ein Prinzipschaltbild des im Testsystem enthaltenen
Phasenmodulators und
Fig. 3 Fig. 4 Prinzipschaltbilder der im Testsystem ent
haltenen Phasenmeßeinrichtungen.
Fig. 1 zeigt das Prinzipschaltbild eines Testsystems PJA,
mit dem eine ausgangsseitig angeschaltete Regeneratoreinrich
tung NFR getestet werden kann. Die Regeneratoreinrichtung NFR
ist beispielsweise ein Taktfrequenz-Regenerator, der in den
einzelnen Netzknoten eines digitalen Übertragungsnetzes zur
Wiederherstellung eines von einer zentralen Einrichtung zur
Verfügung gestellten Referenztaktsignals vorgesehen ist.
Das Testsystem PJA weist einen digitalen Phasenmodulator DPM,
Phasenmeßeinrichtungen PHM1 und PHM2, eine Kontrolleinrich
tung CTR und eine Frequenzumsetzeinrichtung FU auf. Eine an
das Testsystem PJA eingangsseitig angeschlossene Versorgungs
einrichtung FN10M liefert ein Referenzsignal vorgegebener
Frequenz, das von der Frequenzumsetzeinrichtung FU in das in
terne Referenzsignal REFI mit einer der Übertragungsbitrate
im Übertragungsnetz entsprechenden Referenzfrequenz umgesetzt
wird. Für das vorliegende Beispiel beträgt die Übertragungs
bitrate 2048 kbit/s und die Frequenz 2048 kHz. Darüber hinaus
weist das Testsystem PJA eine Schnittstelle SS zum Anschluß
von externen Geräten wie beispielsweise eines nicht
dargestellten Rechners auf.
Der digitale Phasenmodulator DPM empfängt von der Frequenzum
setzeinrichtung FU das interne Referenzsignal REFI und er
zeugt in Abhängigkeit von Steuersignalen SF, die von der Kon
trolleinrichtung CTR eintreffen, ein Eingangssignal MSI für
die angeschlossene Regeneratoreinrichtung NFR. Das Eingangs
signal MSI entsteht aus dem internen Referenzsignal REFI
durch Phasenveränderung abhängig von einer Steuerfunktion,
die gemäß den Steuersignalen SF übergeben wird. Auf diese
Weise ergibt sich ein simuliertes, dem bei Einsatz im Über
tragungsnetz gestörten Referenzsignal nachgebildetes und ge
genüber dem ursprünglichen Referenzsignal verändert es Ein
gangssignal MSI.
Die jeweiligen Eingangssignale MSI entstehen durch Modulation
der Phase des internen Referenzsignals REFI. Diese Phasenmo
dulation ist abhängig von den verschiedenen Steuerfunktionen,
die ein Mikroprozessor in der Kontrolleinrichtung CTR liefert
und als Steuersignale SF an den Phasenmodulator DPM übergibt.
Damit ist gewährleistet, daß ein auf definierte Art und Weise
gestörtes Referenzsignal in Form des Eingangssignals MSI an
die Regeneratoreinrichtung NFR angelegt und ein
Ausgangssignal MSA gemessen wird.
An den Eingang der Regeneratoreinrichtung NFR ist eine erste
Phasenmeßeinrichtung PHM1 parallel angeschaltet, die das von
dem Modulator DPM jeweils erzeugte Eingangssignal MSI in
Bezug auf das interne Referenzsignal REFI mißt. An den Aus
gang der Regeneratoreinrichtung NFR ist eine zweite Phasenmeß
einrichtung PHM2 angeschaltet, die das von der Regenerator
einrichtung NFR abgegebene Ausgangssignal MSA ebenfalls in
Bezug auf das interne Referenzsignal REFI mißt. Die zweite
Phasenmeßeinrichtung PHM2 weist daher neben dem Ausgangssi
gnal MSA der Regeneratoreinrichtung NFR das interne Referenz
signal REFI als weiteres Eingangssignal auf. Die beiden
Phasenmeßeinrichtungen PHM1 und PHM2 ermitteln jeweils eine
Phasendifferenz zwischen dem internen Referenzsignal REFI und
dem jeweiligen Eingangssignal MSI bzw. dem jeweiligen aus dem
Eingangssignal MSI abgeleiteten Ausgangssignal MSA.
Eine Auswertung der ermittelten Phasendifferenzen durch die
den beiden Phasenmeßeinrichtungen PHM1 und PHM2 nachgeschal
tete Kontrolleinrichtung CTR kann unabhängig von der Einstel
lung der Steuerfunktionen für die jeweilige Modulation
durchgeführt werden. Die Anzeige der ermittelten Phasendif
ferenzen bzw. der Eingangs- und Ausgangssignale MSI und MSA
ist dabei über die Schnittstelle SS möglich. Die Kontrollein
richtung CTR besteht aus einem Single-Chip-Microcontroller
und externen Peripheriebausteinen.
Fig. 2 zeigt das Prinzipschaltbild des digitalen Phasenmodu
lators DPM, von dem die dem gestörten Referenzsignal jeweils
nachgebildeten Eingangssignale MSI an die Regeneratoreinrich
tung abgegeben werden. Der Phasenmodulator DPM besteht im we
sentlichen aus einer Phasenregelschleife (PLL, Phase-Locked-
Loop), in deren Rückkopplungszweig eine digital einstellbare
Verzögerungseinrichtung DVZ sich befindet.
Das am Signaleingang 1 eingespeiste interne Referenzsignal
REFI, das im allgemeinen ein sinusförmiges Signal ist, wird
von einem nachgeschalteten Komparator K in ein Rechteck-
Signal umgewandelt. Das rechteckförmige interne Referenz
signal der Frequenz 2,048 MHz wird über eine Teilerkette, be
stehend aus in Serie geschalteten Teilereinrichtungen TA und
TB, durch Frequenzteilung in ein erstes Vergleichssignal I*
mit der Frequenz 32 kHz übergeführt. Eine weitere Teiler
kette, bestehend aus in Serie geschalteten Teilereinrichtun
gen TA und TC, liefert ein Ausgangssignal A mit der Frequenz
10,24 kHz, das als Hilfstaktsignal für die Zeitbasis eines
internen Mikroprozessors PR zur Einstellung der verschiedenen
Steuerfunktionen für die Modulation verwendet wird.
Das am Ausgang des Komparators K abgegebene rechteckförmige
interne Referenzsignal REFI bildet auch das Eingangssignal
einer parallel zur Teilereinrichtung TA angeordneten Takt
versorgungseinrichtung HT für die Erzeugung eines hochfre
quenten Hilfstaktsignals der Frequenz 102,4 MHz. Das
Hilfstaktsignal ist erforderlich, um ein eintreffendes Refe
renzsignal in inkrementellen Verzögerungsstufen von jeweils
9,76 ns in der Phase verändern zu können. Der Phasenhub ist
dabei in Stufen von 1/50 UI (Unit Intervall, 1/50 UI=9,76 ns)
einstellbar, wobei UI die Periodendauer des rechteckförmigen
internen Referenzsignals der Frequenz 2,048 MHz angibt. Zur
Erzeugung des Hilfstaktsignals durch die Taktversorgungsein
richtung HT wird ebenfalls eine Phasenregelschleife (PLL)
verwendet, die als Bezugsfrequenz die Frequenz des internen
Referenzsignals aufweist.
Die stufenweise Phasenverzögerung erfolgt durch die an den
Ausgang der Taktversorgungseinrichtung HT angeschaltete Ver
zögerungseinrichtung DVZ im Rückkopplungszweig des Phasenre
gelschleifees. Die Verzögerungseinrichtung DVZ wird vom
Mikroprozessor PR und der Taktversorgungseinrichtung HT
gesteuert. Die Frequenz des Hilfstaktsignals in Höhe von
102,4 MHz beträgt das 50fache der Frequenz 2,048 Mhz des
rechteckförmigen internen Referenzsignals. Dadurch ist der
Phasenhub in Schrittweiten von 1/50 UI wählbar. Der Mikropro
zessor PR steuert die Verzögerung in einem Bereich von 1/50
UI bis 2800/50 UI (= 56 UI). Von der Verzögerungseinrichtung
DVZ wird ein zweites Vergleichssignal R* der Frequenz 32 kHz
abgegeben.
Ein in dem Phasenregelschleife angeordnet er Phasendetektor
PHD empfängt an seinen Eingängen das erste Vergleichssignal
I* und das zweite Vergleichssignal R*. Dabei wird im Phasen
regelschleife das Vergleichssignal R* laufend mit dem Ver
gleichssignal I* verglichen und über einen nachgeschalteten
Tiefpaß TP und einen steuerbaren Oszillator VCO auf Phasen
differenz Null an den Eingängen des Phasendetektors PHD
geregelt. Auf diese Weise entsteht am Signalausgang 2 des
Phasenmodulators DPM das ans die Regeneratoreinrichtung abzu
gebende Eingangssignal MSI mit der Frequenz 2048 kHz und
variabler Phasenlage.
Die Steuersignale SF am Eingang des Mikroprozessors PR ent
halten die Daten und Parameter zur Einstellung der unter
schiedlichen Steuerfunktionen für die Verzögerungseinrichtung
DVZ. Es stehen für das Testsystem folgende Steuerfunktionen
zur Verfügung:
- 1. Ein positiver oder negativer Frequenzversatz zwischen dem internen Referenzsignal REFI am Signaleingang 1 und dem Eingangssignal MSI am Signalausgang 2 durch Frequenzerhöhung oder -verminderung in mehreren Bereichen von 2 Hz bis 0,2 mHz Differenzfrequenz.
- 2. Eine dreieckförmige Phasenmodulation mit einer Modulations frequenz in mehreren Zeitintervallen pro Phasenschritt im Bereich zwischen 10 ms und 100 s bei einem Phasenhub von 0,06 UI bis 56 UI (ein Phasenschritt = 1/50 UI).
- 3. Eine sinusförmige Phasenmodulation mit einer sinusförmigen Modulationsfrequenz in mehreren Bereichen zwischen 6,3 µHz und 20 Hz bei einem maximalen Phasenhub zwischen 36,9 UI und 1,5 UI.
- 4. Eine Random-Phasenmodulation mit zufälligen Phasensprüngen innerhalb einer Amplitude von 1 UI. Die Amplitudenänderung wie auch die Zeitintervalle werden von einem Zufallsgenerator gesteuert. Das kürzeste Zeitintervall ist in mehreren Berei chen zwischen 10 ms und 100 s wählbar.
- 5. Ein einmaliger Phasensprung mit einer Amplitude von 10 UI und einer Steilheit von 2 UI/s.
- 6. Eine trapezförmige Phasenmodulation mit einer Modulations frequenz, deren Periodendauer in mehreren Bereichen (12 s, 30 s, 210 s, 2010 s) gewählt werden kann. Der Phasenhub bzw. die Flankensteilheit betragen dabei 10 UI bzw. 2 UI/s.
Bei der dreieckförmigen und sinusförmigen Phasenmodulation
nimmt der Phasenmodulator DPM einen in der Mitte des verfüg
baren Phaseneinstellbereichs liegenden Startwert ein, wobei
der Übergang vom Endwert der zuletzt ausgeführten Steuerfunk
tion zum Startwert der neuen Steuerfunktion rampenförmig mit
einer Steilheit von 2 UI/s verläuft. Darüber hinaus ist es
möglich, eine Folge mehrerer Steuerfunktionen, insbesondere
einen positiven und einen negativen Frequenzversatz mit einer
dazwischenliegenden Pause, aufeinanderfolgend in einer
Sequenz durch den Mikroprozessor PR einzustellen.
Wegen der hohen Taktfrequenz des von der Taktversorgungsein
richtung HT abgegebenen Hilfstaktsignals ist die Verzöge
rungseinrichtung DVZ aus ECL-Bausteinen aufgebaut. Die Abgabe
jeweils eines 9,76 ns-Impulses pro Verzögerungsschritt er
folgt durch einen Vorwahlzähler, der von einem jeweils vorge
wählten Startwert bis zu einem Maximalwert zählt und an
schließend den Impuls abgibt.
Dem Phasendetektor PHD, der beispielsweise als Flip-Flop-
Schaltung ausgebildet ist, ist ein EXOR-Glied EX zur Verknüp
fung des ersten Vergleichssignals I* am Ausgang der Teiler
einrichtung TB mit einem Polaritätssignal P, das vom Mikro
prozessor PR bereitgestellt wird, vorgeschaltet. Das Polari
tätssignal P wird nur bei den Steuerfunktionen, die einen po
sitiven oder negativen Frequenzversatz bewirken, abgegeben.
Bei diesen Funktionen wäre es erforderlich, die Phasenver
schiebung von 0 bis 64 UI durchzuführen und bei Erreichen des
Maximalwerts von 64 UI die Verzögerungseinrichtung DVZ auf
den Startwert 0 einzustellen. Bei der Umschaltung auf den
Startwert darf möglichst keine Totzeit entstehen (< 10 ns),
was praktisch nur schwierig durchführbar ist. Aus diesem
Grund wird die Verzögerungseinrichtung DVZ bereits nach 32 UI
auf den Startwert gesetzt und das Polaritätssignal P einge
führt, das eine Umpolung das ersten Vergleichssignals I*
durch das EXOR-Glied EX zur Folge hat.
Im Rückkopplungszweig des Phasenregelschleifees ist an den
Ausgang des Phasendetektors PHD der als aktives Filter
ausgebildete Tiefpaß TP und an dessen Ausgang der Spannungs
gesteuerte Oszillator VCO mit der Frequenz 16 384 kHz ange
schlossen. Durch eine Frequenzteilung des Oszillatorsignals
in einer nachgeschalteten Teilereinrichtung TD entsteht am
Signalausgang 2 das um einen eingestellten Phasenhub gegen
über dem am Signaleingang 1 eingespeisten internen Referenz
signal REFI veränderte Eingangssignal MSI derselben Frequenz.
Das am Ausgang der Teilereinrichtung TD abgegebene Signal
wird über eine in Serie geschaltete weitere Teilereinrichtung
TE auf die Verzögerungseinrichtung DVZ rückgeführt und damit
die Phasenregelschleife geschlossen. Durch die Teilerein
richtung TE ergibt sich ein Rücksignal R der Frequenz 32 kHz,
das durch die Verzögerungseinrichtung DVZ entsprechend der
jeweils eingestellten Steuerfunktion stufenweise in der Phase
verändert wird. Die Einstellung der Verzögerungseinrichtung
DVZ erfolgt programmgesteuert, wobei aus dem Rücksignal R ein
Ladeimpuls für einen digitalen Phasenschieber abgeleitet
wird. Das am Signalausgang 2 über einen nicht dargestellten
Pufferverstärker an die nachgeschaltete Regenerator
einrichtung weitergegebene Ausgangssignal MSA ist ein CMOS-
Rechtecksignal.
Fig. 3 zeigt das Prinzipschaltbild der ersten Phasenmeßein
richtung PHM1. Sie weist an einem Signaleingang 3 für das zu
geführte interne Referenzsignal REFI eine erste Reihenschal
tung aus einer Verstärkereinrichtung VR1 und einer Teiler
einrichtung TR1, sowie an einem parallelen Signaleingang 4
eine weitere Serienschaltung aus einer Verstärkereinrichtung
VS1 und einer Teilereinrichtung TS1 auf. Der Ausgang der Ver
stärkereinrichtung VR1 und die Ausgänge der Teilereinrichtung
TR1 sind zu den Eingängen einer angeschlossenen Multi
plexeinrichtung MUX1R geführt, während der Ausgang der Ver
stärkereinrichtung VS1 und die Ausgänge der Teilereinrichtung
TS1 zu den Eingängen einer angeschalteten Multiplexeinrich
tung MUX1S führen. Die jeweiligen Teilereinrichtungen TR1 und
TS1 sind getrennt voneinander einstellbar.
Die jeweiligen Multiplexeinrichtungen MUX1R und MUX1S dienen
der Umschaltung zwischen verschiedenen Meßbereichen entspre
chend ihrer Eingänge 1UI, 4UI, 16UI und 64UI. Die Durchschal
tung eines der Eingänge auf den jeweiligen Ausgang der
Multiplexeinrichtung MUX1R bzw. MUX1S wird von einer gemein
samen Zählereinrichtung Z1 gesteuert, die entsprechend der
4 : 1-Multiplexeinrichtungen von einem 2-Bit-Zähler gebildet
wird.
Die Ausgänge der beiden Multiplexeinrichtungen MUX1R und
MUX1S sind auf einen zugehörigen Phasenvergleicher PD1 zur
Ermittlung der Phasendifferenz zwischen dem am Signaleingang
3 anliegenden internen Referenzsignal REFI und dem am Signal
eingang 4 anliegenden Eingangssignal MSI geführt. An den Pha
senvergleicher PD1 ist ein Ausgangstiefpaß TP1 angeschaltet,
der an seinem Signalausgang 5 die von der Phasenmeßeinrich
tung PHM1 ermittelte Phasendifferenz an die Kontrolleinrich
tung gemäß Fig. 1 abgibt.
Fig. 4 zeigt das Prinzipschaltbild der zweiten Phasenmeßein
richtung PHM2, die in gleicher Art und Weise wie die erste
Phasenmeßeinrichtung PHM1 aufgebaut ist. Die Phasenmeßein
richtung PHM2 weist an einem Signaleingang 6 für das interne
Referenzsignal REFI eine Serienschaltung aus einer Verstärke
reinrichtung VR2 und einer Teilereinrichtung TR2, sowie an
einem Signaleingang 7 für das von der Regeneratoreinrichtung
abgegebene Ausgangssignal MSA eine weitere Reihenschaltung
aus einer Verstärkereinrichtung VS2 und einer Teilereinrich
tung TS2 auf. Die Ausgänge der Verstärkereinrichtungen VR2 und VS2
und die Ausgänge der Teilereinrichtungen TR2 und TS2 sind mit
den Eingängen zugehöriger Multiplexeinrichtungen MUX2R und
MUX2S verbunden.
Für die Auswahl des geeigneten Meßbereichs zwischen den Ein
gängen 1UI, 4UI, 16UI und 64UI sorgt eine ebenfalls als 2-
Bit-Zähler ausgebildete Zählereinrichtung Z2. Der Phasenver
gleicher PD2, der an die Ausgänge der beiden Multiplexein
richtungen MUX2R und MUX2S angeschlossen ist, liefert eine
Phasendifferenz zwischen den an den Signaleingängen 6 und 7
anliegenden Eingangssignalen. Diese Phasendifferenz wird über
einen Ausgangstiefpaß TP2 und den Signalausgang 8 geführt,
der mit dem Eingang der Kontrolleinrichtung gemäß Fig. 1
verbunden ist.
Nach dem Einschalten des erfindungsgemäßen Testsystems wird
der zuletzt eingestellte Meßbereich in den Phasenmeßeinrich
tungen PHM1 und PHM2 automatisch rückgesetzt. Die Multiplex
einrichtungen MUX1R und MUX2R sind derart angeschlossen, daß
sich der Meßbereich entsprechend dem Eingang 4UI einstellt.
Nicht dargestellt sind Steuerleitungen, die von den Phasenmeß
einrichtungen PHM1 und PHM2 an die Kontrolleinrichtung gemäß
Fig. 1 geführt sind, um der Kontrolleinrichtung den ausge
wählten Meßbereich anzuzeigen.
Die Phasenmeßeinrichtungen PHM1 und PHM2 ermöglichen die Mes
sung der Phasendifferenzen über einen weiten Eingangsfre
quenzbereich von etwa 100 kHz bis 5 MHz. Die Meßbereiche sind
für jeden Meßkanal getrennt einstellbar. Auf diese Weise ist
eine Auswertung der gemessenen Phasendifferenzen durch die
Kontrolleinrichtung gemäß Fig. 1 gleichzeitig mit und
unabhängig von den eingestellten Steuerfunktionen für den
Phasenmodulator durchführbar. Eine Anzeige der Meßwerte kann
über die Kontrolleinrichtung und die zugehörige Schnittstelle
zu einem extern angeschlossenen Rechner erfolgen.
Claims (9)
1. Testsystem (PJA) für eine Regeneratoreneinrichtung (NFR),
die zur Wiederherstellung eines in einem Übertragungsnetz ge
störten Referenzsignal vorgesehen ist,
gekennzeichnet durch
- - einen Phasenmodulator (DPM) zur Erzeugung von dem gestörten Referenzsignal jeweils nachgebildeten Eingangssignalen (MSI) für die Regeneratoreinrichtung (NFR),
- - eine erste Phasenmeßeinrichtung (PHM1) zur Ermittlung der Phasendifferenz zwischen einem internen Referenzsignal (REFI) und dem jeweiligen Eingangssignal (MSI) der Regene ratoreinrichtung (NFR) und eine zweite Phasenmeßeinrichtung (PHM2) zur Ermittlung der Phasendifferenz zwischen dem in ternen Referenzsignal (REFI) und dem jeweils von der Rege neratoreinrichtung (NFR) abgegebenen, aus dem jeweiligen Eingangssignal (MSI) abgeleiteten Ausgangssignal (MSA) und
- - eine Kontrolleinrichtung (CTR) zur Steuerung des Phasenmo dulators (DPM) mit unterschiedlichen Steuerfunktionen.
2. Testsystem (PJA) nach Anspruch 1,
dadurch gekennzeichnet,
daß der Phasenmodulator (DPM) eine Phasenregelschleife mit einer im Rückkopplungszweig angeordneten Verzögerungseinrich tung (DVZ) zur stufenweisen Phasenverzögerung des dem Pha senmodulator (DPM) zugeführten internen Referenzsignals (REFI) aufweist und
daß von der Phasenregelschleife ein von der Verzögerungseinrichtung (DVZ) abgegebenes Vergleichssi gnal (R*) mit einem aus dem internen Referenzsignal (REFI) abgeleiteten Vergleichssignal (I*) verglichen und auf eine Phasendifferenz Null an den Eingängen eines Phasendetektors (PHD) geregelt wird.
daß der Phasenmodulator (DPM) eine Phasenregelschleife mit einer im Rückkopplungszweig angeordneten Verzögerungseinrich tung (DVZ) zur stufenweisen Phasenverzögerung des dem Pha senmodulator (DPM) zugeführten internen Referenzsignals (REFI) aufweist und
daß von der Phasenregelschleife ein von der Verzögerungseinrichtung (DVZ) abgegebenes Vergleichssi gnal (R*) mit einem aus dem internen Referenzsignal (REFI) abgeleiteten Vergleichssignal (I*) verglichen und auf eine Phasendifferenz Null an den Eingängen eines Phasendetektors (PHD) geregelt wird.
3. Testsystem (PJA) nach Anspruch 2,
dadurch gekennzeichnet,
daß der Phasenmodulator (DPM) eine Taktversorgungseinrich
tung (HT) zur Erzeugung eines Hilfstaktsignals für die Verzö
gerungseinrichtung (DVZ) aufweist.
4. Testsystem (PJA) nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
daß der Phasenmodulator (DPM) eine erste Teilerkette, beste
hend aus in Serie geschalteten Teilereinrichtungen (TA und
TB), zur Erzeugung des ersten Vergleichssignals (I*) und im
Rückkopplungszweig der Phasenregelschleife eine zweite
Teilerkette, bestehend aus in Serie geschalteten Teilerein
richtungen (TD und TE), zur Erzeugung eines Rücksignals (R)
für die Verzögerungseinrichtung (DVZ) aufweist.
5. Testsystem (PJA) nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet,
daß im Rückkopplungszweig der Phasenregelschleife an den
Ausgang des Phasendetektors (PHD) ein Tiefpaß (TP) und an den
Ausgang des Tiefpasses (TP) ein Oszillator (VCO) angeschaltet
ist.
6. Testsystem (PJA) nach einem der Ansprüche 2 bis 5,
dadurch gekennzeichnet,
daß an die Verzögerungseinrichtung (DVZ) des Phasenmodulators
(DPM) die Kontrolleinrichtung (CTR) zur Einstellung der
stufenweisen Phasenverzögerung angeschaltet ist.
7. Testsystem (PJA) nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Phasenmeßeinrichtungen (PHM1 und PHM2) gleichartig
aufgebaut sind.
8. Testsystem (PJA) nach Anspruch 7,
dadurch gekennzeichnet,
daß zur Einstellung von mehreren Meßbereichen jede Phasenmeß einrichtung (PHM1, PHM2) eine Teilereinrichtung (TR1, TR2) für das zugeführte interne Referenzsignal (REFI) und eine Teiler einrichtung (TS1, TS2) für das zugeführte Eingangssignal (MSI) bzw. Ausgangssignal (MSA) aufweist,
daß mit den Teilereinrichtungen (TR1 und TS1, TR2 und TS2) der jeweiligen Phasenmeßeinrichtung (PHM1, PHM2) parallel geschal tete Multiplexeinrichtungen (MUX1R und MUX1S, MUX2R und MUX2S) zur gleichzeitigen Auswahl eines Meßbereichs verbunden sind und
daß an die Multiplexeinrichtungen (MUX1R und MUX1S, MUX2R und MUX2S) ein zugehöriger Phasenvergleicher (PD1, PD2) zur Er mittlung der jeweiligen Phasendifferenz angeschaltet ist.
daß zur Einstellung von mehreren Meßbereichen jede Phasenmeß einrichtung (PHM1, PHM2) eine Teilereinrichtung (TR1, TR2) für das zugeführte interne Referenzsignal (REFI) und eine Teiler einrichtung (TS1, TS2) für das zugeführte Eingangssignal (MSI) bzw. Ausgangssignal (MSA) aufweist,
daß mit den Teilereinrichtungen (TR1 und TS1, TR2 und TS2) der jeweiligen Phasenmeßeinrichtung (PHM1, PHM2) parallel geschal tete Multiplexeinrichtungen (MUX1R und MUX1S, MUX2R und MUX2S) zur gleichzeitigen Auswahl eines Meßbereichs verbunden sind und
daß an die Multiplexeinrichtungen (MUX1R und MUX1S, MUX2R und MUX2S) ein zugehöriger Phasenvergleicher (PD1, PD2) zur Er mittlung der jeweiligen Phasendifferenz angeschaltet ist.
9. Testsystem (PJA) nach Anspruch 8,
dadurch gekennzeichnet,
daß die jeweilige Phasenmeßeinrichtung (PHM1, PHM2) einen Zäh
ler (Z1, Z2) zur Steuerung der zugehörigen Multiplexeinrich
tungen (MUX1R und MUX1S, MUX2R und MUX2S) aufweist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934333391 DE4333391C1 (de) | 1993-09-30 | 1993-09-30 | Testsystem für eine Regeneratoreinrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934333391 DE4333391C1 (de) | 1993-09-30 | 1993-09-30 | Testsystem für eine Regeneratoreinrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4333391C1 true DE4333391C1 (de) | 1995-02-09 |
Family
ID=6499101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934333391 Expired - Fee Related DE4333391C1 (de) | 1993-09-30 | 1993-09-30 | Testsystem für eine Regeneratoreinrichtung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4333391C1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5875397A (en) * | 1996-12-10 | 1999-02-23 | Telefonaktiebolaget Lm Ericsson | Communications system and method for testing of a communications apparatus |
US6011830A (en) * | 1996-12-10 | 2000-01-04 | Telefonaktiebolaget Lm Ericsson | Operational test device and method of performing an operational test for a system under test |
EP1039310A2 (de) * | 1999-03-26 | 2000-09-27 | Wavetek Wandel Goltermann Eningen GmbH & Co. | Verfahren und Vorrichtung zum Prüfen eines Jittergenerators |
US6185419B1 (en) | 1996-12-10 | 2001-02-06 | Telefonaktiebolaget Lm Ericsson | Communications system and method for testing of a communications apparatus |
DE19644283B4 (de) * | 1995-10-24 | 2005-12-08 | Advantest Corp. | Verzögerungszeit-Meßvorrichtung für eine Verzögerungsschaltung |
WO2010031412A1 (en) * | 2008-09-17 | 2010-03-25 | Verigy (Singapore) Pte. Ltd. | Test system for testing a signal path and method for testing a signal path |
-
1993
- 1993-09-30 DE DE19934333391 patent/DE4333391C1/de not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
Kahl, Peter (Hrsg.): Digitale Übertragungs- technik, 6. Lieferung, R.v. Decker's Verlag G. Schenk, 1987, Kapitel 3.5.3, S. 83-88 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19644283B4 (de) * | 1995-10-24 | 2005-12-08 | Advantest Corp. | Verzögerungszeit-Meßvorrichtung für eine Verzögerungsschaltung |
US5875397A (en) * | 1996-12-10 | 1999-02-23 | Telefonaktiebolaget Lm Ericsson | Communications system and method for testing of a communications apparatus |
US6011830A (en) * | 1996-12-10 | 2000-01-04 | Telefonaktiebolaget Lm Ericsson | Operational test device and method of performing an operational test for a system under test |
US6185419B1 (en) | 1996-12-10 | 2001-02-06 | Telefonaktiebolaget Lm Ericsson | Communications system and method for testing of a communications apparatus |
EP1039310A2 (de) * | 1999-03-26 | 2000-09-27 | Wavetek Wandel Goltermann Eningen GmbH & Co. | Verfahren und Vorrichtung zum Prüfen eines Jittergenerators |
EP1039310A3 (de) * | 1999-03-26 | 2001-09-26 | Acterna Eningen GmbH | Verfahren und Vorrichtung zum Prüfen eines Jittergenerators |
WO2010031412A1 (en) * | 2008-09-17 | 2010-03-25 | Verigy (Singapore) Pte. Ltd. | Test system for testing a signal path and method for testing a signal path |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3841512C2 (de) | ||
DE19838096C2 (de) | Fraktionaler Phasenregelkreis | |
DE69732085T2 (de) | Anordnung und Verfahren zur Phasenmessung | |
DE69027493T2 (de) | Digitaler Zeitbasisgenerator mit einstellbarer Verzögerung zwischen zwei Ausgängen | |
DE19644283B4 (de) | Verzögerungszeit-Meßvorrichtung für eine Verzögerungsschaltung | |
DE60109912T2 (de) | Taktphasensteuerung auf phasenregelkreisbasis zur implementierung einer virtuellen verzögerung | |
DE3538856A1 (de) | Digitaler Phasendetektor | |
DE3332152C2 (de) | ||
DE2735642C2 (de) | Phasenverriegelungsschleife | |
DE2836723A1 (de) | Zeitsteuerschaltung | |
DE69312522T2 (de) | Phasendetektor und Verfahren zum Synchronisieren des Bittaktes in einem PLL | |
DE3027653C2 (de) | Frequenz-Synthesizer | |
DE4229148A1 (de) | Digitaler Phasenkomparator und Phasenregelkreis | |
DE4333391C1 (de) | Testsystem für eine Regeneratoreinrichtung | |
DE4008781C2 (de) | Phasenregelschleife mit Phasenschlupfsteuerung | |
DE60114438T2 (de) | Kalibrierung der bandbreite einer frequenzregelschleife | |
DE69128509T2 (de) | Zeitgeber | |
DE69033458T2 (de) | Digital synchronisierte Quelle für ein Wobbelsignal | |
DE2832222C2 (de) | Vorrichtung zum Simulieren von Bezugssignalen eines ILS-Gleitweg- oder Kurssenders | |
DE3448185C2 (de) | ||
EP0630129A2 (de) | Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator | |
DE2513948A1 (de) | Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife | |
DE3538858A1 (de) | PLL-Frequenzsynthesizer | |
DE3615952A1 (de) | Taktgenerator fuer digitale demodulatoren | |
DE69016506T2 (de) | Digitale phasenverriegelte Schleife. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |