DE2521705A1 - Analogdigitalkonverter - Google Patents

Description

DIPL.-1NQ. JOACHIM STRASSE, HANAU

2521705 DIPL-INQ. KLAUS QORQ₁ MÜNCHEN

PATENTANWÄLTE

HANAU · RÖMERSTR. 19 · POSTFACH 793 · TEL.: (06181) ίΟβΟΪ/ «07 40 - TELEQRAMME: HANAUPATENT· TELEX: 4184781 pat MÜNCHEN 80 · QRAFINQER STRASSE 31 · TEL: (08») 4Ο564Ϊ · TELEX· 5ii0S4 ostpa

8560

Communications Satellite Corporation

930 L'Enfant Plaza, S.W. _{M# Mgl}

Washington, D. C. Sto/Di - Π

USA
1430556 US

Analogdigitalkonverter

Die Erfindung bezieht sich auf Ana Iogdigita I konverter zum Umwandeln von Analogsignalen innerhalb eines vorgegebenen Bereichs, wobei der Konverter Quantisierungseinrichtungen (Größenwandler) aufweist, die gegenüber Analogsignalen innerhalb eines Teils des vorgegebenen Bereichs empfindlich sind, um pegeIanzeigende Signale, die dem Pegel der Analogsignale entsprechen, abzugeben, und Eingangsschaltungen zum Empfangen von Analogeingangssignalen.

In naher Zukunft wird ein wesentlicher Teil der Infoi— mationsübertragung, wie z* B. Stimme, Faksimile, Daten, TV in digitaler Form über große Entfernungen ausgeführt. Daher werden Ana Iogdigtta I konverter (A/DC) und Digitalanalogkonverter (D/AC) einen wesentlichen Teil aller Informationsübertragungsmodems darstellen und können einen wesentlichen Teil der Kosten solcher Modems d-arstellen.

609848/0847

2^2-1705

Gewisse fnformationsarten wie z. B. Stimme, Telemetrie sind relativ langsam und können leicht durch einfache und billige serienbetriebene Ana Iogdigita I konverter mit einer Genauigkeit von 5 bis 15 Bits und Umsetzzeiten von über 5 usec gehandhabt werden. Für Fernsehsignale und andere Analogsignale mit Frequenzen über 0,5 MHz ist eine Umsetzzeit von viel weniger als lusec notwendig. Foyiich werden Parallel- oder Serien-Para I IeI-Konverter, die komplex, teuer und gewöhnlich eine Genauigkeit von weniger als 9 Bits haben, gebraucht. Beispiele für die Parallel- und Serien-Para I Ie-Konverter für schnelle Umsetzung wurden bei 0. A. Horna ,"A 150 Mb/s A/D and D/A Conversion System", erschienen im Comstat Technical Review, Vol. 2, No. 1, Frühjahr 1972, Seiten 39-72 gefunden.

In Ubertragungssystemen der oben beschriebenen Art, worin Informationen von verschiedenen Kanälen gleichzeltig In einen einzelnen Bitstrom gegeben werden (multiplexed), hat typischerweise jeder Kanal seinen eigenen Ana Iogdigita I konverter, mit einer Eündelung (multiplexing), die an der Digitalseite des Modems bewerkstelligt wird. Jedoch ermöglichen Fortschritteauf dem Gebiet der Halbleiterschalter eine Bündelung auf der Analogseite, und liefern somit einen sehr schnellen Analogdigita I konverter, der verfügbar für den Gebrauch bei dem gleichzeitig eingegebenen Ana Ioginformationsstrom ist. Solche Techniken werden zu einer Verringerung in der Anzahl von Ana Iogdigita Ikonvertern , die im Modem notwendig sind, führen. In dem oben erwähnten Artikel ist erklärt, daß nur zwei Konfigurationen für sehr schnelle Konverter möglich sind (Zei t konstante <£<C 1 usec). Diese sind einmal der Para I IeI-Typ, von dem ein Beispiel in Fig. 7 der oben angegebenen Veröffentlichung dargestellt Ist, und der Serien-Para I IeI-Typ, der in Fig. 8 der Veröffentlichung gezeigt ist,

609846/0847

Wie es von einem Fachmann verstanden wird und wie es von der oben erwähnten Veröffentlichung entnommen werden kann, ist der Grundbaustein beider Konvertertypen der gleiche. Fig. 4 der Veröffentlichung von 0. S. Homer zeigt einen Größenwandier von acht Komparatoren, der als Grundbaustein für den Parallel- bzw, für den Serien-Parallel-Konverter der Fig. 7 und 8 fungiert. Ein Größenwandler mit acht Komparatoren, der hier nur als Beispiel benutzt wird, liefert acht Quantisierungsniveaus (Quantisierungspegel), die vollständig durch einen 3-Bitcode dargestellt werden können.

Ein Nachteil des Para I IeI-Typ-Konverters besteht darin, daß er 2ⁿ Komparatoren benötigt, worin η die Anzahl der Bits ist, um ein Analogsignal zu verschlüsseln. Wenn z. B. verlangt wird, 16 diskrete Quantisierungsniveaus für ein Analogsignal zu liefern, kann dieses vollständig in vier Binärbits verschlüsselt werden (n=4). Die Zahl der ge-

4
forderten Komparatoren ist 2 =16. Ein 4 Bit Analogdigitalkonverter, der 16 Komparatoren (zwei Bausteine mit acht Komparatoren) benützt, ist in Fig. 7 der erwähnten Veröffentlichung gezeigt.

Ein Serien-Para I IeI-Typ-Konverter, der 16 Komparatoren gebraucht, jeweils 8 in der ersten und zweiten Stufe, kann das gleiche Analogsignal in einen 6 Bitcode umwandeln und dadurch insgesamt 2 =64 diskrete Quantisierungsniveaus liefern. Dies ist In Fig. 8 der Veröffentlichung verdeutlicht. Die letztgenannte Methode verlangt wesentlich weniger Komparatoren für eine gegebene Bitausgabe. Trotztdem verlangt der Konverter des letzten Typs zusätzliche hardware: eine Abtast-und-HaIte-SchaItung (samp Ie-and-hoId-cireuit), einen Digίta I ana Iogkonverter für jede außer der letzten Stufe und eine Vorrichtung, um eine Differenzspannung Λ V zu erzeugen. Außerdem, wenn ein Differenzverstärker zum Verstärken der Differenzspannung Δ V benutzt wird, ist die höchstmögliche Um-

SG9848/0847 - 4 -

Setzgenauigkeit noch von den Eigenschaften des Komparators der ersten Stufe bestimmt. Letzteresver!angt, daß der Vergleich der ersten Stufe.nur gemacht wird, nachdem die Ausgleichsvorgänge (transients) auf einen Wert abgesunken sind, der von der Genauigkeit der ganzen Vorrichtung gefordert -wird. Dies begrenzt die Schnelligkeit und Genauigkeit des Konverters mit gegebenen Komparatoren und Abtast-und-Halte-Schaltungen.

Die vorliegende Erfindung ist eine Verbesserung von Ana Iogdigita Ikonvertern, die anwendbar bei Parallelund-Serien-Para I IeI-Konvertern sind. Die Erfindung gestattet eine Verringerung der Komparatoren bei Para I IeI-Typ-Konvertern um wenigstens die Hälfte und verdoppelt wenigstens die Genauigkeit oder den Bereich von Serien-ParalIeI-Konvertern.

Gemäß der vorliegenden Erfindung enthält der Grö3enwandI er nur die Zahl von Komparatoren, die benötigt werden, um einen Teilbereich eines Analogsignals zu quantisieren, und zwar den Teil, der eine sehr hohe statistische Ereigniswahrscheiη I ichkeit besitzt. Der Verschlüssler jedoch verschlüsselt die quantisierten Pegel in einen Binärcode einer Anzahl von Bits, die genügen, um den ganzen Bereich zu representieren. Wenn das Analogsignal außerhalb dieses Teils fällt, wird eine Spannung von der Analogeingangsgröße addiert oder subtrahiert, um die quantisierte Spannung Innerhalb des Bereichs des Komparators zu bringen. Auch wird eine Binärzahl addiert oder subtrahiert von der verschlüsselten Abgabe, um die Addition oder Subtraktion der Spannung von der Analogeingabe zu kompensieren. Wenn die Analogeingangsgröße in ein vorher bestimmtes Niveau im Bereich des Komparators zurückfällt, schaltet das System zurück zu dem Zustand, wo die Analogeingabe ohne Addition oder Subtraktion dem Komparator beaufschlagt wird, und nichts zum Ausgangssignal des VerschIüssIers addiert oder subtrahiert ist.

609848/0847

Eine besondere Eigenschaft der Erfindung ermöglicht ein verbessertes Auffinden des Inbereichs- oder Außerbereichs-Zustandes des Ana IogsignaIs,um die Genauigkeit und Umsetzzeit der Serien-Para I IeI-Konverter zu verbessern.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung der Zeichnung.

Es ze i gen:

Fig. 1 das binäre Äquivalent eines gesamten Bereichs und eines Teilbereichs und dient zur Verdeutlichung des Arbeitsprinzips der Erfindung,

Fig. 2 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,

Fig. 3 ein Tei IbIockscha I tbi I d eines Größenwandlers und ersten VerschIüssIers, die in den AusfUhrungsbefspieI en der Fig. 2 und 4 benutzt werden können und

Fig. 4 ein Blockschaltbild eines weiteren Ausführungsbeispiels der Erfindung.

Während der folgenden Beschreibung werden die bevorzugten Ausführungsbeispiele so beschrieben, als wenn sie mit einem TV Analogsignal betätigt werden. Auch werden die beschriebenen Konverter solche mit acht Komparatoren und vier Bit-Ausgangssignalen (eight comparatoi—four bit output) sein, die, wie es offensichtlich sein wird, einen PraIieI-Konverter oder eine einzelne Stufe eines Serien-Para!IeI-Konverters darstellen. Für den Durchschnfttsfachmann ist es jedoch erkennbar, daß die Erfindung auch auf andere Analogsignale anwendbar Ist und nicht auf Konverter mit acht Komparatoren

S09848/0847

und 4-Bit-Ausgangs-SignaI en beschränkt ist,

Es ist von Y. B. O'Neal, Jr. in der Veröffentlichung "Predictive Quantizing System", erschienen im Bell System Technical Journal, Vol. 45, No. 5, Seiten 689-729, Mai/Juni 1966, dargelegt worden, daß die Amplitudenwahrscheinlichkeitsverteilung eines TV Signals derart ist, daß 95 % der Zeit die Amp I itude im Bereich von 25 % bis 75 % des Maximalwertes liegt. Folglich ist im Falle, wenn der Größenwand I er. auf quantitative Bestimmung des gesamten Bereichs ausgelegt ist, eine Hälfte des Größenwandlers nur 5 % der Zeit benutzt. Wenn ein Serien-Para I IeI-Ana Iogdigita I wand I er benutzt wird, wird der Rückführungsdigitalanalogwandler (feedback D/AC) vielfach den bedeutsamsten Bit von O nach 1 ändern müssen. Die Umwandlung von 0111... nach 1000... verursacht den größten Ausgleichsvorgang in dem System (0. A. Horna, aaO) und steuert hauptsächlich zur vollständigen Verzerrung im Ana Iogdigita I wand I er bei.

Das Prinzip der Erfindung wird in Verbindung mit Fig. 1 erklärt, in der der gesamte 100 % Bereich des TV Signals ganz links angezeigt ist. Die nächste angrenzende Spalte von Ziffern representiert die Binärcodes, die 16 Quantisierungsniveaus über dem gesamten Bereich entsprechen, die folgende Spalte representiert Binärcodes für 50 % des Bereichs und einen Überbereichs- und einen Unterbereichs-Code, und die an die letzte Spalte angrenzende senkrechte Ordinate gibt den 25 % bis 75 % Bereich des Signals an.

Ein herkömmlicher ParaiIeI-Konverter oder eine einzelne Stufe eines Serien-Para I IeI-Konverters, die vier-ßit-Genauigkeit haben, würde 16 oder 15 Komparatoren in dem Größenwandler nötig haben. (Es sei hier bemerkt, daß

— 7 —

609848/0847

η Niveaus von n-1 Komparatoren abgegeben werden können, wenn die Zeitschaltung so eingestellt ist, um ein minimales Niveauausgangssignal in Abwesentheit eines Ausgangssignals von den n-1 Komparatoren abzugeben). Gemäß der vorliegenden Erfindung ist der GrößenwandI er so aufgebaut, um nur in einem Teilbereich, z, ü. zwischen X ρ und Y % des gesamten Bereichs, zu arbeiten, wobei X % = 25 % und Y $ = 75 % bedeuten. Für ein TV-Signal entspricht der 25 ^ — 75 ^ — 3ereichs - Größenwandler 95 % der Zeit und benötigt nur 7 oder 8 Komparatoren.

Wenn jedoch das Analogsignal oberhalb oder unterhalb des 75 % - und 25 % - Bereichs liegt, arbeitet das System, um entsprechend das dem Größenwandler zugeführte Signal zu verringern oder zu vergrößern, so»da3 das Signal immer im Bereich des Größenwandlers liegen wird. Der Binärcodeausgang des Versen IüssIers wird ebenso geändert und zwar durch Subtraktion oder Addition einer Binärzahl, die entsprechend mit der addierten oder subtrahierten Spannung übereinstimmt, um eine Endcodeabgabe zu schaffen, die der entspricht, wie sie im Fall eines GesamtbereichsgrößenwandIers geliefert worden wäre.

Fig. 2 stellt eine Ausführungsform eines Analogdigitalwandlers der vorliegenden Erfindung dar. Gewöhnlich liefert der Konverter eine 4-Bit-Abgabe, die 16 Quantisierungsniveaus für das Eingangssignal entspricht, jedoch liefert der Größenwandler nur 9 Quantisierungsniveaus. Die 9 Quantisierungsniveaus umfassen 7 diskrete Niveaus im 25 % - 75 % - Bereich des Analogeingangs, ein Niveau zeigt den Bereich darunter, ein Niveau den Bereich darüber an. Solange die Analogeingangsgröße im 25 % - 75 % - Bereich liegt, arbeitet der Konverter konventionell . Wenn die Analogeingangsgröße oberhalb des 75 % - Bereichs liegt, zeigt das Größenwand IerausgangssignaI ein Oberbereichsniveau (over-range-I eve I ) an. Im Ausführungsbeispiel nach

509848/0847

Fig. 2 ist das Oberbereichsniveau, unabhängig vom tatsächlichen Wert des Analogsignals, zu 1100 verschlüsselt. Aus Fig. 1 kann entnommen werden, daß der Code 1100 das Niveau gerade oberhalb des 75 %- Bereichs darstellt. Dies ist nur oeispielhaft angegeben. Das Ausgangssigna!- niveau über dem Bereich könnte als irgendeines der 1100, 1101, 1110, 1111 Niveaus verschlüsselt werden. Rei Erfassen des Oberbereichs-Niveaus wird eine Gegenspannung, die 25 % des Gesamtbereichs entspricht, von der Analogeingangsgröße subtrahiert* Das Ergebnis ist, daß das dem Größenwandler zugeführte Signal (Ana Ioge?ngabs minus 25 % Gesamtbereich) in den Bereich des Größenwandlers verschoben ist, obgleich es nicht langer der wahren Analogeingangsgröße entspricht. In diesem Fall differiert das 4-Bft-AusgangssignaI des Versen IüssIers von dem korrekten Digitalcode durch einen Betrag, der den 25 % des Gesamtbereichs gleichkommt. So arbeitet ein zweiter Verschlüssler, der vorzugsweise eine Binär-Additions/ Subtraktionseinrichtung ist, im Falle des oberen Bereichs derart, daß eine Binärzahl, die den 25 % desGesamtbereichs entspricht, dem ersten VerschIüssIerausgangssigna I addiert wird. Es ist offensichtlich, daß die Wirkung einer Subtraktion einer Gegenspannung, die gleich 25 % vom Gesamtbereich ist, vom Eingang die ist, den Größenwandler in einem Bereich nutzbar zu machen, der 50 % - 100 % des Gesamtbereichs entspricht. Folglich ist dieser Zustand wie auf einen Ober-Bereichs-Betrieb bezogen.

Es ist offensichtlich, daß ein Eingangssignal im 50 % -75 % - Bereich im mittleren Bereich - oder oberen Bereichs-Betrieb verschlüsselt werden kann, was von der Vorgeschichte abhängig ist. Das ist der Fall, weil, wenn der Konverter einmal fn den Ober-Bereichs-Betrieb umschaltet, er nicht in den mittleren Bereichs-Betrieb zurückschaltet, bis die Analogeingabe im wesentlichen in den mittleren Bereich fällt, z. B. 60 %. So erscheint ein 70$ Signal, welches, während

509Ö48/0847

das System in dem Oberen-Sereichs-BetrIeb ist, auftritt, am Größenwandler als ein 45 % Signal. Das Beispiel weiter ausgeführt besagt, daß ein 60 % Signal am Größenwandler als ein 35 % Signal erscheint. Das System ist jedoch so ausgelegt, daß die Verschlüsselung eines 35 % PegeIausgangssignaIs vom Größenwandler das System vom Oberbereichs-Betrieb in den mittleren Bereichs-Betrieb umschaltet. Es ist offensichtlich, daß der letzte Schaltvorgang uneffekttv ist, wenn das System schon im mittleren üsreichs-3etrieb oder im Unter-Bereichs-Betrieb ist. Der Unter-Bereichs-Betrieb verläuft genau entsprechend dem Ober-Bereichs-Betrieb. Der Unterschied besteht darin, daß eine 25 % Gegenspannung zu dem Analogsignal addiert wird, um die Eingangsgröße in den Größenwandler innerhalb des Bereichs des Größenwandlers zu bringen. Eine Binärzahl, die 25 % des Gesamtbereichs entspricht, wird vom Ausgang des ersten Versen IüssIers subtrahiert, um die 4-Bit-Ausgabe zu korrigieren. Genauso, wenn das Analogsignal, während es im Unter-Bereich von 0 % - 50 % ist, im wesentlichen in den mittleren Bereich vorrückt, z. B. bei 35 % (dies wird am Anfang vom Größenwandler und Verschlüssler als ein 60 % Signal gesehen), schaltet der Konverter vom Unter-Bereichs-Betrieb in den mittleren Bereichs-Betrieb um.

Das Ausführungsbeispiel nach Fig. 2 schließt einen Größenwandler 40 zum Umsetzen einer Analogeingabe in pegelanzeigende Ausgangssignale ein. In dem dargestellten Beispiel sind 9 AusgangssignaI Ieftungen (output lines) gezeigt, die sieben Niveaus zwischen 25 % und 75 % vom Maximum, einen oberen und einen unteren Pegelzustand representieren. Ein Verschlüssler 42 ist mit den Ausgangs Ieitungen des Größenwandlers 40 verbunden und arbeitet, um die pegelanzefgenden Signale in einen 4-BIt-Binärcode zu verschlüsseln. Der Ausgangscode vom Verschlüssler 42 ist ein mittlerer Bereichs-Code, der dem Ausgangspegel vom Größenwandler 40 ent-

- 10 -

509848/0847

spricht. Ein KorrekturverschIüssI er 48 arbeitet am Ausgang des Verschlüsslers 42 , indem er einen Binärwert zum Ausgangssignal des Versen IüssIers 42 addiert bzw. subtrahiert. Der addierte oder subtrahierte Wert entspricht 25 ί des Gesamt-Bereichs des Eingangsanalogsignal und wird in Abhängigkeit vom Batriebszustand des Systems addiert oder subtrahiert. Das ÄusgangssignaI des VerschIüssIers 48, das ein 4-Pit-Binärwert ist und dem Analogeingangssignal des Systems entspricht, wird einem Speicher 50 zugeführt, wo er gespeichert wird, bis ein Kontrol!signal den Speicher 50 veranlaßt, seinen Inhalt zu weiteren Verwertungsei nrt chtungen weiterzuleiten.

Dar GrößenwandI er 40 enthält auch Zeitkontroll Äbtast- und Bereichsverschiebungseiηrichtungen . Die ZeitkontroI Ieίηrichtung enthält eine Schalteinrichtung 22 und Verzögerungsglieder 26 und 28. Die Zeitimpulse werden an einer AnschIußkIemme 20 in dem Takt angelegt, der zum Abtasten des Eingangsanaίogsigna I s eingestellt ist. Die Schalteinrichtung 22 spricht auf jeden Abtastimpuls in bekannter Art an und betätigt einen Schalter 14, um diesen zu schließen. Wenn auch der Schalter 14 als mit der Schalteinrichtung 22 über mechanische Anschlüsse verbunden erscheint, so ist es für jeden Fachmann offensichtlich, daß die Schalteinrichtung 22, der Schalter 14, und die Zwisehen verbundung voI IeIektronisch sind. Die Verzögerungsglieder 26 und 23 liefern kurze Verzögerungen, um zu ermöglichen, daß die Schaltungen des Konverters früher geregelt werden, um Kontrollimpulse an jene Schaltung abzugeben. Zur gleichen Zeit schließt die Schalteinrichtung 22 den Schalter 14, liefert gleichzeitig einen Ausgangsze i t i rnpu I s SW über eine Leitung 24 zu Flip-Flop-Schaltungen 36 und 52. Die Abtastvorrichtung (Sampling means) enthält Verstärker 12 und 18, einen Speicherkondensator 16 und den Schalter

- 11 -

S09S4S/0847

Die Kombination aus Schalter 14, Kondensator 16 und Verstärker 13 ist als Abtast-und-HaIte-Scha!tkreis bekannt. Das EingangsanaIog-Signa I wird an die Eingangsklemme 10 gelegt, im Verstärker 12 verstärkt und abgetastet durch das periodische Schließen des Schalters 14, Jeder Abtastwert des Analogsignals wird vom Speieher kondensator 16 gehalten. Der Analogabtastwert wird über den Verstärker 18 dem Größenwandler 40 zugeführt. Der Größenwandler 40 ist in Erwiderung zu dem Zeitimpuls des Verzögerungsglieds 26 tätig, um den Analogabtastwert (analog sample) in ein pegeIanzeigendes Ausgangssignal umzuwandeln. Wie vorher beschrieben, ist der Größenwandler 40 so ausgelegt, um im mittleren Bereich, der 25 % bis 75 % des gesamten Bereichs des Analogeingangssignals entspricht, zu arbeiten. Ein Beispiel eines Größenwandlers 40 und VerschIüssIers 42 ist In Fig. 3 dargestellt. Der Größenwandler 40 enthält 3 Komparatoren- 60-74 und einen Spannungsteiler 76. Der Spannungsteiler 76 weist 3 äquidistante Abgriffe auf, die mit den acht Komparatorschaltungen verbunden sind. Referenzspannungen V , und V¹ , sind an den gegenüber-

ι ti T f θ Τ

liegenden Enden des Spannungstei lers 76 angelegt. Die Referenzspannungswerte sind ausgewählt, um einen mittleren tiere i chs-Betr i eb zu versehen. Die Spannung V¹ . ent-

³ ref

spricht ungefähr 75 % des gesamten Bereichs des Analogsignals, und die Spannung V , entspricht ungefähr 25 % des gesamten Bereichs des Signals. Die Analogeingabe in den Größenwandler 40 ist parallel zu jedem der einzelnen Komparatorschaltungen 60 bis 74 angelegt. Jeder Komparator arbeitet so, daß ein logisches 0-AusgangssignaI erfolgt, wenn die angelegte Referenzeingangsgröße größer ist als die Ana Iogeingangsgröße,und liefert ein logisches 1-Ausgangssignal, wenn diese gleich oder größer als die Referenzeingangsgröße ist. Auf diese Weise werden, wenn die Analogeingabe in den Größenwandler 40 unterhalb des 25 % Bereichs liegt, alle Komparatoren 60 bis 74 logische 0-Ausgangssigna I e, und wenn die Analogeingangsgröße über dem

- 12 -

509848/0847

75 % Bereich liegt, logische 1-AusgangssignaIe liefern. Für Anaiogwerte im mittleren Bereich von 25 % bis 75 % wächst die Anzahl der logischen 1-AusgangssignaIe mit zunehmendem Wert der Analogeingangsgröße an. DerVerschlüssler 42 enthält fünf Tore 80, sieben UND-Tore 32 und drei ODER-Tore 84, Die Arbeitsweise des Ver-.sch Iüssίers 42 erklärt sich von selbst. Die Ausgangscodes sind in der rechten Spalte derFig. 1 aufgezeigt. Wenn die Analogeingangsgröße im unteren Bereich liegt, dadurch resultieren von alien Komparatoren 60 - 74 logische Q-Ausgangss?gnaIe, wird uer Verschlüssler 42 den Binärausgang 0100 liefern, der ein den unteren Bereich anzeigender Code ist. Wie aus der logischen Schaltung des Versch I üss! ers 42 verstanden v/erden kann, wird bei dem zuletzt erwähnten Zustand keines der UHD-Tore 32 zwei logische !-Eingangsgrößen erhalten, Folglich werden bei allen UND-Toren 32 logische Ausgangssignale erscheinen und die einzige logische 1» die an Irgendeinem der Ausgange d bis a auftritt, wird am Ausgang c erscheinen, in dem FaMe, in dem die Analogeingangsgröße im oberen Bereich ist, werden alle Komparatorausgangssigna!e logische 1-Werte sein und der VerschiüssI er 42 wird einen 4-Bit-Binärausgangswert 1100 liefern, der wie in Fig, 1 gezeigt, einer Oberbereichs-Anzeige entspricht. Dazwischenliegende Werte werden wie in Fig. 1, rechte Spalte dargestellt versch IüsseIt.

Es sei bemerkt, daß in Fig. 2 ein Eingang vom Verzögerungsglied 26 zum Größenwandler 40 dargestellt ist. Obgleich dieser Eingang nicht in der detaillierten Darstellung nach Fig. 3 gezeigt ist, ist es offensichtlich, daß der Zeiteingang an ein Analogtor beim Größenwandler 40 oder als dritter Eingang an Jedes der UND-Tore 32 angelegt werden könnte.

Bei normalem Betrieb, wenn das zugeführte Analogsignal innerhalb des 25 % - 75 % Bereichs liegt, representiert der

609848/0847

4 —B it-Sinärcode des Versch I üssIers 42 vollständig die Analogeingangsgröße. Der 4-Bit-Ausgangscode wird durch den Verschlüssler 43 hindurchgelassen und dem Speicher 50 zugeführt. Wie man weiß, ist der erste Analogabtastwert, der einen Wert im oberen oder unteren Bereich aufweist, als 1100 oder 0100 verschlüsselt. Danach Ist die Kontrollschaltung tätig, um eine 25 % Spannung vom Analogabtastwert zu addieren oder subtrahieren, um den dem Größenwandler 40 zugeführten Eingangswert in den mittleren Bereich zurückzubringen. Die Kontrollschaltung enthält eine SummationsschaItung 30, ein Paar Analogschalter 32 und 34 und die Flip-Flop-Schaltungen 36 und 52. Anfangs befinden sich beide Flip-Flops 36, in RücksteI Ipositon, wie auch die jeweiligen zweiten Zustände der Bereichsverschiebungseinrichtung hierauf Bezug nehmen. Als Beispiel sei angenommen, daß der Analogeingangsabtastwert, der vom Speicherkondensator 16 gehalten wird, sich im oberen Bereich befindet und beide Flip-Flops 36, 52 in RücksteI Ipositon sind. Es sei erinnert, daß dieser Zustand einen logischen 1-Wert am Ausgang vom Komparator 74 bewirkt. Der Ausgang vom Komparator 74 ist rnit dem eingestellten (set) Eingang des Flip-Flops 36 verbunden. Wenn das Ausgangssignal eine logische 1 wird, wird der Flip-Flop 36 auf den eingestellten oder ersten Zustand umgeschaltet, wobei ein Erreger-Ausgangssignal den Analogschalter 32 und den Verschlüssler 48 versorgt. Der Analogschalter 32 bewirkt, daß eine Gegenspannung -V als Eingangsgröße dem SummationsgIied 30 zugeschaltet wird. Die Spannung IV I entspricht 25 % des gesamten Bereichs. Die letztere Spannung wird vom Analogabtastwert, der vom Speicherkondensator 16 gehalten wird, subtrahiert. Der Größenwandler 40 und Verschlüssler 42 arbeiten in der vorher beschriebenen Art. Der 4-Bit-Codeausgang wird jedoch eine ungenaue Darstellung des Analogabtastwertes sein. Um den 4-Bit-Ausgangscode zu korrigieren, wird der Verschlüssler 48 tätig, um eine Binärzahl, die 0100 entspricht, dem Ausgangssignal des VerschIüssIers

509848/0847 "-^M "

zu addieren. Das Ergebnis ist ein 4-3it-Ausgangscode

vom Verschlüssler 48, der korrekt den Anaiogäbtastwert

darstellt. Die letztere Operation stellt den Oberbereich_s_ Betrieb des Konverters dar.

Der Konverter fährt fort, in dem oberen Cereichs-Zustand zu arbeiten, bis der Anaΐogäbtastwert (analog sample) im wesentlichen in den mittleren Bereich fällt. Wenn der Ana Iogäbtastwert auf 75 % sinkt, so ist dieser, obwohl dies dem mittleren Bereicn entspricht, nicht wirklich im mittleren Bereich und so wird der obere Bereichs-Petrieb beibehalten. Der Wert, der das Zurückschalten des Konverters in den mittleren Bereichs-Betrieb bewirkt, ist irgendein Wert zwischen 50 f> und 75 *. Als Beispiel sei ein Wert ausgesucht, der ungefähr 60 1 entspricht. Im oberen Bereichs-Betrieb erscheint das 60 % Eingangssignal, nachdem die Gegenspannung davon abgezogen v/ordne ist, am Eingang des Größenwandlers 40 als ein 35 % Signal und wird von Verschlüsslern 42 als 0111 (Fig. 1) verschlüsselt. Der letztere Code wird von einer Dekodiereinrichtung 44 nachgewiesen, die irgend eine einfache logische Anordnung zum Nachweis von Binärkombination 0111 oder kleiner ist. Der Ausgang der Dekodiereinrichtung 44 wird über das ODER-Tor 38 an die RücksteI Iungseingangskiemme des Flip-Flops 36 gelegt. Wenn der Flip-Flop 36 in den zweiten Zustand zurückgestellt ist, kommt der Konverter in den normalen mittleren Bereichs-Betrieb zurück. Es sei bemerkt, daß die Flip-Flops 36, 52 durch das SW Signal der Schalteinrichtung 22 zeitlich getaktet sind. Dies liegt daran, um eine richtige Zeitsteuerung für die Einstellung und Rückstellung der Flip-Flops 36, 52 zu verschaffen. Außerdem, um eine Einstellung der Fllp-Flops 36, 52 durch die SynchronisationsimpuI se in den TV Analogsignalen zu vermeiden, ist ein zusätzliches als LS bezeichnetes Signal an die Rückstellungseingänge der Fllp-Flops 36 und 52 angelegt. Das letztere Signal wird von der Synchronisation abgeleitet und kann z.B. den Größenwandler 40 in den mittleren Bereichs-Betrieb bei Beginn

- 15 -

509848/0847

einer jeden Abtastzeile eines Fernsehbildes zurückstellen.

Der untere Bereichs-Betrieb ist dem Wesen nach identsich und ist vom Flip-Flop 52 und Analogschalter 34 gesteuert. Der untere Bereichs-Betrieb ist durch einen Entschlüssler 46 abgeschlossen, der ähnlich wie der Entschlüssler 44 arbeitet. Die Unterschiede in den beiden Betriebsweisen bestehen darin, daß der Flip-Flop 52 eingestellt ist, wenn der Ausgang des Komparators 60 (Fig. 3) eine logische 0 ist, der Analogschalter 34 bewirkt, daß eine 25 % Spannung zum Analogabtastwert addiert wird, und die EntschIüsseIungsschaltung 46 stellt den Flip-Flop 52 zurück, dadurch kehrt der Größenwandler in den mittleren Bereichs-Betrieb zurück, wenn der Analogabtastwert einen Wert von ungefähr 40 % oder darüber erreicht.

Der Vorteil der soweit beschriebenen Vorrichtung besteht darin, daß eine höhere Bitgenauigkeit und eine geringere Anzahl von Komparatoren erreicht werden kann. Wie man sieht verdoppelt der Zusatz von 2 Flip-Flops, 2 Analogschaltern und ungefähr 4 Abtasttoren (sample gates) den Meßbereich des Ana Iogdigita Ikonverters. Wenn z. B. eine Paralleltechnik benutzt wird und eine 7-Bit-Genautigkeit gefordert ist (entspricht 128 Quantisierungsniveaus), erspart die erfindungsgemäße Technik 64 Komparatoren, die im wesentlichen komplizierter und teuerer als Flip-Flops und logische Tore sind.

Eine weitereAusgestaItung der Erfindung ist in Fig. 4 dargestellt. Die Ausgestaltung ist für einen besonderen Gebrauch bei der SerI en-Para I IeI-Art von Konvertern, weil er eine Steuerungstechnik (feed-forward-technique ) schafft, die dem Konverter gestattet, zum oberen Bereichs-Betrieb oder unteren Bereichs-Betrieb früher umzuschalten, als das erste obere Bereichs- oder untere BereichsanaIogsignaI zu verschlüsseln. Der Hauptteil des Systems nach Fig. 4 ist mit dem in Fig. gezeigten identisch, und wo Übereinstimmung vorliegt, sind

509848/0847 -Ίβ -

die entsprechenden Blocks mit den Zahlen wie in Fig. 2 versehen. Nur die zusätzlichen Merkmale v/erden beschrieben. Wie es bei O. A. Horna (aaO) erklärt wurde, ist die Genauigkeit der Vorrichtung in einem mehrstufigen Serien-Para I Ie!-Konverter ohne Korrekt ιonsrückkoppIungsschaltungen durch die Genauigkeit der Komparatoren der ersten Stufe vorgegeben und die Umsetzzeit im wesentlichen durch Ausregelzeit (settling time) der Analogdigitalkonverter in der Rückkopplungsschaltung beeinflußt. ■Der Konverter nach Fig. 4 überwindet beide Schwierigkeiten. So lange die Analogeingangsspannung in den Grenzen zwischen

-V , bis +V , liegt, arbeitet der Konverter von Fig. 4 ref ref ^

genauso wie der von Fig. 1. Wenn jedoch die Eingangsspannung die positive oder negative Referenzspannung zu der Zeit überschreitet, wenn der Verschlüsselungsbefehlsimpuls die Umsetzung startet, addieren oder subtrahieren die Analogschalter die Spannung V von jenem, was ati Eingang der Abtast-und-HaIte-SchaItung auftritt. Eine Verzögerung ist zwischen dem EingangsanaIogsignaI und der SummationsschaItung vorgesehen, so daß, wenn das Analogsignal am Summierungspunkt auftritt, der Schalteinschwingvorgang von V bereits abgeklungen ist und die Abtast- und-HaIte-SchaItung tastet die echte Summe der Ana Iog-Eingangsspannung und der Gegenspannung V ab. Dies entspricht einer Bereichsverschiebung zu oberen oder unteren Bereichs-Betrieb.

Diese Operationen werden von Komparator- und Flip-Flop-Schaltungen geregelt, die früher durchführbar sind als der Betrieb des Abtast- und-HaIte-SchaItkreises. Wie man sieht, wird der an den Anschluß 20 angelegte Zeitimpuls vorher durch eine Verzögerungsschaltung 110 verzögert, um dem Abtastschaltkreis (sample circuit) 22 zugeführt zu werden. Die Verzögerungsschaltung 110 ist so ausgelegt, um eine Vorabtastpunkterfassung (Presample detection) des Analogeingangssignals zu ermöglichen. Während der Vorabtastdauer stellen Operatoren 92 bzw. 102 fest, ob das Analogeingangssignal im oberen oder unteren Bereich liegt. Ein Verzögerungsglied 90 vei—

509848/0847

zögert die Ankunft des Analogeingangssignals an der Summationsschaltung 30 und Abtast- und Halteschalter 14. Der Abtast-und-HaIteschaIter 14 ist der Summationsschaltung 30 nachgeschaltet, wohingegen in Fig. 2 der Abtast-und-HaIteschaIter vor der Summationsschaltung angeordnet ist. So lange wie ein Signal im mittleren Bereich liegt, werden Flip-Flops 99 und im Rückstellungszustand, Analogschalter 32 und 34 offen sein und der Konverter wird in gleicher Weise wie der Konverter von Fig. 2 arbeiten. Wenn das Analogeingangssignal in den oberen Bereich gelangt, wird vom Komparator 92 ein logischer 1-Ausgangswert vorhanden sein, der Flip-Flop 98 einstellen

wird. Der Ausgangswert vom Flip-Flop 98 schließt Schalter 32, dadurch wird die Spannung -V an die Summationsschaltung 30 abgegeben. Auch wird der logische Ausgangswert vom Flip-Flop 93 als ein KontroM signaI dem Verschlüssler 43 zugeführt, um zu bewirken, daß dieser einen Wert, der 25 % des Gesamtbereichs entspricht, vom Ausgangsuert des VerschIüssIers 42 abzieht. Der Zusatz eines Komparators 94 zur Kontrollschaltung liefert dem Konverter einen Hysteresis-Effekt. So wird das System, das einmal in den oberen Berefchs-Betrieb gelangt ist, dort bleiben, wenn auch die Eingangsspannung unter den 75 % Bereich fällt. Wenn Jedoch die Eingangsspannung unter den 60 % Bereich fällt, wird der Komparator 94 einen logischen O-Ausgangswert an einen Wechselrichter abgeben. Der Ausgang des Wechselrichters 96 wird den Flip-Flop 98 zurückstellen und bewirkt dadurch, daß das System in den mittleren Bereichs-Betrieb zurückkehrt. Die Schaltung zum Kontrollieren des unteren Bereichs-Betriebs enthält Komparatoren 102 und 104 und FIip-Flop"106. Dieser Schaltkreis arbeitet in gleicher V/eise wie der für den oberen Bere i chs-Betr iebs-Kontro I I kreis beschriebene.

- 18 -

509848/0847

Während die vorstehende Beschreibung auf zwei Ausführungsbetspiele begrenzt wurde, ist es offensichtlich, daß die Eigenschaften der Erf'ndung nicht so begrenzt sind. Eines der Merkmale der Erfindung besteht darin, daß der Grundbereich des Konverters nur den wahrsche i η I i chsten Bereich des Signals deckt. Wenn das Signa! außerhalb dieses Bereichs ist, wird der Konverter verschoben, so daß der Umsetzbereich um die Ana!ogeingangsampIitude herum konzentriert ist, die die Verschiebung einleitet. Der Konverter gelangt in seinen normalen ßetriobs-3ereich zurück, nachdem die Eingangsspannung außerhalb des verschobenen Bereichs ! iegt, die Schaltschwel Ie zwischen verschiedenen Bereichen weist eine substantielle Hysteresis auf. Die Steuerungstechnik (fee-forward technique) mit Verzögerung im Analogkanai, wie in Fig. 4 gezeigt, wird bsi jenen Betriebsarten gebraucht, wenn der Fehler während des Bereichswechsels auf ein Minimum gehalten werden muß. Obgleich Konverter mit nur drei Bereichen, oberer, mittlerer und unterer Bereich, dargestellt wurden, ist es offensichtlich, daß die Zahl der Berei.che jede beliebige Zahl gleich oder größer als 2 sein kann und nur von der Statistik des Analogeingangssignals und der geforderten Umsetzgenauigkeit und Bitfehlerrate abhängig ist.

509848/0847

Claims (1)

1. DlPL-INQ. JOACHIM STRASSE. HANAU DIPL-INQ. KLAUS QöRQ, MÜNCHEN

   PATENTANWÄLTE

   HANAU · RÖMERSTR.19· POSTFACH 793 · TEL: (06181) «0803/10740· TELEQRAMME: HANAUPATENT· TELEX: 418478t pat MÜNCHEN 80 · QRAFINQER STRASSE 31 ■ TEL: (089) 405643 · TELEX· 52Ϊ054 ostpa

   Communications Satellite Corporation >

   L'Enfant Plaza, S.W. 14. Mai 1975

   ,, . . . η _n Sto/Di - 11 245

   Wash ι ngton, D. C.

   Ana logd igitaI konverter

   ANSPRÜCHE :

   Ana Iogdigita I konverter zum Umwandeln von Analogsignalen innerhalb eines vorgegebenen Bereichs, wobei der Konverter Quantisierungseinrichtungen (Größenwandler) aufweist, die gegenüber Analogsignalen innerhalb eines Teils des vorgegebenen Bereichs empfindlich sind, um pegelanzeigende Signale, die dem Pegel der Analogsignale entsprechen, abzugeben, und Eingangsschaltungen zum Empfangen von Analogeingangssignalen, gekennzeichnet durch die Quantisΐerungseiηrichtungen (40), die ferner empfindlich gegenüber Analogsignalen sind, die außerhalb des vorgegebenen Teilbereichs liegen, um Außerbere i chs-S i gna I e zu liefern, Summi erungsscha I tungen (30), die wenigstens zwei Eingänge und einen Ausgang zum Summieren von an die Eingänge angelegten Spannungen

   -B-

   509848/0847

   besitzen, von denen ein Eingang verbunden ist, um das Eingangssignal zu empfangen, und der Ausgang an die Quantisierungseinrich+ungen (40) angelegt ist, wenigstens eine Bereichsverschiebungseinrichtung (32, 34, 36, 38, 44, 46, 54), die einen ersten und einen zweiten stabilen Zustand zum Anlegen und NichtAnlegen einer vorgegebenen Gegenspannung haben, die so vorgewählt worden ist, damit das Ausgangssignal der SummierungsschaItung (30) innerhalb des vorgegebenen Bereichs liegt, wenn das EingangsanaIogsignaI einen Wert irgendwo zwischen einem Extremwert des vorgegebenen Bereichs und einem Wert, der gut innerhalb des vorgegebenen Teilbereichs liegt, besitzt, Einrichtungen, die an die Quantisierungseinrichtung (40) angeschlossen sind, und empfindlich gegenüber Außerbereichs-SΐgnaIeη zum Umschalten der einen Bereichsverschiebungseinrichtung auf seinen ersten stabilen Zustand sind, Einrichtungen zum Verschieben der Bereichsverschiebungseinrichtung in seinen zweiten stabilen Zustand, wenn immer die Analogeingangsgröße zum Größenwandler (40) im wesentlichen innerhalb des vorgegebenen Teilbereichs fällt, und Verschlüsselungseinrichtungen (42, 48), die empfindlich gegenüber den Ausgangswerten des Größenwandlers (40) und Bereichsverschiebungseinrichtungen sind, um einen Binärausgangscode zu liefern, der der Analogeingangsgröße entspricht.

   Ana Iogdigita I konverter nach Anspruch 1, dadurch gekennzeichnet, daß der Größenwandler (40) KomparatorschaItungen (60-74) umfaßt, die angepaßt sind, um pegeIanzeigende Ausgangssignale für Eingangsspannungen zwischen X und Y Prozent des vorgegebenen Bereichs und zwei Außerberetchs-Signale für Etngangsspannungen oberhalb bzw. unterhalb der X und Y Prozent des vorgegebenen Bereichs abzugeben.

   -C-

   509S48/0847

   Ana Iogdigita I konverter nach Anspruch 2, dadurch gekennze i chnet, daß wenigstens eine Bereichsverschiebungseinrichtung (32, 36, 38, 44) eine erste Gegenspannung an die SummierungsschaItung (30), wenn sie in einem ersten Zustand ist, abgibt, daß die erste Gegenspannung einen Wert aufweist, der, wenn zum EingangsanaIogsignaI addiert, ein Ausgangsanalogsignal liefert, das kleiner als das Eingangssignal ist, und zwar um einen Betrag, der gleich der Differenz zwischen dem Maximum des vorgegebenen Bereichs und Y Prozent des vorgegebenen Bereichs ist.

   Ana Iogdigita I konverter nach Anspruch 3, gekennzeichnet durch eine zweite Bereichsverschiebungseinrichtung (34, 46, 52, 54), die einen ersten und zweiten Zustand zum Anlegen und Nicht-Anlegen einer zweiten Gegenspannung an einen Eingang der SummierungsschaItung (30) aufweist, wenn in dem ersten bzw. zweiten Zustand die zweite Gegenspannung einen Wert hat, der, wenn zu einem Eingangsanalogsignal addiert, ein Ausgangsana IogsIgnaI liefert, das größer als das Eingangssignal ist, und zwar um einen Betrag, der gleich der Differenz zwischen X Prozent des vorgegebenen Bereichs und dem Minimalwert des vorgegebenen Bereichs ist.

   Ana Iogdig?ta I konverter nach Anspruch 4, gekennzeichnet durch Verschlüsselungseinrichtungen (42, 48), die eine erste Verschlüsselungseinrichtung (42) umfaßt, die auf die pegeIanzeigenden Ausgangswerte vom Größenwandler (40) zum Verschlüsseln dieser Pegel in einen n-Blt-Blnärcode anspricht, wo 2 im wesentlichen größer als die Zahl von pegelanzeigenden Ausgangssignalen ist, die der Größenwandler (40) abgeben kann.

   509848/0847

   -Sr-

   6. Ana Iogdigίta I konverter nach Anspruch o, . gekennzeichnet durch die Verschlüsselungseinrichtung (42, 48), die eine zweite Verschlüsselungseinrichtung (48) aufweist, welche an den Ausgang der ersten Verschlüsselungseinrichtung (42) angaschIossen ist, um zu dem Binärcode einen zweiten Binärcode, der der ersten bzw. zweiten Gegenspannung entspricht, zu addieren bzw. zu subtrahieren, in Antwort auf die erste bzw. zweite Bereichsverschiebungseinrichtung (32, 34,-36, 3B, 44, 46, 52, 54), die in ihrem ersten Zustand sind.

   . Ana Iogdigita!konverter nach Anspruch 6, gekennzeichnet durch Schaltungsvorrichtung zum Umschalten der einen Bereichsverschiebungseinrichtung in den ersten Zustand, die empfindlich gegenüber dem einen der Außerbereichssignale vom GröQenwandI er (40) ist, das einer GroßenwandI ereingangsgröße oberhalb der Y Prozent des vorgegebenen Bereichs entspricht.

   8. Ana Iogdigita I konverter nach Anspruch 7, gekennzeichnet durch die Schaltungsvorrichtung zum Umschalten der einen 3ereichs- verschtebungseiηrichtung in den zweiten Zustand, die empfindlich gegenüber dem Binärcode der ersten Verschlüsselungseinrichtung (42) ist, der einem Wert kleiner als M Prozent des vorgegebenen Bereichs entspricht, wobei M Prozent weniger als Y Prozent und größer als X Prozent ist.

   9. Ana IogdigI ta I konverter nach Anspruch 8, gekennzeichnet durch eine Einrichtung, die empfindlich gegenüber dem einen der Außerberei chs-Si gna'l e vom Größenwandler (40) ist, das

   -E-

   509848/0847

   4S

   einer Größenwand I ereingangsgroße unterhalb der X Prozent des vorgegebenen 3ereichs zum Umschalten der zweiten Bereichsverschiebungseinrichtung in seinen ersten stabi len Zustand entspricht.

   10. Ana Iogdigita I konverter nach Anspruch 9, gekennzeichnet durch eine Einrichtung, die empfindlich auf den 'Binärcode der ersten Verschlüsselungseinrichtung (42) ist, der einen Wert größer als N Prozent des vorgegebenen Bereichs entspricht, wobei N Prozent größer als X Prozent und kleiner als Y Prozent ist, um die zweite Bereichsverschiebungseinrichtung in den zweiten Zustand umzuschaI ten.

   11. Ana Iogdigita I konverter nach Anspruch 10, gekennzeichnet durch die erste Verschlüsselungseinrichtung (42), die eine Vorrichtung umfaßt, die auf die zwei Außerbereichs-SignaIe empfindlich ist, um erste und zweite n-Bit-Binärcodes abzugeben, die entsprechenderweise einem Wert zwischen dem Maximum und Y Prozent des vorgegebenen Bereichs und einem Wert zwischen dem Minimum und X Prozent des vorgegebenen Bereichs entsprechen.

   12. Ana Iogdigita I konverter zum Umwandeln von Analogsignalen innerhalb ei nes'vorgegebenen Bereichs, wobei der Konverter Quantisierungseinrichtungen (Größenwandler) aufweist, die gegenüber Analogsignalen innerhalb eines Te ils des vorgegebenen Bereichs empfindlich sind, um pegeIanzeigende Signale, die dem Pegel der Analogsignale entsprechen, abzugeben, und Eingangsschaltungen zum Empfangen von Analogeingangssignalen, dadurch gekennzeichnet, daß eine Summierungsschaltung (30) vorhanden ist, die wenigstens zwei Eingänge und einen Ausgang zum Summieren von an die wenigstens zwei Eingänge angelegten Spannungen aufweist ,

   -F-

   509848/0847

   daß ein Eingang verbunden ist, um die Eingangsanalogsignale zu empfangen, daß der Ausgang an die Quantisierungseinrichtung (40) .angelegt ist, daß wenigstens eine Bereichsverschiebungseinrichtung { 32, 34, 92, 94, 96, 98, 102, 104, 106) einen ersten und zweiten Zustand zum Anlegen bzw. Nicht-Anlegen einer vorgegebenen Gsgenspannung an einen zweiten Eingang der SummierungsschaItung (30) aufweist, daß der Wert der Gegenspannung so ausgewählt ist, daß das Ausgangssignal der SummierungsschaItung innerhalb des Teils des vorgegebenen Bereichs liegt, wenn das Eingangsanalogsignal einen Wert irgendwo zwischen einem Extremwert des vorgegebenen Bereichs und einem Wert, der gut innerhalb des vorgegebenen Boreichs liegt, besitzt, daß Einrichtungen vorhanden sind, die empfindlich gegenüber dem Analogeingangssignal zum Umschalten der einen Bereichsverschiebungseinrichtung in seinen zweiten Zustand sind, wenn das Analogeingangssignal einen Wert erreicht, der im wesentlichen innerhalb des Teils des vorgegebenen Bereichs liegt, und daß Verschlüsselungseinrichtungen (42, 48) vorhanden sind, die empfindlich gegenüber dem Größenwand Ierausgangssignal und der Bereichsverschiebungseinrichtung sind, um einen Binärausgangscode zu liefern, der dem Analogeingangssignal entspricht.

   13. Ana Iogdigita I konverter nach Anspruch 12, g e -

   k e^eη nzeichnet durch ein Verzögerungsglied (90), das zwischen der Eingangsgrößenschaltung (12) und SummierungsschaItung (30) verbunden ist, und einen Abtastwert- und Haltekreis (14, 16, 18), der zwischen dem Ausgang der SummierungsschaItung (30) und dem Eingang des Größenwandlers (40) verbunden ist.

   14. Ana IogdigI ta I konverter nach Anspruch 12, dadurch gekennzeichnet, daß der vorgegebene Teilbereich, der vom Größenwandler (40) quantisiert wird, zwischen einem oberen Pegel

   509848/0847

   JS

   und einem unteren Pegel von Y Prozent bzw, X Prozent des vorgegebenen Bereichs liegt.

   15. Ana Iogdigita I konverter nach Anspruch 14, gekennzeichnet durch wenigstens eine Bereichsverschiebungseinrichtung (32, 92, 94, 96, 98), die eine erste Gegenspannung an die SummierungsschaItung (30) abgibt, wenn sie sich im ersten Zustand befindet, und daß die erste Gegenspannung einen Wert hat, der, wenn zum EingangsanaIogstgnaI addiert, ein Ausgangsanalogsignal liefert, welches kleiner als das Eingangsana IogsignaI ist, und zwar um einen Betrag, der gleich der Differenz zwischen dem Maximum des vorgegebenen Bereichs und Y Prozent des vorgegebenen Bereichs ist.

   16. Ana Iogdigita I konverter nach Anspruch 15, gekennzeichnet durch eine zweite Bereichsverschiebungseinrichtung ' 34, 102, 104, 106), die erste und zweite Zustände zum Anlegen oder Nicht-Anlegen einer zweiten Gegenspannung an die Summatlonsschaltung (30) aufweist, wenn sie sich im ersten bzw. zweiten Zustand befindet, wobei die zweite Gegenspannung einen Wert aufweist, wenn er zum Eingangsanalogsignal addiert wird, der ein Ausgangsana IogsignaI liefert, das größer als das Eingangssignal ist, und zwar um einen Wert, der gleich der Differenz zwischen X Prozent des vorgegebenen Bereichs und dem Minimalwert des vorgegebenen Bereichs liegt.

   17. Analogdigita I konverter nach Anspruch 16, gekennzeichnet durch die Verschlüsselungseinrichtung (42, 48), die eine erste Vei— sch Iüsselungseinrichtung (42) enthält, die empfindlich gegenüber den pegeIanzeIgenden Ausgangssignalen

   -H-

   509848/0847

   . vom GroßenwandI er (40) zum VerschIüsseI η·dieser Pegel in einen n-Bit-Binärcods ist, wo 2 im wesentlichen größer als die Zahl der pegeIanzeigenden Ausgangssignale ist, die der Grö3enwandI er (40) abgeben kann.

   18. Ana Iogdigita I konverter nach Anspruch 17, gekennzeichnet durch die Verschlüsselungseinrichtungen (42, 48), die außerdem eine zweite Verschlüsselungseinrichtung (48) enthält, die am Ausgang des ersten Verschlüssler (42) angeschlossen ist, um zu dem Binärcode einen zweiten Binärcode zu addieren bzw. zu subtrahieren, der der ersten bzw. zweiten Gegenspannunq als Antwort zu der einen bzw. zweiten Bereichsverschiebungseinrichtung (32, 34, 92, 94, 96, 98, 102, 104) entspricht, die sich in ihrem ersten Zustand befinden.

   19. Ana Iogdigita I konverter nach Anspruch 18, gekennzeichnet durch dieVorrichtung zum Umschalten der einen Bereichsverschiebungseinrichtung in ihren ersten Zustand, die auf das Analaogeingangssignal ansprechbar ist, welches einen Wert oberhalb Y Prozent des vorgegebenen Bereichs aufweist.

   20. Ana Iogdigita I konverter nach Anspruch 19, gekennzeichnet durch die Vorrichtung zum Umschalten der einen Bereichsverschiebungseinheit in ihren zweiten Zustand, die auf das Analogeingangssignal ansprechbar ist, welches einen Wert unter M Prozent vom vorgegebenen Bereich aufweist, wobei M Prozent kleiner als Y Prozent und größer als X Prozent ist.

   21. Ana Iogdtgita I konverter nach Anspruch 20, g e kennzeichnet durch eine Einrichtung, die auf das Analogeingangssignal ansprechbar ist, welches einen Wert unter X Prozent des vorge-

   509848/0847

   gebenen Bereichs hat, zum Umschalten der zweiten Bereichsverschiebungseiπrichtung in den ersten Zustand.

   22. Ana Iogdigita I konverter nach Anspruch 21, gekennzeichnet durch eine Einrichtung, die auf das Analogeingangssignal ansprech bar ist, welches einen Wert über N Prozent des vorgegebenen Bereichs hat, zum Umschalten der einen 3ereichsverschiebungseiηrichtung in den zweiten Zustand, wobei N Prozent größer als X Prozent und kleiner als Y Prozent ist.

   509848/0847

   Leerseite