DE69934924T2

DE69934924T2 - Hybrides FIR/IIR-Analogfilter

Info

Publication number: DE69934924T2
Application number: DE69934924T
Authority: DE
Inventors: III Louis A. Plano Williams
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1998-02-03
Filing date: 1999-02-02
Publication date: 2007-06-28
Anticipated expiration: 2019-02-03
Also published as: EP0933870A2; EP0933870B1; DE69934924D1; US6177897B1; JPH11284491A; EP0933870A3

Description

Die vorliegende Erfindung bezieht sich auf analoge Filterstrukturen integrierter Schaltungen.
Hintergrund: Mischsignal-Prozesse
Wie sich die Signalverarbeitungssysteme zu höheren Ebenen der Integration bewegen, wird es notwendig, analoge Funktionen auf den Chips zu integrieren, in denen das meiste der Fläche durch die digitale Schaltungsanordnung verbraucht wird. Wenn die analoge Schaltungsanordnung nur einen kleinen Prozentsatz der Chip-Gesamtfläche einnimmt, begrenzen ökonomische Überlegungen die Hinzufügung irgendwelcher Prozessschritte, wie z.B. die Herstellung von Kondensatoren mit hohen Werten, die durch die digitalen Schaltungen nicht benötigt werden.
Hintergrund: Architekturen geschalteter Kondensatoren
Der Bedarf, monolithische analoge Filter zu besitzen, motivierte die Schaltungsentwickler, Alternativen für herkömmliche aktive RC-Filter zu untersuchen. Das Filter mit geschalteten Kondensatoren ("SC") schafft eine praktische Alternative. Die ursprüngliche Idee bestand darin, einen Widerstand durch einen SC zu ersetzen, der den Widerstand simuliert. Folglich konnte der äquivalente Widerstand mit einem Kondensator und zwei Schaltern, die mit zwei Taktphasen arbeiten, implementiert werden. Die in die SC-Schaltungen enthaltenen grundlegenden Systembausteine sind Kondensatoren, Schalter und Operationsverstärker, die verwendet werden können, um Blöcke höherer Ordnung, wie z.B. Spannungsverstärkungs-Verstärker, Integratoren und Filter zweiter Ordnung, herzustellen. Dies sind zeitdiskrete Filter, die wie zeitkontinuierliche Filter arbeiten, aber durch die Verwendung der Schalter können die Kapazitätswerte sehr klein gehalten werden. Im Ergebnis sind die SC-Filter für VLSI-Implementierungen zugänglich.
Die Filter sind im Gegensatz zu den Differentialgleichungen für zeitkontinuierliche Filter durch Differenzengleichungen gekennzeichnet. Die z-Transformation ist der mathematische Operator, der verwendet wird, um lineare Differenzenglei chungen mit konstanten Koeffizienten zu lösen, die verwendet werden, um die Definition von Abtastsystemen, wie z.B. SC-Schaltungen, zu unterstützen.
Filterarchitekturen mit geschalteten Kondensatoren sind in den folgenden Büchern ausführlicher erörtert: R. JACOB BAKER, CMOS – CIRCUIT DESIGN, LAYOUT, AND SIMULATION (IEEE Press, 1998); WAI-KAI CHEN, THE CIRCUITS AND FILTERS HANDBOOK (CRC Press and IEEE Press, 1995); S. NORSWORTHY, DELTA-SIGMA DATA CONVERTERS (IEEE PRESS, 1997); und R. GREGORIAN, ANALOG MOS INTEGRATED CIRCUITS FOR SIGNAL PROCESSING (John Wiley & Sons 1986).
Hintergrund: FIR-Filter
Ein halbdigitales FIR-Filter kann unter Verwendung einer SC-Technik implementiert sein. Ein halbdigitales Rekonstruktionsfilter setzt außer zum Umsetzen digitaler Abtastwerte in analoge Pegel (digitale Funktion) zeitdiskrete Signale in zeitkontinuierliche Signale um (die analoge Rekonstruktionsfunktion). Eine Funktion des halbdigitalen Rekonstruktionsfilters besteht darin, das bandexterne Quantisierungsrauschen, das durch die vorhergehenden Stufen eingefügt wird, und die spektralen Bilder, die bei Vielfachen der Überabtast-Frequenz verbleiben, zu dämpfen. In einer SC-Implementierung werden die analogen Signale durch Ladungen dargestellt, die in Kondensatoren gespeichert sind, die unter Verwendung eines SC-Summationsverstärkers summiert werden können. Die einzelnen Kondensatoren in einer derartigen Implementierung müssen keine niedrigen Spannungskoeffizienten besitzen, weil die Spannung über diesen Kondensatoren entweder 0 oder Vref ist; folglich können sie einfach mit MOS-Gatter-Strukturen verwirklicht sein, die geeignet vorgespannt sind. Der Rückkopplungskondensator im Summationsverstärker muss jedoch einen niedrigen Spannungskoeffizienten besitzen, um sicherzustellen, dass die Summationsoperation die Linearitätsanforderungen des Gesamtumsetzers erfüllt.
Halbdigitale Rekonstruktionsfilter sind außerdem in: "A CMOS OVERSAMPLING D/A CONVERTER WITH A CURRENT-MODE SEMIDIGITAL RECONSTRUCTION FILTER, IEEE JOURNAL OF SOLID-STATE CIRCUITS, Bd. 28, Nr. 12, Dezember 1993" ausführlich erörtert, das durch Literaturhinweis hierin eingefügt ist. Ein auf Techniken geschalteter Kondensatoren basierender Umsetzer ist außerdem in der europäischen Patentanmeldung EP 0344998 beschrieben.
Hintergrund: Quantisierungsrauschen
Das Wesentliche eines Sigma-Delta-Modulators oder eines Analog-Digital-Umsetzers ("ADC") ist ein in einer Rückkopplungsschleife eingeschlossener Quantisierer. Ein Quantisierer bildet reelle Zahlen in eine endliche Menge möglicher repräsentativer Werte ab. Die Quantisierungsoperation ist inhärent nichtlinear und erzeugt folglich ein Quantisierungsrauschen. Das Quantisierungsrauschen ist als das Rauschen definiert, das während des Prozesses eingefügt wird, wodurch eine analoge Welle in eine endliche Anzahl von Teilbereichen unterteilt wird, von denen jeder durch einen zugeordneten (quantisierten) Wert dargestellt wird. Diese Rauschkomponente ist zusammen mit dem gewünschten Signal vorhanden und muss in einem Digital-Analog-Umsetzer ("DAC") minimiert (gefiltert) werden. Die Rückkopplungsschleife formt das Rauschen, so dass es außerhalb der Signalbandbreite liegt, wo es schließlich herausgefiltert werden kann.
Hybride analoge FIR/IIR-Filter
Die vorliegende Anmeldung offenbart ein Mittel zum Filtern der grob quantisierten Ausgabe eines Sigma-Delta-Modulators für die Digital-Analog-Umsetzung ("D/A"-Umsetzung). Die Sigma-Delta-Modulatoren dämpfen überhaupt kein Rauschen. Stattdessen fügen sie Quantisierungsrauschen hinzu, das bei hohen Frequenzen sehr groß ist. Weil jedoch das meiste des Rauschens bandextern ist (d. h. außerhalb der Signalbandbreite liegt), kann es gefiltert werden, wobei nur ein kleiner Anteil innerhalb der Signalbandbreite gelassen wird. Diese Erfindung verringert das durch die Sigma-Delta-Modulation erzeugte bandexterne Quantisierungsrauschen, wobei sie ein sauberes analoges Signal erzeugt. Eine Kombination aus Techniken mit endlicher Impulsantwort ("FIR") und Techniken mit unendlicher Impulsantwort ("IIR") wird im selben analogen Filter verwendet, um die Vorteile von jeder zu erhalten, während einige der Probleme von beiden vermindert werden. In der Vergangenheit sind die Zugänge der FIR- und IIR-Filterung separat verwendet worden, wobei sie jedoch nicht in dieser Weise kombiniert worden sind.
Insbesondere schafft die vorliegende Erfindung Verfahren und Vorrichtung, wie sie in den Ansprüchen dargelegt sind.
Ein Vorteil des offenbarten Verfahrens und der offenbarten Struktur besteht darin, dass sie eine weniger komplexe Lösung schaffen, indem sie weniger Anzapfungen als der aktuelle FIR-Zugang erfordern. Ein weiterer Vorteil besteht darin, dass sie nicht so viel Fläche wie ein IIR-Filter benötigen, wobei sie deshalb weniger teuer sind. Wo z.B. die Verfahren des Standes der Technik mehr Filterstufen oder höhere Kondensatorverhältnisse im Integrator verwenden, erfordert die offenbarte Technik kleinere Kondensatorverhältnisse (z.B. in der Größenordnung von etwa 10/1) oder weniger Stufen. Ein weiterer Vorteil besteht darin, dass die offenbarten Ausführungsformen auf mehrstufige Quantisierungsarchitekturen anwendbar sind.
Kurzbeschreibung der Zeichnung
Die offenbarte Erfindung wird unter Bezugnahme auf die beigefügte Zeichnung beschrieben, die wichtige Beispielausführungsformen der Erfindung zeigt und die durch Bezugnahme in die Beschreibung hiervon aufgenommen ist, worin:
1 eine bevorzugte Ausführungsform der vorliegenden Erfindung zeigt;
2 eine alternative Ausführungsform, die einen DAC mit dem FIR-Abschnitt der vorliegenden Erfindung verwendet, zeigt,
3 die alternative Ausführungsform nach 2 zeigt, die in die Ausführungsform nach 1 implementiert ist;
4 eine Differentialausführungsform der vorliegenden Erfindung zeigt;
5 eine Einheitszelle mit einem Kondensatorfeld aus 8 Zellen zeigt, die mit der Differentialausführungsform kompatibel ist (sie passt in den gestrichelten Bereich nach 4);
6 eine weitere Unterteilung der Kondensatorzellen nach 5 zeigt; und
7 eine Strombetriebsart-Implementierung eines halbdigitalen Rekonstruktionsfilters des Standes der Technik zeigt.
Ausführliche Beschreibung der bevorzugten Ausführungsformen
Die zahlreichen innovativen Lehren der vorliegenden Anmeldung werden unter besonderer Bezugnahme auf die gegenwärtig bevorzugte Ausführungsform beschrieben. Es sollte jedoch selbstverständlich sein, dass diese Klasse von Ausführungsformen nur einige Beispiele der vielen vorteilhaften Anwendungen der innovativen Lehren hierin schafft. Im Allgemeinen grenzen die in der Beschreibung der vorliegenden Anmeldung gemachten Aussagen nicht notwendigerweise irgendeine der verschiedenen beanspruchten Erfindungen ab. Außerdem können einige der Aussagen für einige Erfindungsmerkmale, aber nicht für die anderen gelten.
Das unsymmetrische hybride FIR/IIR-Filter
Das hybride (halbdigitale) FIR/IIR-Filter ist eine Architektur geschalteter Kondensatoren, die gleichzeitig einen DAC, ein FIR-Filter und ein IIR-Filter implementiert. Die Gesamtarchitektur ist im Wesentlichen ein Mehrfacheingangs-Integrator mit geschalteten Kondensatoren.
Um den Betrieb des hybriden FIR/IIR-Filters zu erklären, ist in 1 eine unsymmetrische Version ohne den eingebetteten DAC gezeigt. Ein nicht überlappender Zweiphasentakt wird verwendet (daher können die Schalter 1 und 2 nicht gleichzeitig geschlossen sein). Die mit "1" gekennzeichneten Schalter sind während der ersten Phase geschlossen, während die mit "2" gekennzeichneten Schalter während der zweiten Phase geschlossen sind.
Während der ersten Taktphase werden die anzapfungsverzögerten Eingänge auf die gewichteten Kondensatoren C₀ bis C_{N – 1} abgetastet. Während der zweiten Taktphase wird die Summe der Ladungen in C₀ bis C_{N – 1} auf C_F integriert. Die Summation dieser gewichteten Kondensatoren bildet die FIR-Komponente des FIR/IIR-Hybriden. Der IIR-Abschnitt des Filters wird erzeugt, wenn die Ladung in C_F zwischen den Abtastoperationen nicht gelöscht wird; er integriert die Summe aller vorhergehenden Eingaben. Einer der Integratoreingänge (C_L) wird vom Integratorausgang abgeleitet und schafft ein gesteuertes Integratorleck. (Der Kondensator C_L lässt einen gesteuerten Bruchteil dieser Ladung für jeden Abtastwert ab, wobei er folglich einen "lecken" Integrator erzeugt.) Die Abtast-Entwurfsparameter können z.B. die Verstärkung A = 1, N = 8 und C_F/C_L = 16 sein. Die verbleibenden N Eingänge werden von verzögerten Versionen des Mo dulatorausgangs genommen; die Größen der Kondensatoren C₀ bis C_{N – 1} bilden die Filtergewichte eines FIR-Filters.
Die z-Transformation der Filterfunktion für diese kombinierte Filterarchitektur lautet
wobei
gilt, während z^–1 ein Verzögerungselement ist. Der FIR-Abschnitt der Filterfunktionsgleichung umfasst die spätere Summation der FIR-Anzapfungen (h_n). Der IIR-Abschnitt umfasst (1 – g₁)/(1 – g₁z^–1) für die Gleichung.
Optional kann ein zusätzlicher Kondensator C_x zur IIR-Filterschaltung, die die Kondensatoren C_L und C_F umfasst, parallel hinzugefügt sein. Die Schalter A und B werden mit nicht überlappenden Taktphasen betätigt, z.B. A = 1 (die erste Phase) und B = 2 (die zweite Taktphase) oder umgekehrt. Außerdem können A und B durch eine von 1 oder 2 verschiedene Taktphase betätigt werden (die die anderen Schalter der Filterschaltung ansteuert).
Der D/A-Umsetzungsabschnitt der Schaltung wird unter Verwendung eines Kondensator-Feld-DAC erreicht (die Einheitszellen sind nominell gleich). In einem DAC mit K Ebenen wird die Umsetzung der Ausgabe der K-Ebene des Modulators erreicht, indem jeder der Kondensatoren (C_n) in K – 1 Einheitszellen unterteilt wird. Eine mögliche Schaltanordnung ist in 2 veranschaulicht. Falls das digitale Bit NULL ist, wird V_L während der Taktphase 1 abgetastet, wobei die Ladung in C_n während der Phase 2 auf den verlustbehafteter Integrator ausgegeben wird. Alternativ wird, falls das digitale Bit EINS ist, stattdessen V_H abgetastet. Folglich ist das Ausgangssignal eine grobe Rekonstruktion des ursprünglichen analogen Eingangssignals mit diskreten Spannungsschritten. Das Verzögerungselement 200 steuert den Schalter 201, der zwischen V_H und V_L auswählt. Die Steuerung der nachfolgenden Schalter ist ähnlich.
Um das bandexterne Rauschen so sehr wie möglich zu verringern, sollte C_F so groß sein, wie es praktisch ist. Die FIR-Anzapfungen (h_n) werden unter Verwendung des Parks-McClellan-Algorithmus (für die Verarbeitung diskreter Zeitsignale) gewählt, um die Schrittgröße am Ausgang dieses Filters zu minimieren. Die Anzahl der FIR-Filteranzapfungen (oder die Filterlänge) N ist die minimale Anzahl der Anzapfungen, die die gewünschte Dämpfung des bandexternen Rauschens erreicht. Für N = 6 und C_F/C_L = 8 wird z.B. das bandexterne Rauschen um 40 dB gedämpft (wobei C_F/C_L das Integrations-zu-Eingangskapazitäts-Verhältnis ist). (Für eine ausführliche Erörterung des Parks-McClellan-Algorithmus siehe J. MCCLELLAN, A COMPUTER PROGRAM FOR DESIGNING OPTIMUM FIR LINEAR PHASE DIGITAL FILTERS, IEEE TRANSACTIONS ON AUDIO AND ELECTROACOUSTICS, Bd. AU-21, Nr. 6, (1973)).
Das unsymmetrische hybride FIR/IIR-Filter mit Einheitszellen
3 zeigt die alternative Ausführungsform nach 2, die in die Ausführungsform nach 1 aufgenommen ist. In einem DAC von K Bits wird die Umsetzung der Ausgabe der K-Ebene des Modulators erreicht, indem jeder der Kondensatoren (C_n) in K – 1 Einheitszellen 202 unterteilt wird. Das Verzögerungselement 200 steuert seinen entsprechenden Schalter 201, um entweder eine hohe oder eine tiefe Spannung für die Speicherung im Kondensator seiner Einheitszelle auszuwählen. Ähnlich steuert das Verzögerungselement 203 seinen entsprechenden Schalter 204, um entweder eine hohe oder eine tiefe Spannung für die Speicherung im Kondensator seiner Einheitszelle auszuwählen. Der Prozess wird in der gleichen Weise für die verbleibenden Verzögerungselemente und Schalter ausgeführt, wobei jeder Kondensator nur einem Verzögerungselement zugeordnet ist. Die Schalter können MOS-Vorrichtungen sein.
Die bevorzugte Differentialausführungsform
4 zeigt eine Differentialausführungsform der vorliegenden Erfindung. Wie in der unsymmetrischen Ausführungsform in 1 wird ein nicht überlappender Zweiphasentakt verwendet. Der IIR-Abschnitt des hybriden FIR/IIR-Filters in 4 wird durch die Kondensatoren C_F1 und C_L1 gebildet. (In dieser Konstruktion ist C_F1 sechzehnmal größer als die anderen Kondensatoren, daher führt die Konstruktion von C_F1 unter Verwendung eines Kondensators mit hoher Dichte (wie in der Patentanmeldung T-26149) zu einer signifikanten Einsparung von Fläche.) Der FIR-Abschnitt des FIR/IIR-Hybriden und der grobe Neun-Ebenen-DAC für die Schaltung in 4 sind im Kondensatorfeld C_A eingebettet. Dieses Kondensatorfeld ist in acht nominell gleiche Reihen unterteilt, wie in 5 gezeigt ist. Jede Reihe bildet eine Einheitszelle für den groben DAC. Die Anpassungsfehler des groben Mehrfachebenen-DAC, der in das analoge Filter eingebettet ist, werden durch eine dynamische Technik der Elementanpassung, die als die Mittelung gruppierter Ebenen ("GLA") bezeichnet wird, aus dem Signalband moduliert.
Die Referenzsignaleingänge SRH und SRL stellen die hohen bzw. tiefen Eingänge für das Feld bereit. Die Ausgänge des Feldes (INP und INM) sind entsprechend, wie angegeben, mit der Differentialschaltung nach 4 verbunden. Die Ausgabe des groben DAC wird erzeugt, indem null bis acht nominell gleiche Einheitszellen summiert werden. Die Summe der Ladung in allen Reihen wird in C_F1 integriert. Jeder Einheitszellen-DAC könnte in dieses System eingebaut werden.
Jede FIR-Reihe in 5 ist ferner in ein Acht-Zellen-Feld gewichteter Kondensatoren unterteilt, wie in 6 gezeigt ist. Die relativen Kondensatorgrößen definieren die FIR-Filtergewichte. Der Einheitszellen-Eingang D_n für die Reihe wird längs der Struktur eines Schieberegistertyps verschoben, um eine analoge FIR zu erzeugen. Der binäre Einheitszellen-Eingang 600 steuert, welche Polarität der Referenzsignale SRH (Signalreferenz hoch, z.B. 3,3 V) oder SRL (Signalreferenz tief, z.B. Masse) an jeder Anzapfung des Filters abgetastet wird. (Das im Block 600 gezeigte Symbol ist ein nicht normgerechtes Symbol, das einen durch ein digitales Signal gesteuerten Wechselschalter angibt.) Die Ausgänge des Feldes (INP und INM) sind entsprechend, wie angegeben, mit der Differentialschal tung nach 4 verbunden. Der Betrieb dieses analogen FIR-Filters ist zu einem halbdigitalen FIR-Filter ähnlich, über das vorher berichtet worden ist, und wie diese Schaltung besitzt die analoge FIR die Eigenschaft, dass die Fehlanpassung zwischen den Kondensatoren die Linearität des Systems nicht beeinflusst, sondern nur die Filterdämpfung.
Der Vorteil der hybriden FIR/IIR-Struktur gegenüber entweder einer reinen FIR-Struktur oder einer reinen IIR-Struktur sind die verringerte Komplexität und die verringerte Siliciumfläche. Ein FIR-Filter allein würde mehrere Anzapfungen erfordern, während ein IIR-Filter allein ein sehr großes Integrations-zu-Eingangskapazitäts-Verhältnis erfordern würde. Die Hybridstruktur dämpft z.B. mit nur 8 FIR-Anzapfungen und einem Integrations-zu-Eingangskapazitäts-Verhältnis von 16:1 das gesamte bandexterne Quantisierungsauschen auf weniger als 60 dB unter die natürliche Größe.
Das analoge hybride FIR/IIR-Filter und der eingebettete Neun-Ebenen-DAC können in einem 0,5-mm-/3,3-V-Single-poly-/Quad-metal-CMOS-Prozeß hergestellt werden. Die aktive analoge Schaltungsfläche beträgt 1,8 mm², wobei die Schaltung 47 mW von einer 3,3-V-Versorgung verbraucht. Es kann eine Abtastrate von 5,6 MHz verwendet werden, was zu einem Überabtastverhältnis von 128 führt. Die Metall-Metall-Kondensatoren (C_A, C_L2 und C_F2) verbrauchen etwa 40 % der aktiven Fläche. Falls alle PMOS-Kondensatoren in Metall-Metall-Kondensatoren geändert werden würden, würde sich die Kondensatorfläche um einen Faktor von sechs vergrößern (C_F1 + C_L1 + C_I) = 6(C_A + C_F2 + C_L2)).
Das halbdigitale Filter des Standes der Technik
7 zeigt eine Strombetriebsart-Implementierung eines halbdigitalen Rekonstruktionsfilters des Standes der Technik. Jede der gewichteten Stromquellen stellt einen analogen Koeffizienten dar. Die Stromquelle und ihr CMOS-Schalter bilden eine 1-Bit-D/A-Schnittstelle, die einen Ausgangstrom von a_i erzeugt, wenn der entsprechenden Schalter 700 jeder gewichteten Stromquelle eingeschaltet ist.
Modifikationen und Variationen
Wie durch die Fachleute auf dem Gebiet erkannt wird, können die in der vorliegenden Anmeldung beschriebenen innovativen Konzepte über einen enormen Bereich von Anwendungen modifiziert und variiert werden, wobei demgemäß der Umfang des patentierten Gegenstandes nicht durch irgendeine der angegebenen spezifischen beispielhaften Lehren eingeschränkt ist, sondern er ist nur durch die ausgegebenen Ansprüche definiert.
Ähnlich wird leicht erkannt, dass die beschriebenen Prozessschritte außerdem in hybride Prozessabläufe, wie z.B. BiCMOS oder Smart-Power-Prozesse, eingebettet sein können.
Es ist außerdem leicht erkennbar, dass die beschriebenen Techniken in einer Differentialimplementierung angewendet werden können.
Es ist außerdem leicht erkennbar, dass die Anzahl der Kondensatoren pro Einheitszelle größer oder kleiner als in 3 dargestellte Anzahl sein kann.

Claims

Umsetzungsschaltung, mit: einer Digital/Analog-Umsetzungsschaltung mit mehreren Ausgängen (K – 1); und einer Filterstufe (C₀–C_{N – 1}) mit geschalteten Kondensatoren und mit endlicher Impulsantwort, mit mehreren Eingängen, die an die Ausgänge angeschlossen sind; dadurch gekennzeichnet, dass sie ferner umfasst: einer Filterstufe (-A, C_F) mit unendlicher Impulsantwort, die so angeschlossen ist, dass sie der Filterstufe mit endlicher Impulsantwort folgt; wobei das bandexterne Quantisierungsrauschen durch die Kombination der Filterstufen wesentlich verringert ist.
Umsetzungsschaltung nach Anspruch 1, bei der eine erste Taktphase das Abtasten von Ladungen von mehreren Verzögerungselementen (Z^–1) auf mehreren Entsprechenden der geschalteten Kondensatoren aktiviert und eine zweite Taktphase die Integration der Ladungen der mehreren geschalteten Kondensatoren auf einen Rückkopplungskondensator (C_F) aktiviert.
Umsetzungsschaltung nach Anspruch 2, bei der Taktphasen, die für die Aktivierung des Filters angewendet werden, nicht überlappen.
Umsetzungsschaltung nach Anspruch 3, bei der das Filter mit einem Zweiphasentakt geschaltet wird.
Umsetzungsschaltung nach einem vorhergehenden Anspruch, bei der die Filterstufe mit unendlicher Impulsantwort umfasst: ein Verstärkungselement (-A), das einen geschalteten Eingang besitzt, der mit einem Knoten verbunden ist, der allen parallelen Kondensatorschaltungen gemeinsam ist, wobei der Rückkopplungskondensator und das Verstärkungselement gemeinsam eine Funktion mit unendlicher Impulsantwort schaffen und das bandexterne Quantisierungsrauschen wesentlich verringert ist.
Umsetzungsschaltung nach Anspruch 5, bei der die Filterstufe mit unendlicher Impulsantwort umfasst: einen nicht geschalteten Rückkopplungskondensator (C_F), der zu dem Verstärkungselement parallel geschaltet ist.
Umsetzungsschaltung nach Anspruch 6, die wenigstens einen geschalteten Leckkondensator (C_L) enthält, der zu dem Verstärkungselement parallel geschaltet ist; wobei der Rückkopplungskondensator eine größere Fläche hat als der Leckkondensator.
Umsetzungsschaltung nach Anspruch 7, bei der der Rückkopplungskondensator eine mehr als zehnmal größere Fläche als der Leckkondensator hat.
Umsetzungsschaltung nach einem der Ansprüche 2 bis 8, die ferner umfasst: eine Hochspannungsleitung (V_H) und eine Niederspannungsleitung (V_L), wobei die mehreren Verzögerungselemente mehrere entsprechende Schaltvorrichtungen (201) steuern, um wahlweise zwischen der Hochspannungsleitung und der Niederspannungsleitung umzuschalten, und mehrere geschaltete Kondensatorkreise umfassen: mehrere geschaltete Kondensatorkreise (C_{n/K – 1}), die mit den entsprechenden Schaltvorrichtungen verbunden sind.
Umsetzungsschaltung nach Anspruch 9, bei der die hohe Spannung etwa 3,3 Volt beträgt und die niedrige Spannung etwa gleich der Masse ist.
Verfahren zum Minimieren des bandexternen Quantisierungsrauschens einer Sigma-Delta-Modulatorschaltung, die eine halbdigitale Filterschaltung verwendet, das die folgenden Schritte umfasst: (a.) Vorsehen mehrerer Verzögerungselemente (Z^–1); und (b.) Schalten mehrerer Kondensatorkreise (C₀–C_{N – 1}) zu Entsprechenden der Verzögerungselemente; wobei die Kondensatorkreise parallel geschaltet sind; gekennzeichnet durch: (c.) Integrieren der Summe der Spannungen der Kondensatoren auf einen Rückkopplungskondensator (C_F), der zu einem Verstärkungselement (-A) parallel geschaltet ist; und (d.) Steuern der Gleichspannungsverstärkung des Verstärkungselements mit einem Leckkondensator (C_L), der zu dem Verstärkungselement parallel geschaltet ist; wobei der Rückkopplungskondensator eine größere Fläche hat als der Leckkondensator.
Verfahren nach Anspruch 11, bei dem eine erste Taktphase das Abtasten von Ladungen der mehreren Verzögerungselemente auf die mehreren Entsprechenden der geschalteten Kondensatoren aktiviert und eine zweite Taktphase die Integration der Ladungen der mehreren geschalteten Kondensatoren auf den Rückkopplungskondensator aktiviert.
Verfahren nach einem der Ansprüche 11 bis 12, bei dem die Filterschaltung mit einem Zweiphasentakt geschaltet wird.
Verfahren nach einem der Ansprüche 11 bis 13, bei dem vorgesehen ist, dass der Rückkopplungskondensator eine mehr als zehnmal größere Fläche als der Leckkondensator besitzt.