CN103125071B - 电荷共享模拟计算电路系统及应用 - Google Patents
电荷共享模拟计算电路系统及应用 Download PDFInfo
- Publication number
- CN103125071B CN103125071B CN201180045990.5A CN201180045990A CN103125071B CN 103125071 B CN103125071 B CN 103125071B CN 201180045990 A CN201180045990 A CN 201180045990A CN 103125071 B CN103125071 B CN 103125071B
- Authority
- CN
- China
- Prior art keywords
- signal
- convergent
- value
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0138—Electrical filters or coupling circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K15/00—Acoustics not otherwise provided for
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Acoustics & Sound (AREA)
- General Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Otolaryngology (AREA)
- Neurosurgery (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一方面,在使用完全或很大程度上无源的电荷共享电路系统的方法中实现了离散时间模拟信号处理模块降低的功耗和/或电路面积,其中无源电荷共享电路系统在信号路径中可以包括不需要有源装置的可配置(例如,在构造好之后、在运行时)倍增缩放级。在一些例子中,倍增系数是数字表示的,并且被变换,以便配置所述可重新配置的电路系统,获得在期望的系数与电荷转移程度之间的线性关系。在一些例子中,多个相继的电荷共享阶段用于获得期望的倍增效果,提供系数的大动态范围,而不需要电容性元件相称的尺寸范围。所述缩放电路可以组合,以形成可配置的时间域或频率域滤波器。
Description
对相关申请的交叉引用
本申请要求以下美国临时申请的权益,所述申请通过引用包含于此:
于2010年8月18日提交、标题为“CHARGESHARINGANALOGCOMPUTATION”的No.61/374,915。
本申请还要求以下申请的权益,其中每个申请通过引用,包含于此:
于2011年6月6日提交、标题为“CHARGESHARINGIIRFILTER”的USNo.61/493,893;
于2010年8月18日提交、标题为“ULTRASOUNDIMAGINGWITHPROBE-BASEDANALOGPROCESSING”的USNo.61/374,946;
于2011年6月23日提交、标题为“ULTRASOUNDIMAGINGWITHANALOGPROCESSING”的国际No.PCT/US11/41625;
于2010年8月18日提交、标题为“HEARINGAIDSYSTEMSWITHANALOGPROCESSING”的USNo.61/374,904;
于2010年8月18日提交、标题为“SYSTEMLINEARIZATIONWITHANALOGPROCESSING”的USNo.61/374,937;
于2011年1月5日提交、标题为“SYSTEMLINEARIZATIONWITHANALOGPROCESSING”的USNo.61/429,922;
于2010年8月18日提交、标题为“SIGNALACQUISITIONSYSTEM”的USNo.61/374,954;及
于2010年8月18日提交、标题为“ANALOGFOURIERTRANSFORMDEVICE”的No.61/374,931。
本申请涉及以下美国申请,该申请通过引用,包含于此,但不保护其提交日期的权益:
于2010年8月19日公布、标题为“AnalogComputation”的美国专利公开2010/0207644A1。
对联邦政府资助的研究的声明
本发明是在国防高级研究项目机构(DARPA)出资的FA8750-07-C-0231下在政府支持下进行的。政府在本发明中拥有某些权利。
技术领域
本发明涉及模拟计算,并且尤其涉及包括电荷共享部件的用于模拟计算的电路系统。
背景技术
已经利用模拟信号实现了离散时间,或者更一般地说是离散样本(例如,空间样本)的信号处理。例如,广泛使用常常被称为“开关电容器”滤波器的部件,通常使用利用有源放大器级的电荷转移技术,由此,由位于放大器级输入的电容性元件上的电荷所表示的信号转移到位于该放大器级输出的电容性元件上的电荷。与使用数字信号处理器的数字算术单元相比,直接处理模拟信号的电路系统的一个优点是避免了把信号电平转换成数字形式的需求并且减少了以模拟形式和/或较高时钟速率处理信号电平所需的电路资源。
模拟信号的离散时间处理,例如信号变换的离散时间信号处理或计算,可能需要根据可配置的缩放因子对信号值进行缩放,其中缩放因子可以数字形式提供。实现这种缩放因子的一种方法使用倍增数模转换器。但是,基于例如功耗和电路面积的因素,这种方法可能有限制。
离散时间模拟信号处理的另一种方法使用用于组合模拟信号的有源元件。例如,实现有限冲击响应滤波器的一种方法是使用用以存储信号值的电容器阵列(例如,抽头延迟线)和具有可控增益的一组模拟倍增器,所述增益在组合之前缩放位于阵列输出的电压,以确定滤波器的输出。
发明内容
总的来说,存在让离散时间模拟信号处理模块减小功耗和/或电路面积的需求。一种方法是使用完全或者很大程度上的无源的电荷共享电路系统,该电路系统可以包括在信号路径中不需要有源装置的可配置(例如,在构造好之后,在运行时)倍增缩放级。
在一些方面,总的来说,模拟计算电路包括电荷共享部件,包括一个或多个可重新配置的倍增电荷共享部件。在一些例子中,倍增系数是数字表示的,并且被变换,以便配置所述可重新配置的电路系统,来实现期望的系数与电荷转移程度之间的线性关系。例如,查找表接受系数表示并且提供配置包括多个独立电容性元件的电路的输出。在一些例子中,通过利用较小电容器阵列的非线性组合来近似较高分辨率的电容器阵列,电容性元件的面积比使用传统线性电容性数模转换器(电容性DAC、CapDAC)的实现方式的方法更节省。在一些例子中,多个相继的电荷共享阶段用于获得期望的倍增效果,不需要相当范围的电容性元件尺寸就可以提供大的动态系数范围。
在另一方面,总的来说,信号处理装置包括信号缩放电路,用于接受模拟输入信号值和代表缩放因子的数字缩放控制值并且把从所接受的信号值和缩放因子(例如,作为其乘积)确定的缩放后信号值的模拟表示存储在用于该缩放电路的输出级中。
各个方面可以包括以下一个或多个特征。
无源信号缩放电路包括多个可切换地互连的电容性元件,并且其中,在缩放电路的操作中,缩放后的信号值是在相继的阶段中形成的。
每个阶段都与电容性元件的可切换的互连的配置关联。
电容性元件的每种可配置互连都允许互连的电容器之间的电荷共享。
所述电容性元件中的至少一个是根据数字缩放控制值配置的。
无源信号缩放电路可控制成在至少两种模式中操作,每种模式都与电容性元件之间可切换地互连的不同的相继的配置关联。
所述模式是在数字缩放控制值中指定的。
信号缩放电路构成无源电路。
无源缩放电路包括用于把缩放后信号值的模拟表示存储为电荷值的电容性存储元件。
无源缩放电路包括用于接受表示为电压值的模拟输入信号值的输入。
无源缩放电路包括用于接受表示为电容性存储元件上的电荷值的模拟输入信号值的输入。
信号处理装置还包括无源组合电路,用于组合所存储的用于多个输入信号值的缩放后的信号值,以形成模拟输出信号值。
信号处理装置包括多个无源信号缩放电路,用于多个输入信号值的同时缩放。
多个无源缩放电路和无源组合电路的组合构成了从输入信号值到输出信号值的没有有源增益部件的信号路径。
无源组合电路包括确定多个缩放后的输入值的离散傅立叶变换(DFT)和逆离散傅立叶变换(IDFT)中至少一个的电路。
无源组合电路包括确定由多个输入信号值表示的时间序列的有限冲击响应(FIR)滤波器的电路。
信号缩放电路至少部分地集成到模数转换器(ADC)中。例如,信号缩放电路包括用于ADC的参考信号的输入并且提供用于与ADC的转换输入进行比较的输出。在另一个例子中,信号缩放电路的至少一个电容性元件构成基于电荷转移的模数转换电路的一部分。
多个可切换地互连的电容性元件包括至少两个可配置电容性元件,所述可配置电容性元件可以根据控制输入来配置,并且可切换成在相继的阶段的至少一个阶段中构成电容的并联组合。
信号处理装置还包括用于接受输入控制值并且产生用于配置所述电容性元件中至少一个的数字控制值的控制值映射电路。
控制值映射电路实现了用于接受数字输入控制值并且输出用于配置电容性元件的数字控制值的映射表。
控制值映射电路提供了输入控制值与用于配置电容性元件的数字控制值之间的非线性映射,使得缩放因子基本上是输入控制值的线性函数。
在另一方面,总的来说,可配置的无源离散时间模拟滤波器包括:用于接受信号输入值序列的输入;可配置成在对应的多个存储元件中存储所述输入值序列中的每个输入值的多个模拟存储元件;多个无源信号缩放电路,每个都可以配置成从一个存储元件接受模拟输入信号值并且把等于所接受的信号值与代表缩放因子的数字缩放控制值之积的缩放后信号值的模拟表示存储在用于该缩放电路的输出级中;及用于组合所存储的用于多个输入信号值的缩放后信号值以便形成模拟输出信号值的无源组合电路。
在另一方面,总的来说,存储在计算机可读介质上的软件包括指令,所述指令使处理器:接受多个期望的滤波器系数值;根据期望的滤波器系数值的非线性映射确定用于可编程离散模拟滤波器中的多个可配置电容器的多个数字配置值;及提供用于可编程滤波器的配置的所述数字配置值。
一个或多个方面可以具有以下优点。
与电荷转移方法不同,电荷共享方法的使用使得可以实现完全无源的实现方式或者基本上无源的实现方式,其具有有限数量的增益级互连无源块。这种实现方式在没有提供被处理信号的功率增益的部件(例如,利用晶体管开关来允许电容器上的电荷被共享并由此均衡由所述开关耦合的电容器上的电压)的意义上来说是无源的。
利用电荷重新分布技术的模拟信号处理提供了实现信号处理部件的一种功率有效的方法,其中的信号处理部件例如有限或无限冲击响应滤波器、离散傅立叶变换和矩阵计算部件。例如,为了实现计算中的缩放因子而在这种电路中提供可配置的电容可以通过使用实现所述缩放的多个电荷共享级来改进。改进可以包括电容器尺寸的减小,这可以减小整体的电路尺寸和/或功耗,并且可以包括减小电容器尺寸的范围,对于特定的整体电路尺寸来说,这可以提供改进的性能特性,例如改进的信噪比特性。所述改进还可以包括能够提供比现有电路布置可能实现的更大范围的缩放因子和/或可获得缩放因子的更大精度。例如,通过在不同范围内是更优选的一些模式,多种模式的使用可以在整个工作范围上提供更大的精度。
另一方面,总的来说,一种在数据获取系统中处理信号的方法在转换成数字信号之前使用模拟信号处理。例如,生物信号(例如,ECG信号)是以模拟形式获取的并且在离散时间模拟电路中处理。
ECG系统中传感器信号的处理可以包括离散时间模拟滤波的任意组合,包括:低通滤波、高通滤波、带通滤波、陷波滤波和抗混叠滤波。所述处理还可以包括离散时间模拟样本速率转换。
离散时间模拟滤波器可以具有可配置的参数。例如,高通滤波器的截止频率可以调整成适应由病人运动造成的低频噪声成分中的扰动。在另一个例子中,陷波滤波器可以自动地调整成清除任何不想要的干扰。离散时间模拟滤波器的参数配置可以由模拟电路系统或者由控制处理器(例如微控制器或者通用计算机)来执行。
ECG信号的处理可以包括一个或多个增益级。增益级可以位于离散时间模拟滤波器之前、之后或者之间的任何点。增益级可以是可配置的。例如,增益可以被调整,以确保处理过的信号完全利用ADC的输入电压范围。
ADC和离散时间模拟滤波器可以设计在一起。例如,模拟滤波器的输出电容器可以与ADC(例如,逐次逼近型ADC)共享。通过使用具有破坏性读取的冗余电容器,对有源部件的需求可以消除。此外,将ADC与离散时间模拟滤波器设计在一起允许用于数字化低电平信号(例如,ECG信号)的ADC的优化。
在一些实现方式中,处理可以扩展成实现对一组ECG导线(即,输入)的矩阵操作。例如,可以比较多根导线与参考导线之间的电位差。在其它例子中,三维向量双极计算可以在数字化之前执行。在其中使用大量导线的一些例子中(例如,在一些胎儿ECG应用中),模拟处理可以包括信号数量的减少,例如用于选择最安静的导线集合的选择或优先加权。
另一方面,总的来说,可配置的无源离散时间模拟滤波器包括用于接受信号输入值序列的输入、用于输出信号输出值序列的输出、可配置成在多个模拟输入存储元件的对应存储元件中存储输入值序列中的每个输入值的多个模拟输入存储元件、可配置成在多个模拟输出存储元件的对应存储元件中存储输出值序列中的每个输出值的多个模拟输出存储元件、多个无源信号缩放电路及无源组合电路,其中每个无源信号缩放电路都可以配置成从多个模拟输入存储元件或多个模拟输出存储元件中的一个存储元件接受模拟输入信号值并且把等于所接受的信号值与代表缩放因子的数字缩放控制值之积的缩放后信号值的模拟表示存储在用于该缩放电路的输出级中,无源组合电路用于组合所存储的用于多个输入信号值的缩放后信号值与所存储的用于多个输出信号值的缩放后信号值,以形成模拟输出信号值。
另一方面,总的来说,助听器系统中信号处理的一种方法使用模拟信号处理。例如,到助听器系统的输入是以模拟形式获取的并且在离散时间模拟电路中进行处理。
另一方面,总的来说,助听器系统在从麦克风到耳内换能器的信号路径中使用适应性、随时间变化的和/或可配置的滤波器,而不需要信号的数字化。
另一方面,例如,为了调整正向路径滤波器或者为了调整反馈路径滤波器,在正向信号路径中的滤波之前或之后对信号的变换分析是无数字化地执行的。
与助听器系统关联的频率域和增益特性通常对于每个特定的助听器用户都是不同的。此外,特定用户期望的助听器系统特性可以基于环绕该用户的环境(例如,图书馆相对于地铁站)的声音轮廓而改变。
利用可配置的参数来实现,从而使其可以很容易地被例如微控制器的数字系统配置(和重新配置)。
解决对不同助听器特性的需求的另一种方法是使用模拟频率域滤波。例如,可以计算输入信号的模拟离散傅立叶变换(DFT)并且滤波器可以应用到频谱以实现频率域滤波器。以这种方式,可以使用更先进的滤波选项(例如,零相位滤波)。此外,对于高阶滤波器,频率域滤波器可能比等效的时间域滤波器更有效。模拟频率域滤波器可以包括可配置的参数,从而使其可以很容易地被例如微控制器的数字系统配置(和重新配置)。
可以利用模拟计算技术实现的另一种操作是自动增益控制。自动增益控制可以用于确保呈现给用户的信号的动态范围是适当的(例如,在感知与疼痛阈值之间)。增益控制可以包括,例如,自动的频率依赖衰减或者其可以基于试探(例如,走进嘈杂的房间使得增益快速改变)。
助听器的输入与输出之间的延迟可以通过在与滤波系数更新计算路径分开的一条路径中实现模拟滤波来减小。例如,不想要的频率成分可以在用户有机会注意到它之前被快速衰减。
模拟处理还可以在利用模数转换器(ADC)对信号数字化之前用于计算信号的模拟DFT。通过在模拟域中计算信号的频谱,可以消除对昂贵且耗能的DSP部件的需求并且可以使用更便宜更低功率的微处理器。
在另一个例子中,模拟信号处理技术可以应用到例如双耳助听器的多输入系统。例如,可以实现如波束成形、适应性归零(nulling)和噪声消除的应用。
模拟信号处理技术还可以用于从输入信号除去在可听阈值之外的能量,由此减少助听器系统所使用的功率量。
另一方面,总的来说,成像系统中信号处理的一种方法在转换成数字信号之前使用模拟信号处理。例如,超声信号的输出是以模拟形式获取的并且在离散时间模拟电路中被处理。
处理可以包括波束成形、匹配过滤和压缩感测。波束成形可以包括引入作为离散时间处理的时钟周期的非整数倍的延迟。处理可以在时间域、频率域(例如,利用模拟实现的DFT处理)或者二者当中执行。在一些例子中,例如,基于基于模型的或者贝叶斯(Bayesian)方法,模拟处理可以包括概率计算。
模拟处理可以全部都在探头中执行,并且可选地在利用有线或无线链路发送到系统的主要部分之前被数字化。数字处理可以由存储在计算机可读介质中的软件控制,所述软件用于控制处理器,例如数字信号处理器或者通用计算机。
位于系统主要部分的处理可以包括基于优化的图像重构和适于驱动图像向系统的用户呈现的信号输出。
在一些例子中,主要部分中的处理提供了配置或控制探头中的模拟处理的控制和/或反馈信号。例如,反馈可以提供用于压缩感测应用、增益控制和波束成形模式的更新后的投影矩阵。这种反馈可以基于例如所感测信号的预测特性,这可以基于对探头或所感测物体的运动的估计。
一方面,总的来说,一种集成装置包括传感器和具有用于从该传感器接受传感器信号的模拟时间样本的输入的分析电路系统及用于执行包括电容性元件的可配置互连在内的信号分析的无源处理电路系统。
一方面,总的来说,一种系统包括用于接受一组输入信号中的一个或多个输入信号的模拟表示的输入、耦合到该输入的用于以离散时间模拟表示处理这组输入信号以便产生一组处理过的信号的一个或多个可配置的无源离散时间模拟滤波器及用于提供输出信号的输出。
各方面可以包括以下一个或多个特征。
输出信号可以包括处理过的信号的模拟表示。该系统可以包括用于接受模拟形式的这组处理过的信号并且把所述处理过的信号转换成数字化输出信号的转换电路系统,其中,输出信号包括处理过的信号的数字表示。传感器可以耦合到所述输入。
一方面,总的来说,系统(例如功率放大器或者电动机)线性化的一种方法使用模拟信号处理来线性化放大器的行为。
与功率放大器关联的非线性度通常导致谐波失真的输出信号。非线性度可以通过检测输出信号中的谐波失真并且调整到系统的输入信号或者系统本身的参数来校正,以便减小或消除谐波失真。
功率放大器线性化的一种方法可以包括对系统的输出信号执行模拟离散傅立叶变换(DFT)。DFT计算的结果用于确定由功率放大器造成的失真的程度。
通过提供具有一个或多个可调整的参数的功率放大器,该方法采用例如梯度方案的适应性算法来减小放大器输出的失真量。梯度方案可以是例如梯度估计或者偏导数估计。在这些方案中,估计误差的梯度并且调整功率放大器的可调整参数,来减小所估计误差的量。
放大器的可调整参数可以包括例如多个可选择的增益级。参数调整可以包括基于适应性的参数调整算法选择某些增益级并绕过其它增益级。在一种简单的情况下,IF和RF级中的增益可以独立地调整。
用于线性化功率放大器的另一种方法涉及通过预失真到功率放大器的输入来校正可逆非线性度。用于确定期望的预失真的一种方法涉及在输入信号的频谱已知或者具有已知特性的情况下,例如就像在调制载波的情况下输入是周期性的或者具有窄带宽,取功率放大器的输出信号的模拟DFT。另一种方法使用两个DFT的结果,一个DFT是针对输入信号,另一个DFT是针对输出信号,然后这两个DFT的结果一起用于确定由功率放大器对输出信号造成的失真。例如梯度方案的算法用于通过调整(例如,多项式)预失真器的系数适应性地减小失真。在把输入信号提供给放大器之前,预失真应用到输入信号。利用功率放大器放大预失真信号的最后结果是线性的输出信号。
尽管非线性系统的线性化的典型应用是功率放大器,但是以上所述的方法不限于功率放大器。例如,如电动机的其它非线性系统也可以受益于上述方法。当向电动机提供稳定的驱动信号时,预期产生均匀的速度。但是,周期性问题有可能发生,造成不想要的电动机振动。以上方法可以用于识别周期性问题并且调整参数来补偿它。
在例如电动机线性化的应用中,物理量传感器和模拟分析电路系统可以组合到一个集成封装中。例如,包括加速计和模拟DFT的集成电路可以位于电动机外壳上,用于感测振动。例如,该集成电路提供代表测量基频、基本电平和测量谐波电平的输出。
在另一个例子中,包括电流传感器和模拟分析的集成电路可以配置成感测驱动电动机的电流。测量电流的特性,例如频谱,可以被跟踪,并且当测量特性偏离预期特性时,可以采取某种动作。例如,可以发出警报或者可以使用模拟逻辑来实现自动控制系统,以修改驱动信号。例如,另一个应用是在故障检测中,其中在装置中测量到的频谱特性的变化用于发信号通知可能的故障。
任何类型的传感器都可以使用(例如,电压、电流等)并且任何类型的分析都可以执行(例如,DFT、小波等)。此外,多个传感器和多种类型的分析可以包括在同一个集成电路中。
另一方面,总的来说,频率域滤波的一种方法使用模拟信号处理来执行输入信号的傅立叶变换、对变换后的输入信号应用窗口并且对应用窗口的变换后的输入信号执行逆傅立叶变换,产生输入信号的滤波版本。
另一方面,总的来说,模数转换的一种方法通过把电容器(例如,在电荷共享模拟滤波器的输出)集成到模数转换器的前端来使用电荷共享模拟计算。在一些情况下,电容器可以在逐次逼近转换器工作期间提供模拟值存储。
另一方面,总的来说,可配置的基于电荷共享的滤波器(例如,时间域或者频率域)集成到具有一个或多个模拟输入和一个或多个处理过的模拟输出的封装(例如,集成电路或者多芯片封装)中。例如,滤波器的特性是可以通过存储控制滤波器特性的配置参数(该参数可以设置电容器值、电荷共享模式的序列等)或者通过在装置通电之后经控制总线接受这种参数来设置的。在一些实现方式中,传感器(例如,麦克风、加速计等)集成到封装中并且提供处理过的模拟信号中的一个或多个,而不必具有任何其它模拟输入。在一些实现方式中,模数转换器集成到封装中,用于数字化在封装中被处理的模拟信号,而不必提供其它的模拟输出。这种封装可以作为可以在广泛应用(例如,音频处理、医学信号处理、图像处理等)中使用的通用的“通用滤波器”来提供。
从以下描述并且从权利要求,本发明的其它特征与优点是显而易见的。
附图说明
图1A-B是用于形成输入信号值中的加权线性组合的无源电荷共享电路。
图2是可配置的电荷共享模拟信号处理器的框图。
图3A和3B是用于形成输入信号值的可配置缩放的无源电荷共享电路。
图4是可配置的电容电路的例子。
图5A-B是用于形成利用差分信号表示的输入信号值的可配置带符号缩放的无源电荷共享电路。
图6是显示用于固定输入信号的所存储电荷的图,其中所存储的电荷作为输入与映射控制值的函数。
图7是FIR滤波器体系结构。
图8是包括模拟存储器的FIR滤波器体系结构。
图9是多级无源输入缩放部。
图10和11是IIR滤波器体系结构。
图12是用于对DFT输入样本加窗的电路图。
图13是多级无源输入缩放部的例子。
图14是显示用于固定输入信号的所存储电荷的图,其中所存储的电荷作为输入与映射控制值的函数。
图15和16是多级无源输入缩放部的例子,每一个都具有多个可配置的电容器。
图17是显示用于固定输入信号的所存储电荷的图,其中所存储的电荷作为输入与映射控制值的函数。
图18A-D是频率响应图。
图19是配置成处理并数字化连接到病人的八根导线的ECG系统的框图。数字化是利用每根导线一个ADC来实现的。
图20是用于ECG系统的一根导线的信号处理路径的框图。
图21是配置成处理并数字化连接到病人的八根导线的ECG系统的框图。数字化是利用多路复用器和单个ADC来实现的。
图22和23是助听器系统中可配置模拟电荷共享滤波器的框图。
图24是超声成像系统的框图。
图25是配置成通过适应性地调整功率放大器的参数来线性化功率放大器输出的系统的框图。
图26是配置成通过适应性地预失真到功率放大器的时间域输入来线性化功率放大器输出的系统的框图。
图27是配置成通过适应性地预失真到功率放大器的频率域输入来线性化功率放大器输出的系统的框图。
图28是配置成通过适应性地预失真到电动机的驱动输入来线性化电动机输出的系统的框图。
图29a-d是独立可配置滤波器封装的例子。
具体实施方式
1电荷共享
总的来说,在此所述的电荷共享方法使用多个切换阶段,其中耦合不同的电容器组,使得它们的电荷在电荷均衡的过程中被共享。信号值可以表示为电容性元件(在下文中被称为“电容器”,识别可以用于呈现电容性或电荷存储特性的多种电路元件)上的电荷(或者等效地被看作与信号值成比例的电压)。在一些情况下,例如,信号值在输入给出或者在中间有源缓冲之后以电压的形式给出,并且可以通过把电压耦合到电容器转换成电荷表示。根据电容器的尺寸,电容器之间电荷转移的过程具有固有的缩放行为。例如,如果电容为c1的电容器上的电荷q1(即,电压v1=q1/c1)耦合到电容为c2的另一个(放电)电容器,然后在电荷均衡之后去耦,则第二个电容器上所产生的电荷是q2=(c2/c1+c2)q1。因此,存在通过因子(c2/c1+c2)的缩放。电容值的设计时选择和/或运行时控制可以用于确定缩放因子。
参考图1A,使用电荷共享的电路的一个例子具有一组N个电容器120,其中电容器具有电容c0至cN-1。该电路工作在一系列阶段中,使得,在每个阶段中,不同的电容器子集彼此耦合和/或耦合到该电路的输入或输出。该电路包括N个输入部100,使得在每个输入部中有一个电容器通过开关110耦合到对应的电压输入v0至vN-1,在阶段1中,开关110闭合,而另一个开关130保持开路。因此,电容器在阶段1中充电至电荷qi=civi(假定足够的时间让跨电容器的电压到达电压输入)。在阶段1结束时,开关110开路,让电荷留在电容器120上。
在阶段2中,电容器120通过闭合的开关130耦合到一起,形成电容器120的并联组合,总电容为因此,电容器上的总电荷在所有耦合的电容器之间共享,导致跨电容器的电压均衡,达到跨电容器的最终输出电压假定提供了足够的时间让电荷均衡,那么,在阶段2结束时,这个输出电压传递到缓冲160,例如放大器。在这个例子中,缓冲160在其输入呈现高阻抗,由此不影响电容器120之间的电荷共享。
参考图1B,在一种备选的输出布置中,输出电容Cout140通过开关135耦合到电容器120,形成总电容。因此,电容器上的总电荷在所有耦合的电容器之间共享。假定当开关135闭合时输出电容器在阶段2开始时最初是不变的(例如,利用未示出的放电电路),那么的电荷转移到输出电容器140。在阶段2结束时,开关130、135开路,让输出电压和输出电荷留在输出电容器140上。在图2的例子中,在阶段3中,开关150闭合,把输出电容器140耦合到另外的电路系统,例如,耦合到其中输出电容器140上的电荷在一组电容器之间共享的另外的电路系统。
应当指出,图1A-B中的电路有效地构成了输入的线性组合。例如,其中系数hi与电容ci成比例。在一些例子中,电容器是固定的并且构造成在电路中获得信号值的期望缩放。例如,其中电容器值静态设置的电荷共享电路的例子就像在标题为“AnalogComputation”的美国专利公开2010/0207644A1中所描述的。
在一些例子中,电容器是可重新配置的(例如,可编程的),并且设置成获得期望的系数值。例如,电容可以在运行时选择,以便在接收到信号电压vi之后在一个或多个电荷共享级之后获得与hivi成比例的最终电荷。
参考图2,在一些实现方式中,电荷共享模拟处理器包括开关耦合的电容器电路201(例如,由可以在多种配置中通过例如晶体管开关切换互连的电容器组成的电路)。电路201总体上包括由可切换连接的固定电容器构成的或者由可直接控制的可变电容器构成的可变或可配置电容性元件。顺序控制202元件用于移动通过电路201的互连配置序列,以便获得期望的信号处理功能。配置信息203用于控制电路201中元件的顺序和/或控制特性。电路系统201的例子是图1B中所示的配置,但是应当理解,广泛的配置都可以使用。
2利用相继阶段的缩放
在另一个电路例子中,图1A中用虚线指示的每个电路部100被图3A中所示的电路部200代替。在每个电路部200中,电压输入vi在阶段0中通过开关202给具有电容cs的采样电容器205充电,然后,在下一个阶段1中,电容器205通过开关210耦合到电容器220。
在阶段0期间,输入电荷qs=vics沉积在输入电容器205上。
在阶段1期间,一部分电荷,从输入电容器205转移到电容器220。然后,如图1中的电路,在阶段2中,电容器220耦合到一起,使得输出与电容器220上的电荷之和成比例。在这个例子,(作为电压的)总输出等于
参考图3B,无源缩放电路的另一个例子利用不同的共享阶段序列提供了混合行为。如图所示,可配置电容器202可以经标记为“A”的开关203从输入充电。电荷可以经标记为“B”的开关211在电容器220和205之间共享。电容器205还可以经标记为“C”的开关212直接从输入充电。最后,电容器205(或者220)上所存储的电荷可以经标记为“D”的开关230提供给进一步的处理级。应当指出,依赖于开关闭合的序列,作为输入信号的可配置倍数的不同电荷和/或电压可以提供给进一步的处理级。例如,序列(阶段1:A;阶段2:B;阶段3:D)首先把电容器220充电至由配置值确定的电荷,然后,在第二阶段中,与电容器205共享该电荷的一部分。在一种不同的序列中(阶段1:C;阶段2:B;阶段3:D),电容器205首先充电至输入电压,然后与电容器220共享该电荷可配置的一部分。应当指出,这些阶段序列不是排他的,并且就算是关于图3B中所示的电路,从输入电压vi到电容器cs上所产生电荷qs的其它缩放因子也可以在多个(例如,两个或者多个)共享阶段中获得。
应当指出,在图3A-B所示的例子中,示为固定电容器的电容器可以是可变电容器和/或可变电容器可以是固定的。此外,可以引入通过开关的其它互连,以便允许不同的电荷共享序列。例如,在图3B中,可以引入由点线电路线示出的开关C’。在这种配置中,最终的电荷可以从电容器220而不是电容器205提供。
参考图4,在一些实现方式中,图2中的每个电容器220都实现为根据K-位控制号ni配置的可配置电容器320,使得电容ci=nicmin。在一些例子中,电容是通过使用具有值(2K-1cmin,2K-2cmin,…,cmin)的K个电容器325配置的,每个电容器都根据ni的基数2表示的对应位经一个开关从最高到最低位耦合,使得应当指出,其它类型的具有数字或模拟控制值的可控制电容器也可以使用,并且图4中所示的配置仅仅是一个例子
应当指出,尽管可配置电容器320是作为单个电容性元件来对待的,但是在图4所示的例子中,电容是通过K个开关对固定电容器的配置确定的。因此,电容的选择也可以看作是造成固定电容器组之中电荷共享的开关序列的一部分。
在其它例子中,例如,如图3A-B中所示出的,表示为可变电容器的电容器本身可以稍微递归的方式用多阶段结构代替,如图3A-B中所示。例如,当电压施加到输入时,图4中的结构产生作为输出的受控电荷和电压。在多阶段“可变电容器”中,电压(或者电荷)在第一阶段中施加到输入,并且,在多个阶段之后,受控的电荷和/或电压在输出提供。
如图3A-B中所示,输入被认为是电压(例如,理想的电压源),该输入在第一阶段中可用于根据q=vic特性给耦合到该输入的电容器充电。在其它例子中,该输入被认为是有限电容元件上的电压。因此,关于第一阶段,当接受输入时,该输入可用于以电荷共享的模式给耦合到该输入的电容器充电,使得有限电容元件上电荷的一部分传递到或者与电路中的电容器共享。在一些例子中,在其上呈现出输入电压/电荷的电容器可用于在缩放操作中参与进一步的电荷共享,并且最终的输出可以在那同一个电容器上提供,从而通过范围0至1.0范围内的受控因子有效地缩放输入电容器上的电荷。
回过头来参考图3,应当指出,每个电容器配置值ni与输出中对应输入vi之间的缩放不是线性的(尤其是当cs不充分大于cmin的时候)。特别地,转移到电容器220的电荷qi与ni不成比例。更确切地说,该电荷是 函数 (作为用于可变电容器的控制号n的函数)具有电容的单位,并且可以认为是如图1所示电路的有效电容,在图1中,电容器120直接通过电压输入充电。在一些例子中,为了获得期望的系数集合-1≤hi≤1,使得尽可能接近配置值ni选择成最小化其中总体上来说,根据期望的标准(例如,绝对差、方差等),fmax=maxnf(n)(在这个例子,其中f(n)是单调的,产生fmax=f(2K-1))。配置值ni的这种选择近似hi与qi(在阶段1中转移到电容器220的电荷)之间的线性关系。在一些实现方式中,期望的系数值hi(或者,在一些例子中,是该系数值缩放后的整数表示)通过查找表225,以选择对应的配置值ni。应当指出,在各种实施方式中,这种表225可以对应于一个或多个基于硬件的表(例如,可寻址的存储器)或者可以在软件中在期望系数与配置值之间映射的过程中实现。在一些实现方式中,映射是通过例如分析性地确定f1()或者通过其它分析性或数字性过程来计算的。
一种建立用作查找表225的表的方法是把整数i∈{0,...,2K-1}映射到对应的值0≤ni≤2K-1,使得
对于系数h期望的大小,使用整数值j=round((2K-1)|h|)来查找用于配置图4中所示电容器阵列320的nj。
应当指出,以上所述的方法解决了滤波器系数的绝对值。在其中使用正和负系数(和/或正和负信号值)的例子中,一种方法是把每个信号值表示为信号的差分对,使得共模成分被忽略,例如,把信号vi表示为vi=vi +-vi -。如图5A中所示,图3A中所示输入部200的差分实现包括两个输入部500。对于负系数,输入在阶段1中经开关203反向,使得负差分应用到所述部分,而对于正系数,使用开关202。查找表225使用期望系数的绝对值作为输入。在利用带符号的系数而不是使用两个电容器205处理差分编码的信号的另一种方法中,单个电容器桥接两条信号路径(即,在开关202的输出之间)。类似地,在这种方法中,单个可配置的电容器220桥接信号路径(即,开关210的输出之间)。在另一种配置中,不是让差分电容器每个都连接到共模(例如,接地),而是如图5B中所示那样使用浮动电容器。
电容器的这种和备选布置的特性包括总电容及最大与最小电容器之比,其中总电容与在集成电路上实现电容器所需的电路面积相关。在图4所示的线性阵列布置中,用于K-位阵列的总电容是是(2K-1)cmin而最大与最小之比为2K-1。
电容器布置的其它特性关于利用用于可能配置值ni的可用函数f(ni)对期望系数hi的近似。对近似质量的一种测量对于离散的值ni=0,…2K-1把输入hi关联到可获得的电荷qi=vif(ni)的转移。所获得的积分非线性度(INL)可以定义为
其中ni是如上定义的查找表的第i个值。类似地,差分非线性度(DNL)可以定义为
参考图6,对于如图3中所示的、其中可变电容器220如图4中所示实现为具有K=10(即,2K-1=1023并且cs=(2K-1)cmin)的电路,电荷转移。线610代表对于从0到1023的i=(2K-1)|h|的不同值我们可以把转移到电容器220的实际电荷映射到其的理想直线。一种理想实现方式将预期对于i的特定值得到在点“a”处该直线上的电荷输出。由于非线性电荷转移操作,如果值i直接用于控制可变电容器,那么转移的电荷将在线620上的点“b”,这是在输出实际产生的。特别地,如以上所指出的,线620具有以下形式
为了补偿这种效果,查找表把值i映射到值ni,产生我们预期在点“a”但是实际在点“c”的相同电荷。为了参考,示出转移到采样电容器205的电荷,该电荷等于qin=vincs。在其中cs=(2K-1)cmin的这个例子中,输出电荷具有以下形式
例如,在i的最大值的时候,采样电容器205上输入电荷qin=vincs的大约一半作为可变电容器220上的输出电荷qout转移。
3时间域滤波器
本文档中所描述的方法既可应用到有限冲击响应(FIR)又可应用到无限冲击响应(IIR)时间域滤波器。
3.1FIR滤波器
FIR滤波器通常由以下等式表示,该等式显示FIR滤波可以通过加权和求和输入样本来实现:
实现N抽头有限冲击响应(FIR)滤波器的一种方法在标题为“AnalogComputation”的美国专利公开2010/0207644A1中描述。总的来说,输入电压信号用于利用图2中所示的方法给具有选择成实现传递函数的电容的电容器充电。为了支持存储在电容器上的电荷用于形成加权组合的“破坏性”使用,每个输入电压x(t)用于给将用于使用那个输入样本形成N个输出的N个独立电容器充电。
参考图7,框图示出了实现以上等式的FIR滤波器的另一种体系结构。滤波器接收输入信号x(n),其样本馈送到延迟线780。抽头延迟线780中的每个样本都通过系数(即,b0,…,b4)缩放并且缩放后的样本馈送到求和元件782,形成输出y(n)。
参考图8,在图7所示体系结构的一种实现方式中,延迟线780是利用具有N2个元件的模拟存储器(“AMEM”)实现的,使得每个输入样本都存储在N个元件上。对于每个输出值,一组N个过去存储的模拟值被无源地缩放并通过电荷共享组合,形成与缩放值之和成比例的输出。
参考图9,其中N2个电容器705的AMEM阵列中的每个电容器都具有电容cs(就象图3中一样)。在这个例子中,采样电容器705布置在N个部分700中,每个部分都有N个采样电容器705。为了参考,第i行中的N个采样电容器从(i,0)到(i,N-1)索引。
在阶段0中,对于输入时刻t,开关闭合,使得输入电压x[t]给标号为(tmodN,i)(其中i=0,…,N-1)的采样电容器充电。
在阶段1中,对于输入时刻t,开关闭合,使得,在第i个部分700中,标号为(i,tmodN)的采样电容器705耦合到该部分中的电容器220,其中电容器220配置成具有电容ci。应当指出,根据图3中电路的描述,在阶段1结束时,在图9的电路中,i=(t-j)modN行(其中j=0,…,N-1)中电容器220上的电荷是为了实现FIR滤波器可配置电容器220在时刻t利用控制值ni来设置,用于根据滤波器系数bj设置电容ci,使得其中j=(i-t)modN。
3.2IIR滤波器
由于滤波器的输出仅依赖于滤波器的输入,因此前面描述的滤波器具有有限冲击响应。在一些例子中,前面描述的滤波器的求和元件可以扩展成包括输出的过去的值,y(n),从而导致无限冲击响应滤波器(IIR滤波器)。以下等式是IIR滤波器结构的典型数学表示:
通过只用整体缩放因子而不损失一般性,我们可以设置a0=1,并且以上等式可以重新布置成:
y(n)=(b0x(n)+b1x(n-1)+b2x(n-2)+...)+(-a1y(n-1)-a2y(n-2)-...)
参考图10,这个等式可以通过具有两个模拟存储器利用电荷共享来实现:一个模拟存储器752用于输入信号的延迟样本的拷贝,如在FIR的情况中,该存储器752提供以上第一个括号内表达式的项;及第二个模拟存储器754用于输出的延迟样本的拷贝,该存储器754提供以上第二个括号内表达式的项。如以上在FIR情况中所介绍的,电荷共享方法产生与期望输出成比例但是可以衰减的值(电荷)。在图10所示的IIR体系结构中,增益元件750,例如有源放大器,用于给输出模拟存储器的元件充电。增益是与在输出模拟存储器754的输出应用的缩放因子一起选择的,以便获得由电荷共享所实现的和中项之间的期望关系。
参考图11,在另一种体系结构中,FIR组件在一个电荷共享级756中实现,该FIR组件通过第一增益元件758与在第二电荷共享级760中实现的全极IIR组件分开。IIR组件包括第二增益元件762,该第二增益元件762用于以以上参考图10所述的方式给输出存储器764的元件充电。
4.窗函数
以上所述的电荷共享方法可以用于实现时间域或频率域的加窗功能。这种加窗功能的一种应用是在执行例如流化信号的频谱分析的算法时在离散傅立叶变换(DFT)块的输入应用时间域窗口(例如,如在标题为“AnalogComputation”的美国专利公开2010/0207644A1中所描述的)。
在这种应用的一个例子中,在把样本提供给DFT块之前,将窗口应用到时间样本块。应用加窗功能包括在把时间样本提供给DFT块之前用缩放系数乘以输入块中的每个时间样本。DFT块接收时间样本的加窗块作为输入并且处理所述块,从而产生包括在所述块中的时间样本的频率域表示。
在DFT块的未加窗例子中,电压输入信号x(0)至x(N-1)中的每一个用于给一个或多个第一级电容器充电,使得所产生的电荷与输入信号和电容的乘积成比例。在一些例子中,期望到DFT块的输入等于或者与x(0)w(0)至x(N-1)w(N-1)成比例(即,通过w(t)给输入加窗)。在一些例子中,电荷缩放电路,例如图3B中所示的电路,可以用于接受电压信号x(t)并且把与x(t)w(t)成比例的电荷沉积到第一级电容器上。
参考图12,加窗缩放器1502和电荷共享DFT内核1504配置成处理一块时间样本的一个输入样本,vi(t)1506。DFT内核1504部分包括M(例如,2)个第一级电容器1508。窗口缩放器1502部分包括具有可调整的电容Cs的缩放电容器1510和查找表1512。查找表1512接收缩放系数wi1514(即,通过加窗功能为输入样本1506指定的缩放因子),并且,考虑DFT内核1504中第一级电容器1508的个数和电容值,确定缩放电容器1510的哪个值Cs获得期望的缩放因子。
总的来说,存在两种利用图12的电路缩放输入样本1506的工作模式。总的来说,第一种模式完全充电缩放电容器1510,然后把电荷从缩放电容器1510共享至DFT内核中的第一级电容器1508。第二种模式完全充电DFT内核中的第一级电容器1508,然后把指定数量的电荷从第一级电容器1508排放到缩放电容器1510中。
在第一种工作模式中,在查找表1512接收加窗系数wi1504。查找表1512如上所述地确定缩放电容器1510期望的值Cs并且使用它来调整缩放电容器1510的电容。
当接收电压输入样本1506时,开关A和D闭合,而开关B保持开路。这使得缩放电容器1510完全充电。然后,开关A可以开路,留下缩放电容器1510充满电。然后,开关C和1、2、…M闭合,使得存储在缩放电容器1510中的电荷分发到DFT内核1504中的第一级电容器1508。由于Cs的值的选择,分发到每个第一级电容器1508的电荷根据wi1514成比例地缩放。
如在第一种工作模式中,在第二种工作模式中,在查找表1512接收加窗系数wi1514。查找表1512如上所述地确定缩放电容器1510期望的值Cs并且使用它来调整缩放电容器1510的电容。
当接收电压输入样本1506时,开关B和开关1、2、M闭合(即,留下缩放电容器1510未充电)。这个操作使第一级电容器1508(C1,C2,…,CM)完全充电。然后开关B开路,留下第一级电容器1508充满电。然后,开关C和D闭合,使得电荷从第一级电容器1508流出并流进缩放电容器1510。在电荷完成流入缩放电容器1510之后,第一级电容器1508上剩余的电荷根据wi1514成比例地缩放。
尽管以上描述适用于在对样本应用DFT操作之前给时间样本加窗,但是同样的加窗操作可以用于实现频率域滤波器。特别地,代表输入信号的频率域值可以在应用逆DFT操作之前加窗。对加窗的频率域值应用逆DFT操作导致输入信号的过滤版本。
5滤波器设计
在其中FIR或IIR利用上述方法实现的一些例子中,首先利用传统的滤波器设计方法确定理想的系数值,然后该系数值映射到用于对电荷共享部的最佳配置设置。
参考图18A,示出了利用具有10位量值的整数系数的64抽头带通滤波器的频率响应的例子。通过其中cs/cmin=13的例子,图18B示出了利用图3所示方法获得的频率响应。图18C示出了利用图13所示方法获得的频率响应,其中cc/cmin=3和cs/cmin=13。最后,图18D示出了利用图15所示方法获得的频率响应,其中cs/cmin=13和cc/cmin=3。
在一种备选的滤波器设计方法中,对可实现系数值的约束在滤波器优化过程中用于获得期望的响应曲线,例如,在系数值的迭代优化中用于最小化所获得的频率响应与目标频率响应的偏离。
6备选可配置电容器
回过头来参考图4,使用可配置电容器220的一个例子,其中,电容器是作为电容器阵列实现的,其中电容器的电容通过2的倍数相关。在其它例子中,如图4中所示的阵列不必带有具有这种关系的电容。例如,电容可以通过小于或大于2的因子的倍数相关,并且可以不规律地通过相乘或相加来隔开。
参考图13,在另一个例子中,电路部1800代替以上讨论的部分200来使用。该部分包括具有电容cs的采样电容器205,并且包括多个可配置电容器。具有可以由值na配置的电容ca的第一可配置电容器1822与具有电容cc的固定电容器1824和具有可以由值nb配置的电容cb的第二可配置电容器1826的串联布置并联。因此,这三个电容器的组合电容是例如,每个可配置电容器都具有基数为2的阵列,使得ca=nacmin和cb=nbcmin。在一些例子中,总共K位用于配置这两个电容器,并且K/2位用于每个值。因此,na和nb每个都是从0到2K/2-1。电容器配置值可以被认为是二元组ni=(na,nb)或者可选地被认为是整数代码值ni=2K/2na+nb。因此,关于配置值的所产生的有效电容是
并且ca=nacmin,cb=nbcmin。
在其中K=10的一个例子中,利用2的幂大小的电容器,用于两个K/2位阵列的总电容近似为2K/2+1,并且最大与最小之比为2K/2-1。
在图13中,可以引入另一个开关1827,由此提供更多的工作模式。例如,在电容器cc在电荷共享阶段中充电之后,它可以通过闭合开关1827来放电。类似地,通过保持开关1827闭合,电容器cc可以有效地从电路除去。
参考图14,对于K=10、cc=3cmin并且fmax=cs/2的例子,作为代码值n=2K/2na+nb的函数的输入和输出电荷以与相当于图6中的图的形式充电,从0到2K-1。曲线1921示出了如果直接使用代码的话没有映射过程的非线性度,而曲线1915示出了线性化重映射过程。应当指出,电容f(n)不是整数代码值n=2K/2na+nb的单调函数。
参考图14下部,图14上部的曲线图的一部分针对范围在0到150中的系数和配置值放大了。
应当指出,在其它例子中,不同的可配置电容器可以使用不同的位数并且具有不同范围的电容器值。
7多阶段共享
参考图15,在另一个例子中,电路部3000包括多个电容器的网络。在每个电路部3000中,电压输入vi在阶段0中通过开关202给具有电容cs的电容器205充电。然后,当开关230闭合时,在阶段2之前执行多阶段的电荷共享,以便与其它电容器共享电荷。在这个例子中,有两个阶段,标记为1A和1B,一个接着一个。在阶段1A中,在阶段0中充电有电荷qs=vics的采样电容器205通过开关210耦合到电容器1822,导致有电荷转移到电容器1822。在阶段1B中,开关210开路而开关1820闭合,导致有电荷转移到电容器1824,留在电容器1822上的电荷为
在阶段2中,开关230闭合而其它的开关开路。因此,假定每个可配置电容器是利用各自的值na和nb配置的,这种布置的有效电容是
没有示出的是例如在阶段1A中排空电容器1824的接地开关,使得它在阶段1B开始时开始放电。
参考图16,在电路部的另一个例子3100中,电容器1922可选地耦合在电容器1822与1824之间。开关1922可以闭合,以旁路电容器1922,如果开关1922闭合的话,将导致电路部3100以与图15中电路部3000相同的方式工作。
通过让开关1920开路,在阶段1B中,电容器1822上的电荷qa与具有电容cc的电容器1922和具有电容cb的可配置电容器的串联布置共享。这个结果是转移到电容器1922和1824中每一个上,其中cbc=(1/cb+1/cc)-1。然后,当在阶段2中开关1920和开关230闭合而剩余的开关开路时,剩余的电荷
应当指出,如果电容器的配置包括依赖在阶段1B中开关1920是开路还是闭合所进行的工作模式的选择,其中开关1920的状态可以用单个位s指示,那么部分900的整体配置可以表示为(na,nb,s),并且有效电容是这三个值的函数。启用多种工作模式启用了其中最佳工作模式可以依赖期望的缩放因子来选择的混合操作。对于这种配置,在其中K=10的例子中,每个电容器都是根据K/2个位来配置的。
参考图17,用于如图15所示电路的电荷转移曲线是以可以与图6和9比较的形式示出的。在该图下部的放大部分中,假定有1V的输入值,沿电荷输出曲线1220的每个“x”标记代表该电路能够产生的电荷量。曲线1215代表利用最优代码重映射过程的线性化曲线。
注意,多于两个电荷共享阶段也可以用于缩放一个值。例如,回头看图3A,在第一阶段中,电容器205可以充电至输入电压,在第二阶段中,该电荷的一部分转移到电容器220,在第三阶段中,电容器205放电(注意,电容器的放电路径在图3A中未示出),并且,在第四阶段中,电容器205通过与电容器220共享电荷充电。通过图3A中所示的配置,利用多于两个循环的其它电荷共享序列也是可能的。
8应用
如上所述,电荷共享配置可以用于利用无源缩放电路实现数字信号处理算法。非常广泛的应用可以使用这种电路。以下部分描述相对少量的示例性应用,这些应用会受益于通过利用无源缩放电路实现数字信号处理算法所提供的低功耗、低成本和低占用面积。
8.1时间或频率域滤波器
如在前面部分中所描述的,基于在此所述的电荷共享技术的无源缩放电路可以用于实现时间和频率域的数字滤波器设计。这种实现方式可以在例如助听器或模数转换器(ADC)的前端的信号处理应用中提供低功率和具有小占用面积的滤波。例如,利用电荷共享的滤波器可以用作防止所获取信号中的混叠的抗混叠滤波器、可以除去例如线路频率嗡嗡声(例如,60Hz的嗡嗡声)的不想要信号成分的陷波滤波器。在其它例子中,利用电荷共享技术的高通滤波器可以在信号数字化之前用于消除信号中的基线漂移(即,DC偏移)。
此外,电荷共享技术还可以用于实现用于任何信号处理应用的任何任意滤波器设计。以上例子仅仅是可以利用电荷共享技术设计的可能的滤波器类型的一个子集。
8.2独立的可配置滤波器封装
在许多现代系统(例如,助听器)中,可配置数字滤波器设计的使用常常需要昂贵且功率密集的硬件,例如专用数字信号处理硬件。在一些例子中,以上所述的方法可以用于在自包含的装置(例如集成电路)之上实现可配置的数字滤波器设计。通过避免使用数字信号处理硬件的需求,这种集成电路的使用可以允许系统设计人员节省成本并限制功耗。
参考图29a,这种电路的一个例子1400接受模拟信号1402作为输入、根据可以由电路1400外面的模块1406配置的滤波器系数对所述模拟信号应用滤波器1404,并且输出滤波后的模拟信号1408。例如,这种类型的滤波器可以结合到助听装置中,其中期望滤波器系数到配置值的映射可以在基于软件的配置程序中执行并且值下载到装置。
参考图29b,这种电路的另一个例子1410接受模拟信号1402作为输入、根据可以由电路1410外面的模块1406配置的滤波器系数对所述模拟信号应用滤波器1404,并且利用模数转换器1412数字化滤波后的模拟信号。电路1410的输出是输入1414的滤波后的数字版本。
参考图29c,这种电路的另一个例子1415与例如配置成转换模拟信号1419的测量麦克风的传感器1416集成,其中的模拟信号例如声音信号。滤波器系数(例如,由技术人员)配置成使得滤波器1404调节通过传感器1416输出的模拟信号、对传感器1416施加期望的传递函数(例如,线性频率响应)。滤波后的传感器信号可以作为模拟信号1408输出,或者,如图29d中所示,可以利用模数转换器1412数字化。
在一些例子中,与例如传感器模块和模数转换器模块一起,模块化平台可以接受可配置的滤波器电路作为一个模块。例如,所述模块可以位于通过嵌入在塑料平台中的柔性金属导线互连的柔性塑料平台上。包括所述模块的柔性塑料平台可以变形,以适当非标准的外罩。
在以上例子中,模数转换器1412可以利用(如上所述的)电荷共享模拟处理技术实现并且可以与滤波器1404集成。
在一些例子中,图29a-d的电路可以包括非易失性配置存储器1420,该存储器可用于在向电路施加电力时配置滤波器1404。在其它例子中,滤波器可以经数字控制总线配置。
在滤波器封装的一种示例应用情况中,滤波器与传感器,例如麦克风(例如,MEMS麦克风)、加速计、光传感器、磁传感器等,集成,从而信号处理传感器的输出。在制造阶段期间,不同传感器之间的构造差异是通过把滤波器特性设置成标准化传感器的响应(例如,频率响应、冲击响应等)来补偿的。以这种方式,封装可以有效地提供,提供可以用在需要多个匹配元件的应用中的匹配传感器。例如,为了考虑外部组件或物理结构,在一些应用中,这种配置可以在现场设置或重新调整。例如,在加速计例子中,朝向特性可以通过提供加速计中多个加速计的坐标变换来标准化。
8.3生物信号获取
在一些应用中,利用以上所讨论类型的无源缩放电路实现的数字滤波器可以集成到获取生物信号的信号获取系统中。由于包括相对低的信噪水平和高幅值与时间变化假象的存在在内的因素,对例如ECG信号的生物信号的信号获取会特别困难。
为了例如噪声去除的目的,信号获取系统常常执行所获取传感器信号的信号处理。在一些例子中,固定的模拟滤波可以在信号被数字化并传递到其中显示处理后信号的另一个系统部件之前执行。存在执行ECG信号的处理的一种需求,该处理允许在廉价且低功率的封装中灵活地去除噪声。
这个需求是通过获取模拟形式的生物信号(例如,ECG信号)并且,例如,利用以上所述或者通过引用包含于此的申请中的技术,在离散时间模拟电路中处理它们来满足的。
ECG系统中传感器信号的处理可以包括离散时间模拟滤波的任何组合,包括:低通滤波、高通滤波、带通滤波、陷波滤波和抗混叠滤波。所述处理还可以包括离散时间模拟采样速率转换。
离散时间模拟滤波器可以具有可配置的参数。例如,控制器可以执行期望滤波器系数到离散时间模拟滤波器配置值的映射。例如,高通滤波器的截止频率可以调整成适应由于病人运动所造成的低频噪声成分中的扰动。在另一个例子中,陷波滤波器可以自动调整成清除任何不想要的干扰。离散时间模拟滤波器的参数配置可以通过模拟电路系统或者通过控制处理器(例如微控制器或通用计算机)来执行。
ECG信号的处理可以包括一个或多个增益级。增益级可以位于离散时间模拟滤波器之前、之后或者之间的任何点。增益级可以是可配置的。例如,增益可以调整,以确保处理之后的信号完全利用ADC的输入电压范围。
ADC和离散时间模拟滤波器可以设计在一起。例如,模拟滤波器的输出电容器可以与ADC(例如,逐次逼近ADC)共享。通过使用具有破坏性读取的冗余电容器,对有源部件的需求可以减少或者消除。此外,将ADC和离散时间模拟滤波器设计在一起允许ADC数字化低电平信号(例如,ECG信号)的优化。
在一些实现方式中,所述处理可以扩展成对一组ECG导线(即,输入)实现模拟矩阵操作。例如,可以比较多根导线与参考导线之间的电位差。在其它例子中,三维向量双极计算可以在数字化之前执行。在其中使用大量导线的例子中(例如,在一些胎儿ECG应用中)的一些例子中,模拟处理可以包括信号数量的减少,例如,用以选择最安静导线集合的选择或优先加权。
通过减少对高采样速率、高分辨率ADC和数字滤波的需求,离散时间模拟滤波器的使用可以消除使用DSP部件的需求。DSP部件的消除可以降低ECG系统的功耗。降低的功耗可以启用电池供电的操作并且可以减小ECG系统的尺寸、复杂性或部件成本。在一些实现方式中,离散时间模拟滤波器与ADC可以容易地组合到一个或多个ECG系统的单一封装中。
体现至少一些以上概述的特征的示例性系统在图19中示出。一种集成装置实现了接受八个心电图(ECG)信号并且输出所述信号的离散时间数字化输出表示的信号获取系统806。到装置的输入(即,导线)812耦合到用于在目标800的皮肤表面测量电位的电极。在一些例子中,导线812直接连接到系统806,而在其它例子中,在信号以连续时间模拟形式传递到装置之前在外面提供放大级。
该系统包括八个相同的输入部和提供对所述级的控制信号的控制器808。每个输入部都包括处理部802和数模转换部804。
参考图20,每个处理部802都包括串联的一个或多个离散时间模拟处理部,可选地通过级之间的增益元件910耦合。
在一个例子中,第一级实现抗混叠滤波器902,以便限制输入信号900的带宽,使得对应于ADC804的采样速率的尼奎斯特(Nyquist)频率大于输入信号的带宽。第二级应用低通滤波器904,以除去与ECG信号不相关的任何高频成分。
为了从信号除去任何不想要的干扰(例如,50Hz或60Hz的线路频率),第三级对信号应用陷波滤波器906。第四级应用高通滤波器908,从信号除去任何DC或低频成分。
在一些例子中,增益级910位于滤波器级之间的中间位置。增益级901从总体上放大低电平信号,以确保ADC804的输入电压范围被完全利用。
处理电路802可以以与ADC804相同的离散时间采样速率运行。更一般地说,处理电路802以比ADC804高的采样速率运行。处理电路802的输出可以以比处理电路802的采样速率低的速率更新,由此大量减少(decimate)输出。
在一些例子中,处理电路802的输出可以经几个采样周期累积到模拟存储元件(例如,电容器)中,然后被ADC804使用。为了共享模拟存储元件,ADC804和处理电路802可以设计在一起。
控制器808使用ADC的输出来配置处理电路802中所包括的处理部件。通过控制器808对处理电路802的部件的配置可以包括非线性反馈。例如,高通滤波器可以被调整,包括截止频率的调整,及当感测到快速变化(例如,快速发生的假象)时滤波器的重新设置。在另一个例子中,控制器808可以调整陷波滤波器的频率、深度和宽度。在另一个例子中,控制器808可以配置成通过利用多个级控制中间增益设置来调整系统中的增益。
在一些例子中,脉冲响应和/或频率响应是利用模拟计算技术计算的。例如,对输入信号900执行利用模拟DFT实现的谐波分析,以便识别由控制器808用来调整处理电路802中的滤波器参数的周期性。
在一些例子中,处理级包括联合级,其中,例如,为了减少输出信号的数量或者导出一组期望的组合,执行例如信号的加权重组的计算。
集成信号获取系统806的另一种示例性实施方式在图21中示出。除图19的多个ADC804用单个ADC804和一个多路复用器912代替之外,该系统以与图19的系统大致相同的方式工作。多路复用器912为ADC804一个接一个地提供每个处理电路802的输出。例如,在八导线系统中,八个处理电路802中的每一个都工作在10kHz的采样速率,而ADC804工作在80kHz的采样速率。处理电路802的输出通过多路复用器912一个接一个地多路复用到ADC804中。ADC804配置成以每个处理电路802的采样速率的八倍工作,以确保所有处理电路802的输出都被数字化。
8.4助听器
如以上所讨论的,上述方法的一种应用是用于形成获得期望频率响应特性的滤波器。例如,低功率音频处理装置(例如,助听器)可以配置成提供适合特定的人的期望响应。在这种情况下,期望滤波器系数到配置值的映射可以在基于软件的配置程序中执行,并且将值下载到装置。例如,该软件可以包括存储在配置工作站的盘上的指令,所述指令在工作站上执行,以便确定配置值。然后,例如,利用有线或无线通信链路,配置值从工作站下载到装置,或者存储在存储装置(例如,电可编程的存储器装置)中,其被转移到音频处理装置。
在一些例子中,滤波器系数值是在适应性滤波方法中确定的。例如,系数以持续不断的方式被调整,以便最小化信号能量。例如,反馈信号的消除可以通过调整系数值来获得。在一些这样的例子中,映射特性嵌入到装置中,以便允许适应过程中系数值的递增变化。
在一些例子中,通过为了波束成形而对所获取的信号执行信号处理,电荷共享模拟滤波技术可以用于消除助听器中不想要的噪声。例如,包括两个或多个麦克风的助听器(或者助听器集合)可以利用上述电荷共享技术处理麦克风信号,以放大从期望方向发出的信号,而衰减周围的信号。
参考图22,助听器系统的一个例子具有向集成的助听器装置1010提供输入信号的麦克风1005。该装置向换能器1095提供输出,其中换能器一般放在用户的耳道内。由于系统的物理配置,一般存在从换能器1095把能量泄漏回麦克风1005的声学路径。
麦克风1005提供传递到第一滤波器1020的输入信号。这个滤波器是根据对用户来说期望的频率响应特性提供的,例如,由用户的健康保健提供者确定并加载到装置中。在一些例子中,滤波器是利用以上提到的离散时间模拟信号处理方法实现的。应当指出,例如,为了实现例如自动增益控制和幅值压缩的特征,在一些备选实施方式中,这种正向滤波器本身可以是可配置的。
放大器1050把处理过的信号传递到换能器1095。应当指出,例如,基于所实现的正向滤波器1020的相位延迟,在从麦克风到换能器的正向路径中引入最小延迟。
在一些实现方式中,正向滤波器1020的输出传递到模数转换器1040,该模数转换器1040向控制器1032提供数字信号。在其它实现方式中,反馈滤波器1030的输出从麦克风1050的输入中减去,然后把结果传递到模数转换器1040,该模数转换器1040向控制器1032提供数字信号(如图23中所示)。
在一些实现方式中,控制器1032实现适应性算法,来控制反馈滤波器1030的参数和/或(未示出的)正向滤波器1020的参数。在一些例子中,控制器实现适应性消除算法,使得反馈滤波器的特性跟踪声学反馈路径的特性,由此减轻基于反馈的信号变形。
尽管在提供用户声学系统的音频刺激的助听器的背景下进行了描述,但是应当认识到,非常类似的配置可以用于处理用于神经刺激的输入,例如,在基于人工耳蜗植入的系统中。
8.5超声成像
利用上述方法的超声成像的多种实现方式在标题为“ULTRASOUNDIMAGINGWITHANALOGPROCESSING”的共同未决申请PCT/US11/41625中详细描述。
以上所述方法的一种应用是在成像系统中。例如,为了例如波束成形的目的,医学超声成像系统常常对所获取到的信号进行信号处理。在一些例子中,初始处理可以在探头中执行,传感器信号在该探头中数字化,然后,在传递到系统另一个部件之前利用数字信号处理技术处理,在所述另一个部件中,从处理后的信号形成图像。
在其中探头中的换能器构成阵列的超声系统中,发送激励超声信号并且从接收到的超声信号重构身体内组织的图像的一种方法是从主处理单元向探头发送用于每个换能器的激励信号,然后从换能器向主处理单元发送回接收到的信号。在一些例子中,每个换能器都具有用于向主单元和/或从主单元传递信号的单独的电导体。在一些例子中,各种形式的多路复用或调制用于减少在主单元与探头之间传递信号所需的导体的个数。处理信号包括对与不同换能器关联的信号引入期望的延迟,以便集中所发送超声信号的递送或者集中身体内选定位置上信号的接收。
在一些超声系统中,在探头中执行某种程度的处理,由此减少在探头与主单元之间通信所需的导体个数或者减少在探头与主单元之间传递的信息量。一种形式的处理是对用于不同换能器的输入或输出信号引入延迟,以改变身体内信号的焦点。在一些例子中,存储器和定时系统用于采样信号,通过在存储器中存储输入或输出值并且以期望的延迟检索它们,引入是采样周期整数倍的延迟。在一些例子中,延迟是利用可配置模拟相延迟元件引入的。在一些例子中,期望的延迟具有比系统的采样时间小的时间分辨率。在这种例子中,分数采样延迟是通过在延迟与不同换能器关联的信号之前内插这些信号实现的。然后,在被换能器发送之前,延迟的信号可以重新采样。在一些例子中,换能器的子集构成“微阵列”,并且适当延迟的接收信号加到一起,形成组合信号,使得每个微阵列都具有链接探头与主单元的单个导体或者通道。
有必要在超声探头中执行对所发送和/或接收信号的更多处理,以便减少探头与主单元之间的通信需求,或者完全消除主单元而形成例如具有集成显示器的便携式成像系统。
还有必要在无线探头中利用减少的功率执行处理,由此允许电池充电之间更长的工作时间或者减小从主单元到探头的电力输送需求或者减小探头的功耗需求。此外,在具有探头和主单元的两部分系统中,有必要减少从探头传递到主单元的信息量,由此减小探头的带宽需求(例如,经无线链路)和/或发送功率需求。
参考图24,超声系统1100的一个例子包括探头1110和经通信链路耦合到该探头的基底单元1160。在其它例子中,系统是便携式的,并且基底单元的一些或全部元件容纳在探头本身当中。
超声系统使用具有一组超声元件1115的阵列1112,例如,以线性或栅格模式布置的256或1024或者更多个超声元件。这些元件用于发射和感测超声信号。这些发射出的信号在病人的体内反射并且所反射的信号在超声元件被感测。发送信号形成器1140产生用于从所述元件发送的信号,而接收信号处理器1120处理感测到的信号。发送/接收开关电路1145用于在操作的发送和接收阶段之间交替。
在该系统的一些实施方式中,使用波束成形方法,其中形成从元件发射出的超声信号,以便产生在被感测的体内一个或多个期望位置的聚焦信号。类似地,处理在超声元件接收到的信号,以便选择性地获取源自体内期望位置的反射。
总的来说,在探头或基底单元执行所接收信号的模数转换(ADC)之前,接收信号处理器1120在模拟域中执行其一些或全部处理。在一些例子中,这种模拟处理中的一些是在放大之前执行的并且降低了这种放大器的性能需求。该系统的各种实施方式可以在数字化之前执行以下一个或多个模拟域信号处理步骤:
时间延迟
抗混叠滤波
匹配滤波(例如,用于编码激励信号的处理)
增益控制
变换(例如,傅立叶、压缩感测)分析
矩阵运算
类似地,例如,发送信号形成器1140中激励信号的形成可以使用模拟处理技术,以便引入适于将所发射信号聚焦在身体期望部分的延迟。
总的来说,例如,为了执行扫描操作,其中所发射信号的焦点被扫描通过三维的身体空间并且所获取信号类似地聚焦到该身体空间中的不同位置,由接收信号处理器1120和/或发送信号形成器1140所执行的处理随着图像的获取而变化。控制器1130向处理器1120和形成器1140发送控制信号。例如,控制信号可以编码期望的延迟,以便在各个输出或输入信号路径中引入,或者可以提供更具体的处理特性,例如,滤波器的参数。
在一些实施方式中,在发送信号形成器1140和/或接收信号处理器1120中实现的模拟处理使用离散时间模拟域处理,其中电容器通过受控的开关耦合,以便通过电容器之间相继的电荷转移实现期望的信号处理功能。利用这种电荷共享方法的多种信号处理技术在以下一个或多个申请中描述:
8.6系统线性化
在一些应用中,上述方法可以用于线性化具有非线性频率响应的装置。系统部件,例如功率放大器或者电动机,接收控制或驱动信号并且根据那些信号产生输出。例如,功率放大器接收低功率驱动信号并且输出高功率信号。电动机接收驱动信号,例如多相交流电流(AC)信号,并且产生旋转机械输出。功率放大器的一种使用是在通信系统部件中,例如手机塔,常常利用功率放大器来增加低功率中频(IF)或射频(RF)信号的功率。放大后的信号通常用来驱动发送器的天线。
在实践当中,功率放大器是非线性装置,其工作范围中只有一部分以线性方式运转。与功率放大器关联的一些典型的非线性度是压缩和/或饱和。这些非线性度会导致功率放大器输出的失真。一种常见类型的失真是谐波失真。例如,通信系统可以在多个离散的频率或者通道发送数据。功率放大器失真会导致处于这些通道之间的频率的不想要的谐波。
例如,由于如轴承磨损、负载特性和电动机电磁部件中变化的机械因素,被驱动产生恒定旋转速度的电动机无论怎样都会在每次旋转中具有速度变化。
存在通过检测放大器输出的失真并校正其来线性化功率放大器行为的信号处理技术。在一些例子中,放大器依赖频率的增益特性可以基于在不同频率的输出电平与输入电平的比较来适应性地修改。在其它例子中,可以适应性地确定放大器非线性度的模型并且到功率放大器的输入信号可以基于所确定的非线性度预失真。在另一个例子中,放大器的内部参数,例如中间增益设置,可以适应性地修改。
一般来说,现有系统的线性化是通过使用相对简单的模拟电路或者使用相对昂贵、功率密集的数字部件(例如数字信号处理器(DSP))实现的。有必要在提供线性化的相对复杂形式的同时以低功率和廉价方式执行放大器线性化的信号处理。
例如功率放大器或电动机的系统线性化的一种方法是用模拟信号处理来线性化放大器行为。例如,放大器的输出是以模拟形式获取并且利用例如上述技术在离散时间模拟电路中处理的。
与功率放大器关联的非线性度通常导致谐波失真的输出信号。非线性度可以通过检测输出信号中的谐波失真并且调整到该系统的输入信号或者该系统本身的参数以便减小或消除该谐波失真来校正。
功率放大器线性化的一种方法可以包括对系统的输出信号执行模拟离散傅立叶变换(DFT)。DFT计算的结果用于确定由功率放大器造成的失真的程度。
通过提供具有一个或多个可调整的参数的功率放大器,该方法采用例如梯度方案的适应性算法来减小放大器输出的失真的量。例如,梯度方案可以是梯度估计或者偏导数估计。在这些方案中,估计误差的梯度并且调整功率放大器的可调整参数,以便减小所估计误差的量。
例如,放大器的可以调整的参数可以包括多个可选择的增益级。参数调整可以包括基于适应性参数调整算法选择某些增益级并且绕过其它增益级。在一种简单的情况下,IF和RF级中的增益可以独立地调整。
用于线性化功率放大器的另一种方法涉及通过预失真到功率放大器的输入来校正可逆非线性度。用于确定期望的预失真的一种方法涉及在输入信号的频谱已知或者具有已知特性的情况下,例如就像在调制载波的情况下输入是周期性的或者具有窄带宽,取功率放大器的输出信号的模拟DFT。另一种方法使用两个DFT的结果,一个DFT是对输入信号,另一个DFT是对输出信号,然后这两个结果一起用于确定由功率放大器对输出信号造成的失真。通过调整(例如,多项式)预失真器的系数,例如梯度方案的算法用于适应性地减小失真。在把输入信号提供给放大器之前,预失真应用到输入信号。利用功率放大器放大预失真信号的最后结果是线性的输出信号。
尽管非线性系统线性化的一种典型应用是功率放大器,但上述方法不限于功率放大器。例如,如电动机的其它非线性系统可以受益于以上方法。当向电动机提供稳定的驱动信号时,期望产生均匀的速度。但是,周期性问题有可能发生,造成不想要的电动机振动。以上方法可以用于识别周期性问题并调整参数,来补偿它。
在例如电动机线性化的应用中,物理量传感器与模拟分析电路系统可以组合到一个集成的封装中。例如,包括加速计和模拟DFT的集成电路可以位于电动机外壳上,来感测振动。该集成电路提供输出,例如,代表所测量到的基频、基本水平和所测量到的谐波水平。
在另一个例子中,包括电流传感器和模拟分析的集成电路可以配置成感测驱动电动机的电流。所测量电流的特性,例如频谱,可以被跟踪,并且,当测量到的特性偏离期望的特性时,可以采取某种动作。例如,可以发出警报或者模拟逻辑可以用于实现修改驱动信号的自动控制系统。另一种应用是在故障检测中,例如,其中在装置中测量到的频谱特性的变化用于发信号通知可能的故障。
任何类型的传感器都可以使用(例如,电压,电流等)并且任何类型的分析都可以执行(例如,DFT、小波等)。此外,多个传感器和多种类型的分析可以包括在同一个集成电路中。
功率放大器的线性化可以使包括功率放大器的系统更有效。通过减少放大器输出的失真,使得需要更少的信号处理,例如过滤掉不想要的频率。与在例如DSP部件的数字电路系统中执行信号处理的系统相比,在模拟电路系统中执行信号处理例程可以提高功率效率。
通过系统参数适应的功率放大器线性化
参考图25,功率放大器2000包括一组可调整的系统参数2002。例如,参数2002代表不同中间增益级的增益设置或者依赖频率的增益设置。
在输入信号2008被功率放大器2000放大之后,输出信号2010由定向耦合器2012获取并发送到DFT模块2014。计算输出信号2010的DFT2014。适应性算法2006分析DFT2014的输出,确定失真存在的程度(例如,谐波失真)。基于所确定的在输出信号2010中存在的失真,适应性算法2006调整功率放大器2000的参数2002,以便减少输出信号2010中的失真,由此线性化功率放大器2000的输出。
在这种实施方式中,DFT2014是利用如在美国专利公开2010/0207644A1的“ANALOGCOMPUTATION”中描述的电荷共享技术实现的。
通过时间域输入预失真的功率放大器线性化
参考图26,预失真器2100包括可编程的系数,在这个例子中,该系数代表从输入样本(或者,如果预失真具有存储器的话,是一系列输入样本)形成的多项式的系数。在应用到功率放大器2102的输入之前,该多项式用于对时间域输入2108应用失真。
在输入信号2108被功率放大器2102放大之后,输出信号2010由定向耦合器2012获取并发送到DFT模块2014。计算输出信号2010的DFT2014。适应性算法2106分析DFT2014的输出,确定失真存在的程度(例如,谐波失真)。基于所确定的在输出信号2010中存在的失真,适应性算法2106调整预失真器2100中的多项式系数。
适应性地预失真时间域输入信号2108的目的是消除由功率放大器2102的非线性行为造成的失真,由此使得功率放大器2102的输出是线性的。
在这种实施方式中,对时间域输入信号2108应用预失真器2100的可编程系数使用上述电荷共享技术。
通过频率域预失真的功率放大器线性化
参考图27,在正交频分复用(OFDM)通信方案的背景下给出了通过频率域预失真进行功率放大器线性化的系统。该系统包括预失真器2200,预失真器2200包括用于给频率域输入信号2210(例如,OFDM符号)加权的可编程系数。逆傅立叶变换(IDFT)2202位于系统的正向路径中并且把预失真的频率域信号转换到时间域中,使得该信号可以被功率放大器2204放大,其中功率放大器2204呈现出非线性特性。
在放大时间域信号之后,产生输出信号2212,输出信号2212由定向耦合器2012获取并发送到DFT模块2206。计算输出信号2212的DFT2206。DFT2206计算的结果和频率域输入信号2210都由适应性算法2208使用以确定由功率放大器2204对输出信号2212造成的失真(例如,谐波失真)。所确定的失真由适应性算法308用于调整预失真器2200中的可编程系数集合,由此线性化功率放大器2204。
在这种实施方式中,IDFT2202、DFT2206和预失真器2200都使用在美国专利公开2010/0207644A1、“ANALOGCOMPUTATION”中描述的电荷共享技术。
谐波与转矩波动最小化
参考图28,在另一种实施方式中,三相电动机2302配置成由输入信号2308以恒定的旋转速度驱动。DFT模块2304接受直接或间接地测量电动机旋转的信号(例如,转速计,或者在一些实施方式中,是驱动电流的感测)。适应性三相控制器2312接受DFT2304的输出并确定旋转速度中所存在的失真的程度(例如,谐波的幅度与相位)。该控制器调整AC输入信号的定时与幅度,以便最小化谐波失真,由此校准电动机2302的旋转速度。
在另一种实施方式中,DC电动机2302配置成由输入信号2308以恒定的旋转速度驱动。适应性控制器2312接受DFT2304的输出并识别旋转速度中所存在的失真的程度(例如,谐波的幅度与相位)。
控制器2312以周期性的方式改变驱动电动机2302的DC电平,由此校准电动机2302的旋转速度。
在一些实施方式中,DFT2304和/或适应性控制器2312使用在美国专利公开2010/0207644A1的“ANALOGCOMPUTATION”中描述的电荷共享技术。
8.7模数转换
在一些应用中,以上所讨论类型的无源缩放电路集成到模数转换器(ADC)中。例如,在图3B中,电容器205可以集成到ADC,例如,在逐次逼近转换器的工作过程中提供模拟值存储。在其它例子中,存储在电容器上的电荷是利用电荷转移方法转换的量。在一些这样的方法中,电容器205实现为可切换电容器的阵列,所述电容器用在逐次逼近的基于电荷转移的ADC中。在ADC方法的其它例子中,上述无源缩放方法用于缩放要与输入电压比较的参考电压,该参考电压可以在处于基于电荷共享的无源滤波器的输出的电容器上给出。在逐次逼近方法中利用上述缩放电路,这种ADC的一种实现方式使用参考电压的相继缩放,缩放后的参考电压传递到具有被转换的电压的比较器,转换器的输出用于确定输出并控制参考电压的相继缩放。
9.实现方式
在一些例子中,所处理的信号是音频信号。在其它例子中,根据上述方法处理其它频率范围,例如射频信号。
在一些实现方式中,上述类型的电路是在集成电路中构造的。电容器可以由各种电路结构形成,例如但不限于金属层、多晶硅层、MOS晶体管(在一些例子中,根据可设置的偏压,MOS晶体管可以具有可控制的电容)、二极管等。在一些例子中,多级电荷共享级联,在它们之间不一定需要有源(例如,放大)级。在一些例子中,例如,为了除有限冲击响应滤波器之外还提供离散傅立叶变换(DFT)处理器,其它的模拟处理部件集成到同一个装置上。
在一些实现方式中,例如,为了实现加窗傅立叶变换,或者实现频率域滤波器中频率成分的缩放,上述信号缩放方法用于缩放DFT处理器的输入和/或输出。
在一些例子中,自动化的过程用于选择特定的参数值,例如每个可配置电容器所使用的位数。在一些例子中,例如,映射处理是利用硬件映射表对装置执行的,而在其它例子中,映射是对不同的装置(例如用于配置该装置的处理器)执行的。
在用于滤波器实现方式的一些例子中,不同的部分具有不同的电路布置。例如,具有不同延迟的滤波器系数可以具有不同的典型范围,并且,因此,电路布置可以被修改成在典型值范围内提供比其它范围内更高的精度。
在一些例子中,上述方法用于形成电路的机器可读表示,然后,该可读表示可以用作对一个处理的输入,其中该处理用于具有所述电路的装置的构造,其中电路可选地以模块化方式与其它电路部件组合。
应当理解,以上所述是要说明而不是要限制本发明的范围,本发明的范围是由所附权利要求定义的。其它实施方式也在所附权利要求的范围之内。
Claims (22)
1.一种模拟信号处理装置,包括:
信号缩放电路,用于接受模拟输入信号值和代表缩放因子的数字缩放控制,并且将根据所接受的信号值与缩放因子确定的缩放的信号值的模拟表示存储在用于所述缩放电路的输出级中;
其中所述信号缩放电路包括多个可切换地互连的电容性元件,并且其中,在所述缩放电路的操作中,缩放的信号值在相继的阶段中形成,每个阶段与可切换地互连的电容性元件的一种配置关联,该配置允许在互连的电容器之间的电荷共享。
2.如权利要求1所述的信号处理装置,其中所述信号缩放电路形成无源电路。
3.如权利要求1所述的信号处理装置,其中所述信号缩放电路可控制成以至少两种模式运行,每种模式与可切换地互连的电容性元件的不同的相继的配置关联。
4.如权利要求3所述的信号处理装置,其中所述模式是在数字缩放控制中指定的。
5.如权利要求1所述的信号处理装置,其中所述缩放电路包括用于将缩放的信号值的模拟表示存储为电荷值的电容性存储元件。
6.如权利要求1所述的信号处理装置,其中所述缩放电路包括用于接受表示为电压值的模拟输入信号值的输入。
7.如权利要求1所述的信号处理装置,其中所述缩放电路包括用于接受表示为电容性存储元件上的电荷值的模拟输入信号值的输入。
8.如权利要求1所述的信号处理装置,还包括:
无源组合电路,用于组合所存储的针对多个输入信号值的缩放的信号值,以形成模拟输出信号值。
9.如权利要求8所述的信号处理装置,包括多个无源信号缩放电路,用于同时缩放所述多个输入信号值。
10.如权利要求9所述的信号处理装置,其中所述多个无源缩放电路的组合与所述无源组合电路形成从输入信号值到输出信号值的没有有源增益部件的信号路径。
11.如权利要求8所述的信号处理装置,其中所述无源组合电路包括用于确定多个缩放的输入值的离散傅立叶变换(DFT)和离散傅立叶逆变换(IDFT)中的至少一个的电路。
12.如权利要求8所述的信号处理装置,其中所述无源组合电路包括确定由多个输入信号值表示的时间序列的时间域滤波器的电路。
13.如权利要求1所述的信号处理装置,其中所述信号缩放电路至少部分地集成到模数转换器(ADC)中。
14.如权利要求13所述的信号处理装置,其中所述信号缩放电路包括用于ADC的参考信号的输入并且提供用于与ADC的转换输入比较的输出。
15.如权利要求13所述的信号处理装置,其中所述信号缩放电路的至少一个电容性元件形成基于电荷转移的模数转换电路的一部分。
16.如权利要求1所述的信号处理装置,其中所述多个可切换地互连的电容性元件包括至少两个可配置的电容性元件,所述可配置的电容性元件可根据控制输入配置,并且可切换成在相继的阶段的至少一个阶段中形成电容的并联组合。
17.如权利要求1所述的信号处理装置,还包括:
控制值映射电路,用于接受输入控制值并且产生用于配置电容性元件中的至少一个的数字控制值。
18.如权利要求17所述的信号处理装置,其中所述控制值映射电路实现用于接受数字输入控制值并且输出用于配置电容性元件的数字控制值的映射表。
19.如权利要求17所述的信号处理装置,其中所述控制值映射电路提供在所述输入控制值与用于配置电容性元件的数字控制值之间的非线性映射,使得所述缩放因子是所述输入控制值的线性函数。
20.一种可配置的无源离散时间模拟滤波器,包括:
输入,用于接受信号输入值序列;
多个模拟存储元件,可配置成在对应的多个存储元件中存储输入值序列中的每个输入值;
多个无源信号缩放电路,每个都可配置成从一个存储元件接受模拟输入信号值并且将等于所接受的信号值与代表缩放因子的数字缩放控制值之积的缩放的信号值的模拟表示存储在用于所述缩放电路的输出级中;以及
无源组合电路,用于组合所存储的用于多个输入信号值的缩放的信号值,以形成模拟输出信号值,
其中每个无源信号缩放电路都包括多个可切换地互连的电容性元件,并且其中,在所述缩放电路的操作中,缩放的信号值在相继的阶段中形成,每个阶段与可切换地互连的电容性元件的一种配置关联,所述电容性元件中的至少一个是根据所述数字缩放控制值配置的。
21.如权利要求20所述的滤波器,还包括控制值映射电路,用于接受输入控制值并且产生用于配置电容性元件中的至少一个的数字控制值,所述映射电路实现了从输入控制值到电容性元件的电容的非线性映射。
22.一种可配置的无源离散时间模拟滤波器,包括:
输入,用于接受信号输入值序列;
输出,用于输出信号输出值序列;
多个模拟输入存储元件,可配置成在多个模拟输入存储元件的对应存储元件中存储所述输入值序列中的每个输入值;
多个模拟输出存储元件,可配置成在多个模拟输出存储元件的对应存储元件中存储所述输出值序列中的每个输出值;
多个无源信号缩放电路,每个都可配置成从所述多个模拟输入存储元件或所述多个模拟输出存储元件的一个存储元件接受模拟输入信号值并且将等于所接受的信号值与代表缩放因子的数字缩放控制值之积的缩放的信号值的模拟表示存储在用于所述缩放电路的输出级中;
无源组合电路,用于组合所存储的用于多个输入信号值的缩放的信号值与所存储的用于多个输出信号值的缩放的信号值,以形成模拟输出信号值,
其中每个无源信号缩放电路都包括多个可切换地互连的电容性元件,并且其中,在所述缩放电路的操作中,缩放的信号值在相继的阶段中形成,每个阶段与可切换地互连的电容性元件的一种配置关联,所述电容性元件中的至少一个是根据所述数字缩放控制值配置的。
Applications Claiming Priority (19)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37495410P | 2010-08-18 | 2010-08-18 | |
US37491510P | 2010-08-18 | 2010-08-18 | |
US37493110P | 2010-08-18 | 2010-08-18 | |
US37490410P | 2010-08-18 | 2010-08-18 | |
US37494610P | 2010-08-18 | 2010-08-18 | |
US37493710P | 2010-08-18 | 2010-08-18 | |
US61/374,946 | 2010-08-18 | ||
US61/374,931 | 2010-08-18 | ||
US61/374,904 | 2010-08-18 | ||
US61/374,937 | 2010-08-18 | ||
US61/374,954 | 2010-08-18 | ||
US61/374,915 | 2010-08-18 | ||
US201161429922P | 2011-01-05 | 2011-01-05 | |
US61/429,922 | 2011-01-05 | ||
US201161493893P | 2011-06-06 | 2011-06-06 | |
US61/493,893 | 2011-06-06 | ||
USPCT/US11/41625 | 2011-06-23 | ||
PCT/US2011/041625 WO2011163475A1 (en) | 2010-06-23 | 2011-06-23 | Ultrasound imaging with analog processing |
PCT/US2011/048278 WO2012024507A2 (en) | 2010-08-18 | 2011-08-18 | Charge sharing analog computation circuitry and applications |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103125071A CN103125071A (zh) | 2013-05-29 |
CN103125071B true CN103125071B (zh) | 2016-03-16 |
Family
ID=44675809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180045990.5A Active CN103125071B (zh) | 2010-08-18 | 2011-08-18 | 电荷共享模拟计算电路系统及应用 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8547272B2 (zh) |
EP (2) | EP2532177B1 (zh) |
CN (1) | CN103125071B (zh) |
WO (1) | WO2012024507A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2810899C1 (ru) * | 2023-05-04 | 2023-12-29 | Федеральное государственное бюджетное научное учреждение "Экспертно-аналитический центр" | Способ полосовой дискретно-аналоговой фильтрации |
Families Citing this family (108)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8188753B2 (en) * | 2009-02-18 | 2012-05-29 | Analog Devices, Inc. | Analog computation |
US20100287571A1 (en) * | 2009-05-07 | 2010-11-11 | Cypress Semiconductor Corporation | Development, programming, and debugging environment |
US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
US9450744B2 (en) | 2010-05-20 | 2016-09-20 | Kandou Lab, S.A. | Control loop management and vector signaling code communications links |
US9985634B2 (en) | 2010-05-20 | 2018-05-29 | Kandou Labs, S.A. | Data-driven voltage regulator |
US9401828B2 (en) | 2010-05-20 | 2016-07-26 | Kandou Labs, S.A. | Methods and systems for low-power and pin-efficient communications with superposition signaling codes |
US9596109B2 (en) | 2010-05-20 | 2017-03-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
US9479369B1 (en) | 2010-05-20 | 2016-10-25 | Kandou Labs, S.A. | Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage |
US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
US9106238B1 (en) | 2010-12-30 | 2015-08-11 | Kandou Labs, S.A. | Sorting decoder |
US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
US9362962B2 (en) | 2010-05-20 | 2016-06-07 | Kandou Labs, S.A. | Methods and systems for energy-efficient communications interface |
US9564994B2 (en) | 2010-05-20 | 2017-02-07 | Kandou Labs, S.A. | Fault tolerant chip-to-chip communication with advanced voltage |
US8593305B1 (en) | 2011-07-05 | 2013-11-26 | Kandou Labs, S.A. | Efficient processing and detection of balanced codes |
US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
US9300503B1 (en) | 2010-05-20 | 2016-03-29 | Kandou Labs, S.A. | Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication |
WO2011151469A1 (en) | 2010-06-04 | 2011-12-08 | Ecole Polytechnique Federale De Lausanne | Error control coding for orthogonal differential vector signaling |
US9275720B2 (en) | 2010-12-30 | 2016-03-01 | Kandou Labs, S.A. | Differential vector storage for dynamic random access memory |
KR101684748B1 (ko) | 2011-06-06 | 2016-12-08 | 아날로그 디바이시스, 인코포레이티드 | 전하 공유 시간 영역 필터 |
US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
WO2014089155A1 (en) * | 2012-12-04 | 2014-06-12 | Analog Devices, Inc. | High-pass coupling circuit |
EP2926260B1 (en) | 2013-01-17 | 2019-04-03 | Kandou Labs S.A. | Methods and systems for chip-to-chip communication with reduced simultaneous switching noise |
WO2014124450A1 (en) | 2013-02-11 | 2014-08-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth chip-to-chip communications interface |
EP2979388B1 (en) | 2013-04-16 | 2020-02-12 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
CN105531925B (zh) * | 2013-05-20 | 2018-10-23 | 美国亚德诺半导体公司 | 数字化系统线性化 |
EP2959602A1 (en) * | 2013-06-13 | 2015-12-30 | Comtech EF Data Corp. | System and method for distortion-power adapted adaptive pre-distortion |
WO2014210074A1 (en) | 2013-06-25 | 2014-12-31 | Kandou Labs SA | Vector signaling with reduced receiver complexity |
US9857394B2 (en) * | 2013-10-04 | 2018-01-02 | Microchip Technology Incorporated | Multiple channel capacitive voltage divider scanning method and apparatus |
WO2015077608A1 (en) | 2013-11-22 | 2015-05-28 | Kandou Labs SA | Multiwire linear equalizer for vector signaling code receiver |
US9160308B2 (en) * | 2013-12-06 | 2015-10-13 | Analog Devices, Inc. | Synchronous charge sharing filter |
US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
EP4236217A3 (en) | 2014-02-02 | 2023-09-13 | Kandou Labs SA | Method and apparatus for low power chip-to-chip communications with constrained isi ratio |
US9369312B1 (en) | 2014-02-02 | 2016-06-14 | Kandou Labs, S.A. | Low EMI signaling for parallel conductor interfaces |
US9588213B2 (en) * | 2014-02-18 | 2017-03-07 | Raytheon Company | Analog signal processing method for accurate single antenna direction finding |
KR102240544B1 (ko) | 2014-02-28 | 2021-04-19 | 칸도우 랩스 에스에이 | 클록 임베디드 벡터 시그널링 코드 |
US9467128B2 (en) * | 2014-03-28 | 2016-10-11 | Texas Instruments Incorporated | Linearization circuit for high frequency signal phase adjustment |
US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
US9590760B2 (en) | 2014-06-03 | 2017-03-07 | Raytheon Company | Analog RF memory system |
US9485125B2 (en) | 2014-06-16 | 2016-11-01 | Raytheon Company | Dynamically reconfigurable channelizer |
US9645972B2 (en) | 2014-06-16 | 2017-05-09 | Raytheon Company | Butterfly channelizer |
US9852806B2 (en) | 2014-06-20 | 2017-12-26 | Kandou Labs, S.A. | System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
US9900186B2 (en) | 2014-07-10 | 2018-02-20 | Kandou Labs, S.A. | Vector signaling codes with increased signal to noise characteristics |
US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
WO2016014423A1 (en) | 2014-07-21 | 2016-01-28 | Kandou Labs S.A. | Multidrop data transfer |
US9312832B2 (en) * | 2014-07-23 | 2016-04-12 | Lam Research Corporation | High power filter with single adjust for multiple channels |
KR101949964B1 (ko) | 2014-08-01 | 2019-02-20 | 칸도우 랩스 에스에이 | 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드 |
EP3192278B1 (en) | 2014-09-10 | 2019-07-03 | Robert Bosch GmbH | Method of detecting defects in a high impedance network of a mems microphone sensor interface circuit |
US10027026B2 (en) | 2014-09-18 | 2018-07-17 | Raytheon Company | Programmable beamforming system including element-level analog channelizer |
US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
US9590592B2 (en) | 2014-11-24 | 2017-03-07 | Cypress Semiconductor Corporation | Configurable capacitor arrays and switched capacitor circuits |
CN106303775B (zh) * | 2015-06-26 | 2019-12-13 | 小米科技有限责任公司 | 移动终端及移动终端拾音优化方法 |
CN108353053B (zh) | 2015-06-26 | 2021-04-16 | 康杜实验室公司 | 高速通信系统 |
US9557760B1 (en) | 2015-10-28 | 2017-01-31 | Kandou Labs, S.A. | Enhanced phase interpolation circuit |
US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
CN106647323B (zh) * | 2015-10-30 | 2021-04-09 | 北京北方华创微电子装备有限公司 | 一种设备模拟运行控制方法和装置 |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
US10080084B2 (en) * | 2015-12-18 | 2018-09-18 | Cirrus Logic, Inc. | Digital correcting network for microelectromechanical systems microphone |
CN108781060B (zh) | 2016-01-25 | 2023-04-14 | 康杜实验室公司 | 具有增强的高频增益的电压采样驱动器 |
US10057049B2 (en) | 2016-04-22 | 2018-08-21 | Kandou Labs, S.A. | High performance phase locked loop |
US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
US10242749B2 (en) | 2016-04-22 | 2019-03-26 | Kandou Labs, S.A. | Calibration apparatus and method for sampler with adjustable high frequency gain |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
CN109313622B (zh) | 2016-04-28 | 2022-04-15 | 康杜实验室公司 | 用于密集路由线组的向量信令码 |
WO2017190102A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Low power multilevel driver |
US10340932B2 (en) * | 2016-04-29 | 2019-07-02 | Analog Devices, Inc. | Techniques for power efficient oversampling successive approximation register |
US9847760B1 (en) * | 2016-06-13 | 2017-12-19 | Texas Instruments Incorporated | Switched capacitor gain stage |
US10931282B2 (en) * | 2016-06-16 | 2021-02-23 | Board Of Regents, The University Of Texas System | Self-contained reconfigurable personal laboratory |
US9734703B1 (en) * | 2016-06-23 | 2017-08-15 | Nxp B.V. | Sensor apparatuses and methods |
CN106027013B (zh) * | 2016-06-23 | 2020-05-12 | 昂宝电子(上海)有限公司 | 用于模拟功率开关的控制装置和控制方法 |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10348338B2 (en) | 2016-10-06 | 2019-07-09 | Raytheon Company | Adaptive channelizer |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
CN108259067A (zh) * | 2016-12-29 | 2018-07-06 | 深圳市中兴微电子技术有限公司 | 一种自适应判决反馈均衡的方法和装置 |
US9847789B1 (en) * | 2017-03-07 | 2017-12-19 | Analog Devices, Inc. | High precision sampled analog circuits |
CN110545712B (zh) * | 2017-03-07 | 2022-12-30 | 南安普敦大学 | 子宫内监测系统 |
US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10084587B1 (en) | 2017-07-28 | 2018-09-25 | Raytheon Company | Multifunction channelizer/DDC architecture for a digital receiver/exciter |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
US10439627B2 (en) * | 2017-12-18 | 2019-10-08 | Qualcomm Incorporated | Alias rejection through charge sharing |
US10840890B2 (en) * | 2018-01-04 | 2020-11-17 | University College Dublin | Discrete time IIR filter with high stop band rejection |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10742451B2 (en) | 2018-06-12 | 2020-08-11 | Kandou Labs, S.A. | Passive multi-input comparator for orthogonal codes on a multi-wire bus |
US10931249B2 (en) | 2018-06-12 | 2021-02-23 | Kandou Labs, S.A. | Amplifier with adjustable high-frequency gain using varactor diodes |
US10659090B2 (en) * | 2018-06-22 | 2020-05-19 | Rosemount Inc. | Analog circuit time constant compensation method for a digital transmitter using an analog output |
US10367520B1 (en) | 2018-06-26 | 2019-07-30 | International Business Machines Corporation | Charge-scaling subtractor circuit |
US10348320B1 (en) | 2018-06-26 | 2019-07-09 | International Business Machines Corporation | Charge-scaling adder circuit |
EP3850751A1 (en) | 2018-09-10 | 2021-07-21 | Kandou Labs, S.A. | Programmable continuous time linear equalizer having stabilized high-frequency peaking for controlling operating current of a slicer |
US10447291B1 (en) * | 2018-09-14 | 2019-10-15 | Linear Technology Holding, LLC | High dynamic range analog-to-digital converter |
US10732931B2 (en) | 2018-11-28 | 2020-08-04 | International Business Machines Corporation | Negative operand compatible charge-scaling subtractor circuit |
US11743647B2 (en) * | 2018-12-11 | 2023-08-29 | Knowles Electronics, Llc. | Multi-rate integrated circuit connectable to a sensor |
US10608849B1 (en) | 2019-04-08 | 2020-03-31 | Kandou Labs, S.A. | Variable gain amplifier and sampler offset calibration without clock recovery |
US10574487B1 (en) | 2019-04-08 | 2020-02-25 | Kandou Labs, S.A. | Sampler offset calibration during operation |
US10680634B1 (en) | 2019-04-08 | 2020-06-09 | Kandou Labs, S.A. | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit |
US10721106B1 (en) | 2019-04-08 | 2020-07-21 | Kandou Labs, S.A. | Adaptive continuous time linear equalization and channel bandwidth control |
CN115336177A (zh) * | 2020-03-27 | 2022-11-11 | 罗姆股份有限公司 | 晶体管驱动电路 |
US11190198B1 (en) * | 2020-11-19 | 2021-11-30 | Novatek Microelectronics Corp. | Switched capacitor circuit and capacitive DAC |
US11303484B1 (en) | 2021-04-02 | 2022-04-12 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using asynchronous sampling |
US11374800B1 (en) | 2021-04-14 | 2022-06-28 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using peak detector |
US11456708B1 (en) | 2021-04-30 | 2022-09-27 | Kandou Labs SA | Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain |
CN116374230B (zh) * | 2023-06-06 | 2023-08-25 | 四川高速公路建设开发集团有限公司 | 一种基于无人机的高速路面检测系统及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1732624A (zh) * | 2002-12-27 | 2006-02-08 | 模拟装置公司 | 可编程输入范围sar adc |
DE102006015762A1 (de) * | 2006-04-04 | 2007-10-11 | Austriamicrosystems Ag | Analog/Digital-Wandleranordnung und Verfahren |
CN101227190A (zh) * | 2006-12-05 | 2008-07-23 | 英飞凌科技股份有限公司 | 电容平均转换器 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4077035A (en) | 1976-05-10 | 1978-02-28 | International Business Machines Corporation | Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters |
US4120035A (en) * | 1977-08-16 | 1978-10-10 | International Business Machines Corporation | Electrically reprogrammable transversal filter using charge coupled devices |
US4399426A (en) | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
DE3213098C1 (de) | 1982-02-10 | 1983-10-06 | thielscher-electronic GmbH, 4100 Duisburg | Koppelfilter, insbesondere Eingangsfilter für Empfänger von Rundsteueranlagen |
EP0564143B1 (en) | 1992-03-31 | 2001-11-21 | Texas Instruments Incorporated | Multi-mode analog to digital converter and method |
US5235335A (en) | 1992-06-02 | 1993-08-10 | Texas Instruments Incorporated | Circuit and method for tuning capacitor arrays |
US5581252A (en) | 1994-10-13 | 1996-12-03 | Linear Technology Corporation | Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters |
US5684478A (en) | 1994-12-06 | 1997-11-04 | Cennoid Technologies, Inc. | Method and apparatus for adaptive data compression |
IES80452B2 (en) | 1997-01-22 | 1998-07-29 | Univ Cork | Reduction of comparator power requirement in a switched capacitor adc |
DE69934924T2 (de) | 1998-02-03 | 2007-06-28 | Texas Instruments Inc., Dallas | Hybrides FIR/IIR-Analogfilter |
JP3211793B2 (ja) * | 1999-01-08 | 2001-09-25 | 日本電気株式会社 | Ad変換器 |
SE516291C2 (sv) | 1999-06-15 | 2001-12-10 | Ericsson Telefon Ab L M | Omkopplingsbara kondensatorer samt förfarande för viktning av en insignal |
US7199740B1 (en) | 2000-05-21 | 2007-04-03 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
SE520277C2 (sv) * | 2001-02-27 | 2003-06-17 | Ericsson Telefon Ab L M | Införande av kalibreringssekvens hos en A/D-omvandlare |
US7079826B2 (en) | 2001-03-16 | 2006-07-18 | Texas Instruments Incorporated | Digitally controlled analog RF filtering in subsampling communication receiver architecture |
US6859762B2 (en) * | 2001-07-03 | 2005-02-22 | Mitutoyo Corporation | Low voltage low power signal processing system and method for high accuracy processing of differential signal inputs from a low power measuring instrument |
US7411444B2 (en) | 2003-11-13 | 2008-08-12 | Texas Instruments Incorporated | Technique for improving antialiasing and adjacent channel interference filtering using cascaded passive IIR filter stages combined with direct sampling and mixing |
FR2876233A1 (fr) * | 2004-10-06 | 2006-04-07 | St Microelectronics Sa | Filtre analogique a composants passifs pour signaux a temps discret |
KR100832622B1 (ko) | 2005-05-25 | 2008-05-27 | 삼성전기주식회사 | 광변조기 및 그 광변조기를 이용한 프로젝터를 구비한휴대용 단말기 |
JP4535938B2 (ja) | 2005-05-27 | 2010-09-01 | 株式会社リコー | キャパシタ電源装置,加熱装置,画像形成装置および複写装置 |
DE102006035663B4 (de) | 2006-07-31 | 2013-08-08 | Intel Mobile Communications GmbH | Schaltungsanordnung |
US7941475B2 (en) * | 2006-08-09 | 2011-05-10 | Wilinx Corporation | Programmable filter circuits and methods |
US7720141B2 (en) | 2006-09-05 | 2010-05-18 | Advanced Micro Devices, Inc. | Decision feedback restore of DC signals in a receiver |
TW200827755A (en) | 2006-09-11 | 2008-07-01 | Sony Corp | Charge sampling filter circuit and charge sampling method |
US7432844B2 (en) | 2006-12-04 | 2008-10-07 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
US7904048B2 (en) | 2007-06-29 | 2011-03-08 | Texas Instruments Incorporated | Multi-tap direct sub-sampling mixing system for wireless receivers |
GB2458902B (en) | 2008-03-31 | 2011-12-28 | Wolfson Microelectronics Plc | Switched-capacitor circuit |
US8768997B2 (en) | 2009-02-05 | 2014-07-01 | Qualcomm Incorporated | Passive switched-capacitor filters conforming to power constraint |
US8188753B2 (en) | 2009-02-18 | 2012-05-29 | Analog Devices, Inc. | Analog computation |
US8458114B2 (en) | 2009-03-02 | 2013-06-04 | Analog Devices, Inc. | Analog computation using numerical representations with uncertainty |
US20100225419A1 (en) | 2009-03-09 | 2010-09-09 | Qualcomm Incorporated | Passive switched-capacitor filters |
JP2010268135A (ja) | 2009-05-13 | 2010-11-25 | Sony Corp | フィルタ回路及び通信装置 |
-
2011
- 2011-08-18 EP EP11760895.0A patent/EP2532177B1/en active Active
- 2011-08-18 EP EP16188984.5A patent/EP3133737B1/en active Active
- 2011-08-18 CN CN201180045990.5A patent/CN103125071B/zh active Active
- 2011-08-18 US US13/813,101 patent/US8547272B2/en active Active
- 2011-08-18 WO PCT/US2011/048278 patent/WO2012024507A2/en active Application Filing
-
2013
- 2013-10-01 US US14/043,009 patent/US9312831B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1732624A (zh) * | 2002-12-27 | 2006-02-08 | 模拟装置公司 | 可编程输入范围sar adc |
DE102006015762A1 (de) * | 2006-04-04 | 2007-10-11 | Austriamicrosystems Ag | Analog/Digital-Wandleranordnung und Verfahren |
CN101227190A (zh) * | 2006-12-05 | 2008-07-23 | 英飞凌科技股份有限公司 | 电容平均转换器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2810899C1 (ru) * | 2023-05-04 | 2023-12-29 | Федеральное государственное бюджетное научное учреждение "Экспертно-аналитический центр" | Способ полосовой дискретно-аналоговой фильтрации |
Also Published As
Publication number | Publication date |
---|---|
EP2532177B1 (en) | 2017-02-01 |
US20130207827A1 (en) | 2013-08-15 |
US8547272B2 (en) | 2013-10-01 |
EP3133737B1 (en) | 2019-05-01 |
WO2012024507A3 (en) | 2012-08-16 |
EP2532177A2 (en) | 2012-12-12 |
EP3133737A1 (en) | 2017-02-22 |
US20140233773A1 (en) | 2014-08-21 |
CN103125071A (zh) | 2013-05-29 |
WO2012024507A2 (en) | 2012-02-23 |
US9312831B2 (en) | 2016-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103125071B (zh) | 电荷共享模拟计算电路系统及应用 | |
US7103108B1 (en) | Digital signal processor transceiver | |
CN103580693B (zh) | 用于时间交错模数转换器失配校正的方法 | |
CN101241150B (zh) | 信号处理装置、方法以及信号生成方法 | |
CN106688177B (zh) | 音频设备、电路中的方法以及麦克风 | |
CN104468437B (zh) | 数字预失真发射机及其控制方法 | |
CN103096805B (zh) | 具有模拟处理的超声成像 | |
US11831283B2 (en) | Time gain compensation circuit in an ultrasound receiver | |
CN112385142A (zh) | 用于非线性系统的数字补偿器 | |
US10164609B2 (en) | Fractional scaling digital signal processing | |
TW200814656A (en) | Transmitters and methods of compensating for one or more errors in a transmitter | |
CN101378607A (zh) | 校正相差的声音处理装置和方法 | |
CN106560800A (zh) | 在雷达和声纳应用中调整定点快速傅立叶变换 | |
US20230238976A1 (en) | Confined data communication system | |
CN104300987B (zh) | 用于δ‑∑ adc的集成电路和生成数字控制信号的方法 | |
US11906564B2 (en) | Analog and digital frequency domain data sensing circuit | |
US20080270082A1 (en) | Low-power and low-cost adaptive self-linearization system with fast convergence | |
CN105830340A (zh) | 用于传送信号的电路和方法 | |
US20200150927A1 (en) | Sum-of-products operator, sum-of-products operation method, logical operation device, and neuromorphic device | |
CN109565482B (zh) | 发射机及数字预失真校准方法 | |
US10389324B2 (en) | Audio reproduction device | |
CN103399604A (zh) | 一种微伏级交流信号产生装置 | |
US9237054B2 (en) | Distortion compensation device and distortion compensation device method | |
WO2020039533A1 (ja) | 生体センサ装置 | |
US20100161700A1 (en) | Apparatus for Calculating an N-Point Discrete Fourier Transform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |