JP2010268135A - フィルタ回路及び通信装置 - Google Patents

フィルタ回路及び通信装置 Download PDF

Info

Publication number
JP2010268135A
JP2010268135A JP2009116728A JP2009116728A JP2010268135A JP 2010268135 A JP2010268135 A JP 2010268135A JP 2009116728 A JP2009116728 A JP 2009116728A JP 2009116728 A JP2009116728 A JP 2009116728A JP 2010268135 A JP2010268135 A JP 2010268135A
Authority
JP
Japan
Prior art keywords
capacitor
input
current signal
output
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009116728A
Other languages
English (en)
Inventor
Yukio Iida
幸生 飯田
Atsushi Yoshizawa
淳 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009116728A priority Critical patent/JP2010268135A/ja
Priority to US12/773,648 priority patent/US8067972B2/en
Priority to CN2010101739281A priority patent/CN101888222B/zh
Publication of JP2010268135A publication Critical patent/JP2010268135A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】寄生容量に起因する周波数特性の変化を確実に抑えること。
【解決手段】入力端に入力された電圧信号を電流信号に変換する電圧電流変換部１０６と、複数のキャパシタから構成され、電圧電流変換部１０６から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体１０２と、複数のキャパシタから構成され、第１のキャパシタ集合体１０２から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体１０４と、第１のキャパシタ集合体１０２において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体１０４のキャパシタとを個々に接続する複数の接続ノード１１０，１１２，１１４，１１６と、を備える。
【選択図】図９

Description

本発明は、フィルタ回路及び通信装置に関する。
近時では、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスの微細化に伴い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路の電源電圧は低下する傾向にある。ＣＭＯＳプロセスが微細化している状況下において、従来の回路手法でＲＦ回路を実装しようとすると、電圧余裕が不足して信号振幅のダイナミックレンジが狭くなる問題がある。一方、ＣＭＯＳプロセスの微細化によりトランジスタの遮断周波数は上昇するので、高速なスイッチング動作を時間に正確に行う動作に適しているという利点がある。また、リソグラフィーが高精度化するため、キャパシタの容量比が正確になる利点もある。
ＣＭＯＳプロセスの微細化で生じる問題点を回避して、上述のような利点を享受するために、ＲＦ回路に離散時間信号処理の概念を取り入れた新しい技術が、デジタルＲＦ技術である。そして、デジタルＲＦ技術分野の主要な回路として、チャージドメインフィルタ（Ｃｈａｒｇｅ Ｄｏｍａｉｎ Ｆｉｌｔｅｒ）がある。チャージドメインフィルタは、トランスコンダクタンスアンプ（Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｉｅｒ）とスイッチとキャパシタから構成されるフィルタ回路である。チャージドメインフィルタは、クロックに同期して電荷の蓄積と放出を行うことでアナログ信号のサンプリングを行い、離散時間信号処理によるフィルタリングやデシメーションなどを行う回路である。
特開２００８−１８２２０号公報 特開２００９−２７３８９号公報
R. Bagheri, "An 800MHz to 5GHz Software-DefinedRadio Receiver in 90nm CMOS," ISSCC Deg. Tech. Papers, pp. 1932−1941, Feb. 2006. 平田, 高橋, 加藤, 菊井, 武部:"新しい高周波，低電力FIR SC回路(並列巡回形回路)",信学論(A), Vol.75-A, No. 1, pp. 27-38, 1992年1月 K. Muhammad and R. B. Staszewski, "Direct RF sampling mixer with recursive filtering in charge domain," in Proceedings of the International Symposium on Circuits andSystems (ISCAS '04), vol. 1, pp. I-577-I-580, Vancouver, BC, Canada, May 2004,sec. ASP-L29.5.
しかしながら、例えば２タップのＦＩＲフィルタを縦続接続した回路では、接続ノードの両側に複数のスイッチが配置される。このスイッチは、ＭＯＳＦＥＴなどの素子で構成されるため、素子の寄生容量が接続ノードに発生してしまう。このため、寄生容量に起因して、フィルタ回路の周波数特性が変化してしまうという問題が発生する。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、寄生容量に起因する周波数特性の変化を抑えることが可能な、新規かつ改良されたフィルタ回路及び通信装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体と、複数のキャパシタから構成され、前記第１のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体と、前記第１のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体のキャパシタとを個々に接続する複数の接続ノードと、を備える、フィルタ回路が提供される。
また、前記複数の接続ノードには、寄生容量をリセットするためのリセットスイッチが設けられたものであってもよい。
また、前記第２のキャパシタ集合体に属する各キャパシタのリセット期間において、当該キャパシタが接続された前記接続ノードの寄生容量がリセットされるものであってもよい。
また、前記第２のキャパシタ集合体に属する特定のキャパシタが前記接続ノードに常時接続され、前記特定のキャパシタのリセット期間において、当該特定のキャパシタが接続された前記接続ノードの寄生容量がリセットされるものであってもよい。
また、上記課題を解決するために、本発明の別の観点によれば、入力端に入力された正相の電圧信号を電流信号に変換する第１の電圧電流変換部と、複数のキャパシタから構成され、前記第１の電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体と、複数のキャパシタから構成され、前記第１のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体と、前記第１のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体のキャパシタとを個々に接続する複数の第１の接続ノードと、入力端に入力された逆相の電圧信号を電流信号に変換する第２の電圧電流変換部と、複数のキャパシタから構成され、前記第２の電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第３のキャパシタ集合体と、複数のキャパシタから構成され、前記第３のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第４のキャパシタ集合体と、前記第３のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第４のキャパシタ集合体のキャパシタとを個々に接続する複数の第２の接続ノードと、複数の前記第１の接続ノードのそれぞれと複数の前記第２の接続ノードのそれぞれを接続する複数の第３の接続ノードと、を備える、フィルタ回路が提供される。
また、上記課題を解決するために、本発明の別の観点によれば、入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体と、複数のキャパシタから構成され、前記第１のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体と、前記第１のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体のキャパシタとを個々に接続する複数の接続ノードと、を備えるフィルタ回路を備える、通信装置が提供される。
本発明によれば、寄生容量に起因する周波数特性の変化を確実に抑えることが可能となる。
チャージドメインＦＩＲフィルタの一例として、２タップのＦＩＲフィルタを縦続接続した回路を示す模式図である。 各クロック波形Φ１〜Φ４がハイレベルとなるタイミングを示すタイミングチャートである。 各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図である。 ＭＯＳＦＥＴに発生する容量を示す模式図である。 寄生容量ＣＰの有無に応じて周波数特性の変化が生じる様子を示す特性図である。 図１のチャージドメインＦＩＲフィルタのブロック構成を示す模式図である。 図６のブロック構成を変形した構成を示す模式図である。 図７において、１段目と２段目の接続ノードを並列化して分離した構成を示す模式図である。 本発明の第１の実施形態にかかるチャージドメインＦＩＲフィルタ２００を示す模式図である。 第１の実施形態にかかるチャージドメインＦＩＲフィルタの周波数特性を示す特性図である。 図１に示すチャージドメインＦＩＲフィルタと第１の実施形態に係るチャージドメインＦＩＲフィルタの群遅延時間を示す特性図である。 第２の実施形態に係るチャージドメインＦＩＲフィルタの構成を示す模式図である。 第３の実施形態におけるクロック信号を示す特性図である。 第３の実施形態に係るチャージドメインＦＩＲフィルタの構成を示す模式図である。 第４の実施形態に係るチャージドメインＦＩＲフィルタの構成を示す模式図である。 第５の実施形態に係るチャージドメインＦＩＲフィルタ６００の構成を示す模式図である。 サンプリング時間Ｔｓ＝１［ｎｓ］として動作させた場合の周波数特性を示す特性図である。 第５の実施形態に係るチャージドメインＦＩＲフィルタの群遅延時間を示す特性図である。 各実施形態のチャージドメインＦＩＲフィルタを備えた通信装置の構成を示す模式図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．第１の実施形態（Ｎパスフィルタ化した例）
（１）前提となる技術
（２）本発明の第１の実施形態に係るフィルタ回路の構成とその動作
２．第２の実施形態（リセットスイッチの追加により寄生容量のリセットを行う例）
３．第３の実施形態（タイミング信号の追加により寄生容量のリセットを行う例）
４．第４の実施形態（リセットスイッチとタイミング信号の追加なしで寄生容量のリセットを行う例）
５．第５の実施形態（寄生容量を利用して周波数特性を広帯域化する例）
６．第６の実施形態（各実施形態に係るフィルタ回路を備える通信装置の例）
＜１．第１の実施形態＞
（１）前提となる技術
本実施形態に係るチャージドメインフィルタの前提となる技術として、チャージドメインＦＩＲフィルタについて説明する。図１は、チャージドメインＦＩＲフィルタの一例として、２タップのＦＩＲフィルタ１０２，１０４を縦続接続した回路を示す模式図である。以下、図１に示す２タップのＦＩＲフィルタ１００の構成及び動作について説明する。
図１に示すＩＮは入力端子、ＯＵＴは出力端子である。Ｇｍ１０６は、入力端子ＩＮに印加された電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプである。Ｇｍ１０６の出力端には、１段目の２タップＦＩＲフィルタ１０２の８個のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂが並列に接続されており、これらのキャパシタによりキャパシタ集合体が構成されている。サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂのそれぞれは、全て同じ容量Ｃである。
各々のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、リセット（Ｒｅｓｅｔ）スイッチＳ１ａＲ，Ｓ１ｂＲ，Ｓ２ａＲ，Ｓ２ｂＲ，Ｓ３ａＲ，Ｓ３ｂＲ，Ｓ４ａＲ，Ｓ４ｂＲが接続されている。また、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、チャージ（Ｃｈａｒｇｅ）スイッチＳ１ａＣ，Ｓ１ｂＣ，Ｓ２ａＣ，Ｓ２ｂＣ，Ｓ３ａＣ，Ｓ３ｂＣ，Ｓ４ａＣ，Ｓ４ｂＣが接続されている。また、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、シェア（Ｓｈａｒｅ）スイッチＳ１ａＳ，Ｓ１ｂＳ，Ｓ２ａＳ，Ｓ２ｂＳ，Ｓ３ａＳ，Ｓ３ｂＳ，Ｓ４ａＳ，Ｓ４ｂＳが接続されている。このように、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂのそれぞれには、リセットスイッチ、チャージスイッチ、シェアスイッチの３種類のスイッチが接続されている。
２段目の２タップＦＩＲフィルタ１０４のサンプリングキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ，Ｃ１３ａ，Ｃ１３ｂ，Ｃ１４ａ，Ｃ１４ｂのそれぞれも、全て同じ容量Ｃである。各々のサンプリングキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ，Ｃ１３ａ，Ｃ１３ｂ，Ｃ１４ａ，Ｃ１４ｂには、リセットスイッチＳ１１ａＲ，Ｓ１１ｂＲ，Ｓ１２ａＲ，Ｓ１２ｂＲ，Ｓ１３ａＲ，Ｓ１３ｂＲ，Ｓ１４ａＲ，Ｓ１４ｂＲが接続されている。また、各サンプリングキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ，Ｃ１３ａ，Ｃ１３ｂ，Ｃ１４ａ，Ｃ１４ｂには、チャージスイッチＳ１１ａＣ，Ｓ１１ｂＣ，Ｓ１２ａＣ，Ｓ１２ｂＣ，Ｓ１３ａＣ，Ｓ１３ｂＣ，Ｓ１４ａＣ，Ｓ１４ｂＣが接続されている。また、各サンプリングキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ，Ｃ１３ａ，Ｃ１３ｂ，Ｃ１４ａ，Ｃ１４ｂには、シェアスイッチＳ１１ａＳ，Ｓ１１ｂＳ，Ｓ１２ａＳ，Ｓ１２ｂＳ，Ｓ１３ａＳ，Ｓ１３ｂＳ，Ｓ１４ａＳ，Ｓ１４ｂＳが接続されている。このように、各サンプリングキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ，Ｃ１３ａ，Ｃ１３ｂ，Ｃ１４ａ，Ｃ１４ｂのそれぞれには、リセットスイッチ、チャージスイッチ、シェアスイッチの３種類のスイッチが接続されている。
図１に示すリセットスイッチ、チャージスイッチ、シェアスイッチのそれぞれは、図１において各スイッチに記されたΦ１〜Φ４のクロック波形によってそれぞれ駆動され、クロック波形Φ１〜Φ４がハイレベルとなるタイミングフェーズでオン（ＯＮ）になる。例えば、シェアスイッチＳ１ａＳ及びシェアスイッチＳ１ｂＳは、クロック波形Φ１がハイレベルとなるタイミングフェーズでオン（ＯＮ）になる。また、チャージスイッチＳ１ｂＣは、クロック波形Φ３がハイレベルとなるタイミングフェーズでオンになり、チャージスイッチＳ１ａＣは、クロック波形Φ４がハイレベルとなるタイミングフェーズでオンになる。
図２は、各クロック波形Φ１〜Φ４がハイレベルとなるタイミングを示すタイミングチャートである。図２に示すように、各クロック波形Φ１〜Φ４は、区間Ｔｓで順次にオンとなるように駆動される。
各スイッチは、図１においてその近傍に記入されたΦ１〜Φ４に対応する図２に示すクロック波形Φ１〜Φ４がＨｉレベルとなるタイミングフェーズでオンになる。各サンプリングキャパシタは、各サンプリングキャパシタに接続された３種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、シェア状態のいずれかとなる。すなわち、各サンプリングキャパシタは、各サンプリングキャパシタに接続されたリセットスイッチがオンとなるタイミングフェーズでリセット状態となる。また、各サンプリングキャパシタは、各サンプリングキャパシタに接続されたチャージスイッチがオンとなるタイミングフェーズでチャージ状態となり、各サンプリングキャパシタに接続されたシェアスイッチがオンとなるタイミングフェーズでシェア状態となる。更に、各サンプリングキャパシタは、各サンプリングキャパシタに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
図１において、１段目のＦＩＲフィルタ１０２と２段目のＦＩＲフィルタ１０４の間の接続ノードに接続された容量ＣＰは、この接続ノードに発生する寄生容量を示している。従って、容量ＣＰは、実際の素子のキャパシタとして存在するものではない。
図３は、各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図であって縦軸は各サンプリングキャパシタを、横軸はタイミングフェーズを示している。ここでは、１段目のＦＩＲフィルタ１０２におけるＣ２ｂとＣ２ａのサンプリングキャパシタ対を例に挙げて回路の動作を説明する。まず、サンプリングキャパシタＣ２ｂの状態について図３を参照すると、Φ３でリセットスイッチＳ２ｂＲがオンとなり、サンプリングキャパシタＣ２ｂはリセット状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積されていた過去の電荷が放電される。次に、Φ４においてチャージスイッチＳ２ｂＣ，Ｓ１ａＣがオンになると、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ１ａとともにチャージ状態となる。この状態では、図３に示す全てのサンプリングキャパシタのうち、サンプリングキャパシタＣ１ａとサンプリングキャパシタＣ２ｂのみがチャージ状態となる。従って、Ｇｍ１０６から供給された電流の半分がサンプリングキャパシタＣ２ｂに流れ込み、残りの半分がサンプリングキャパシタＣ１ａに流れ込む。これにより、サンプリングキャパシタＣ２ｂ，Ｃ１ａに電荷が蓄えられる。次に、Φ１では、サンプリングキャパシタＣ２ｂに接続されたスイッチＳ２ｂＲ，Ｓ２ｂＣ，Ｓ２ｂＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ｂはホールド状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積された電荷が保持される。次に、Φ２では、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ２ａとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａが結合され、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａに蓄えられた電荷が加算される。そして、加算された電荷は、２段目のＦＩＲフィルタ１０４へ送られる。２段目のＦＩＲフィルタ１０４では、Φ２において、チャージスイッチＳ１３ａＣ，Ｓ１４ｂＣがオンとなっている。このため、１段目のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷は、２段目のサンプリングキャパシタＣ１３ａ，Ｃ１４ｂに各１／４ずつ分配される。
同様に、サンプリングキャパシタＣ２ａは、Φ４でリセットスイッチＳ２ａＲがオンとなり、リセット状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積されていた過去の電荷が放電される。次に、Φ１においてチャージスイッチＳ２ａＣ，Ｓ３ｂＣがオンになると、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ３ｂとともにチャージ状態となり、Ｇｍ１０６から供給された電流の半分がサンプリングキャパシタＣ２ａに流れ込む。これにより、サンプリングキャパシタＣ２ａに電荷が蓄えられる。次に、Φ２では、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ２ｂとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂが結合され、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷が加算される。そして、上述のように１段目のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷は、２段目のサンプリングキャパシタＣ１３ａ，Ｃ１４ｂに各１／４ずつ分配される。次に、Φ３では、サンプリングキャパシタＣ２ａに接続されたスイッチＳ２ａＲ，Ｓ２ａＣ，Ｓ２ａＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ａはホールド状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積された電荷が保持される。
図１に示すＦＩＲフィルタ１００の回路は、並列巡回形回路と呼ばれる構成である。他のサンプリングキャパシタ対（サンプリングキャパシタＣ１ａとＣ１ｂ、サンプリングキャパシタＣ３ａとＣ３ｂ、サンプリングキャパシタＣ４ａとＣ４ｂ）についても同様の状態遷移がタイミングフェーズをシフトして実行される。そして、ＦＩＲフィルタ１００の出力端子（ＯＵＴ）には、Ｃ１１〜Ｃ１４の何れかのサンプリングキャパシタ対が接続されて、電荷の出力が絶え間なく連続して行われることになる。
図３に示すように、Φ２のタイミングフェーズにおけるキャパシタＣ２ａ，Ｃ２ｂのシェア状態では、１段目のキャパシタＣ２ａに蓄えられた１クロック前の電荷と、１段目のキャパシタＣ２ｂに蓄えられた２クロック前の電荷は、Ｇｍ１０６の電流が２つのキャパシタＣ２ａ，Ｃ２ｂに半分ずつ流れ込んで電荷として蓄えられていたものであるから、キャパシタＣ２ａ，Ｃ２ｂに蓄積されていた電荷はそれぞれ入力電荷の１／２である。更に、シェア状態では、２段目の２つのサンプリングキャパシタＣ１３ａ，Ｃ１４ｂとの間で電荷が分配されて、入力電荷の１／４が２段目の２つのサンプリングキャパシタＣ１３ａ，Ｃ１４ｂのそれぞれに伝わる。従って、ｎクロック目における１段目の出力電荷Ｑｏｕｔ１（ｎ）は数式１で表すことができる。
Figure 2010268135
 （数式１）
数式１において、Ｑｉｎ１（ｎ−１）は１クロック前に１段目のサンプリングキャパシタに蓄えられた電荷であり、Ｑｉｎ１（ｎ−２）は２クロック前に１段目のサンプリングキャパシタに蓄えられた電荷である。数式１をｚ変換すると、ＱｏｕｔとＱｉｎの関係が数式２として得られる。
Figure 2010268135
 （数式２）
２段目でも同様に、シェア状態では、２段目の２つのサンプリングキャパシタに蓄えられた１クロック前の電荷と２クロック前の電荷は、１段目の出力電荷が２つのキャパシタに半分ずつ伝わる。従って、それぞれ１段目の出力電荷の１／２となる。従って、２段目の出力電荷は数式３のようになる。
Figure 2010268135
 （数式３）
式３をｚ変換すると、２段目の出力Ｑｏｕｔ２と１段目の出力Ｑｏｕｔ１との関係が数式４として得られる。
Figure 2010268135
 （数式４）
また、数式２と数式４から、２段目の出力Ｑｏｕｔ２と１段目の入力Ｑｉｎ１の関係は数式５で求められる。
Figure 2010268135
 （数式５）
以上のように、図１の回路では、２タップのＦＩＲフィルタを縦続接続した結果として、３タップのＦＩＲフィルタが構成されることが判る。非特許文献２の３．１節には、並列巡回形回路は次数の増大と共にその２乗に比例して所要キャパシタの数が増えるので、高次フィルタは低次の回路の縦続接続で実現するのが適当であることが示されている。
しかしながら、上述したように、１段目の２タップＦＩＲフィルタと２段目の２タップＦＩＲフィルタの接続ノードには寄生容量ＣＰが存在する。この寄生容量は、スイッチに使用されるＭＯＳＦＥＴの容量に起因する。図４は、ＭＯＳＦＥＴに発生する容量を示す模式図である。図４に示すように、ＭＯＳＦＥＴには、ドレインとゲートとの間及びドレインとＧＮＤとの間に生じる容量（Ｃｇｄ＋Ｃｊｄ）、ソースとゲートとの間及びソースとＧＮＤとの間に生じる容量（Ｃｓｄ＋Ｃｊｓ）が発生する。
図１に示す回路において、１段目のＦＩＲフィルタ１０２と２段目のＦＩＲフィルタ１０４の間のノード１０８に着目する。このノード１０８には、Ｓ１ａＳ，Ｓ１ｂＳ，Ｓ２ａＳ，Ｓ２ｂＳ，Ｓ３ａＳ，Ｓ３ｂＳ，Ｓ４ａＳ，Ｓ４ｂＳ，Ｓ１１ａＣ，Ｓ１１ｂＣ，Ｓ１２ａＣ，Ｓ１２ｂＣ，Ｓ１３ａＣ，Ｓ１３ｂＣ，Ｓ１４ａＣ，Ｓ１４ｂＣの１６個のスイッチが接続されている。従って、図１の回路中、ノード１０８の寄生容量が最も大きくなる。
上述した非特許文献３のFig. 4. IIR operation with cyclic charge readout.に示されるように、この寄生容量ＣＰが原因となって、数式６のような伝達関数のＩＩＲフィルタを形成することが知られている。
Figure 2010268135
 （数式６）
数式６において、αは以下の数式７で表される。
Figure 2010268135
 （数式７）
例えば、図１の回路において、各スイッチの片側あたりの寄生容量を２０［ｆＦ］とすると、スイッチ１６個では、Ｃｐ＝３２０［ｆＦ］となり、この値が数式７のＣＨに相当する。
そして、１個のサンプリングキャパシタの容量を２５０［ｆＦ］とすると、１タイミングフェーズあたり４個がノード１０８に接続されるので、４個のサンプリングキャパシタの容量の合計は１０００［ｆＦ］となる。更に、各キャパシタにはリセット、チャージ、シェアの３種のスイッチが付属するので、合計で１２個のスイッチの寄生容量が発生する。各スイッチの片側あたりの寄生容量を２０［ｆＦ］とすると、スイッチ１２個では２４０［ｆＦ］の寄生容量が発生する。従って、１タイミングフェーズあたりにノード１０８に接続される容量を合計すると、１０００［ｆＦ］＋２４０［ｆＦ］＝１２４０［ｆＦ］となり、この値が数式７のＣＲに相当する。そして、ＣＨ＝３２０［ｆＦ］、ＣＲ＝１２４０［ｆＦ］を数式７に代入すると、α＝０．２０５となる。
このため、図１の回路をサンプリング時間Ｔｓ＝１［ｎｓ］として動作させた場合、寄生容量ＣＰの有無に応じて、図５に示すような周波数特性の変化が生じてしまう。図５において、実線で示す特性は、α＝０の場合を示している。また、破線で示す特性は、αが上記の０．２０５の場合を示している。図５に示すように、寄生容量ＣＰが生じることによって、周波数特性が狭くなることが判る。
以上の結果は、２タップのＦＩＲフィルタ１０２、１０４を縦続接続したことによって生じるものである。以上のように、わずか２タップのＦＩＲフィルタを２つ縦続接続しただけで上記のような周波数特性の変化が生じることからわかるように、高次のＦＩＲフィルタではさらに多くのスイッチが使用されるので、大きな周波数特性変化が生じることは明らかである。
（２）本発明の第１の実施形態に係るフィルタ回路の構成とその動作
以上の点に鑑みて、本発明の一実施形態に係るフィルタ回路は、周波数特性の変化を生じないチャージドメインＦＩＲフィルタを提供することを目的としている。
まず、図６に図１のチャージドメインＦＩＲフィルタのブロック図を示し、ブロック図を用いて問題解決の手順を明らかにする。図６の左半分が１段目の２タップのＦＩＲフィルタ、中央が寄生容量で生じるＩＩＲフィルタ、右半分が２段目の２タップのＦＩＲフィルタである。図中の↓４はデシメーション４（４サンプル信号につき３サンプル信号を間引く処理）、↑４はインターポレーション４（デシメーションで間引いたサンプルに信号“０”を入れる処理）をそれぞれ示している。また、Ｚ−１は１サンプル時間のディレイ、Ｚ−４は４サンプル時間ディレイをそれぞれ示している。
図６の１段目にあるデシメーション４とインターポレーション４の位置は２タップＦＩＲの加算器の後ろ側に移動しても等価であるので、図６のブロック図は図７のように変形できる。さらに図７の破線で囲んだ部分を見ると、１段目と２段目の接続ノード１０８は並列化することで４箇所に分離可能なことが判り、図８のようなブロック図が考えられる。
図８で破線で囲んだ部分は、並列化されたままで１段目と２段目のＦＩＲフィルタを接続するノードであり、寄生容量も４箇所に分離されて寄生ＩＩＲフィルタも４個になっている。このように複数経路に分離されるフィルタ回路は、Ｎパスフィルタと呼ばれる回路であり、Ｎパスフィルタでは元のフィルタの１／Ｎの帯域幅の狭帯域フィルタが得られる（本実施形態ではＮ＝４）。寄生ＩＩＲフィルタの周波数特性が１／Ｎの帯域に変化して、これがＦＩＲフィルタの周波数特性に与える影響が緩和されるならば上述した寄生容量の問題の対策になる。さらにＮパスフィルタ化したことで寄生容量の電荷を放電するタイミングが得られるので根本的な問題解決も行えることになる。
以上の観点により、図９は、本発明の第１の実施形態にかかるチャージドメインＦＩＲフィルタ２００を示す模式図である。図９に示すＦＩＲフィルタ２００は、図１のＦＩＲフィルタ１００を４パスに分離したものであり、ＦＩＲフィルタ１０２，１０４の接続を図８に基づいて変更したものである。各接続ノード１１０，１１２，１１４，１１６にはスイッチが４個だけ接続されるので寄生容量は８０［ｆＦ］であり、図８におけるＩＩＲフィルタの係数はβ＝０．０６になる。サンプリング時間Ｔｓ＝１［ｎｓ］として動作させた場合の周波数特性は図１０に４−Ｐａｔｈで示す特性となり、図１の回路の特性（図１０中に１−Ｐａｔｈで示す）と比べて周波数特性の変化を大幅に軽減することが可能である。
以上説明したように第１の実施形態によれば、２タップのＦＩＲフィルタ１０２，１０４を縦続接続したチャージドメインＦＩＲフィルタにおいて、１段目と２段目の接続ノード１０８を並列化することで分離した。これにより、寄生容量に起因する周波数特性の変化を軽減することが可能となる。
＜２．第２の実施形態＞
次に、本発明の第２の実施形態について説明する。上述したように第１の実施形態に係るチャージドメインＦＩＲフィルタ２００では、１段目と２段目の接続ノード１０８を並列化して複数に分離したことにより、寄生容量に起因する周波数特性の変化を軽減することが可能できた。一方、図１１は、図１に示すチャージドメインＦＩＲフィルタ１００と第１の実施形態に係るチャージドメインＦＩＲフィルタ２００の群遅延時間を示す特性図である。図１１に示すように、群遅延時間で比較すると図１１に示すように、４−ｐａｔｈのチャージドメインＦＩＲフィルタ２００では、細かいうねりが生じていることがわかる。
本発明の第２の実施形態は、位相特性が重要な場合にＮパスフィルタ化した寄生容量のリセットを行うものである。図１２は、第２の実施形態に係るチャージドメインＦＩＲフィルタ３００の構成を示す模式図である。図１２に示すように、第２の実施形態に係るチャージドメインＦＩＲフィルタ３００では、図１０の回路に対して、寄生容量のリセットを行うためリセットスイッチＳＰ１Ｒ，ＳＰ２Ｒ，ＳＰ３Ｒ，ＳＰ４Ｒを追加している。
各リセットスイッチＳＰ１Ｒ，ＳＰ２Ｒ，ＳＰ３Ｒ，ＳＰ４ＲをＯＮにするタイミングフェーズは、この例では１段目のサンプリングキャパシタがシェア状態となる１クロック前とされている。すなわち、ＳＰ１Ｒはφ４がハイになるタイミングでオンとなり、ＳＰ２Ｒはφ１がハイになるタイミングでオンとなり、ＳＰ３Ｒはφ２がハイになるタイミングでオンとなり、ＳＰ４Ｒはφ３がハイになるタイミングでオンとなる。但し、各リセットスイッチＳＰ１Ｒ，ＳＰ２Ｒ，ＳＰ３Ｒ，ＳＰ４ＲをＯＮにするタイミングフェーズは、これに限定されるものではない。Ｎパスのフィルタであれば、１段目のサンプリングキャパシタがシェア状態となる１クロック前からＮ−１クロック前までの何れかのタイミングフェーズで各リセットスイッチＳＰ１Ｒ，ＳＰ２Ｒ，ＳＰ３Ｒ，ＳＰ４ＲをＯＮにすることが可能である。
そして、寄生容量ＣＰ１〜ＣＰ４をリセットすることにより、寄生容量によるＩＩＲフィルタが消滅するので、図１０および図１１に示す「ＣＰなし」の特性を得ることができる。従って、寄生容量による周波数特性の変化を抑えるとともに、位相特性の低下も抑えることが可能となる。
以上説明したように第２の実施形態によれば、１段目と２段目の接続ノード１０８を分離してＮパスとした構成において、各接続ノード１１０，１１２，１１４，１１６にリセットスイッチ設け、Ｎパスフィルタ化した寄生容量を消滅させるようにした。これにより、寄生容量による周波数特性の変化を抑えるとともに、位相特性の低下も抑えることが可能となる。
＜３．第３の実施形態＞
次に、本発明の第３の実施形態について説明する。第３の実施形態は、第２の実施形態で説明したリセットスイッチを追加する代わりに、既存のスイッチのＯＮ時間を延長して寄生容量をリセットするものである。
図１３は、第３の実施形態におけるクロック信号を示す特性図である。第３の実施形態では、φ１〜φ４のクロック信号に加えて、クロック信号Φ４，１、Φ１，２、Φ２，３、Φ３，４が新設されている。図１３に示すように、Φ４，１は、φ１、φ４がハイになるタイミングでハイになる信号であり、Φ１，２は、φ１、φ２がハイになるタイミングでハイになる信号である。また、Φ２，３は、φ２、φ３がハイになるタイミングでハイになる信号であり、Φ３，４は、φ３、φ４がハイになるタイミングでハイになる信号である。クロック信号Φ４，１、Φ１，２、Φ２，３、Φ３，４は、既存のスイッチのＯＮ時間を延長して寄生容量の放電するために用いられる。
図１４は、第３の実施形態に係るチャージドメインＦＩＲフィルタ４００の構成を示す模式図である。図１４に示す構成では、図１０の構成に対して、２段目のＦＩＲフィルタ１０４のチャージスイッチＳ１２ａＣ，Ｓ１３ｂＣ，Ｓ１３ａＣ，Ｓ１４ｂＣ，Ｓ１４ａＣ，Ｓ１１ｂＣ，Ｓ１１ａＣ，Ｓ１２ｂＣが新設されたクロック信号Φ４，１、Φ１，２、Φ２，３、Φ３，４によって動作する。すなわち、チャージスイッチＳ１２ａＣ，Ｓ１３ｂＣ，Ｓ１３ａＣ，Ｓ１４ｂＣ，Ｓ１４ａＣ，Ｓ１１ｂＣ，Ｓ１１ａＣ，Ｓ１２ｂＣは、図３で説明したチャージとリセットの両方のタイミングフェーズでＯＮになる。このため、２段目のＦＩＲフィルタ１０４のリセットのタイミングフェーズで寄生容量ＣＰ１〜ＣＰ４を同時にリセットすることができる。ＯＮ時間を延長するスイッチは、１パスあたり少なくとも１つ以上であればよい。
第３の実施形態によれば、２段目のＦＩＲフィルタ１０４のチャージスイッチＳ１２ａＣ，Ｓ１３ｂＣ，Ｓ１３ａＣ，Ｓ１４ｂＣ，Ｓ１４ａＣ，Ｓ１１ｂＣ，Ｓ１１ａＣ，Ｓ１２ｂＣは、チャージとリセットの両方のタイミングフェーズでＯＮになるように動作する。従って、新たにスイッチを設けることなく、チャージスイッチの動作により寄生容量ＣＰ１〜ＣＰ４をリセットすることが可能となる。
＜４．第４の実施形態＞
次に、本発明の第４の実施形態について説明する。上述したように第２及び第３の実施形態では、リセットスイッチを設けたり、または新たなクロック信号を追加することによって寄生容量をリセットするようにした。第４の実施形態は、寄生容量のリセットスイッチや新たなクロック信号の追加が消費電力増加などの要因で許容できない場合に適用可能なものである。
図１５は、第４の実施形態に係るチャージドメインＦＩＲフィルタ５００の構成を示す模式図である。図１５に示すように、２段目のチャージスイッチＳ１２ａＣ，Ｓ１３ａＣ，Ｓ１４ａＣ，Ｓ１１ａＣは常にオン状態とされている。従って、寄生容量ＣＰ１〜ＣＰ４は２段目のサンプリングキャパシタａＣ１２ａ，Ｃ１３ａ，Ｃ１４ａ，Ｃ１１ａと並列に接続された状態となる。このように、２段目のチャージスイッチＳ１２ａＣ，Ｓ１３ａＣ，Ｓ１４ａＣ，Ｓ１１ａＣを常にオン状態とすることで、寄生容量ＣＰ１〜ＣＰ４を２段目のサンプリングキャパシタａＣ１２ａ，Ｃ１３ａ，Ｃ１４ａ，Ｃ１１ａの一部として用いることができる。従って、リセットスイッチＳ１２ａＲ，Ｓ１３ａＲ，Ｓ１４ａＲ，Ｓ１１ａＲがオンになると、サンプリングキャパシタと一緒に寄生容量ＣＰ１〜ＣＰ４の電荷も放電する。スイッチを駆動する数が減少するので低電力の効果も期待できる。常時ＯＮにするスイッチは各接続ノードあたり１つに限られる。
以上説明したように第４の実施形態によれば、２段目のチャージスイッチＳ１２ａＣ，Ｓ１３ａＣ，Ｓ１４ａＣ，Ｓ１１ａＣを常にオン状態としたため、寄生容量ＣＰ１〜ＣＰ４を２段目のサンプリングキャパシタａＣ１２ａ，Ｃ１３ａ，Ｃ１４ａ，Ｃ１１ａのリセットタイミングでリセットすることが可能となる。これにより、スイッチを減らして構成を簡素にできるとともに、駆動するスイッチ数が減少するので消費電力を低減することが可能となる。
＜５．第５の実施形態＞
次に、本発明の第５の実施形態について説明する。第５の実施形態は、寄生容量を積極的に利用して周波数特性を広帯域化するものである。
図１６は、第５の実施形態に係るチャージドメインＦＩＲフィルタ６００の構成を示す模式図である。第５の実施形態に係るＦＩＲフィルタ６００は差動構成とされており、２タップのＦＩＲフィルタ１０２，１０４を縦続接続したＦＩＲフィルタと２タップのＦＩＲフィルタ１０２Ｘ，１０４Ｘを縦続接続したＦＩＲフィルタとから構成される。入力端子ＩＮと入力端子ＩＮＸには互いに逆相の差動信号が入力される。
図１６に示すチャージドメインＦＩＲフィルタ６００では、回路全体を差動構成にしているため、２つの回路の同じノードにおける信号電圧は符合を反転した正相と逆相の関係になる。例えば、図１６において、ノード１１０と１１０Ｘにおける信号電圧は正相と逆相の関係になり、ノード１１２と１１２Ｘにおける信号電圧は正相と逆相の関係になる。また、ノード１１４と１１４Ｘにおける信号電圧は正相と逆相の関係になり、ノード１１６と１１６Ｘにおける信号電圧は正相と逆相の関係になる。
図１６に示すように、正相のパス１（ノード１１０）と逆相のパス３（ノード１１４Ｘ）を接続し、正相のパス２（ノード１１２）と逆相のパス４（ノード１１６Ｘ）を接続している。また、正相のパス３（ノード１１４）と逆相のパス１（ノード１１０Ｘ）を接続し、正相のパス４（ノード１１６）と逆相のパス２（ノード１１２Ｘ）を接続する。
このように、第５の実施形態に係るチャージドメインＦＩＲフィルタ６００では、寄生容量が生じるノードにおいて、タイミングフェーズがＮ／２ずれたノード同士が接続される。これにより、ノード１１０，１１２，１１４，１１６のそれぞれでは、タイミングフェーズがＮ／２だけ前の信号が逆相で加算されることになる。このように正相のパス１〜パスＮ／２と逆相のパスＮ／２＋１〜パスＮの間を接続すると、寄生容量を利用して以下の数式８のような伝達関数のＮ／２次のＩＩＲバンドパスフィルタを形成できる。数式８では、ＩＩＲバンドパスフィルタにおいてＮ／２のタイミングフェーズだけずれた逆相の信号が加算されるため、右辺の分母では、１にα・Ｚ（−Ｎ／２）が加算されている。
Figure 2010268135
 （数式８）
図１６の場合、各スイッチ片側あたりの寄生容量を２０［ｆＦ］とすると、正相と逆相の合計からスイッチ８個分ではＣｐ＝１６０［ｆＦ］、これが式７のＣＨに相当する。また、サンプリングキャパシタの容量を１個２５０［ｆＦ］とすると、１タイミングフェーズあたり４個がこのノードに接続されるので１０００［ｆＦ］となる。更に各キャパシタにはリセット、チャージ、シェアの３種のスイッチが付属するので合計で１２個のスイッチの寄生容量２４０［ｆＦ］も付加され、１０００＋２４０＝１２４０［ｆＦ］が数式７のＣＲに相当する。これらを数式７に代入すると、α＝０．１１４と求められる。
図１７は、サンプリング時間Ｔｓ＝１［ｎｓ］として動作させた場合の周波数特性を示す特性図であって、第５の実施形態に係るチャージドメインＦＩＲフィルタ６００の周波数特性は図１７中の「ＣＰあり」の特性となる。図１７に示すように、第５の実施形態にかかるチャージドメインＦＩＲフィルタ６００では、「ＣＰなし」の特性に比べて周波数特性は広帯域化される。従って、正相と逆相の寄生容量を積極的に利用して周波数特性を広帯域化することが可能となる。
なお、図１８に示すように、群遅延時間で比較すると、第５の実施形態に係るＦＩＲフィルタ６００（「ＣＰあり」）の場合は、「ＣＰなし」の場合に比べて若干のうねりが生じる。しかし、このうねりについても、図１１で示した「４−Ｐａｔｈ」の場合よりも低減することができる。
＜６．第６の実施形態＞
第６の実施形態は、上述した各実施形態のチャージドメインＦＩＲフィルタを備えた通信装置７００に関する。図１９は、通信装置７００の構成を示す模式図である。
図１９に示すように、第６の実施形態にかかる通信装置７００は、データ生成部７１０と、信号処理回路７２０と、周波数変換器７３０と、ローカル信号発生器７４０と、電力増幅器７５０と、帯域制限用フィルタ７６０と、アンテナ７７０と、を含んで構成される。
通信装置７００から送信すべきデータはデータ生成部７１０で生成され、信号処理回路７２０に入力される。信号処理回路７２０では、Ｄ／Ａ変換、符号化及び変調などの処理が施されることにより、ベースバンドまたはＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ；中間周波数）帯の送信信号が生成される。信号処理回路７２０からの送信信号は周波数変換器（ミキサ）７４０に入力され、ローカル信号発生器７３０からのローカル信号と乗算される。送信信号がローカル信号と乗算されることによって、送信信号はＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）帯の信号に周波数変換、すなわちアップコンバートされる。
周波数変換器７４０でアップコンバートされて得られるＲＦ信号は、電力増幅器７５０によって増幅された後、帯域制限用フィルタ７６０に入力される。そしてＲＦ信号は、帯域制限用フィルタ７６０で帯域制限を受けて不要な周波数成分が除去された後、アンテナ７７０に供給される。ここで、帯域制限用フィルタ７６０に、これまでに説明した各実施形態にかかる種々のチャージドメインＦＩＲフィルタを用いることができる。
以上説明したように第６の実施形態によれば、通信装置７００の帯域制限用フィルタ７６０として、第１〜第５の実施形態に係るＦＩＲフィルタを用いることにより、アンテナ７７０に供給される信号に波形の乱れが生じてしまうことを確実に抑止できる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１０２，１０４ ２タップのＦＩＲフィルタ
１０６ トランスコンダクタンスアンプ
１１０，１１２，１１４，１１６ ノード
２００，３００，４００，５００，６００ チャージドメインＦＩＲフィルタ
７００ 通信装置

Claims (6)

  1. 入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、
    複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体と、
    複数のキャパシタから構成され、前記第１のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体と、
    前記第１のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体のキャパシタとを個々に接続する複数の接続ノードと、
    を備える、フィルタ回路。
  2. 前記複数の接続ノードには、寄生容量をリセットするためのリセットスイッチが設けられた、請求項１に記載のフィルタ回路。
  3. 前記第２のキャパシタ集合体に属する各キャパシタのリセット期間において、当該キャパシタが接続された前記接続ノードの寄生容量がリセットされる、請求項１に記載のフィルタ回路。
  4. 前記第２のキャパシタ集合体に属する特定のキャパシタが前記接続ノードに常時接続され、前記特定のキャパシタのリセット期間において、当該特定のキャパシタが接続された前記接続ノードの寄生容量がリセットされる、請求項１に記載のフィルタ回路。
  5. 入力端に入力された正相の電圧信号を電流信号に変換する第１の電圧電流変換部と、
    複数のキャパシタから構成され、前記第１の電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体と、
    複数のキャパシタから構成され、前記第１のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体と、
    前記第１のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体のキャパシタとを個々に接続する複数の第１の接続ノードと、
    入力端に入力された逆相の電圧信号を電流信号に変換する第２の電圧電流変換部と、
    複数のキャパシタから構成され、前記第２の電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第３のキャパシタ集合体と、
    複数のキャパシタから構成され、前記第３のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第４のキャパシタ集合体と、
    前記第３のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第４のキャパシタ集合体のキャパシタとを個々に接続する複数の第２の接続ノードと、
    複数の前記第１の接続ノードのそれぞれと複数の前記第２の接続ノードのそれぞれを接続する複数の第３の接続ノードと、
    を備える、フィルタ回路。
  6. 入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、
    複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体と、
    複数のキャパシタから構成され、前記第１のキャパシタ集合体から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体と、
    前記第１のキャパシタ集合体において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体のキャパシタとを個々に接続する複数の接続ノードと、
    を備える、フィルタ回路、を備える、通信装置。
JP2009116728A 2009-05-13 2009-05-13 フィルタ回路及び通信装置 Withdrawn JP2010268135A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009116728A JP2010268135A (ja) 2009-05-13 2009-05-13 フィルタ回路及び通信装置
US12/773,648 US8067972B2 (en) 2009-05-13 2010-05-04 Filter circuit and communication device
CN2010101739281A CN101888222B (zh) 2009-05-13 2010-05-06 滤波电路和通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116728A JP2010268135A (ja) 2009-05-13 2009-05-13 フィルタ回路及び通信装置

Publications (1)

Publication Number Publication Date
JP2010268135A true JP2010268135A (ja) 2010-11-25

Family

ID=43068021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116728A Withdrawn JP2010268135A (ja) 2009-05-13 2009-05-13 フィルタ回路及び通信装置

Country Status (3)

Country Link
US (1) US8067972B2 (ja)
JP (1) JP2010268135A (ja)
CN (1) CN101888222B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084609A1 (ja) * 2014-11-25 2016-06-02 ソニー株式会社 帯域除去フィルタ
WO2023100283A1 (ja) * 2021-12-01 2023-06-08 三菱電機株式会社 フィルタ回路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010004455A2 (en) * 2008-06-16 2010-01-14 Nxp B.V. A switched-capacitor pipeline adc stage
US8188753B2 (en) 2009-02-18 2012-05-29 Analog Devices, Inc. Analog computation
JP2010258528A (ja) * 2009-04-21 2010-11-11 Sony Corp フィルタ回路及び通信装置
US8324961B2 (en) * 2010-05-31 2012-12-04 Industrial Technology Research Institute Charge domain filter and bandwidth compensation circuit thereof
EP3133737B1 (en) 2010-08-18 2019-05-01 Analog Devices, Inc. Charge sharing analog computation circuitry and applications
EP2719075B8 (en) * 2011-06-06 2021-09-15 Analog Devices, Inc. Charge sharing time domain filter
TWI478490B (zh) * 2011-12-14 2015-03-21 Ind Tech Res Inst 電荷域濾波器及其方法
US9948280B1 (en) * 2017-03-22 2018-04-17 Realtek Semiconductor Corporation Two-capacitor-based filter design method and two-capacitor-based filter
US10461635B1 (en) * 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
US11758308B2 (en) * 2019-10-11 2023-09-12 Schneider Electric USA, Inc. Systems and methods for improving frequency response of a high-speed data acquisition device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084465A (en) * 1998-05-04 2000-07-04 Tritech Microelectronics, Ltd. Method for time constant tuning of gm-C filters
TWI283512B (en) * 2004-07-08 2007-07-01 Via Tech Inc Transconductance filtering circuit
JP2007324659A (ja) * 2006-05-30 2007-12-13 Sony Corp チャージドメインフィルタ回路
JP2008018220A (ja) 2006-07-10 2008-01-31 Seiji Konno 磁石、又はプリント加工、を使用した、痔痛治療器具。
TW200827755A (en) * 2006-09-11 2008-07-01 Sony Corp Charge sampling filter circuit and charge sampling method
JP2009027389A (ja) * 2007-07-18 2009-02-05 Sony Corp 信号処理装置、フィルタ装置、信号処理方法、およびフィルタ方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084609A1 (ja) * 2014-11-25 2016-06-02 ソニー株式会社 帯域除去フィルタ
US10187097B2 (en) 2014-11-25 2019-01-22 Sony Corporation Notch filter
WO2023100283A1 (ja) * 2021-12-01 2023-06-08 三菱電機株式会社 フィルタ回路
JP7433549B2 (ja) 2021-12-01 2024-02-19 三菱電機株式会社 フィルタ回路

Also Published As

Publication number Publication date
CN101888222A (zh) 2010-11-17
CN101888222B (zh) 2013-06-19
US20100289567A1 (en) 2010-11-18
US8067972B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
JP2010268135A (ja) フィルタ回路及び通信装置
US9136867B2 (en) ΔΣ-modulator and ΔΣ-A/D converter
US7965135B2 (en) Charge sampling filter circuit and charge sampling method
WO2011024481A1 (ja) ダイレクトサンプリング回路及び受信機
US7979047B2 (en) Sampling filter
JP5240193B2 (ja) 電圧電流変換器およびこれを用いたフィルタ回路
US7834797B2 (en) Switched capacitor circuit, switched capacitor filter, and sigma-delta A/D converter
US8766834B2 (en) Discrete time analog circuit and receiver using same
JP4372694B2 (ja) ミキサー
US9148125B2 (en) High order discrete time charge rotating passive infinite impulse response filter
US20070008208A1 (en) Filter with gain
US8279023B2 (en) Filter circuit and communication device
JP5258559B2 (ja) 離散フィルタ、サンプリングミキサおよび無線装置
Thijssen et al. A 0.06–3.4-MHz 92-$\mu $ W Analog FIR Channel Selection Filter With Very Sharp Transition Band for IoT Receivers
JP2010148043A (ja) フィルタ回路および通信装置
US8633617B2 (en) Filter circuit and communication apparatus
JP5270110B2 (ja) 周波数選択機能を有するミキサ
JP4678054B2 (ja) フィルタ回路および通信装置
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
WO2009153921A1 (ja) アナログスイッチ
CN113381726A (zh) 一种可重构带通滤波器
WO2012008106A1 (ja) ダイレクトサンプリング回路
JP2015084520A (ja) バンドパスフィルタ
Yoshizawa et al. Parasitic discrete-time-pole cancelling techniques for ultra-wideband discrete-time charge-domain baseband filters
JP5655033B2 (ja) サンプリング回路および積分回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120807