JP2015084520A - バンドパスフィルタ - Google Patents

Abstract

【課題】消費電力の増大や必要な製造プロセス微細化によるコスト増大の要因になるローカル信号のＤｕｔｙ変換回路を不要としながら、減衰量の劣化や希望波のゲインの減衰を抑えたバンドパスフィルタを実現すること。
【解決手段】本発明の４相バンドパスフィルタは、入力電流信号を出力電圧信号に変換するロード素子１２と、４個のインピーダンス素子Ｚ１４１乃至Ｚ１４４からなるインピーダンス素子群１４と、２個の第１のスイッチＳＷ１３１及びＳＷ１３２からなる信号接続スイッチ群１３と、２個の第２のスイッチＳＷ１５１及びＳＷ１５２からなる接地スイッチ群１５とを備えている。
【選択図】図１

Description

本発明は、バンドパスフィルタ（帯域通過フィルタ；ＢＰＦ）に関し、より詳細には、減衰量の劣化や希望波のゲインの減衰を抑えることができるバンドパスフィルタ及びそのバンドパスフィルタを備えた受信システムの回路技術に関する。

従来から無線信号の受信システムにおいて、希望波を正常に復調するために、アンテナと受信器の間に、妨害波を十分除去するためのＳＡＷフィルタ（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ ｆｉｌｔｅｒ；表面弾性波フィルタ）を用いられることが多い。このＳＡＷフィルタは、圧電体の薄膜、もしくは基板上に形成された規則性のある櫛型電極（ＩＤＴ）により、特定の周波数帯域の電気信号を取り出す素子で、櫛型電極（ＩＤＴ）の構造周期と圧電体や電極の物性により、中心周波数や帯域を決めることができる。
しかし、システムの小型化や、コスト削減を目指す上では、ＳＡＷフィルタレスの受信システムが望ましい。近年、ＳＡＷフィルタレスの受信システムにおいて、ＳＡＷフィルタの代替手段として、ＩＣチップ内にＭ相バンドパスフィルタを用いる手段が多く採用されている（例えば、特許文献１及び非特許文献１参照）。

図９は、一般的なＭ相バンドパスフィルタの回路構成図である。Ｍ相バンドパスフィルタ１６０は、入力電流信号を電圧信号に変換して出力するロード素子１６２とスイッチ群１６３とインピーダンス素子群１６４とから構成されている。また、ロード素子１６２は、例えば、低雑音増幅器などの増幅器のロード素子で良い。また、スイッチ群１６３は、Ｍ個のスイッチＳＷ６３１乃至６３Ｍから構成されている。また、インピーダンス素子群１６４は、Ｍ個のインピーダンス素子Ｚ６４１乃至Ｚ６４Ｍから構成されている。
また、スイッチ群ＳＷｉ（ＳＷ６３１乃至６３Ｍ）は、出力信号とインピーダンス素子群Ｚ６４ｉとを接続している。ただし、ｉは１乃至Ｍの整数である。インピーダンス素子群Ｚ６４ｉのスイッチ群ＳＷｉと接続されないもう一方の端子は、グランドと接続されている。スイッチ群ＳＷｉの接続／非接続は、Ｍ相クロック群ＬＯｉ（ＬＯ６１乃至ＬＯ６Ｍ）で制御されている。

図１０は、図９に示したＭ相クロック群のタイミング図である。Ｍ相クロック群ＬＯｉの周期はＴで、Ｈｉｇｈの区間はＴ／Ｍであり、つまり、Ｄｕｔｙ比１００／Ｍ％の信号である。また、互いにＴ／Ｍの遅延差があり、つまり、３６０／Ｍ度ずつ位相がずれている
例えば、スイッチ群ＳＷｉをＮＭＯＳトランジスタで構成すると、Ｍ相クロック群ＬＯ６ｉがＨｉｇｈのとき、スイッチ群ＳＷｉは接続状態となり、Ｍ相クロック群ＬＯｉがＬｏｗのとき、スイッチ群ＳＷｉは非接続状態となる。つまり、ＳＷ１乃至ＳＷＭは、どの２つも同時に接続状態にならず、常に、１つがＴ／Ｍ区間だけ接続状態になる。

以下に、Ｍ相バンドパスフィルタの特性を示すために、Ｍ＝４の場合を例にして説明する。
図１１は、一般的な４相バンドパスフィルタの回路構成図である。４相バンドパスフィルタ１８０は、図９におけるロード素子１６２をロード抵抗１８２に置き換え、インピーダンス素子群１６４は、キャパシタから構成されるキャパシタ群１８４（８４１乃至８４４）に置き換えている。なお、ＳＷ８３１乃至ＳＷ８３４はスイッチ群を示し、ＬＯ８１乃至ＬＯ８４は４相クロック群を示している。

図１２は、図１１に示した４個のスイッチ群の接続／非接続を制御する４相クロック群のタイミング図である。４相クロックＬＯ８１乃至ＬＯ８４の周期はＴで、Ｈｉｇｈの区間はＴ／４であり、つまり、Ｄｕｔｙ比２５％の信号である。また、互いにＴ／４の遅延差があり、つまり、９０度ずつ位相がずれている。
図１３は、図１１に示した４相バンドパスフィルタの周波数特性を示す図である。横軸は対数目盛の周波数を示しており、通過帯域の中心周波数ＦＬＯは、４相クロックＬＯ８１乃至ＬＯ８４の周波数に相当する。また、縦軸はゲインを示しており、帯域は一次の傾きを持ち、中心周波数においてゲインをＧ０とする、周波数Ｆｃ１、Ｆｃ２は、通過帯域からＧ０−３ｄＢのゲインになる周波数を示している。ＦＬＯ−Ｆｃ１及びＦｃ２−ＦＬＯは、１／（２π＊４ＲＣ）で与えられる。

図１４は、Ｍ相バンドパスフィルタを用いるダイレクトコンバージョン方式の受信器の回路構成図である。受信器１１０のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）入力電圧信号は、ＧＭセル１１１に入力され、ＲＦ電流信号に変換されたのち、Ｍ相バンドパスフィルタ１６０に入力されてミキサーに入力されるミキサー入力信号として出力される。ここで、ＧＭセル１１１と、Ｍ相バンドパスフィルタ１６０のロード素子１６２の組合せは、低雑音増幅器として考えてよい。
ミキサー入力信号は、ミキサー１１２にて、ミキサーローカル信号と掛け合わされて、ベースバンド信号に周波数変換されて出力される。このとき、ミキサーローカル信号の周波数は、ＲＦ入力信号のキャリア周波数に相当する。多くの場合、受信器のミキサーに用いるローカル信号は高い周波数精度が求められるため、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ（ＰＬＬ）回路を用いて正確な周波数を生成される。ここでは、ミキサーローカル信号はＰＬＬ回路１１４の出力である。

高周波のＰＬＬ回路で生成される信号は、多くの場合、正弦波を分周や増幅して生成されるため、ＰＬＬ回路１１４が出力するローカル信号のＤｕｔｙ比は５０％である。従って、Ｄｕｔｙ比が５０％のＤｕｔｙ５０Ｍ相クロックをＤｕｔｙ変換回路１１３でＭ相バンドパスフィルタ６０に必要なＤｕｔｙ比に変換して、Ｍ相クロックが得られる。
Ｍ相クロックの周波数は、ＲＦ信号のキャリア周波数であるから、Ｍ相バンドパスフィルタ６０の通過帯域の中心周波数は、高い精度でＲＦ入力信号のキャリア周波数と等価である。すなわち、４相バンドパスフィルタの通過帯域の中心周波数は高い精度で設定することができる。

また、ＲＦ入力信号の周波数帯域やチャネルが複数あり、周波数帯域やチャネルに応じて、キャリア周波数が変化する場合、ＰＬＬ回路は、出力周波数を変更できるシンセサイザＰＬＬ回路を用いる。その場合、Ｍ相クロックの周波数は常に、キャリア周波数となるため、Ｍ相バンドパスフィルタ６０の通過帯域の中心周波数は常に、ＲＦ入力信号のキャリア周波数となる。
このように、Ｍ相バンドパスフィルタ１６０は、通常の受信器が有する周波数変換器に用いるローカル信号と同一の周波数のクロックを用いることができ、また、周波数精度が高く、かつ周波数帯域やチャネルに応じて通過帯域の中心周波数を変えることができることから、ＲＦ信号のバンドパスフィルタとして非常に有効な手段とされている。

図１５は、図１４に示したＤｕｔｙ変換回路の回路構成図で、図１６は、図１５に示したＩＱローカル信号と４相クロックのタイミング図である。Ｍ＝４の場合、図１２で示したように、４相クロックのそれぞれの位相差は９０度である。ミキサー１１２がＩＱ直交ミキサーの場合、ミキサーローカル信号は互いに９０度位相がずれたＩＱローカル信号である。
図１５に示したＡＮＤ回路１２１乃至１２４は論理積の動作となり、２つの入力レベルがともにＨｉｇｈのときだけ、出力がＨｉｇｈとなる。ＡＮＤ回路１２１には、ＬＯＱＰとＬＯＩＰが入力されてＬＯ１が出力され、ＡＮＤ回路１２２には、ＬＯＩＰとＬＯＱＮが入力されてＬＯ２が出力され、ＡＮＤ回路１２３には、ＬＯＱＮとＬＯＩＮが入力されてＬＯ３が出力され、ＡＮＤ回路１２４には、ＬＯＩＮとＬＯＱＮが入力されてＬＯ４が出力される。
このとき、ローカル信号の周波数が高くなるほど、図１５に示したＡＮＤ回路１２１乃至１２４の消費電流が大きくなる。また、Ｍ相クロックの波形が鈍ると、スイッチのオンする時間が、本来のクロック周期の１／Ｍからずれてきて、減衰量が下がるなどの特性劣化を引き起こす。高い周波数で急峻なＭ相クロックを得るためには、微細な製造プロセスを必要とするなど、製造コストが増大になる。

図１７は、図１１におけるスイッチを直列に２段接続した場合の４相バンドパスフィルタの回路構成図である。図１７に示した４相バンドパスフィルタ２４０は、スイッチ１４３５とスイッチ１４３２にＬＩＰを入力し、スイッチ１４３７とスイッチ１４３４にＬＩＮを入力し、スイッチ１４３１とスイッチ１４３８にＬＱＰを入力し、スイッチ１４３６とスイッチ１４３３にＬＱＮを入力する。
すなわち、図１５に示したＡＮＤ回路１２１乃至１２４のそれぞれに入力されるローカル信号の組合せと、図１７に示したそれぞれの直列接続された２つのスイッチに入力は適切な組み合わせが同じである。それぞれの直列接続された２つのスイッチに入力されたローカル信号が同時にＨｉｇｈになるときのみ、出力信号とインピーダンス素子が接続される。従って、４相クロック生成回路を用いなくとも、４相クロックを用いる場合と等価の動作にすることができる。このように４相クロック生成回路を不要とすることで、消費電力の増大を避けて、必要な製造プロセスの微細化によるコスト増大を抑えることができる。なお、図中符号２４２はロード抵抗、２４３はスイッチ群、２４４はキャパシタ群を示している。

特開２０１１−８２８７５号公報

"Ａｒｃｈｉｔｅｃｔｕｒａｌ Ｅｖｏｌｕｔｉｏｎ ｏｆ Ｉｎｔｅｇｒａｔｅｄ Ｍ−Ｐｈａｓｅ Ｈｉｇｈ−Ｑ Ｂａｎｄｐａｓｓ Ｆｉｌｔｅｒｓ" Ａｈａｍａｄ Ｍｉｒｚａｅｉ ｅｔ ａｌ． ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ Ｉ：ＲＥＧＲＬＡＲ ＰＡＰＥＲＳ，ＶＯＬ．５９，ＮＯ．１ ＪＡＮ．２０１２

しかしながら、図１７に示したバンドパスフィルタは、スイッチを直列に２段にしたことで、出力信号からインピーダンス素子までの経路におけるスイッチのＯＮ抵抗が２倍になり、減衰量の劣化を引き起こすという問題がある。
図１８は、図１１と図１７に示した４相バンドパスフィルタのそれぞれの周波数特性を定性的に比較した図である。図１８において、波線が図１１に示したバンドパスフィルタの周波数特性を示し、実線が図１７に示したバンドパスフィルタの周波数特性を示している。中心周波数に近い狭帯域では、両者の大きな差異はないが、中心周波数から遠くなると、図１７に示したバンドパスフィルタの方が、図１１に示したバンドパスフィルタに比べて減衰量が小さくなる。

図１９は、図１７に示したそれぞれのスイッチを並列に２倍に接続にした、４相バンドパスフィルタの回路構成図である。４相バンドパスフィルタ２６０において、スイッチＳＷ１６３１乃至ＳＷ１６３８は、図１７に示したスイッチＳＷ１４３１乃至ＳＷ１４３８がそれぞれ並列に２倍されたもので、機能的には同じ動作をする。なお、図中符号２６３はスイッチ群を示している。
それぞれのスイッチが並列に２倍になったことで、出力信号からインピーダンス素子までの経路におけるスイッチのオン抵抗は、図１１に示した場合と等価になる。
しかしながら、出力信号に接続されるスイッチが２倍になると、スイッチによる寄生容量が２倍となり、すなわち、出力信号に接続される寄生容量成分が図１１に示した場合よりも２倍となる。図１９において、スイッチＳＷ１６３１乃至ＳＷ１６３４の寄生容量は、非接続の状態であっても出力信号の負荷となるので、ロード抵抗２４２と合わせてローパルフィルタとして働く。特に、出力信号からは、高い周波数の信号が出力されるので、通過帯域における希望波に対するゲインが下がってしまうという問題がある。

図２０は、図１１と図１９に示した４相バンドパスフィルタのそれぞれの周波数特性を定性的に比較した図である。図２０において、波線が図１１に示したバンドパスフィルタの周波数特性を示し、実線が図１９に示したバンドパスフィルタの周波数特性を示している。
例えば、低雑音増幅器などのゲインが下がると、受信システム全体のノイズフィギュアが劣化するという問題を引き起こす。それを補うためには、増幅器の消費電力が増大する必要がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、Ｄｕｔｙ変換を行うためのＤｕｔｙ変換回路を不要として、消費電力の増大や必要な製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化や希望波のゲインの減衰を抑えることができるバンドパスフィルタを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、入力電流信号を出力電圧信号に変換するロード素子と、４の倍数であるＭ個のインピーダンス素子からなるインピーダンス素子群と、Ｍ／２個の第１のスイッチからなる信号接続スイッチ群と、Ｍ／２個の第２のスイッチからなる接地スイッチ群とを備え、前記信号接続スイッチ群の前記第１のスイッチと、前記接地スイッチ群の前記第２のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、同一の前記インピーダンス素子に接続された前記信号接続スイッチ群の前記第１のスイッチと、前記接地スイッチ群の前記第２のスイッチの接続／非接続を制御するクロック群は、互いに位相が異なることを特徴とするバンドパスフィルタである。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記インピーダンス素子群の全てのインピーダンス素子は、互いに直列に接続され、全ての前記インピーダンス素子の一方の端子には、前記信号接続スイッチ群の前記第１のスイッチが接続され、もう一方の端子には、前記接地スイッチ群の前記第２のスイッチが接続され、前記信号接続スイッチ群の全ての前記第１のスイッチは、前記インピーダンス素子と前記出力電圧信号に接続され、前記接地スイッチ群の全ての前記第２のスイッチは、前記インピーダンス素子とグラウンドに接続されていることを特徴とする。

また、請求項３に記載の発明は、請求項１又は２に記載の発明において、４の倍数であるＭ個の第２のインピーダンス素子からなる第２のインピーダンス素子群と、Ｍ／２個の第３のスイッチからなる第２の信号接続スイッチ群と、Ｍ／２個の第４のスイッチからなる第２の接地スイッチ群とを備え、前記第２の信号接続スイッチ群の前記第３のスイッチと、前記第２の接地スイッチ群の前記第４のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、同一の前記第２のインピーダンス素子に接続された前記第２の信号接続スイッチ群の前記第３のスイッチと、前記第２の接地スイッチ群の前記第４のスイッチの接続／非接続を制御するクロック群は、互いに位相が異なり、前記信号接続スイッチ群の前記第１のスイッチと、前記第２の接地スイッチ群の前記第４のスイッチの接続／非接続は、同じクロック群で制御され、前記第２の信号接続スイッチ群の前記第３のスイッチと、前記接地スイッチ群の前記第２のスイッチの接続／非接続は、同じクロック群で制御されることを特徴とする。

また、請求項４に記載の発明は、請求項３に記載の発明において、前記第２のインピーダンス素子群の全ての第２のインピーダンス素子は、互いに直列に接続され、全ての前記第２のインピーダンス素子の一方の端子には、前記第２の信号接続スイッチ群の前記第３のスイッチが接続され、もう一方の端子には、前記第２の接地スイッチ群の前記第４のスイッチが接続され、前記第２の信号接続スイッチ群の全ての前記第３のスイッチは、前記インピーダンス素子と前記出力電圧信号に接続され、前記第２の接地スイッチ群の全ての前記第４のスイッチは、前記インピーダンス素子とグラウンドに接続されていることを特徴とする。

また、請求項５に記載の発明は、入力差動電流信号を出力差動電圧信号に変換するロード素子と、４の倍数であるＭ個のインピーダンス素子からなるインピーダンス素子群と、Ｍ／２個の第１のスイッチからなるポジティブ信号接続スイッチ群と、Ｍ／２個の第２のスイッチからなるネガティブ信号接続スイッチ群とを備え、前記ポジティブ信号接続スイッチ群の前記第１のスイッチと、前記ネガティブ信号接続スイッチ群の前記第２のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、同一の前記インピーダンス素子に接続された前記ポジティブ信号接続スイッチ群の前記第１のスイッチと、前記ネガティブ信号接続スイッチ群の前記第２のスイッチの接続／非接続を制御するクロックは、互いに位相が異なることを特徴とするバンドパスフィルタである。

また、請求項６に記載の発明は、請求項５に記載の発明において、前記インピーダンス素子群の全てのインピーダンス素子は、互いに直列に接続され、全ての前記インピーダンス素子の一方の端子には、前記ポジティブ信号接続スイッチ群の前記第１のスイッチが接続され、もう一方の端子には、前記ネガティブ信号接続スイッチ群の前記第２のスイッチが接続され、前記ポジティブ信号接続スイッチ群の全ての前記第１のスイッチは、前記インピーダンス素子と前記出力差動電圧信号のポジティブノードに接続され、前記ネガティブ信号接続スイッチ群の全ての前記第２のスイッチは、前記インピーダンス素子と前記出力差動電圧信号のネガティブノードに接続されることを特徴とする。

また、請求項７に記載の発明は、請求項５又は６に記載の発明において、４の倍数であるＭ個の第２のインピーダンス素子からなる第２のインピーダンス素子群と、Ｍ／２個の第３のスイッチからなる第２のポジティブ信号接続スイッチ群と、Ｍ／２個の第４のスイッチからなる第２のネガティブ信号接続スイッチ群とを備え、前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチと、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、同一の前記第２のインピーダンス素子に接続された前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチと、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチの接続／非接続を制御するクロックは、互いに位相が異なり、前記ポジティブ信号接続スイッチ群の前記第１のスイッチと、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチの接続／非接続は、同じクロック群で制御され、前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチと、前記ネガティブ信号接続スイッチ群の前記第２のスイッチの接続／非接続は、同じクロック群で制御されることを特徴とする。

また、請求項８に記載の発明は、請求項７に記載の発明において、前記第２のインピーダンス素子群の全ての第２のインピーダンス素子は、互いに直列に接続され、全ての前記第２のインピーダンス素子の一方の端子には、前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチが接続され、もう一方の端子には、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチが接続され、前記第２のポジティブ信号接続スイッチ群の全ての前記第３のスイッチは、前記第２のインピーダンス素子と前記出力差動電圧信号のポジティブノードに接続され、前記第２のネガティブ信号接続スイッチ群の全ての前記第４のスイッチは、前記第２のインピーダンス素子と前記出力差動電圧信号のネガティブノードに接続されることを特徴とする。

また、請求項９に記載の発明は、請求項１乃至８のいずれかに記載の発明において、前記各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なることを特徴とする。

本発明によれば、消費電力の増大や必要な製造プロセス微細化によるコスト増大の要因になるローカル信号のＤｕｔｙ変換回路を不要としながら、減衰量の劣化や希望波のゲインの減衰を抑えたＭ相のＲＦバンドパスフィルタを実現することができる。

本発明に係るバンドパスフィルタにおける実施例１の４相バンドパスフィルタを説明するための回路構成図である。 図１に示したクロック群のタイミング図である。 本発明に係るバンドパスフィルタにおける実施例２のＭ相バンドパスフィルタを説明するための回路構成図である。 図３に示した第１のスイッチ及び第２のスイッチの接続／非接続を制御するクロック群のタイミング図である。 本発明に係るバンドパスフィルタにおける実施例３のＭ相差動バンドパスフィルタを説明するための回路構成図である。 本発明に係るバンドパスフィルタにおける実施例４の４相バンドパスフィルタを説明するための回路構成図である。 本発明に係るバンドパスフィルタにおける実施例５のＭ相バンドパスフィルタを説明するための回路構成図である。 本発明に係るバンドパスフィルタにおける実施例６のＭ相差動バンドパスフィルタを説明するための回路構成図である。 一般的なＭ相バンドパスフィルタの回路構成図である。 図９に示したＭ相クロック群のタイミング図である。 一般的な４相バンドパスフィルタの回路構成図である。 図１１に示した４個のスイッチ群の接続／非接続を制御する４相クロック群のタイミング図である。 図１１に示した４相バンドパスフィルタの周波数特性を示す図である。 Ｍ相バンドパスフィルタを用いるダイレクトコンバージョン方式の受信器の回路構成図である。 図１４に示したＤｕｔｙ変換回路の回路構成図である。 図１５に示したＩＱローカル信号と４相クロックのタイミング図である。 図１１におけるスイッチを直列に２段接続した場合の４相バンドパスフィルタの回路構成図である。 図１１と図１７に示した４相バンドパスフィルタのそれぞれの周波数特性を定性的に比較した図である。 図１７に示したそれぞれのスイッチを並列に２倍に接続にした、４相バンドパスフィルタの回路構成図である。 図１１と図１９に示した４相バンドパスフィルタのそれぞれの周波数特性を定性的に比較した図である。

以下、図面を参照して本発明の各実施例について説明する。

図１は、本発明に係るバンドパスフィルタにおける実施例１の４相バンドパスフィルタを説明するための回路構成図である。図中符号１０は４相バンドパスフィルタ、１２はロード素子、１３は信号接続スイッチ群、１４はインピーダンス素子群、１５は接地スイッチ群を示している。
本実施例１の４相バンドパスフィルタは、入力電流信号を出力電圧信号に変換するロード素子１２と、４の倍数であるＭ個（本実施例１においてはＭ＝４の４相）のインピーダンス素子Ｚ１４１乃至Ｚ１４４からなるインピーダンス素子群１４と、２個の第１のスイッチＳＷ１３１及びＳＷ１３２からなる信号接続スイッチ群１３と、２個の第２のスイッチＳＷ１５１及びＳＷ１５２からなる接地スイッチ群１５とを備えている。

また、信号接続スイッチ群１３の第１のスイッチＳＷ１３１及びＳＷ１３２と、接地スイッチ群１５の第２のスイッチＳＷ１５１及びＳＷ１５２の接続／非接続は、４個のクロックから成るクロック群ＬＩＰ１及びＬＩＮ１／ＬＱＰ１及びＬＱＮ１で制御され、同一の前記インピーダンス素子Ｚ１４１乃至Ｚ１４４に接続された信号接続スイッチ群１３の第１のスイッチＳＷ１３１及びＳＷ１３２と、接地スイッチ群１５の第２のスイッチＳＷ１５１及びＳＷ１５２の接続／非接続を制御するクロック群ＬＩＰ１及びＬＩＮ１／ＬＱＰ１及びＬＱＮ１は、互いに位相が異なるように構成されている。

また、インピーダンス素子群１４の全てのインピーダンス素子Ｚ１４１乃至Ｚ１４４は、互いに直列に接続され、全てのインピーダンス素子Ｚ１４１乃至Ｚ１４４の一方の端子には、信号接続スイッチ群１３の第１のスイッチＳＷ１３１及びＳＷ１３２が接続され、もう一方の端子には、接地スイッチ群１５の第２のスイッチＳＷ１５１及びＳＷ１５２が接続され、信号接続スイッチ群１３の全ての第１のスイッチＳＷ１３１及びＳＷ１３２は、インピーダンス素子１４と出力電圧信号に接続され、接地スイッチ群１５の全ての第２のスイッチＳＷ１５１及びＳＷ１５２は、インピーダンス素子１４とグラウンドに接続されている。

また、上述した各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なるように構成されている。
つまり、本実施例１の４相バンドパスフィルタ１０は、入力電流信号を電圧信号に変換して出力するロード素子１２と、信号接続スイッチ群１３と、インピーダンス素子群１４と、接地スイッチ群１５とから構成されている。
インピーダンス群１４は、４個のインピーダンス素子Ｚ１４１乃至１４４から構成され、この４個のインピーダンス素子Ｚ１４１乃至Ｚ１４４は、互いに直列接続されている。

また、信号接続スイッチ群１３は、２個のスイッチＳＷ１３１，１３２から構成されている。また、スイッチＳＷ１３１の一方の端子は、出力信号に接続され、もう一方の端子は、インピーダンス素子Ｚ１４１とＺ１４２に接続されている。また、スイッチＳＷ１３２の一方の端子は、出力信号に接続され、もう一方の端子は、インピーダンス素子Ｚ１４３とＺ１４４に接続されている。
また、接地スイッチ群１５は、２個のスイッチＳＷ１５１，１５２から構成されている。スイッチＳＷ１５１の一方の端子は、グランドに接続され、もう一方の端子は、インピーダンス素子Ｚ１５１とＺ１５４に接続されている。また、スイッチＳＷ１５２の一方の端子は、グランドに接続され、もう一方の端子は、インピーダンス素子Ｚ１４２とＺ１４３に接続されている。
また、スイッチＳＷ１３１，１３２の接続／非接続は、互いに位相が１８０度異なるＤｕｔｙ比５０％のクロックＬＩＰ１，ＬＩＮ１で制御される。また、スイッチＳＷ１５１，１５２の接続／非接続は、互いに位相が１８０度異なるＤｕｔｙ比５０％のクロックＬＱＰ１，ＬＱＮ１で制御される。また、クロックＬＩＰ１とＬＱＰ１は９０度位相がずれている。

図２は、図１に示したクロック群のタイミング図である。クロック群ＬＩＰ１，ＬＩＮ１，ＬＱＰ１，ＬＱＮ１は、周期がＴで、Ｈｉｇｈの区間とＬｏｗの区間はＴ／２であり、つまり、Ｄｕｔｙ比５０％の信号である。また、互いにＴ／４の遅延差があり、つまり、９０度ずつ位相がずれている。
また、クロックＬＱＰ１とＬＩＰ１がともにＨｉｇｈのときは、図１において、スイッチＳＷ１３１とスイッチＳＷ１５１がオンし、インピーダンス素子Ｚ１４１に出力信号とグランドが接続される。
また、クロックＬＩＰ１とＬＱＮ１がともにＨｉｇｈのときは、図１において、スイッチＳＷ１３１とスイッチＳＷ１５２がオンし、インピーダンス素子Ｚ１４２に出力信号とグランドが接続される。
また、クロックＬＱＮ１とＬＩＮ１がともにＨｉｇｈのときは、図１において、スイッチＳＷ１３２とスイッチＳＷ１５２がオンし、インピーダンス素子Ｚ１４３に出力信号とグランドが接続される。

また、クロックＬＩＮ１とＬＱＰ１がともにＨｉｇｈのときは、図１において、スイッチＳＷ１３２とスイッチＳＷ１５１がオンし、インピーダンス素子Ｚ１４４に出力信号とグランドが接続される。
このように、Ｔ／４の時間ずつ、各々のインピーダンス素子が出力信号とグランドに接続され、４相バンドパスフィルタとしての動作をすることがわかる。
上述したように、クロック群ＬＩＰ１，ＬＩＮ１，ＬＱＰ１，ＬＱＮ１は、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。

図１１に示した従来の４相バンドパスフィルタは、出力信号に４種類のスイッチが接続されるのに対して、図１に示した本実施例１の４相バンドパスフィルタは、出力信号に２種類のスイッチＳＷ１３１とＳＷ１３２のみが接続されている。従って、スイッチのサイズが同じである場合、図１に示した４相バンドパスフィルタにおいて出力信号に接続されるスイッチの寄生容量成分は、図１１に示した４相バンドパスフィルタに比べて半分になる。すなわち、図１に示したそれぞれのスイッチを並列に２倍にして接続すると、出力信号に接続されるスイッチの寄生容量成分は、図１１に示した４相バンドパスフィルタと等価になる。

一方で、並列に２倍になったスイッチのオン抵抗は１／２になるため、出力信号からグランドまでのトータルのスイッチのオン抵抗は、図１１に示した４相バンドパスフィルタと等価になる。従って、図１１に示した４相バンドパスフィルタと比較して、減衰量の劣化や希望波の減衰を引き起こすことはない。
以上のように、図１に示した４相バンドパスフィルタは、Ｄｕｔｙ変換回路を不要として、消費電力の増大や製造プロセスの微細化によるコスト増大を抑えながら、減衰量の劣化や希望波のゲインの減衰を抑えることができる。

図３は、本発明に係るバンドパスフィルタにおける実施例２のＭ相バンドパスフィルタを説明するための回路構成図である。図中符号３０はＭ相バンドパスフィルタ、３２はロード素子、３３は信号接続スイッチ群、３４はインピーダンス素子群、３５は接地スイッチ群を示している。
本実施例２のＭ相バンドパスフィルタは、入力電流信号を出力電圧信号に変換するロード素子３２と、４の倍数であるＭ個のインピーダンス素子Ｚ３４１乃至Ｚ３４Ｍからなるインピーダンス素子群３４と、Ｍ／２個の第１のスイッチＳＷ３３１乃至ＳＷ３３（Ｍ−１）からなる信号接続スイッチ群３３と、Ｍ／２個の第２のスイッチＳＷ３５２乃至ＳＷ３５Ｍからなる接地スイッチ群３５とを備えている。

また、信号接続スイッチ群３３の第１のスイッチＳＷ３３１乃至ＳＷ３３（Ｍ−１）と、接地スイッチ群３５の第２のスイッチＳＷ３５２乃至ＳＷ３５Ｍの接続／非接続は、Ｍ個のクロックから成るクロック群ＬＯ１乃至ＬＯ（Ｍ−１）／ＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２）で制御される。また、同一のインピーダンス素子Ｚ３４１乃至Ｚ３４Ｍに接続された信号接続スイッチ群３３の第１のスイッチＳＷ３３１乃至ＳＷ３３（Ｍ−１）と、接地スイッチ群３５の第２のスイッチＳＷ３５２乃至ＳＷ３５Ｍの接続／非接続を制御するクロック群ＬＯ１乃至ＬＯ（Ｍ−１）／ＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２）は、互いに位相が異なるように構成されている。

また、インピーダンス素子群３４の全てのインピーダンス素子Ｚ３４１乃至Ｚ３４Ｍは、互いに直列に接続され、全てのインピーダンス素子Ｚ３４１乃至Ｚ３４Ｍの一方の端子には、信号接続スイッチ群３３の第１のスイッチＳＷ３３１乃至ＳＷ３３（Ｍ−１）が接続され、もう一方の端子には、接地スイッチ群３５の第２のスイッチＳＷ３５２乃至ＳＷ３５Ｍが接続されている。また、信号接続スイッチ群３３の全ての第１のスイッチＳＷ３３１乃至ＳＷ３３（Ｍ−１）は、インピーダンス素子３４と出力電圧信号に接続され、接地スイッチ群３５の全ての第２のスイッチＳＷ３５２乃至ＳＷ３５Ｍは、インピーダンス素子３４とグラウンドに接続されている。

また、上述した各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なるように構成されている。
つまり、本実施例２のＭ相バンドパスフィルタ３０は、入力電流信号を電圧信号に変換して出力するロード素子３２と、信号接続スイッチ群３３と、インピーダンス群３４と、接地スイッチ群３５から構成されている。
また、インピーダンス群３４は、Ｍ個のインピーダンス素子Ｚ３４１乃至３４Ｍから構成され、このインピーダンス素子Ｚ３４１乃至Ｚ３４Ｍは、互いに直列接続されている。

また、信号接続スイッチ群３３は、Ｍ／２個のスイッチＳＷ３３（２ｎ−１）から構成されている。ここで、ｎは１乃至Ｍ／２までの整数である。また、スイッチＳＷ３３（２ｎ−１）の一方の端子は、出力信号に接続され、もう一方の端子は、インピーダンス素子Ｚ３４（２ｎ−１）とＺ３４（２ｎ）に接続されている。
また、接地スイッチ群３５は、Ｍ／２個のスイッチＳＷ３５（２ｎ）から構成されている。スイッチＳＷ３５（２ｎ）の一方の端子は、グランドに接続され、もう一方の端子は、インピーダンス素子Ｚ３４（２ｎ−１）とＺ３４（２ｎ）に接続されている。
言い換えると、インピーダンス素子Ｚ３４（２ｎ−１）には、スイッチＳＷ３３（２ｎ−１）とＳＷ３５（２ｎ）が接続され、インピーダンス素子Ｚ３４（２ｎ）には、スイッチＳＷ３３（２ｎ−１）とＳＷ３５（２ｎ＋２）が接続されている。

図４は、図３に示した第１のスイッチ及び第２のスイッチの接続／非接続を制御するクロック群のタイミング図で、第１のスイッチＳＷ３３（２ｎ−１）と第２のスイッチＳＷ３５（２ｎ）の接続／非接続を制御するクロックＬＯ１乃至ＬＯＭのタイミング図を示している。
また、クロック群ＬＯ１乃至ＬＯＭは、周期がＴで、Ｈｉｇｈの区間とＬｏｗの区間はＴ／２であり、つまり、Ｄｕｔｙ比５０％の信号である。また、互いにＴ／Ｍの遅延差があり、つまり、３６０／Ｍ度ずつ位相がずれている。
また、スイッチＳＷ３３（２ｎ−１）の接続／非接続は、ＬＯ（２ｎ−１）で制御される。また、スイッチＳＷ３５（２ｎ）の接続／非接続は、ＬＯｋで制御される。ここで、ｎがＭ／２以下のとき、ｋ＝Ｍ／２＋２ｎ−２、ｎがＭ／２より大きいとき、ｋ＝２ｎ−Ｍ／２である。

また、クロックＬＯ（２ｎ−１）とＬＯｋがともにＨｉｇｈのときは、図３において、スイッチＳＷ３３（２ｎ−１）とスイッチＳＷ３５（２ｎ）がオンし、インピーダンス素子Ｚ３４（２ｎ−１）に出力信号とグランドが接続される。これら２つのクロックＬＯ（２ｎ−１）とＬＯｋを番号付けしている、２ｎ−１とｋの差分は、｜Ｍ／２−１｜となり、すなわち、２つのクロックの位相差は（１８０―３６０／Ｍ）度である。従って、図４からわかるように、インピーダンス素子Ｚ３４（２ｎ−１）は、Ｔ／Ｍの時間だけ、出力信号とグランドが接続される。

また、クロックＬＯ（２ｎ−１）とＬＯ（ｋ＋２）がともにＨｉｇｈのときは、図３において、スイッチＳＷ３３（２ｎ−１）とスイッチＳＷ３５（２ｎ＋２）がオンし、インピーダンス素子Ｚ３４（２ｎ）に出力信号とグランドが接続されている。これら２つのクロックＬＯ（２ｎ−１）とＬＯ（ｋ＋２）を番号付けしている、２ｎ−１と（ｋ＋２）の差分は、｜Ｍ／２＋１｜となり、すなわち、２つのクロックの位相差は（１８０＋３６０／Ｍ）度である。従って、図４からわかるように、インピーダンス素子Ｚ３４（２ｎ）は、Ｔ／Ｍの時間だけ、出力信号とグランドが接続されている。

また、インピーダンス素子Ｚ３４（２ｎ−１）が出力信号とグランドが接続されたのち、次に、インピーダンス素子Ｚ３４（２ｎ）が出力信号とグランドが接続されることがわかる。
このように、Ｔ／Ｍの時間ずつ、各々のインピーダンス素子が出力信号とグランドに接続され、Ｍ相バンドパスフィルタとしての動作をすることがわかる。
上述したように、クロックＬＯ１乃至ＬＯＭは、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。

図９に示した従来のＭ相バンドパスフィルタは、出力信号にＭ種類のスイッチが接続されるのに対して、図３に示した本実施例２のＭ相バンドパスフィルタは、出力信号にＭ／２種類のスイッチのみが接続される。従って、スイッチのサイズが同じである場合、図３に示したＭ相バンドパスフィルタにおいて出力信号に接続されるスイッチの寄生容量成分は、図９に示したＭ相バンドパスフィルタに比べて半分になる。すなわち、図３に示したそれぞれ同じ働きをするスイッチを並列に２倍にして接続すると、出力信号に接続されるスイッチの寄生容量成分は、図９に示したＭ相バンドパスフィルタと等価になる。

一方で、並列に２倍になったスイッチのオン抵抗は１／２になるため、ＲＦ出力信号からグラウンドまでのトータルのスイッチオン抵抗は、図９に示したＭ相バンドパスフィルタと等価になる。従って、図９に示したＭ相バンドパスフィルタと比較して、減衰量の劣化や希望波の減衰を引き起こすことはない。
以上のように、図３に示したＭ相バンドパスフィルタは、Ｄｕｔｙ変換を行うためのＭ相クロック生成回路を不要として、消費電力の増大や必要な製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化や希望波のゲインの減衰を抑えることができる。

図５は、本発明に係るバンドパスフィルタにおける実施例３のＭ相差動バンドパスフィルタを説明するための回路構成図である。図中符号５０はＭ相差動バンドパスフィルタ、５２はロード素子、５３はポジティブ信号接続スイッチ群、５４はインピーダンス素子群、５５はネガティブ信号接地スイッチ群を示している。
本実施例３のＭ相差動バンドパスフィルタは、入力差動電流信号を出力差動電圧信号に変換するロード素子５２と、４の倍数であるＭ個のインピーダンス素子Ｚ５４１乃至Ｚ５４Ｍからなるインピーダンス素子群５４と、Ｍ／２個の第１のスイッチＳＷ５３１乃至ＳＷ５３（Ｍ−１）からなるポジティブ信号接続スイッチ群５３と、Ｍ／２個の第２のスイッチＳＷ５５２乃至ＳＷ５５Ｍからなるネガティブ信号接続スイッチ群５５とを備えている。

また、ポジティブ信号接続スイッチ群５３の第１のスイッチＳＷ５３１乃至ＳＷ５３（Ｍ−１）と、ネガティブ信号接続スイッチ群５５の第２のスイッチＳＷ５５２乃至ＳＷ５５Ｍの接続／非接続は、Ｍ個のクロックから成るクロック群ＬＯ１乃至ＬＯ（Ｍ−１），ＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２）で制御される。同一のインピーダンス素子５４に接続されたポジティブ信号接続スイッチ群５３の第１のスイッチＳＷ５３１乃至ＳＷ５３（Ｍ−１）と、ネガティブ信号接続スイッチ群５５の第２のスイッチＳＷ５５２乃至ＳＷ５５Ｍの接続／非接続を制御するクロックＬＯ１乃至ＬＯ（Ｍ−１），ＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２）は、互いに位相が異なるように構成されている。

また、インピーダンス素子群５４の全てのインピーダンス素子Ｚ５４１乃至Ｚ５４Ｍは、互いに直列に接続され、全てのインピーダンス素子Ｚ５４１乃至Ｚ５４Ｍの一方の端子には、ポジティブ信号接続スイッチ群５３の第１のスイッチＳＷ５３１乃至ＳＷ５３（Ｍ−１）が接続され、もう一方の端子には、ネガティブ信号接続スイッチ群５５の第２のスイッチＳＷ５５２乃至ＳＷ５５Ｍが接続されている。また、ポジティブ信号接続スイッチ群５３の全ての第１のスイッチＳＷ５３１乃至ＳＷ５３（Ｍ−１）は、インピーダンス素子Ｚ５４１乃至Ｚ５４Ｍと出力差動電圧信号のポジティブノードに接続され、ネガティブ信号接続スイッチ群５５の全ての第２のスイッチＳＷ５５２乃至ＳＷ５５Ｍは、インピーダンス素子Ｚ５４１乃至Ｚ５４Ｍと出力差動電圧信号のネガティブノードに接続されている。

また、上述した各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なるように構成されている。
つまり、Ｍ相差動バンドパスフィルタ５０は、電圧入力差動信号を出力ポジティブ信号と出力ネガティブ信号の差動電圧信号に変換して出力するロード素子５２と、ポジティブ信号接続スイッチ群５３と、インピーダンス素子群５４と、ネガティブ信号接続スイッチ群５５から構成されている。なお、インピーダンス素子群５４は、図３におけるインピーダンス素子群３４と全く同じものである。

また、ポジティブ信号接続スイッチ群５３は、図３に示した信号接続スイッチ群３３と同じ構成で、図３に示した信号接続スイッチ群３３がシングルエンドの出力信号とインピーダンス素子群３４を接続していたのに対して、ポジティブ信号接続スイッチ群５３は、ポジティブ出力信号とインピーダンス素子群５４を接続している。
また、ネガティブ信号接続スイッチ群５５は、図３に示した接地スイッチ群３５と同じ構成で、図３に示した接地スイッチ群３５がグランドとインピーダンス素子群３４を接続していたのに対して、ネガティブ信号接続スイッチ群５５は、ネガティブ出力信号とインピーダンス素子群５４を接続している。

スイッチＳＷ５３１乃至ＳＷ５３（Ｍ−１）、スイッチＳＷ５５２乃至ＳＷ５５Ｍの接続／非接続を制御するクロック群ＬＯ１乃至ＬＯＭは、図３に示したＭ相バンドパスフィルタ３０で用いるものと同じく、図４に示したタイミング図に従う。クロック群ＬＯ１乃至ＬＯＭは、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。
以上のように、図５に示した差動信号におけるＭ相バンドパスフィルタは、Ｄｕｔｙ変換を行うためのＭ相クロック生成回路を不要として、消費電力の増大や必要な製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化や希望波のゲインの減衰を抑えることができる。

図６は、本発明に係るバンドパスフィルタにおける実施例４の４相バンドパスフィルタを説明するための回路構成図である。図中符号６０は４相バンドパスフィルタ、１６は信号接続スイッチ群、１７はインピーダンス素子群、１８は接地スイッチ群を示している。なお、図１と同じ機能を有する構成要素には同一の符号を付してある。
本実施例４の４相バンドパスフィルタは、図１に示した実施例４のＭ相バンドパスフィルタの構成に加え、さらに、４の倍数であるＭ個（本実施例４においてはＭ＝４の４相）のインピーダンス素子Ｚ１７１乃至Ｚ１７４からなるインピーダンス素子群１７と、２個の第３のスイッチＳＷ１６１及びＳＷ１６２からなる信号接続スイッチ群１６と、２個の第４のスイッチＳＷ１８１及びＳＷ１８２からなる接地スイッチ群１８とを備えている。

また、信号接続スイッチ群１６の第３のスイッチＳＷ１６１及びＳＷ１６２と、接地スイッチ群１８の第４のスイッチＳＷ１８１及びＳＷ１８２の接続／非接続は、４個のクロックから成るクロック群ＬＱＰ１及びＬＱＮ１／ＬＩＰ１及びＬＩＮ１で制御される。同一の前記インピーダンス素子Ｚ１７１乃至Ｚ１７４に接続された信号接続スイッチ群１６の第３のスイッチＳＷ１６１及びＳＷ１６２と、接地スイッチ群１８の第４のスイッチＳＷ１８１及びＳＷ１８２の接続／非接続を制御するクロック群ＬＱＰ１及びＬＱＮ１／ＬＩＰ１及びＬＩＮ１は、互いに位相が異なるように構成されている。

また、インピーダンス素子群１７の全てのインピーダンス素子Ｚ１７１乃至Ｚ１７４は、互いに直列に接続され、全てのインピーダンス素子Ｚ１７１乃至Ｚ１７４の一方の端子には、信号接続スイッチ群１６の第３のスイッチＳＷ１６１及びＳＷ１６２が接続され、もう一方の端子には、接地スイッチ群１８の第４のスイッチＳＷ１８１及びＳＷ１８２が接続されている。また、信号接続スイッチ群１６の全ての第４のスイッチＳＷ１６１及びＳＷ１６２は、インピーダンス素子１７と出力電圧信号に接続され、接地スイッチ群１８の全ての第４のスイッチＳＷ１８１及びＳＷ１８２は、インピーダンス素子１７とグラウンドに接続されている。

また、上述した各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なるように構成されている。
つまり、本実施例４の４相バンドパスフィルタ６０は、入力電流信号を電圧信号に変換して出力するロード素子１２と、信号接続スイッチ群１３，１６と、インピーダンス素子群１４，１７と、接地スイッチ群１５，１８とから構成されている。
インピーダンス群１７は、４個のインピーダンス素子Ｚ１７１乃至１７４から構成され、この４個のインピーダンス素子Ｚ１７１乃至Ｚ１７４は、互いに直列接続されている。

また、信号接続スイッチ群１６は、２個のスイッチＳＷ１６１，１６２から構成されている。また、スイッチＳＷ１６１の一方の端子は、出力信号に接続され、もう一方の端子は、インピーダンス素子Ｚ１７１とＺ１７２に接続されている。また、スイッチＳＷ１６２の一方の端子は、出力信号に接続され、もう一方の端子は、インピーダンス素子Ｚ１７３とＺ１７４に接続されている。
また、接地スイッチ群１８は、２個のスイッチＳＷ１８１，１８２から構成されている。スイッチＳＷ１８１の一方の端子は、グランドに接続され、もう一方の端子は、インピーダンス素子Ｚ１７１とＺ１７４に接続されている。また、スイッチＳＷ１８２の一方の端子は、グランドに接続され、もう一方の端子は、インピーダンス素子Ｚ１７２とＺ１７３に接続されている。

また、スイッチＳＷ１６１，１６２の接続／非接続は、互いに位相が１８０度異なるＤｕｔｙ比５０％のクロックＬＱＰ１，ＬＱＮ１で制御される。また、スイッチＳＷ１８１，１８２の接続／非接続は、互いに位相が１８０度異なるＤｕｔｙ比５０％のクロックＬＩＰ１，ＬＩＮ１で制御される。また、クロックＬＩＰ１とＬＱＰ１は９０度位相がずれている。
スイッチＳＷ１６１乃至ＳＷ１６２、スイッチＳＷ１８１乃至ＳＷ１８２の接続／非接続を制御するクロック群ＬＱＰ１及びＬＱＮ１／ＬＩＰ１及びＬＩＮ１は、図２に示したＭ相バンドパスフィルタ１０で用いるものと同じく、図２に示したタイミング図に従う。クロック群ＬＱＰ１及びＬＱＮ１／ＬＩＰ１及びＬＩＮ１は、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。

また、クロックＬＱＰ１とＬＩＰ１がともにＨｉｇｈのときは、図６において、スイッチＳＷ１６１とスイッチＳＷ１８１がオンし、インピーダンス素子Ｚ１７１に出力信号とグランドが接続される。
また、クロックＬＱＰ１とＬＩＮ１がともにＨｉｇｈのときは、図６において、スイッチＳＷ１６１とスイッチＳＷ１８２がオンし、インピーダンス素子Ｚ１７２に出力信号とグランドが接続される。
また、クロックＬＱＮ１とＬＩＮ１がともにＨｉｇｈのときは、図６において、スイッチＳＷ１３２とスイッチＳＷ１８２がオンし、インピーダンス素子Ｚ１７３に出力信号とグランドが接続される。

また、クロックＬＱＮ１とＬＩＰ１がともにＨｉｇｈのときは、図６において、スイッチＳＷ１６２とスイッチＳＷ１８１がオンし、インピーダンス素子Ｚ１７４に出力信号とグランドが接続される。
このように、Ｔ／４の時間ずつ、各々のインピーダンス素子が出力信号とグランドに接続され、４相バンドパスフィルタとしての動作をすることがわかる。
上述したように、クロック群ＬＩＰ１，ＬＩＮ１，ＬＱＰ１，ＬＱＮ１は、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。

図１に示した本実施例１の４相バンドパスフィルタは、出力信号に２種類のスイッチが接続されるのに対して、図６に示した本実施例４の４相バンドパスフィルタは、出力信号に４種類のスイッチＳＷ１３１，ＳＷ１３２，ＳＷ１６１，ＳＷ１６２の４種類のスイッチが接続されている。従って、スイッチのサイズを図１の４相バンドパスフィルタの１／２にした場合、図６に示した４相バンドパスフィルタにおいて出力信号に接続されるスイッチの寄生容量成分は、図１の４相バンドパスフィルタと等価になる。
また、１／２になったスイッチのオン抵抗は２倍になるが、出力信号からグランドまで同時に２つの経路ができるため、トータルのスイッチのオン抵抗は、図１の４相バンドパスフィルタと等価になる。

以上のように、図６に示した４相バンドパスフィルタは、Ｄｕｔｙ変換回路を不要として、消費電力の増大や製造プロセスの微細化によるコスト増大を抑えながら、減衰量の劣化や希望波のゲインの減衰を抑えることができる。
さらに、図６に示した４相バンドパスフィルタでは、クロック群ＬＩＰ１，ＬＩＮ１，ＬＱＰ１，ＬＱＮ１とスイッチ群１３とスイッチ群１６を介した出力信号との関係及びクロック群ＬＩＰ１，ＬＩＮ１，ＬＱＰ１，ＬＱＮ１とスイッチ群１５とスイッチ群１８を介したグランドとの関係が対称であるため、クロック群ＬＩＰ１，ＬＩＮ１，ＬＱＰ１，ＬＱＮ１の寄生容量にミスマッチが生じないという効果がある。

図７は、本発明に係るバンドパスフィルタにおける実施例５のＭ相バンドパスフィルタを説明するための回路構成図である。図中符号７０はＭ相バンドパスフィルタ、３６は信号接続スイッチ群、３７はインピーダンス素子群、３８は接地スイッチ群を示している。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。
本実施例５のＭ相バンドパスフィルタは、図３に示した実施例２のＭ相バンドパスフィルタの構成に加え、さらに、４の倍数であるＭ個のインピーダンス素子Ｚ３７１乃至Ｚ３７Ｍからなるインピーダンス素子群３７と、Ｍ／２個の第３のスイッチＳＷ３６１乃至ＳＷ３６（Ｍ−１）からなる信号接続スイッチ群３６と、Ｍ／２個の第４のスイッチＳＷ３８２乃至ＳＷ３８Ｍからなる接地スイッチ群３８とを備えている。

また、信号接続スイッチ群３６の第３のスイッチＳＷ３６１乃至ＳＷ３６（Ｍ−１）と、接地スイッチ群３８の第４のスイッチＳＷ３８２乃至ＳＷ３８Ｍの接続／非接続は、Ｍ個のクロックから成るクロック群ＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２）／ＬＯ１乃至ＬＯ（Ｍ−１）で制御される。同一のインピーダンス素子Ｚ３７１乃至Ｚ３７Ｍに接続された信号接続スイッチ群３６の第３のスイッチＳＷ３６１乃至ＳＷ３６（Ｍ−１）と、接地スイッチ群３８の第４のスイッチＳＷ３８２乃至ＳＷ３８Ｍの接続／非接続を制御するクロック群ＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２）／ＬＯ１乃至ＬＯ（Ｍ−１）は、互いに位相が異なるように構成されている。

また、インピーダンス素子群３７の全てのインピーダンス素子Ｚ３７１乃至Ｚ３７Ｍは、互いに直列に接続され、全てのインピーダンス素子Ｚ３７１乃至Ｚ３７Ｍの一方の端子には、信号接続スイッチ群３６の第３のスイッチＳＷ３６１乃至ＳＷ３６（Ｍ−１）が接続され、もう一方の端子には、接地スイッチ群３８の第４のスイッチＳＷ３８２乃至ＳＷ３８Ｍが接続されている。また、信号接続スイッチ群３６の全ての第３のスイッチＳＷ３６１乃至ＳＷ３６（Ｍ−１）は、インピーダンス素子３７と出力電圧信号に接続され、接地スイッチ群３８の全ての第４のスイッチＳＷ３８２乃至ＳＷ３８Ｍは、インピーダンス素子３７とグラウンドに接続されている。

また、上述した各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なるように構成されている。
つまり、本実施例５のＭ相バンドパスフィルタ７０は、入力電流信号を電圧信号に変換して出力するロード素子３２と、信号接続スイッチ群３３，３６と、インピーダンス群３４，３７と、接地スイッチ群３５，３８から構成されている。
また、インピーダンス群３７は、Ｍ個のインピーダンス素子Ｚ３７１乃至３７Ｍから構成され、このインピーダンス素子Ｚ３７１乃至Ｚ３７Ｍは、互いに直列接続されている。

また、信号接続スイッチ群３６は、Ｍ／２個のスイッチＳＷ３６（２ｎ−１）から構成されている。ここで、ｎは１乃至Ｍ／２までの整数である。また、スイッチＳＷ３６（２ｎ−１）の一方の端子は、出力信号に接続され、もう一方の端子は、インピーダンス素子Ｚ３７（２ｎ−１）とＺ３７（２ｎ）に接続されている。
また、接地スイッチ群３８は、Ｍ／２個のスイッチＳＷ３８（２ｎ）から構成されている。スイッチＳＷ３８（２ｎ）の一方の端子は、グランドに接続され、もう一方の端子は、インピーダンス素子Ｚ３７（２ｎ−１）とＺ３７（２ｎ）に接続されている。

言い換えると、インピーダンス素子Ｚ３７（２ｎ−１）には、スイッチＳＷ３６（２ｎ−１）とＳＷ３８（２ｎ）が接続され、インピーダンス素子Ｚ３７（２ｎ）には、スイッチＳＷ３６（２ｎ−１）とＳＷ３８（２ｎ＋２）が接続される。
スイッチＳＷ３６１乃至ＳＷ３６（Ｍ−１）、スイッチＳＷ３８２乃至ＳＷ３８Ｍの接続／非接続を制御するクロック群ＬＯ１乃至ＬＯＭは、図４に示したＭ相バンドパスフィルタ３０で用いるものと同じく、図４に示したタイミング図に従う。クロック群ＬＯ１乃至ＬＯＭは、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。

また、スイッチＳＷ３６（２ｎ−１）の接続／非接続は、ＬＯｋで制御される。また、スイッチＳＷ３８（２ｎ）の接続／非接続は、ＬＯ（２ｎ−１）で制御される。ここで、ｎがＭ／２以下のとき、ｋ＝Ｍ／２＋２ｎ−２、ｎがＭ／２より大きいとき、ｋ＝２ｎ−Ｍ／２である。
また、クロックＬＯ（２ｎ−１）とＬＯｋがともにＨｉｇｈのときは、図７において、スイッチＳＷ３６（２ｎ−１）とスイッチＳＷ３８（２ｎ）がオンし、インピーダンス素子Ｚ３７（２ｎ−１）に出力信号とグランドが接続される。これら２つのクロックＬＯ（２ｎ−１）とＬＯｋを番号付けしている、２ｎ−１とｋの差分は、｜Ｍ／２−１｜となり、すなわち、２つのクロックの位相差は（１８０―３６０／Ｍ）度である。従って、図４からわかるように、インピーダンス素子Ｚ３７（２ｎ−１）は、Ｔ／Ｍの時間だけ、出力信号とグランドが接続される。

また、クロックＬＯ（２ｎ−１）とＬＯ（ｋ＋２）がともにＨｉｇｈのときは、図７において、スイッチＳＷ３６（２ｎ−１）とスイッチＳＷ３８（２ｎ＋２）がオンし、インピーダンス素子Ｚ３７（２ｎ）に出力信号とグランドが接続される。これら２つのクロックＬＯ（２ｎ−１）とＬＯ（ｋ＋２）を番号付けしている、２ｎ−１と（ｋ＋２）の差分は、｜Ｍ／２＋１｜となり、すなわち、２つのクロックの位相差は（１８０＋３６０／Ｍ）度である。従って、図４からわかるように、インピーダンス素子Ｚ３７（２ｎ）は、Ｔ／Ｍの時間だけ、出力信号とグランドが接続される。

また、インピーダンス素子Ｚ３７（２ｎ−１）が出力信号とグランドが接続されたのち、次に、インピーダンス素子Ｚ３７（２ｎ）が出力信号とグランドが接続されることがわかる。
このように、Ｔ／Ｍの時間ずつ、各々のインピーダンス素子が出力信号とグランドに接続され、Ｍ相バンドパスフィルタとしての動作をすることがわかる。
上述したように、クロックＬＯ１乃至ＬＯＭは、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。

図３に示した本実施例２のＭ相バンドパスフィルタは、出力信号にＭ／２種類のスイッチが接続されるのに対して、図７に示した本実施例５のＭ相バンドパスフィルタは、出力信号にＭ種類のスイッチＳＷ３３１乃至ＳＷ３３（Ｍ−１）およびスイッチＳＷ３６１乃至ＳＷ３６（Ｍ−１）のＭ種類のスイッチが接続されている。従って、スイッチのサイズを図３のＭ相バンドパスフィルタの１／２にした場合、図７に示したＭ相バンドパスフィルタにおいて出力信号に接続されるスイッチの寄生容量成分は、図３のＭ相バンドパスフィルタと等価になる。
また、１／２になったスイッチのオン抵抗は２倍になるが、出力信号からグランドまで同時に２つの経路ができるため、トータルのスイッチのオン抵抗は、図３のＭ相バンドパスフィルタと等価になる。

以上のように、図７に示したＭ相バンドパスフィルタは、Ｄｕｔｙ変換を行うためのＭ相クロック生成回路を不要として、消費電力の増大や必要な製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化や希望波のゲインの減衰を抑えることができる。
さらに、図７に示したＭ相バンドパスフィルタでは、クロック群ＬＯ１乃至ＬＯ（Ｍ／２）とスイッチ群３３とスイッチ群３６を介した出力信号との関係及びクロック群ＬＯ１乃至ＬＯ（Ｍ／２）とスイッチ群３５とスイッチ群３８を介したグランドとの関係が対称であるため、クロック群ＬＯ１乃至ＬＯ（Ｍ／２）の寄生容量にミスマッチが生じないという効果がある。

図８は、本発明に係るバンドパスフィルタにおける実施例６のＭ相差動バンドパスフィルタを説明するための回路構成図である。図中符号８０はＭ相差動バンドパスフィルタ、５６はポジティブ信号接続スイッチ群、５７はインピーダンス素子群、５８はネガティブ信号接地スイッチ群を示している。なお、図５と同じ機能を有する構成要素には同一の符号を付してある。
本実施例６のＭ相差動バンドパスフィルタは、図５に示した実施例３のＭ相バンドパスフィルタの構成に加え、さらに、４の倍数であるＭ個のインピーダンス素子Ｚ５７１乃至Ｚ５７Ｍからなるインピーダンス素子群５７と、Ｍ／２個の第３のスイッチＳＷ５６１乃至ＳＷ５６（Ｍ−１）からなるポジティブ信号接続スイッチ群５６と、Ｍ／２個の第４のスイッチＳＷ５８２乃至ＳＷ５８Ｍからなるネガティブ信号接続スイッチ群５８とを備えている。

また、ポジティブ信号接続スイッチ群５６の第３のスイッチＳＷ５６１乃至ＳＷ５６（Ｍ−１）と、ネガティブ信号接続スイッチ群５８の第４のスイッチＳＷ５８２乃至ＳＷ５８Ｍの接続／非接続は、Ｍ個のクロックから成るクロック群ＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２），ＬＯ１乃至ＬＯ（Ｍ−１）で制御される。同一のインピーダンス素子５７に接続されたポジティブ信号接続スイッチ群５６の第３のスイッチＳＷ５６１乃至ＳＷ５６（Ｍ−１）と、ネガティブ信号接続スイッチ群５８の第４のスイッチＳＷ５８２乃至ＳＷ５８Ｍの接続／非接続を制御するクロックＬＯ（Ｍ／２）乃至ＬＯ（Ｍ／２−２），ＬＯ１乃至ＬＯ（Ｍ−１）は、互いに位相が異なるように構成されている。

また、インピーダンス素子群５７の全てのインピーダンス素子Ｚ５７１乃至Ｚ５７Ｍは、互いに直列に接続され、全てのインピーダンス素子Ｚ５７１乃至Ｚ５７Ｍの一方の端子には、ポジティブ信号接続スイッチ群５６の第３のスイッチＳＷ５６１乃至ＳＷ５６（Ｍ−１）が接続され、もう一方の端子には、ネガティブ信号接続スイッチ群５８の第４のスイッチＳＷ５８２乃至ＳＷ５８Ｍが接続されている。また、ポジティブ信号接続スイッチ群５６の全ての第３のスイッチＳＷ５６１乃至ＳＷ５６（Ｍ−１）は、インピーダンス素子Ｚ５７１乃至Ｚ５７Ｍと出力差動電圧信号のポジティブノードに接続され、ネガティブ信号接続スイッチ群５８の全ての第４のスイッチＳＷ５８２乃至ＳＷ５８Ｍは、インピーダンス素子Ｚ５７１乃至Ｚ５７Ｍと出力差動電圧信号のネガティブノードに接続されている。

また、上述した各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なるように構成されている。
つまり、Ｍ相差動バンドパスフィルタ８０は、電圧入力差動信号を出力ポジティブ信号と出力ネガティブ信号の差動電圧信号に変換して出力するロード素子５２と、ポジティブ信号接続スイッチ群５３，５６と、インピーダンス素子群５４，５７と、ネガティブ信号接続スイッチ群５５，５８から構成されている。なお、インピーダンス素子群５７は、図７におけるインピーダンス素子群３７と全く同じものである。

また、ポジティブ信号接続スイッチ群５６は、図７に示した信号接続スイッチ群３６と同じ構成で、図７に示した信号接続スイッチ群３６がシングルエンドの出力信号とインピーダンス素子群３７を接続していたのに対して、ポジティブ信号接続スイッチ群５６は、ポジティブ出力信号とインピーダンス素子群５７を接続している。
また、ネガティブ信号接続スイッチ群５８は、図７に示した接地スイッチ群３８と同じ構成で、図７に示した接地スイッチ群３８がグランドとインピーダンス素子群３７を接続していたのに対して、ネガティブ信号接続スイッチ群５８は、ネガティブ出力信号とインピーダンス素子群５７を接続している。
スイッチＳＷ５６１乃至ＳＷ５６（Ｍ−１）、スイッチＳＷ５６２乃至ＳＷ５６Ｍの接続／非接続を制御するクロック群ＬＯ１乃至ＬＯＭは、図７に示したＭ相バンドパスフィルタ７０で用いるものと同じく、図４に示したタイミング図に従う。クロック群ＬＯ１乃至ＬＯＭは、Ｄｕｔｙ比５０％のクロックで、Ｄｕｔｙ変換回路を必要としない。

以上のように、図８に示した差動信号におけるＭ相バンドパスフィルタは、Ｄｕｔｙ変換を行うためのＭ相クロック生成回路を不要として、消費電力の増大や必要な製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化や希望波のゲインの減衰を抑えることができる。
さらに、図８に示したＭ相バンドパスフィルタでは、クロック群ＬＯ１乃至ＬＯ（Ｍ／２）とスイッチ群５３とスイッチ群５６を介したポジティブ出力信号との関係及びクロック群ＬＯ１乃至ＬＯ（Ｍ／２）とスイッチ群５５とスイッチ群５８を介したネガティブ出力信号との関係が対称であるため、クロック群ＬＯ１乃至ＬＯ（Ｍ／２）の寄生容量にミスマッチが生じないという効果がある。また、ポジティブ出力信号とネガティブ出力信号の寄生容量にミスマッチが生じないという効果がある。
なお、本発明の技術的範囲は、図示され、かつ記載された例示的な実施例に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施例をも含むものである。さらに、本発明の技術的範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって構成されうるものである。

１０，６０ １６０ １８０ ２４０，２６０ ４相バンドパスフィルタ
１２，３２，５２ １６２ ロード素子
１３，１６，３３，３６ 信号接続スイッチ群
１４，１７，３４，３７，５４，５７ １６４ インピーダンス素子群
１５，１８，３５，３８ 接地スイッチ群
３０，７０ Ｍ相バンドパスフィルタ
５０，８０ Ｍ相差動バンドパスフィルタ
５３，５６ ポジティブ信号接続スイッチ群
５５，５８ ネガティブ信号接地スイッチ群
１１０ 受信器
１１１ ＧＭセル
１１２ ミキサー
１１３ Ｄｕｔｙ変換回路
１１４ ＰＬＬ回路
１２１，１２２，１２３，１２４ ＡＮＤ回路
１６３，１８３，２４３，２６３ スイッチ群
１８２，２４２ ロード抵抗
１８４，２４４ キャパシタ群

Claims (9)

1. 入力電流信号を出力電圧信号に変換するロード素子と、
   ４の倍数であるＭ個のインピーダンス素子からなるインピーダンス素子群と、
   Ｍ／２個の第１のスイッチからなる信号接続スイッチ群と、
   Ｍ／２個の第２のスイッチからなる接地スイッチ群とを備え、
   前記信号接続スイッチ群の前記第１のスイッチと、前記接地スイッチ群の前記第２のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、
   同一の前記インピーダンス素子に接続された前記信号接続スイッチ群の前記第１のスイッチと、前記接地スイッチ群の前記第２のスイッチの接続／非接続を制御するクロック群は、互いに位相が異なることを特徴とするバンドパスフィルタ。
2. 前記インピーダンス素子群の全てのインピーダンス素子は、互いに直列に接続され、
   全ての前記インピーダンス素子の一方の端子には、前記信号接続スイッチ群の前記第１のスイッチが接続され、もう一方の端子には、前記接地スイッチ群の前記第２のスイッチが接続され、
   前記信号接続スイッチ群の全ての前記第１のスイッチは、前記インピーダンス素子と前記出力電圧信号に接続され、
   前記接地スイッチ群の全ての前記第２のスイッチは、前記インピーダンス素子とグラウンドに接続されていることを特徴とする請求項１に記載のバンドパスフィルタ。
3. ４の倍数であるＭ個の第２のインピーダンス素子からなる第２のインピーダンス素子群と、
   Ｍ／２個の第３のスイッチからなる第２の信号接続スイッチ群と、
   Ｍ／２個の第４のスイッチからなる第２の接地スイッチ群とを備え、
   前記第２の信号接続スイッチ群の前記第３のスイッチと、前記第２の接地スイッチ群の前記第４のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、
   同一の前記第２のインピーダンス素子に接続された前記第２の信号接続スイッチ群の前記第３のスイッチと、前記第２の接地スイッチ群の前記第４のスイッチの接続／非接続を制御するクロック群は、互いに位相が異なり、
   前記信号接続スイッチ群の前記第１のスイッチと、前記第２の接地スイッチ群の前記第４のスイッチの接続／非接続は、同じクロック群で制御され、
   前記第２の信号接続スイッチ群の前記第３のスイッチと、前記接地スイッチ群の前記第２のスイッチの接続／非接続は、同じクロック群で制御されることを特徴とする請求項１又は２に記載のバンドパスフィルタ。
4. 前記第２のインピーダンス素子群の全ての第２のインピーダンス素子は、互いに直列に接続され、
   全ての前記第２のインピーダンス素子の一方の端子には、前記第２の信号接続スイッチ群の前記第３のスイッチが接続され、もう一方の端子には、前記第２の接地スイッチ群の前記第４のスイッチが接続され、
   前記第２の信号接続スイッチ群の全ての前記第３のスイッチは、前記インピーダンス素子と前記出力電圧信号に接続され、
   前記第２の接地スイッチ群の全ての前記第４のスイッチは、前記インピーダンス素子とグラウンドに接続されていることを特徴とする請求項３に記載のバンドパスフィルタ。
5. 入力差動電流信号を出力差動電圧信号に変換するロード素子と、
   ４の倍数であるＭ個のインピーダンス素子からなるインピーダンス素子群と、
   Ｍ／２個の第１のスイッチからなるポジティブ信号接続スイッチ群と、
   Ｍ／２個の第２のスイッチからなるネガティブ信号接続スイッチ群とを備え、
   前記ポジティブ信号接続スイッチ群の前記第１のスイッチと、前記ネガティブ信号接続スイッチ群の前記第２のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、
   同一の前記インピーダンス素子に接続された前記ポジティブ信号接続スイッチ群の前記第１のスイッチと、前記ネガティブ信号接続スイッチ群の前記第２のスイッチの接続／非接続を制御するクロックは、互いに位相が異なることを特徴とするバンドパスフィルタ。
6. 前記インピーダンス素子群の全てのインピーダンス素子は、互いに直列に接続され、
   全ての前記インピーダンス素子の一方の端子には、前記ポジティブ信号接続スイッチ群の前記第１のスイッチが接続され、もう一方の端子には、前記ネガティブ信号接続スイッチ群の前記第２のスイッチが接続され、
   前記ポジティブ信号接続スイッチ群の全ての前記第１のスイッチは、前記インピーダンス素子と前記出力差動電圧信号のポジティブノードに接続され、
   前記ネガティブ信号接続スイッチ群の全ての前記第２のスイッチは、前記インピーダンス素子と前記出力差動電圧信号のネガティブノードに接続されることを特徴とする請求項５に記載のバンドパスフィルタ。
7. ４の倍数であるＭ個の第２のインピーダンス素子からなる第２のインピーダンス素子群と、
   Ｍ／２個の第３のスイッチからなる第２のポジティブ信号接続スイッチ群と、
   Ｍ／２個の第４のスイッチからなる第２のネガティブ信号接続スイッチ群とを備え、
   前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチと、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチの接続／非接続は、Ｍ個のクロックから成るクロック群で制御され、
   同一の前記第２のインピーダンス素子に接続された前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチと、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチの接続／非接続を制御するクロックは、互いに位相が異なり、
   前記ポジティブ信号接続スイッチ群の前記第１のスイッチと、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチの接続／非接続は、同じクロック群で制御され、
   前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチと、前記ネガティブ信号接続スイッチ群の前記第２のスイッチの接続／非接続は、同じクロック群で制御されることを特徴とする請求項５又は６に記載のバンドパスフィルタ。
8. 前記第２のインピーダンス素子群の全ての第２のインピーダンス素子は、互いに直列に接続され、
   全ての前記第２のインピーダンス素子の一方の端子には、前記第２のポジティブ信号接続スイッチ群の前記第３のスイッチが接続され、もう一方の端子には、前記第２のネガティブ信号接続スイッチ群の前記第４のスイッチが接続され、
   前記第２のポジティブ信号接続スイッチ群の全ての前記第３のスイッチは、前記第２のインピーダンス素子と前記出力差動電圧信号のポジティブノードに接続され、
   前記第２のネガティブ信号接続スイッチ群の全ての前記第４のスイッチは、前記第２のインピーダンス素子と前記出力差動電圧信号のネガティブノードに接続されることを特徴とする請求項７に記載のバンドパスフィルタ。
9. 前記各スイッチ群のスイッチの接続／非接続を制御する各クロックは、互いに（１８０−３６０／Ｍ）度だけ位相が異なることを特徴とする請求項１乃至８のいずれかに記載のバンドパスフィルタ。

Images