CN106464212A - 具有共模补偿的差模带宽扩展技术 - Google Patents

具有共模补偿的差模带宽扩展技术 Download PDF

Info

Publication number
CN106464212A
CN106464212A CN201580026176.7A CN201580026176A CN106464212A CN 106464212 A CN106464212 A CN 106464212A CN 201580026176 A CN201580026176 A CN 201580026176A CN 106464212 A CN106464212 A CN 106464212A
Authority
CN
China
Prior art keywords
circuit
coupled
transistor
paired
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580026176.7A
Other languages
English (en)
Other versions
CN106464212B (zh
Inventor
孔德睿
S·M·李
M·J·麦克格万
D·塞奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106464212A publication Critical patent/CN106464212A/zh
Application granted granted Critical
Publication of CN106464212B publication Critical patent/CN106464212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了方法和装置。该装置可以是用于调整电路的净电容的电容元件。该装置可以被配置为耦合到电路。该装置可以被配置为调整电路的净电容，以解耦电路的共模和差分环路带宽调整。电容元件可以包括被配置为耦合到电路的差分节点的成对的交叉耦合电容器；和耦合到相应电容器的成对的负增益缓冲器。

Description

具有共模补偿的差模带宽扩展技术
相关申请的交叉引用
本申请要求于2014年5月21日提交的标题为“DIFFERENTIAL MODE BANDWIDTHEXTENSION TECHNIQUE WITH COMMON MODE COMPENSATION”的美国临时申请序列号62/001,574和于2014年9月16日提交的标题为“DIFFERENTIAL MODE BANDWIDTH EXTENSIONTECHNIQUE WITH COMMON MODE COMPENSATION”的美国专利申请No.14/487,654的权益，这些申请通过引用而全文明确并入本文中。
技术领域
本公开总体涉及通信系统，并且更具体地，涉及一种具有共模补偿的差模带宽扩展技术。
背景技术
无线设备(例如，移动电话或智能电话)可以对于与无线通信系统的双向通信传送和接收数据。无线设备可以包括用于数据传送的发射器和用于数据接收的接收器。对于数据传送，发射器可以用数据来调制传送本机振荡器(LO)信号以获得经调制的射频(RF)信号，放大经调制的RF信号以获得具有期望输出功率水平的输出RF信号，并且经由天线向基站传送输出RF信号。此外，发射器可以包括的数模转换器(DAC)，该DAC可以耦合到跨导(gm)电路。DAC可以协助生成被传送的输出RF信号。
DAC将数字信号(例如，4位DAC转换四个比特的数字字，诸如数字信号0110)转换成对应的电流或对应的模拟电压。四位DAC将对于每个可能的值产生不同的模拟电压值或不同的电流量。也就是说，四位DAC将对于从0000至1111的数字信号的每个值产生不同的电流或模拟电压。
发明内容
在本公开的一个方面中，提供了方法和装置。该装置可以是用于调整电路的净电容的电容元件。该装置可以被配置为耦合到电路。该装置可以被配置为调整电路的净电容，以解耦电路的共模和差分环路带宽调整。电容元件可以包括被配置为耦合到电路的差分节点的成对的交叉耦合电容器；和耦合到相应电容器的成对的负增益缓冲器。
在本公开的一个方面中，提供了方法和装置。该装置可以是耦合到电路的电容元件，并且被配置为调整电路的净电容，以解耦电路的共模和差分环路带宽调整。电容元件可以包括成对的交叉耦合晶体管、成对的电容器以及成对的二极管连接晶体管。每个晶体管可以包括耦合到接地的源电极、漏电极以及栅电极。成对的电容器可以包括：第一电极，耦合到交叉耦合晶体管中相应一个晶体管的漏电极；和第二电极，耦合到交叉耦合晶体管中相应另一个晶体管的栅电极。成对的二极管连接晶体管可以分别包括耦合到交叉耦合晶体管中相应一个晶体管的漏电极的源电极。
在本公开的一个方面中，提供了方法和装置。该装置可以放大信号。该装置可以包括运算放大器和耦合到运算放大器的电容元件。电容元件可以被配置为在第一模式中至少部分抵消运算放大器的寄生电容，并且可以被配置为在第二模式中提供附加电容。电容元件可以包括被配置为耦合到电路的差分节点的成对的交叉耦合电容器；和耦合到相应电容器的成对的负增益缓冲器。电容元件可以被配置为解耦运算放大器的共模和差分环路带宽调整。
在本公开的一个方面中，提供了方法和装置。该装置可以解耦电路的共模和差分环路带宽调整。该装置可以包括用于用电容元件调整电路的净电容的部件。电容元件可以包括被配置为耦合到电路的差分节点的成对的交叉耦合电容器；和耦合到相应电容器的成对的负增益缓冲器。
在本公开的方面中，提供了方法和装置。该装置可以解耦电路的共模和差分环路带宽调整。该装置可以包括用于用电容元件调整电路的净电容的部件。电容元件可以包括成对的交叉耦合晶体管、成对的电容器以及成对的二极管连接晶体管。成对的交叉耦合晶体管可以分别包括耦合到接地的源电极、漏电极以及栅电极。成对的电容器可以分别包括：第一电极，耦合到交叉耦合晶体管中相应一个晶体管的漏电极；和第二电极，耦合到交叉耦合晶体管中相应另一个相对晶体管的栅电极。成对的二极管连接晶体管可以分别包括耦合到交叉耦合晶体管中相应一个晶体管的漏电极的源电极。
在本公开的一个方面中，提供了方法和装置。该方法可以包括：解耦电路的共模和差分环路带宽调整。该方法还可以包括：用电容元件增大共模下的电路的电容。电容元件可以包括成对的交叉耦合电容器，成对的交叉耦合电容器被配置为耦合到电路的差分节点。电容元件还可以包括成对的负增益缓冲器，成对的负增益缓冲器耦合到相应电容器。
在本公开的一个方面中，提供了方法和装置。该方法可以包括：用电容元件调整电路的净电容。电容元件可以包括成对的交叉耦合电容器，成对的交叉耦合电容器被配置为耦合到电路的差分节点。电容元件还可以包括成对的负增益缓冲器，成对的负增益缓冲器耦合到相应电容器。该方法还可以包括以下步骤：调整电路的净电容，以解耦电路的共模和差分环路带宽调整。
附图说明
图1图示了与不同无线通信系统通信的无线设备。
图2是无线设备的框图。
图3是图示了耦合到DAC的负跨导(gm)电路的图。
图4是图示了R-2R结构的4位DAC的图。
图5是跨导(gm)电路的图。
图6是根据示例性实施例的耦合到负电容元件的跨导(gm)电路的图。
图7是根据示例性实施例的负缓冲器的示意图。
图8是根据示例性实施例的跨导(gm)电路的示意图。
图9是解耦电路的共模和差分环路带宽调整的方法的流程图。
具体实施方式
以下结合附图阐述的具体实施方式旨在作为各种配置的描述而不旨在表示可以实践这里所描述的概念的唯一配置。具体实施方式包括用于提供对多个概念的全面理解的目的的具体细节。然而，对本领域技术人员将清楚的是，这些概念可以在没有这些具体细节的情况下被实践。在一些情况下，为了避免使这些概念模糊，以框图形式显示周知的结构和组件。术语“示例性”在这里用于意指“充当示例、实例或图示”。这里被描述为“示例性”的任何设计不必然被解释为比其他设计优选或有利。
现在将参考各种装置和方法给出电信系统的若干方面。这些装置和方法将由多个块、模块、组件、电路、步骤、过程、算法等(统称为“元件”)在以下具体实施方式中描述并且在附图中图示。这些元件可以使用电子硬件、计算机软件或前述的任何组合来实现。这种元件被实现为硬件还是软件取决于特定应用和施加于整个系统的设计约束。
举例来说，元件或元件的任何一部分或者多个元件的任何组合可以用包括一个或多个处理器的“处理系统”来实现。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、门控逻辑、离散硬件电路以及被配置为执行贯穿本公开描述的各种功能的其他合适硬件。处理系统中的一个或多个处理器可以执行软件。软件应被广泛地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、过程、功能等，而不管是被称为软件、固件、中间件、微代码、硬件描述语言还是其他方面。
因此，在一个或多个示例性实施例中，所描述的功能可以在硬件、软件、固件或前述的任何组合中实现。如果在软件中实现，则功能可以被存储在计算机可读介质上或被编码为计算机可读介质上的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以为是计算机可访问的任何可获得的介质。举例而言但并不限制，这种计算机可读介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦可编程ROM(EEPROM)、压缩盘(CD)ROM(CD-ROM)、或其他光盘存储、磁盘存储或其他磁存储设备、或可以用于承载或存储可以被计算机访问的指令或数据结构形式的期望程序代码的任何其他介质。如这里所用的磁盘(disk)和光盘(disc)包括CD、激光盘、光学盘、数字通用光盘(DVD)以及软磁盘，其中磁盘通常磁性地复制数据，而光盘用激光光学地复制数据。上述的组合也应被包括在计算机可读介质的范围内。
图1是图示了与不同的无线通信系统120、122通信的无线设备110的图100。无线系统120、122可以分别是码分多址(CDMA)系统、全球移动通信(GSM)系统、LTE系统、无线局域网(WLAN)系统或某一其他无线系统。CDMA系统可以实现宽带CDMA(WCDMA)、CDMA 1X或cdma2000、时分同步码分多址(TD-SCDMA)或CDMA的某一其他版本。TD-SCDMA还被称为通用陆地无线电接入(UTRA)时分双工(TDD)1.28Mcps选项或低码片速率(LCR)。LTE支持频分双工(FDD)和时分双工(TDD)两者。例如，无线系统120可以为GSM系统，并且无线系统122可以为WCDMA系统。作为另一个示例，无线系统120可以为LTE系统，并且无线系统122可以为CDMA系统。
为简单起见，图100示出了包括一个基站130和一个系统控制器140的无线系统120和包括一个基站132和一个系统控制器142的无线系统122。通常，每个无线系统可以包括任何数量的基站和任何网络实体集合。每个基站可以支持基站覆盖范围内的无线设备的通信。基站还可以被称为节点B、演进节点B(eNB)、接入点、基站收发台、无线电基站、无线电收发器、收发器功能、基本服务集(BSS)、扩展服务集(ESS)或某一其他合适术语。无线设备110还可以被称为用户设备(UE)、移动设备、远程设备、无线设备、无线通信设备、站、移动站、订户站、移动订户站、终端、移动终端、远程终端、无线终端、接入终端、客户端、移动客户端、移动单元、订户单元、无线单元、远程单元、手机、用户代理或某一其他合适术语。无线设备110可以是移动电话、智能电话、平板电脑、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站或某一其他类似功能设备。
无线设备110可以能够与无线系统120和/或122通信。无线设备110还可以能够从广播站(诸如广播站134)接收信号。无线设备110还可以能够从一个或多个全球导航卫星系统(GNSS)中的卫星(诸如卫星150)接收信号。无线设备110可以支持用于无线通信的一个或多个无线电技术，诸如GSM、WCDMA、cdma2000、LTE、802.11等。术语“无线电技术”、“无线接入技术”、“空口”以及“标准”可互换地使用。
无线设备110可以经由下行链路和上行链路与无线系统中的基站通信。下行链路(或前向链路)指的是从基站至无线设备的通信链路，而上行链路(或反向链路)指的是从无线设备至基站的通信链路。无线系统可以使用TDD和/或FDD。对于TDD，下行链路和上行链路共享同一频率，并且下行链路传送和上行链路传送在不同时间段中可以在同一频率上发送。对于FDD，下行链路和上行链路分配有单独的频率。下行链路传送可以在一个频率上发送，而上行链路传送可以在另一个频率上发送。支持TDD的一些示例性无线电技术包括GSM、LTE以及TD-SCDMA。支持FDD的一些示例性无线电技术包括WCDMA、cdma2000以及LTE。
图2是示例无线设备(诸如无线设备110)的框图200。无线设备包括数据处理器/控制器210、收发器218以及天线290，并且还可以包括存储器216。收发器218包括支持双向通信的发射器220和接收器250。发射器220和/或接收器250可以用超外差(super-heterodyne)架构或直接变频(direct-conversion)架构来实现。在超外差架构中，信号为在多个阶段中在RF与基带之间转换频率，例如，对于接收器在一个阶段从RF至中间频率(IF)，然后在另一个阶段中从IF至基带。在还被称为零IF架构的直接变频架构中，信号为在一个阶段中在RF与基带之间转换的频率。超外差和直接变频架构可以使用不同电路块和/或具有不同要求。在图2所示的示例设计中，发射器220和接收器250用直接变频架构来实现。
在传送路径中，数据处理器/控制器210可以处理(例如，编码和调制)待传送数据，并且将该数据提供给DAC 230。DAC 230将数字输入信号转换成模拟输出信号。模拟输出信号被提供给TX基带(低通)滤波器232，滤波器232可以对模拟输出信号进行滤波，以去除由之前DAC 230的数模转换造成的镜频(image)。放大器(amp)234可以放大来自TX基带滤波器232的信号并且提供经放大的基带信号。上变频器(混频器)236可以接收经放大的基带信号和来自TX LO信号发生器276的TX LO信号。上变频器236可以用TX LO信号来上变频经放大的基带信号并且提供经上变频的信号。滤波器238可以滤波经上变频的信号，以去除由于频率上变频造成的镜频。功率放大器(PA)240可以放大来自滤波器238的经滤波的RF信号，以获得期望的输出功率水平并且提供输出RF信号。输出RF信号可以通过双工器/开关共用器(switchplexer)264来路由。
对于FDD，发射器220和接收器250可以耦合到双工器/开关共用器264，双工器/开关共用器264可以包括用于发射器220的TX滤波器和用于接收器250的RX滤波器。TX滤波器可以滤波输出RF信号，以使传送频带中的信号分量通过并且衰减接收频带中的信号分量。对于TDD，发射器220和接收器250可以耦合到双工器/开关共用器264。双工器/开关共用器264可以在上行链路时间间隔期间从发射器220向天线290传递输出RF信号。对于FDD和TDD两者，双工器/开关共用器264可以向天线290提供输出RF信号，以便经由无线信道传送。
在接收路径中，天线290可以接收由基站和/或其他发射器站传送的信号，并且可以提供接收到的RF信号。接收到的RF信号可以通过双工器/开关共用器264来路由。对于FDD，双工器/开关共用器264内的RX滤波器可以滤波接收到的RF信号，以使接收频带中的信号分量通过并且衰减传送频带中的信号分量。对于TDD，双工器/开关共用器264可以在下行链路时间间隔期间从天线290向接收器250传递接收到的RF信号。对于FDD和TDD这两者，双工器/开关共用器264可以向接收器250提供接收到的RF信号。
在接收器250内，接收到的RF信号可以由低噪声放大器(LNA)252放大并且由滤波器254滤波，以获得输入RF信号。下变频器(混频器)256可以接收输入RF信号和来自RX LO信号发生器286的RX LO信号。下变频器256可以用RX LO信号下变频输入RF信号并且提供经下变频的信号。经下变频的信号可以由放大器258放大并且由RX基带(低通)滤波器260进一步滤波，以获得模拟输入信号。模拟输入信号被提供给模数转换器(ADC)262。ADC 262将模拟输入信号转换成数字输出信号。数字输出信号被提供给数据处理器/控制器210。
TX频率合成器270可以包括TX锁相环(PLL)272和VCO 274。VCO 274可以生成处于期望频率的TX VCO信号。TX PLL 272可以从数据处理器/控制器210接收定时信息并且生成用于VCO 274的控制信号。控制信号可以调整VCO 274的频率和/或相位，以获得用于TX VCO信号的期望频率。TX频率合成器270向TX LO信号发生器276提供TX VCO信号。TX LO信号发生器可以基于从TX频率合成器270接收到的TX VCO信号生成TX LO信号。
RX频率合成器280可以包括RX PLL 282和VCO 284。VCO 284可以生成期望频率的RX VCO信号。RX PLL 282可以从数据处理器/控制器210接收定时信息并且生成用于VCO284的控制信号。控制信号可以调整VCO 284的频率和/或相位，以获得用于RX VCO信号的期望频率。RX频率合成器280向RX LO信号发生器286提供RX VCO信号。RX LO信号发生器可以基于从RX频率合成器280接收到的RX VCO信号生成RX LO信号
LO信号发生器276、286可以分别包括分频器、缓冲器等等。如果LO信号发生器276、286分别划分由TX频率合成器270和RX频率合成器280提供的频率，则它们可以被称为分频器。PLL 272、282可以分别包括相位/频率检测器、环路滤波器、电荷泵、分频器等等。每个VCO信号和每个LO信号可以为具有特定基本频率的周期信号。来自LO发生器276、286的TXLO信号和RX LO信号对于TDD可以具有相同频率或者对于FDD具有不同频率。来自VCO 274、284的TX VCO信号和RX VCO信号可以具有相同频率(例如，对于TDD)或不同频率(例如，对于FDD或TDD)。
发射器220和接收器250中信号的调节可以由放大器、滤波器、上变频器、下变频器等中的一个或多个阶段来执行。这些电路可以与图2中所示的配置不同地布置。此外，图2中未示出的其他电路也可以用于调节发射器220和接收器250中的信号。例如，阻抗匹配电路可以位于PA 240的输出处、LNA 252的输入处、天线290与双工器/开关共用器264之间等。图2中的一些电路还可以被省略。例如，可以省略滤波器238和/或滤波器254。收发器218的全部或一部分可以在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上实现。例如，发射器220中的TX基带滤波器232至PA 240、接收器250中的LNA 252至RX基带滤波器260、PLL 272、282、VCO 274、284以及LO信号发生器276、286可以在RFIC上实现。PA 240和可能的其他电路还可以在单独IC或电路模块上实现。
数据处理器/控制器210可以执行无线设备的各种功能。例如，数据处理器/控制器210可以执行经由发射器220传送和经由接收器250接收的数据的处理。数据处理器/控制器210可以控制发射器220和接收器250内的各种电路的操作。存储器212和/或存储器216可以存储用于数据处理器/控制器210的程序代码和数据。存储器可以在数据处理器/控制器210内部(例如，存储器212)或在数据处理器/控制器210外部(例如，存储器216)。存储器可以被称为计算机可读介质。振荡器214可以生成特定频率的VCO信号。时钟发生器219可以从振荡器214接收VCO信号，并且可以生成用于数据处理器/控制器210内的各种模块的时钟信号。数据处理器/控制器210可以在一个或多个专用集成电路(ASIC)和/或其他IC上实现。
图3是图示了耦合到DAC的负跨导(gm)电路的图。参照图3，无线设备(例如，图1所示的无线设备110)可以包括在信号传输中使用的DAC 330(例如，图2所示的DAC 230)，诸如传送数模转换器(TxDAC)。
一种被称为20SOC TxDAC 330的DAC具有特定电阻器结构，该结构可以被称为R-2R结构或R-2R电阻梯形网络。R-2R结构改进最高有效位(MSB)至最低有效位(LSB)毛刺匹配(glitch matching)(例如，改进由DAC的多个位的异步操作所产生的毛刺噪声性能)，并且降低接收器频带噪声。
图4是图示了R-2R结构的4位DAC的图。R-2R电阻梯形网络实现将并行数字符号(例如，4个比特b0-b3)转换成电流或模拟电压，该电流或模拟电压可以在输出431处测量。四个数字输入(b0-b3)中的每一个向模拟输出431添加相应的加权贡献，并且将没有两个不同的4位字(从0000至1111)在输出431处产生相同的电流或电压。
用于比特b0-b3中的每一个的开关475可以根据比特b0-b3中一个特定比特上的值是1还是0来操作。因此，到DAC中的数字信号的值可以由控制DAC的比特的开关475的操作产生。例如，用于特定比特的闭合开关475可以对应于针对数字符号内的比特的位置而言表示“1”的比特，而打开开关对应于表示“0”的比特。因此，如果用于控制DAC的比特的全部开关打开(例如，如果四位DAC的全部四个开关打开以产生数字符号0000)，那么没有电流流到电阻梯形中，并且在输出431处没有电流或电压被产生。
通过扩展(或缩减)图4中所示的电阻梯形的R-2R模式，可以将R-2R电阻梯形网络缩放到任何数量的比特。此外，仅两个不同的电阻器值用于构建R-2R结构。例如，如果图4中“R”电阻器的值为3欧姆，那么由“2R”表示的电阻器的值为6欧姆(即，由“R”表示的电阻器的值的两倍)。因为仅使用两个电阻器值，所以R-2R电阻梯形网络可以被容易且准确地生产并且被集成到电路中。
因此，通过使用基于R-2R电阻梯形的DAC(例如，“R-2R DAC”)，可以根据数字值产生模拟电压，其中MSB(例如，b3)向输出贡献最大百分比的电流或模拟电压，而LSB(例如，b0)向输出贡献最小百分比的电流或模拟电压。
返回参照图3，由于多个电阻器332(例如，多晶硅电阻器(poly resistor))的使用，R-2R DAC 330的输出阻抗在与其他DAC相比时通常更低，从而引起更高的失真。也就是说，因为归因于衰减器的电压失真可以流通通过相较而言较低的阻抗R-2R节点，所以更低的差分输出电阻阻抗恶化DAC失真。相反，更高的输出电阻阻抗减小电压失真。
图3还描绘了负跨导电路340。跨导电路可以在各种电路中使用，并且能够通过变化跨导电路的跨导(gm)而将输入电压转换成各种电流输出。跨导(gm)或“转移电导”是一些电子组件的属性，并且被定义为组件输出处的电流变化与组件输入处的电压变化的比值。在直流应用中，跨导可以被定义为电流输出的变化除以电压输入的变化。跨导电路340可以具有高带宽、高输出阻抗、低失真以及高共模抑制。
图3所示的跨导电路340为负跨导电路340，该跨导电路340也被称为负跨导(gm)电路340。负跨导电路可以是各种应用(例如，利用滤波器或DAC的无线通信应用)中的重要块。跨导(gm)电路340提供跨期望输入电压和频率范围的跨导(gm)增益(例如，电压电流增益)。跨导(gm)电路340可以耦合到DAC 330，以消除或增加DAC差分输出电阻阻抗(即，DAC 330的输出阻抗)。也就是说，跨导(gm)电路340的输出增加可以有效引入负阻抗。
例如，负跨导电路340可以消除(或添加)由DAC 330的R-2R结构引起的在电流求和节点370处的等效电阻中的一些，同时增大(或减小)电流求和节点370处的阻抗，从而减小(或增大)失真。也就是说，从电流求和节点370看到的阻抗与电流求和节点370处引入的失真成反比。此外，跨导(gm)电路340可以被控制为消除预期量的失真，该预期量的失真基于从电流求和节点370看到的DAC 330的比特的等效阻抗和电阻来确定。
图5是跨导(gm)电路的图。gm电路540可以根据差模和共模来分析。当gm电路540进行操作时，存在某种程度的差模反馈，在该差模反馈中，gm电路540的左电路节点和右电路节点沿相反的方向成环路(如图5所示)，并且还存在某种程度的共模反馈，在该共模反馈中，gm电路540的左电路节点和右电路节点以共同的方向成环路。因为DAC 330的输入和输出是差分的，所以在示例性实施例中对gm电路540的差分反馈环路GBW的分析给予更多关注。
gm电路540的差分反馈环路GBW被定义为在gm电路540的差分环路增益降为一(0dB)的情况下的带宽。差分环路增益在低频下相对较大。然而，在更高频率处，存在被称为极点的特定频率。最低的频率极点被称为主导极点，因为该频率主导所有更高频率极点的效果。当分析gm电路540以计算其跨多个频率的增益时，主导极点是差分环路开始下降时的第一个频率，并且是在差分环路受影响最多的位置。
跨导(gm)电路540可以使用高带宽(该带宽可以被定义为跨导(gm)电路的3dB滚降频率(roll-off frequency))来提供宽带阻抗增加。当Ip节点电连接到Vp节点时，并且当Im节点电连接到Vm节点时，跨导(gm)电路起负跨导(gm)电路540的作用，并且因此可以引入负阻抗。gm值可以由差分输入对之间的多晶硅电阻器来确定，其可以被调整为与DAC 330的等效差分输出电阻相同的大小，以提供电阻阻抗增加。
用gm电路540维持平坦gm频率响应也可以是有用的。由此，因为gm电路540的带宽取决于增益带宽乘积(GBW)，所以gm电路的差分反馈环路542的GBW为高可以是有用的。然而，gm电路540的主导极点处的布线寄生电容(Cp)(由电容器544来表示)可能显著恶化gm电路540的差分反馈环路GBW。
在电路中，，寄生电容是由于电路的不同部分彼此邻近而存在于这些部分之间的电容。布线寄生电容是由于存在于各种电线(即，布线或电路板轨迹)之间的电容而产生。寄生电容是因为电容存在于任何两个邻近导体之间而产生。在图5中，寄生电容(Cp)由电容器544来等效地表示。当看向差分环路时，最高阻抗和电容出现在表示寄生电容Cp 544的节点处，由此，该节点为反馈环路的主导极点。寄生电容Cp 544的大小连同其节点阻抗决定主导极点频率，并且如以下将参照图6描述的，它可以用于部分抵消或消除寄生电容Cp 544。
因为寄生电容544的值确定差分环路542的主导极点频率，所以gm电路540的GBW在节点Np和Nm处与寄生电容Cp 544成反比。寄生电容544可以包括来自装置的栅级寄生电容(例如，M1m和M1p的Cgs)和对应于装置布局的固有布线电容。为了扩展gm电路540的带宽，可以有意地引入负电容(例如，在节点Np和Nm处)，以减小或消除寄生电容Cp 544。
还可以期望共模反馈环路的GBW对于提高的共模稳定性而言较低。因此，下面讨论的示例性实施例提供可以容纳大寄生电容的gm电路，该gm电路能够提供高差分环路带宽，并且能够提供低共模环路带宽，从而提供差分电阻阻抗增加和失真改善。
图6是根据示例性实施例的耦合到负电容元件的跨导(gm)电路的图。参照图6，示例性实施例提供了一种gm电路640，该gm电路640能够容纳大寄生电容，并且可以通过添加电容元件来提供高差分环路带宽和低共模环路带宽两者，该电容元件可以被称为负电容元件(NCE)650。虽然NCE 650被称为“负电容元件”，但应该注意，NCE 650可以如下文将讨论的那样被操作为提供负差分电容或正共模电容。NCE 650包括成对的电容器(Cb)660和具有增益＝K的成对的可调谐增益缓冲器/负增益缓冲器670，增益缓冲器是可以用于电阻抗变换(例如，阻抗匹配)和信号隔离的模拟设备。
NCE 650在gm电路640的主导极点处引入负差分电容，以消除或至少部分抵消上述寄生电容Cp 644。由于以其他方式将是主导极点处的较高寄生电容Cp 644的电容的原因，如果不部分抵消寄生电容644，则gm电路640在高频处将无法以其他方式维持足够的带宽。通过减小整体寄生电容644，gm电路640具有更高的差分GBW并且具有增大的gm带宽(即，带宽扩展)。同样，通过将NCE 650耦合到gm电路640，gm电路640有效地充当负gm电路640以消除一些负电阻。也就是说，通过增加负电阻，可以消除或抵消DAC(例如，DAC 330)的输出阻抗中的一些。
此外，关于gm电路640的共模环路，NCE 650还在gm电路640的主导极点处引入正的共模电容。通过提供增大的电容，NCE 650向共模环路提供附加的稳定性。NCE 650可以被配置为通过调谐负增益缓冲器670(例如，通过调整增益K的值)来调整它的电容(例如，以在正电容与负电容之间切换)。
例如，当负增益缓冲器670的增益值K等于0时，电容器Cb 660的电容也为0。因此，NCE 650将不提供差模扩展和共模稳定。作为另一个示例，当负增益缓冲器670的增益值K被调谐为小于-1时，NCE 650提供差模扩展(例如，增大的差分环路带宽)以及共模稳定。作为又一个示例，当负增益缓冲器670的增益值K等于-1时，NCE 650提供共模稳定，但不能提供差模带宽扩展。
另外，通过提供差分地引入负电容的NCE 650，NCE 650能够在处于差模时跨节点Np和Nm提供反向电流。然而，因为gm电路640的共模带宽不如共模环路的稳定性重要，所以NCE 650在共模期间可以操作为正电容器，并且可以在差模期间操作为负电容器。这可以通过调谐NCE 650的负增益缓冲器670来完成，使得示例性实施例能够提供gm电路640，该gm电路640能够增大带宽并且增加输出阻抗/DAC阻抗、同时还能够扩展并且稳定共模环路(例如，能够增大共模反馈环路带宽)。
图7是根据示例性实施例的负缓冲器的示意图。参照图7，负缓冲器770可以包括并联耦合的多个晶体管780和串联耦合到多个晶体管780的另外的晶体管782。通过单独地控制耦合到晶体管780的栅极786的开关784，可以向栅极786选择性地施加电压Vin，以调谐负缓冲器770，使得可以改变缓冲器770的增益值K。如之前提及的，通过改变NCE 650的缓冲器670的增益值K，可以控制gm电路640的特性。
更具体地，因为用于ML和MN的电流相同，所以其中N为(例如，通过闭合对应开关784以向对应栅极786提供导通电压Vin)底部被导通的NMOS的数目。因此，这个缓冲器的增益K可以由来定义。而且，因为MN的偏置点可以以与M1p/M1m相同的方式来调整大小/偏置，所以可以很好地限定它们。
图8是根据示例性实施例的跨导(gm)电路的示意图。参照图8，另一个示例性实施例的gm电路840的NCE 850包括成对的交叉耦合晶体管890、成对的电容器Cb 860以及成对的二极管连接晶体管892。交叉耦合晶体管890分别包括耦合到接地的源电极、耦合到电容器Cb 860中相应一个电容器的漏电极以及耦合到电容器Cb 860中相应另一个电容器的栅电极。成对的电容器860可以包括：第一电极，该第一电极耦合到交叉耦合晶体管中相应一个晶体管的漏电极；和第二电极，该第二电极耦合到交叉耦合晶体管中相应另一个晶体管的栅电极。二极管连接晶体管892分别包括耦合到交叉耦合晶体管890中相应一个晶体管的漏电极的源电极。
因此，通过实现以上讨论的示例性实施例的NCE，可以扩展gm电路的gm带宽。NCE例如在20nm TxDAC或20SoC TxDAC中还可以有助于更好的失真性能。当负缓冲器增益K被设置为小于-1时，NCE可以扩展差分环路带宽，并且可以有助于在共模环路中更好的相位裕度，相位裕度是随频率变化的、输出相对于输入的相位之间的差。当负缓冲器增益K被设置为等于-1时，NCE能够解耦共模稳定和差分环路稳定。也就是说，NCE能够通过在不消极地影响差分环路带宽的情况下减小共模GBW来改进/稳定共模环路。
此外，应该注意，虽然上文提供的示例性实施例讨论了使用具有负gm电路的NCE，但所讨论的实施例的NCE可以在本公开的范围内应用于较宽范围的gm电路或运算放大器(op-amp)。
图9是解耦电路的共模和差分环路带宽调整的方法的流程图900。该方法可以由装置(诸如上文讨论的NCE 650、850中的一个)来执行。在一个方法中，该方法可以包括以下步骤：用电容元件增大在共模中电路的电容。电容元件可以包括被配置为耦合到电路的差分节点的成对的交叉耦合电容器；和耦合到电容器的成对的负增益缓冲器。
在图9中所示的配置中，在904处，该方法可以包括：用电容元件(例如，NCE 650)增大在共模中电路的电容。在906处，该方法可以包括：用电容元件抵消在差模中电路的寄生电容的至少一部分。
在另一个配置中，该方法可以包括以下步骤：用电容元件调整电路的净电容，以解耦电路的共模和差分环路带宽调整。电容元件可以包括成对的交叉耦合电容器，成对的交叉耦合电容器被配置为耦合到电路的差分节点；和成对的负增益缓冲器，成对的负增益缓冲器耦合到相应的电容器。
在一个配置中，该方法还可以包括：通过调谐电容元件的负增益缓冲器来抵消或增大电路的电容。该抵消可以包括将负增益缓冲器中的一个或多个调谐为以具有小于-1的增益因子。该增大可以包括将负增益缓冲器中的一个或多个调谐为具有小于0的增益因子。
在一个配置中，每一个负增益缓冲器可以包括第一晶体管和多个第二晶体管。第一晶体管可以包括源电极、漏电极以及耦合到漏电极的栅电极。多个第二晶体管可以并行耦合，并且每一个可以包括耦合到第一晶体管的源电极的漏电极、耦合到接地的源电极以及栅电极。抵消和增大可以包括通过向一个或多个选定的第二晶体管的栅电极提供信号来调谐电容元件的负增益缓冲器。该电路可以是跨导电路。
要理解的是，所公开过程中步骤的特定顺序或层次是示例方法的图示。基于设计偏好，理解，将理解可以重新排列过程中步骤的特定顺序或层次。进一步地，可以组合或省略一些步骤。所附方法权利要求给出按示例顺序的多个步骤的元素，但不意味着这些步骤的元素被限于所给出的具体顺序或层次。
之前的描述被提供为使得本领域技术人员能够实践这里所述的多个方面。对这些方面的多种修改对本领域技术人员将容易清楚的，并且这里所定义的一般原则可以应用于其他方面。因此，权利要求不旨在被限于这里所显示的方面，而是符合与权利要求语言一致的全部范围，其中对单数元件的引用不旨在意指“一个且仅一个”(除非明确这样陈述)，而是“一个或多个”。除非另外明确陈述，术语“一些”指的是一个或多个。本领域普通技术人员已知或今后将变得已知的、贯穿本公开描述的多种方面的元素的所有结构和功能等同在此以引用的方式被明确并入，并且旨在由权利要求所涵盖。而且，这里所公开的内容都不旨在专用于公众，不管这种公开是否明确被记载在权利要求中。权利要求元素不应被解释为部件加功能，除非该元素使用短语“用于……的部件”来明确记载。

Claims (23)

1.一种用于调整电路的净电容的装置，所述装置是被配置为耦合到所述电路的电容元件并且被配置为调整所述电路的所述净电容，以解耦所述电路的共模和差分环路带宽调整，所述电容元件包括：
成对的交叉耦合电容器，被配置为耦合到所述电路的差分节点；以及
耦合到相应电容器的成对的负增益缓冲器。
2.根据权利要求1所述的装置，其中所述电容元件被配置为具有用于至少部分抵消在差模中所述电路的寄生电容的负电容，并且被配置为扩展所述电路的差分环路带宽。
3.根据权利要求2所述的装置，其中所述寄生电容处于所述电路的一个或多个差分节点处。
4.根据权利要求1所述的装置，其中所述电容元件被配置为具有用于稳定在共模中所述电路的共模反馈环路的正电容。
5.根据权利要求1所述的装置，其中所述电容元件被配置为耦合到作为所述电路的跨导电路。
6.根据权利要求5所述的装置，其中所述负增益缓冲器可调谐。
7.根据权利要求6所述的装置，其中所述负增益缓冲器中的每一个的增益因子在所述电路处于差模或处于共模时小于-1。
8.根据权利要求5所述的装置，其中所述负增益缓冲器中的每一个包括：
第一晶体管，包括源电极、漏电极以及耦合到所述漏电极的栅电极；以及
并联耦合的多个第二晶体管，所述第二晶体管中的每一个包括耦合到所述第一晶体管的所述源电极的漏电极和耦合到接地的源电极。
9.一种用于解耦电路的共模和差分环路带宽调整的方法，所述方法包括：
用电容元件增大在共模中所述电路的电容，
其中所述电容元件包括：
成对的交叉耦合电容器，被配置为耦合到所述电路的差分节点；以及
耦合到相应电容器的成对的负增益缓冲器。
10.根据权利要求9所述的方法，还包括：用所述电容元件抵消在差模中所述电路的寄生电容的至少一部分。
11.根据权利要求10所述的方法，其中所述抵消和所述增大包括调谐所述电容元件的所述负增益缓冲器。
12.根据权利要求10所述的方法，其中所述抵消包括调谐所述负增益缓冲器中的一个或多个以具有小于-1的增益因子，并且
其中所述增大包括将所述负增益缓冲器中的一个或多个调谐为具有小于0的增益因子。
13.根据权利要求10所述的方法，其中所述负增益缓冲器中的每一个包括：
第一晶体管，包括：
源电极；
漏电极；和
耦合到所述漏电极的栅电极；以及
并联耦合的多个第二晶体管，所述第二晶体管中的每一个包括：
耦合到所述第一晶体管的所述源电极的漏电极；
耦合到接地的源电极；和
栅电极，
其中所述抵消和所述增大包括通过向一个或多个选定的第二晶体管的所述栅电极提供信号来调谐所述电容元件的所述负增益缓冲器。
14.根据权利要求9所述的方法，其中所述电路为跨导电路。
15.一种用于解耦电路的共模和差分环路带宽调整的装置，包括用于用电容元件调整所述电路的净电容的部件，所述电容元件包括：
成对的交叉耦合电容器，被配置为耦合到所述电路的差分节点；以及
耦合到相应电容器的成对的负增益缓冲器。
16.根据权利要求15所述的装置，其中当所述电路处于差模时，用于调整的所述部件被配置为：
具有负电容；
至少部分抵消所述电路的寄生电容以减小所述净电容；以及
扩展所述电路的差分环路带宽。
17.根据权利要求15所述的装置，其中当所述电路处于共模时，用于调整的所述部件被配置为：
具有用于增大所述净电容的正电容；以及
稳定所述电路的共模反馈环路。
18.根据权利要求15所述的装置，其中所述电容元件包括用于使用所述成对的交叉耦合电容器和所述成对的负增益缓冲器调整所述电路的带宽或相位裕度的部件。
19.根据权利要求18所述的装置，还包括用于在所述负增益缓冲器中调谐所述负增益缓冲器的增益因子的部件。
20.根据权利要求19所述的装置，其中用于调谐所述负增益缓冲器中的每一个的所述增益因子的所述部件被配置为在所述电路处于共模时将所述增益因子调谐为小于0，并且被配置为在所述电路处于差模时将所述增益因子调谐为小于-1。
21.根据权利要求18所述的装置，其中所述负增益缓冲器中的每一个包括：
第一晶体管，包括：
源电极；
漏电极；和
耦合到所述漏电极的栅电极；以及
并联耦合的多个第二晶体管，所述第二晶体管中的每一个包括：
耦合到所述第一晶体管的所述源电极的漏电极；和
耦合到接地的源电极，
其中用于调谐的所述部件包括所述多个第二晶体管。
22.根据权利要求15所述的装置，其中所述电路为跨导电路。
23.一种用于解耦电路的共模和差分环路带宽调整的装置，包括用于用电容元件调整所述电路的净电容的部件，所述电容元件包括：
成对的交叉耦合晶体管，每个交叉耦合晶体管包括：
耦合到接地的源电极；
漏电极；和
栅电极；
成对的电容器，每个电容器包括：
第一电极，耦合到所述交叉耦合晶体管中相应晶体管的所述漏电极；和
第二电极，耦合到所述交叉耦合晶体管中相应另一晶体管的所述栅电极；以及
成对的二极管连接晶体管，每个二极管连接晶体管包括耦合到所述交叉耦合晶体管中相应晶体管的所述漏电极的源电极。
CN201580026176.7A 2014-05-21 2015-05-07 用于解耦电路的共模和差分环路带宽调整的装置和方法 Active CN106464212B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462001574P 2014-05-21 2014-05-21
US62/001,574 2014-05-21
US14/487,654 2014-09-16
US14/487,654 US9553573B2 (en) 2014-05-21 2014-09-16 Differential mode bandwidth extension technique with common mode compensation
PCT/US2015/029756 WO2015179137A1 (en) 2014-05-21 2015-05-07 Differential mode bandwidth extension technique with common mode compensation

Publications (2)

Publication Number Publication Date
CN106464212A true CN106464212A (zh) 2017-02-22
CN106464212B CN106464212B (zh) 2019-05-03

Family

ID=53284510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580026176.7A Active CN106464212B (zh) 2014-05-21 2015-05-07 用于解耦电路的共模和差分环路带宽调整的装置和方法

Country Status (6)

Country Link
US (1) US9553573B2 (zh)
EP (1) EP3146628B1 (zh)
JP (1) JP6625564B2 (zh)
KR (1) KR20170007297A (zh)
CN (1) CN106464212B (zh)
WO (1) WO2015179137A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111342805A (zh) * 2018-12-18 2020-06-26 天津大学 带阻抗曲线调整模块的滤波器单元、滤波器及电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
US10594278B2 (en) * 2017-09-06 2020-03-17 Samsung Electronics Co., Ltd. Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier
CN110838675B (zh) * 2019-11-14 2020-09-08 安徽传矽微电子有限公司 一种高速大电流激光器驱动电路及其芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972118A (zh) * 2005-11-24 2007-05-30 苏州中科半导体集成技术研发中心有限公司 高线性高增益的宽带射频低噪声放大器
US20090066431A1 (en) * 2007-09-11 2009-03-12 Samsung Electro-Mechanics Co., Ltd. Wide-band voltage controlled oscillator
US20120139631A1 (en) * 2010-12-07 2012-06-07 Wong Thomas Y Wide-swing telescopic operational amplifier
US20130033321A1 (en) * 2011-08-03 2013-02-07 Jonas Lindstrand High efficiency power amplifier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2102721C (en) 1993-11-09 1999-05-04 Stephen Paul Webster Differential gain stage for use in a standard bipolar ecl process
JP2000114886A (ja) * 1998-09-29 2000-04-21 Nec Corp Ｍｏｓ逆相増幅回路およびそれを用いたｒｆフロントエンド回路
US6867649B2 (en) * 2002-09-25 2005-03-15 Elantec Semiconductor, Inc. Common-mode and differential-mode compensation for operational amplifier circuits
US7190232B1 (en) 2003-05-14 2007-03-13 Marvell International Ltd. Self-biased active VCO level shifter
US6972624B1 (en) 2003-08-08 2005-12-06 Linear Technology Corporation Low-voltage high dynamic range variable-gain amplifier
US6985036B2 (en) 2003-11-26 2006-01-10 Scintera Networks, Inc. Digitally controlled transconductance cell
US7697915B2 (en) 2004-09-10 2010-04-13 Qualcomm Incorporated Gain boosting RF gain stage with cross-coupled capacitors
US7372335B2 (en) 2005-10-21 2008-05-13 Wilinx, Inc. Wideband circuits and methods
US7612609B1 (en) 2008-05-19 2009-11-03 National Semiconductor Corporation Self-stabilizing differential load circuit with well controlled complex impedance
US8098101B2 (en) 2008-07-08 2012-01-17 Qualcomm, Incorporated Method of achieving high selectivity in receiver RF front-ends
JP5093149B2 (ja) * 2009-02-24 2012-12-05 富士通セミコンダクター株式会社 可変利得増幅器
US8466738B2 (en) 2011-05-10 2013-06-18 Samsung Electro-Mechanics Systems and methods for minimizing phase deviation and/or amplitude modulation (AM)-to-phase modulation (PM) conversion for dynamic range, radio frequency (RF) non-linear amplifiers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972118A (zh) * 2005-11-24 2007-05-30 苏州中科半导体集成技术研发中心有限公司 高线性高增益的宽带射频低噪声放大器
US20090066431A1 (en) * 2007-09-11 2009-03-12 Samsung Electro-Mechanics Co., Ltd. Wide-band voltage controlled oscillator
US20120139631A1 (en) * 2010-12-07 2012-06-07 Wong Thomas Y Wide-swing telescopic operational amplifier
US20130033321A1 (en) * 2011-08-03 2013-02-07 Jonas Lindstrand High efficiency power amplifier

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHERIF GALAL等: "10-Gb/s Limiting Amplifier and Laser/Modulator Driver in 0.18-μm CMOS Technology", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
THAWATCHAI THONGLEAM等: "A 0.8 V quasi-floating-gate fully differential CMOS op-amp with positive feedback", 《THE 8TH ELECTRICAL ENGINEERING/ ELECTRONICS, COMPUTER, TELECOMMUNICATIONS AND INFORMATION TECHNOLOGY (ECTI) ASSOCIATION OF THAILAND - CONFERENCE 2011》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111342805A (zh) * 2018-12-18 2020-06-26 天津大学 带阻抗曲线调整模块的滤波器单元、滤波器及电子设备
CN111342805B (zh) * 2018-12-18 2023-12-15 天津大学 带阻抗曲线调整模块的滤波器单元、滤波器及电子设备

Also Published As

Publication number Publication date
US9553573B2 (en) 2017-01-24
US20150341025A1 (en) 2015-11-26
JP2017520978A (ja) 2017-07-27
EP3146628A1 (en) 2017-03-29
KR20170007297A (ko) 2017-01-18
JP6625564B2 (ja) 2019-12-25
CN106464212B (zh) 2019-05-03
WO2015179137A1 (en) 2015-11-26
EP3146628B1 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
CN108831883B (zh) 用于多模滤波器的电路和方法
US8842410B2 (en) Switchable inductor network
US9178524B1 (en) Hybrid R-2R structure for low glitch noise segmented DAC
TWI474629B (zh) 無表面聲波接收器
US8412141B2 (en) LR polyphase filter
US8498605B1 (en) Passive frequency translation with voltage conversion gain
CN106464212A (zh) 具有共模补偿的差模带宽扩展技术
US10963002B1 (en) Clock generation architecture using a poly-phase filter with self-correction capability
TW201841466A (zh) 具有電容性衰減器的低雜訊放大器（lna）
US10511278B2 (en) Transformer with high common-mode rejection ratio (CMRR)
US20200091955A1 (en) Second-order harmonic reduction for radio frequency transmitter
KR20230101806A (ko) 믹싱 모드 디지털-대-아날로그 변환기(dac)를 위한 미스매치 및 타이밍 보정 기법
US10461768B1 (en) Digital-to-analog converter (DAC) design with reduced settling time
US10897236B2 (en) Wideband signal buffer
US20190305420A1 (en) Phase shifter and wireless communication apparatus
WO2021233546A1 (en) A filter circuitry using active inductor
US11736071B2 (en) Wideband amplifier
US20220021365A1 (en) Matching network with tunable notch filter
TWI485995B (zh) 可攜式計算裝置
JP2015084520A (ja) バンドパスフィルタ
Yuksel Design and Theoretical Analysis of Wideband Tunable Duplexing Transceivers
Tarek et al. Reconfigurable baseband chain for software-defined radio receivers
Wei et al. A 0.13 um CMOS 6-9GHz 9-Bands Double-Carrier OFDM Transceiver for Ultra Wideband Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant