JP2000114886A - Ｍｏｓ逆相増幅回路およびそれを用いたｒｆフロントエンド回路 - Google Patents

Abstract

(57)【要約】 【課題】 良好な線形性と広い周波数帯域が得られ、且
つ動作条件に拘わらず所定の電圧利得が得られる共に、
半導体集積回路上に好適に実現されるＭＯＳ逆相増幅回
路を提供する。 【解決手段】 ソース接地されたＭＯＳトランジスタＭ
１には、ゲートに定電圧Ｖ_Bが印加されたＭＯＳトラン
ジスタＭ２がカスコード接続される。ＭＯＳトランジス
タＭ１のゲートには、バイアス電圧Ｖ_Gと入力信号ｖ_iを
含む電圧が印加される。ＭＯＳトランジスタＭ１にバイ
アス電圧Ｖ_Gに対応する定電流が流れ、この定電流によ
りＭＯＳトランジスタＭ１は駆動される。ＭＯＳトラン
ジスタＭ２はＭＯＳトランジスタＭ１の負荷として動作
し、ＭＯＳトランジスタＭ１のドレインに出力電圧が生
成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路上に
好適に実現できる増幅回路およびＲＦ（Radio Frequenc
y）フロントエンド回路に関し、さらに言えば、線形動
作すると共に広い周波数帯域を持つＭＯＳ逆相増幅回路
およびそれを用いたＲＦフロントエンド回路に関する。

【０００２】

【従来の技術】従来のＭＯＳ逆相増幅回路の例を図６に
示す。この回路は、グレイ、メイヤー（P. R. Gray and
R. G Meyer）による「アナログ集積回路の解析と設計
（Analysis and Design of Analog Integrated Circuit
s）」と題された著書（ニューヨーク：ジョン・ワイリ
ー・アンド・サンズ社（New York: John Wiley and Son
s,Inc.）刊行、１９９３年、第３版、３１２−３１６
頁）に記載されたものである。

【０００３】図６の従来のＭＯＳ逆相増幅回路は、２つ
のｎチャネル電界効果型トランジスタ（Metal-Oxide-Se
miconductor Field-Effect Transistor、ＭＯＳＦＥ
Ｔ）（以下、ＭＯＳトランジスタという）Ｍ１０１，Ｍ
１０２を備えている。

【０００４】ＭＯＳトランジスタＭ１０１のソースは接
地線に接続され、ゲート−接地線間に入力電圧Ｖ_iが入
力される。ＭＯＳトランジスタＭ１０２のドレインとゲ
ートは電源電圧線（電圧値：Ｖ_DD）にそれぞれ接続さ
れ、ソースはＭＯＳトランジスタＭ１０１のドレインの
接続されている。そして、ＭＯＳトランジスタＭ１０２
がＭＯＳトランジスタＭ１０１の負荷として動作し、Ｍ
ＯＳトランジスタＭ１０１のドレインと接地線との間に
出力電圧Ｖ_Oが生成される。

【０００５】上記従来のＭＯＳ逆相増幅回路は、次のよ
うに動作する。

【０００６】一般に、基板効果とチャネル長変調を無視
すると、ＭＯＳトランジスタのドレイン電流Ｉ_Dは、ピ
ンチ領域、線形領域および飽和領域の３つの動作領域に
おいて次の数式（１ａ），（１ｂ），（１ｃ）でそれぞ
れ表される。

【０００７】

【数１】

【０００８】ここで、βはトランスコンダクタンス・パ
ラメータであり、β＝μ（Ｃ_OX／２）（Ｗ／Ｌ）で定義
される。ただし、μはキャリアの実効モビリティであ
り、Ｃ _OXは単位面積当たりのゲート酸化膜容量であり、
Ｗ、Ｌはそれぞれ、ゲート幅、ゲート長であり、Ｖ_THは
スレッショルド電圧である。

【０００９】図６において、ＭＯＳトランジスタＭ１０
１，Ｍ１０２がいずれも飽和領域で動作している場合、
それらのＭＯＳトランジスタＭ１０１，Ｍ１０２のドレ
イン電流とゲート−ソース間電圧との間に上記数式（１
ｃ）がそれぞれに成立する。そして、ＭＯＳトランジス
タＭ１０１，Ｍ１０２のドレイン電流は互いに等しくな
るので、図６のＭＯＳ逆相増幅回路の電圧利得はＭＯＳ
トランジスタＭ１０１のトランスコンダクタンスｇ_m1と
Ｍ１０２のトランスコンダクタンスｇ_m2の比で与えられ
る。すなわち、ＭＯＳトランジスタＭ１０１のゲート幅
（Ｗ）とゲート長（Ｌ）の比を（Ｗ／Ｌ）₁とし、ＭＯ
ＳトランジスタＭ１０２のゲート幅（Ｗ）とゲート長
（Ｌ）の比を（Ｗ／Ｌ）₂とすると、電圧利得Ａ_Vは次の
数式（２）で表される。

【００１０】

【数２】

【００１１】

【発明が解決しようとする課題】近年、ＭＯＳ型半導体
プロセスの微細化が進むにつれ、ギガヘルツ（ＧＨｚ）
帯域のＲＦフロントエンド回路を周波数特性のよいＭＯ
Ｓトランジスタの利用により実現する試みがなされてい
る。このＲＦフロントエンド回路に使用される増幅回路
は、広い周波数帯域を持つだけでなく、優れた線形性を
有していなければならない。しかし、もともとＭＯＳト
ランジスタのゲート電圧とドレイン電流の関係は線形で
ないため、増幅回路の線形性を向上させ、歪みを少なく
することは一般的に容易でない。よって、十分な線形性
が得られないという問題がある。また、抵抗器などの受
動素子を負荷として用いた場合、周波数帯域が狭くなる
という問題がある。さらに、増幅回路の電圧利得はバイ
アス電圧や駆動電流など動作条件により変動するので、
所定の電圧利得が得られないという問題がある。

【００１２】図６の従来のＭＯＳ逆相増幅回路は、ＭＯ
Ｓトランジスタを負荷として動作させているので、周波
数帯域を広げることができる。しかし、この回路は元来
ディジタル回路のインバータであり、単に入力電圧Ｖ_i
を反転しているに過ぎないので、最適な動作は期待でき
ない。よって、線形性が必ずしも十分でないという問題
がある。

【００１３】そこで、本発明の目的は、良好な線形性と
広い周波数帯域が得られると共に、半導体集積回路上に
好適に実現されるＭＯＳ逆相増幅回路を提供することに
ある。

【００１４】本発明の他の目的は、動作条件に拘わらず
所定の電圧利得が得られるＭＯＳ逆相増幅回路を提供す
ることにある。

【００１５】本発明のさらに他の目的は、歪み特性を改
善できるＲＦフロントエンド回路を提供することにあ
る。

【００１６】

【課題を解決するための手段】（１） 本発明の第１の
ＭＯＳ逆相増幅回路は、ソース接地された第１ＭＯＳト
ランジスタと、ゲートに定電圧が印加され且つ前記第１
ＭＯＳトランジスタにカスコード接続された、前記第１
ＭＯＳトランジスタの負荷として動作する第２ＭＯＳト
ランジスタとを備え、前記第１ＭＯＳトランジスタのゲ
ートにバイアス電圧および入力信号を含む電圧が印加さ
れ、前記第１ＭＯＳトランジスタは前記バイアス電圧に
応じて流れる定電流で駆動され、前記入力信号に比例す
る成分を含む出力電圧は前記第１ＭＯＳトランジスタの
ドレインから取り出されることを特徴とする。

【００１７】（２） 本発明の第１のＭＯＳ逆相増幅回
路では、ソース接地された第１ＭＯＳトランジスタに第
２ＭＯＳトランジスタがカスコード接続される。第１Ｍ
ＯＳトランジスタのゲートにバイアス電圧および入力信
号を含む電圧が印加され、第１ＭＯＳトランジスタはバ
イアス電圧に応じて流れる定電流で駆動される。第２Ｍ
ＯＳトランジスタのゲートには定電圧が印加される。そ
して、第２ＭＯＳトランジスタが第１ＭＯＳトランジス
タの負荷として動作し、第１ＭＯＳトランジスタのドレ
インに出力電圧が生成される。

【００１８】このように、第１ＭＯＳトランジスタが定
電流で駆動されるので、最適な動作が可能となる。そし
て、負荷として動作する第２ＭＯＳトランジスタの持つ
非線形性が第１ＭＯＳトランジスタの非線形性を相殺す
るので、優れた線形性が得られる。また、第２ＭＯＳト
ランジスタを負荷としたことにより、広い周波数帯域を
得ることができる。

【００１９】さらに、第１ＭＯＳトランジスタに負荷と
して動作する第２ＭＯＳトランジスタをカスコード接続
しているので、当該ＭＯＳ逆相増幅回路の電圧利得は第
１および第２のＭＯＳトランジスタのそれぞれのトラン
スコンダクタンスの比に対応する。このため、動作条件
に拘わらず所定の電圧利得を得ることができる。

【００２０】（３） 本発明の第１のＭＯＳ逆相増幅回
路の好ましい例では、前記第１ＭＯＳトランジスタのゲ
ート幅（Ｗ）とゲート長（Ｌ）の比（Ｗ／Ｌ）が前記第
２ＭＯＳトランジスタのゲート幅（Ｗ）とゲート長
（Ｌ）の比（Ｗ／Ｌ）より大きく設定される。この場
合、当該逆相増幅回路の電圧利得の絶対値を１より大き
くできる利点がある。

【００２１】本発明の第１のＭＯＳ逆相増幅回路の他の
好ましい例では、前記バイアス電圧を供給するバイアス
回路をさらに備えており、そのバイアス回路はダイオー
ド接続され且つ定電流で駆動される第３ＭＯＳトランジ
スタを含んで構成されていて、前記第３ＭＯＳトランジ
スタのゲートに前記バイアス電圧が生成される。この場
合、動作点をより一層安定させることができると共に、
バイアス回路が簡単になる利点がある。

【００２２】（４） 本発明の第２のＭＯＳ逆相増幅回
路は、ソース接地された第１ＭＯＳトランジスタと、ゲ
ートに定電圧が印加された第２ＭＯＳトランジスタと、
ダイオード接続された第３のＭＯＳトランジスタとを備
え、前記第１、第２および第３のＭＯＳトランジスタの
それぞれはカスコード接続され、前記第２および第３の
ＭＯＳトランジスタのそれぞれは前記第１ＭＯＳトラン
ジスタの負荷として動作し、前記第１ＭＯＳトランジス
タのゲートにバイアス電圧および入力信号を含む電圧が
印加され、前記第１ＭＯＳトランジスタは前記バイアス
電圧に応じて流れる定電流で駆動され、前記入力信号に
比例する成分を含む出力電圧は前記第１ＭＯＳトランジ
スタのドレインから取り出されることを特徴とする。

【００２３】（５） 本発明の第２のＭＯＳ逆相増幅回
路では、ソース接地された第１ＭＯＳトランジスタに第
２および第３のＭＯＳトランジスタがカスコード接続さ
れる。第１ＭＯＳトランジスタのゲートにバイアス電圧
および入力信号を含む電圧が印加され、第１ＭＯＳトラ
ンジスタはバイアス電圧に応じて流れる定電流で駆動さ
れる。第２ＭＯＳトランジスタには定電圧が印加され
る。第３ＭＯＳトランジスタはダイオード接続される。
そして、第２および第３のＭＯＳトランジスタが第１Ｍ
ＯＳトランジスタの負荷として動作し、第１ＭＯＳトラ
ンジスタのドレインに出力電圧が生成される。

【００２４】このように、第１ＭＯＳトランジスタが定
電流で駆動されるので、最適な動作が可能となる。そし
て、負荷として動作する第２および第３のＭＯＳトラン
ジスタの持つ非線形性が第１ＭＯＳトランジスタの非線
形性を相殺するので、優れた線形性が得られる。また、
第２および第３のＭＯＳトランジスタを負荷としたこと
により、広い周波数帯域を得ることができる。

【００２５】さらに、第１ＭＯＳトランジスタに負荷と
して動作する第２ＭＯＳトランジスタをカスコード接続
しているので、当該ＭＯＳ逆相増幅回路の電圧利得は第
１および第２のＭＯＳトランジスタのそれぞれのトラン
スコンダクタンスの比に対応し、且つ、第１および第３
のＭＯＳトランジスタのそれぞれのトランスコンダクタ
ンスの比に対応する。このため、動作条件に拘わらず所
定の電圧利得を得ることができる。

【００２６】（６） 本発明の第２のＭＯＳ逆相増幅回
路の好ましい例では、前記第１、第２および第３のＭＯ
Ｓトランジスタのそれぞれのゲート幅（Ｗ）とゲート長
（Ｌ）の比（Ｗ／Ｌ）が等しく設定される。この場合、
ＭＯＳ逆相増幅回路の形成が簡単になる利点がある。

【００２７】本発明の第２のＭＯＳ逆相増幅回路の他の
好ましい例では、前記バイアス電圧を供給するバイアス
回路をさらに備えており、そのバイアス回路はダイオー
ド接続され且つ定電流で駆動される第４ＭＯＳトランジ
スタを含んで構成されていて、前記第４ＭＯＳトランジ
スタのゲートに前記バイアス電圧が生成される。この場
合、動作点をより一層安定させることができると共に、
バイアス回路が簡単になる利点がある。

【００２８】（７） 本発明のＲＦフロントエンド回路
は、ＲＦ信号を入力信号とする、上記（１）、（３）、
（４）または（６）に記載のＭＯＳ逆相増幅回路の構成
を持つ第１ＭＯＳ逆相増幅回路と、局部発振器が生成す
るローカル信号を入力信号とする、上記（１）、
（３）、（４）または（６）に記載のＭＯＳ逆相増幅回
路の構成を持つ第２ＭＯＳ逆相増幅回路と、前記第１お
よび第２のＭＯＳ逆相増幅回路のそれぞれの出力電圧が
供給され、前記ＲＦ信号をローカル信号に応じて周波数
変換した中間周波信号を出力するミキサ回路とを備える
ことを特徴とする。

【００２９】（８） 本発明のＲＦフロントエンド回路
では、上記（１）、（３）、（４）または（６）に記載
のＭＯＳ逆相増幅回路の構成を持つ第１および第２のＭ
ＯＳ逆相増幅回路とミキサ回路とを備えている。第１お
よび第２のＭＯＳ逆相増幅回路にＲＦ信号およびローカ
ル信号がそれぞれ入力され、ミキサ回路に第１および第
２のＭＯＳ逆相増幅回路の出力信号が入力される。ミキ
サ回路は、ＲＦ信号をローカル信号に応じて周波数変換
した中間周波信号を出力する。

【００３０】よって、ＲＦ信号およびローカル信号は、
線形性に優れた第１および第２のＭＯＳ逆相増幅回路で
増幅され、歪みの少ない信号がミキサ回路に入力され
る。したがって、歪み特性を改善することができる。

【００３１】（９） 本発明のＲＦフロントエンド回路
の好ましい例では、前記ミキサ回路は、ソース接地され
たデュアルゲート型ＭＯＳトランジスタと、前記デュア
ルゲート型ＭＯＳトランジスタにカスコード接続され且
つ前記デュアルゲート型ＭＯＳトランジスタの負荷とし
て動作する他のＭＯＳトランジスタとを含んで構成され
ており、前記デュアルゲート型ＭＯＳトランジスタの一
方のゲートに前記第１ＭＯＳ逆相増幅回路の出力電圧が
供給され、前記デュアルゲート型ＭＯＳトランジスタの
他方のゲートに前記第２ＭＯＳ逆相増幅回路の出力電圧
が供給され、前記中間周波信号を含む電圧は前記デュア
ルゲート型ＭＯＳトランジスタのドレインに生成され
る。

【００３２】この場合、ミキサ回路の線形性が高まる。
したがって、歪み特性をさらに改善できる利点がある。

【００３３】

【発明の実施の形態】以下、この発明の好適な実施の形
態を添付図面を参照しながら具体的に説明する。

【００３４】（第１実施形態）図１は、本発明の第１実
施形態のＭＯＳ逆相増幅回路を示す。図１の回路は、本
発明のＭＯＳ逆相増幅回路の基本回路を示すものであ
る。

【００３５】図１のＭＯＳ逆相増幅回路は、ソース接地
されたｎチャネルＭＯＳトランジスタＭ１と、ＭＯＳト
ランジスタＭ１にカスコード接続されたｎチャネルＭＯ
ＳトランジスタＭ２とを含んで構成される。ＭＯＳトラ
ンジスタＭ１とＭ２のゲート幅（Ｗ）とゲート長（Ｌ）
の比（Ｗ／Ｌ）は、それぞれ（Ｗ／Ｌ）₁と（Ｗ／Ｌ）₂
（（Ｗ／Ｌ）₁と（Ｗ／Ｌ）₂は定数）である。定数（Ｗ
／Ｌ）₁は、定数（Ｗ／Ｌ）₂より大きく設定される。

【００３６】ＭＯＳトランジスタＭ１のゲートは、入力
信号ｖ_iを生成する信号源１に接続され、さらにバイア
ス電圧Ｖ_Gを生成する定電圧源２を介して接地される。
ＭＯＳトランジスタＭ２のドレインは電源電圧線（電圧
値：Ｖ_DD）に接続され、ゲートは定電圧源（電圧値：Ｖ
_B）を介して接地される。

【００３７】ＭＯＳトランジスタＭ１のゲートには、入
力信号ｖ_iとバイアス電圧Ｖ_Gが重畳された電圧が印加さ
れる。ＭＯＳトランジスタＭ２のゲートには、定電圧Ｖ
_Bが印加される。そして、ＭＯＳトランジスタＭ２がＭ
ＯＳトランジスタＭ１の負荷として動作し、ＭＯＳトラ
ンジスタＭ１のドレインから出力電圧Ｖ_Oが取り出され
る。

【００３８】次に、図１のＭＯＳ逆相増幅回路の動作に
ついて説明する。

【００３９】ＭＯＳトランジスタＭ１，Ｍ２はいずれも
飽和状態で動作していると仮定すると、ＭＯＳトランジ
スタＭ１，Ｍ２のドレイン電流Ｉ_D1，Ｉ_D2は次の数式
（３ａ），（３ｂ）で表される。

【００４０】

【数３】

【００４１】ここで、β₁，β₂はトランスコンダクタン
ス・パラメータであり、β₁＝μ（Ｃ_OX／２）（Ｗ／
Ｌ）₁，β₂＝μ（Ｃ_OX／２）（Ｗ／Ｌ）₂で定義され
る。ただし、μはキャリアの実効モビリティであり、Ｃ
_OXは単位面積当たりのゲート酸化膜容量であり、Ｖ_THは
スレッショルド電圧である。

【００４２】ここで、ＭＯＳトランジスタＭ１とＭ２は
ドレイン電流を共有しているので、ドレイン電流Ｉ_D1，
Ｉ_D2は互いに等しくなる。すなわち、次の数式（４）が
成立する。

【００４３】

【数４】

【００４４】したがって、上記数式（３ａ），（３
ｂ），（４）より、出力電圧Ｖ_Oは、次の数式（５）で
表される。

【００４５】

【数５】

【００４６】ただし、Ｖ_Dとｖ_Oは直流電圧成分と交流電
圧成分であり、次の数式（６ａ），（６ｂ）で与えられ
る。

【００４７】

【数６】

【００４８】また、当該ＭＯＳ逆相増幅回路の電圧利得
Ａ_Vは、ＭＯＳトランジスタＭ１のトランスコンダクタ
ンスｇ_m1とＭＯＳトランジスタＭ２のトランスコンダク
タンスｇ_m2の比で与えられ、次の数式（７）で表され
る。

【００４９】

【数７】

【００５０】ここで、ＭＯＳトランジスタＭ１にはバイ
アス電圧Ｖ_Gに応じた定電流が流れ、この定電流がＭＯ
ＳトランジスタＭ１の駆動電流Ｉ_DOとなる。そして、駆
動電流Ｉ_D0により、ＭＯＳトランジスタＭ１はバイアス
される。駆動電流Ｉ_D0は、無信号時（すなわち、ｖ_i＝
０）にＭＯＳトランジスタＭ１（およびＭ２）に流れる
ドレイン電流Ｉ_D1（＝Ｉ_D2）に相当する。したがって、
駆動電流Ｉ_D0は、次の数式（８）で表される。

【００５１】

【数８】

【００５２】上記数式（５）より、出力電圧Ｖ_Oが直流
電圧成分Ｖ_Dと交流信号成分ｖ_Oを含むことが分かる。こ
れは、当該ＭＯＳ逆相増幅回路の動作点が直流電圧成分
Ｖ_Dで与えられ、最適な動作が可能であることを意味す
る。そして、負荷として動作するＭＯＳトランジスタＭ
２の持つ非線形性がＭＯＳトランジスタＭ１の非線形性
を相殺するので、優れた線形性が得られる。さらに、Ｍ
ＯＳトランジスタＭ２を負荷としたことにより、広い周
波数帯域を得ることができる。

【００５３】上記数式（７）より、当該ＭＯＳ逆相増幅
回路の電圧利得Ａ_Vは、２つのＭＯＳトランジスタＭ
１，Ｍ２のゲート幅（Ｗ）とゲート長（Ｌ）の比（Ｗ／
Ｌ）、すなわち定数（Ｗ／Ｌ）₁，（Ｗ／Ｌ）₂により決
定され、それらの比（（Ｗ／Ｌ）₁／（Ｗ／Ｌ）₂）の平
方根（ルート）に等しくなることが分かる。これは、定
数（Ｗ／Ｌ）₁，（Ｗ／Ｌ）₂の値を変えることにより所
望の電圧利得Ａ_Vが得られることを意味する。そして、
電圧利得Ａ_Vは、バイアス電圧Ｖ_Gや駆動電流Ｉ_Oに依存
することがなく、一定の値となり得る。この定数（Ｗ／
Ｌ）₁，（Ｗ／Ｌ）₂は半導体集積回路の製造過程で使用
されるマスク寸法で決定されるので、任意の値に設定す
ることが可能である。

【００５４】なお、以上の動作は、上記数式（４）が示
すように、ＭＯＳトランジスタＭ１，Ｍ２のドレイン電
流Ｉ_D1，Ｉ_D2が等しい場合の動作である。図１のＭＯＳ
逆相増幅回路に他の回路が縦属接続され、しかもその回
路の入力側に向かって直流電流が流れる場合には、その
直流電流がＭＯＳトランジスタＭ２を介して供給される
ことになるので、ＭＯＳトランジスタＭ２のドレイン電
流Ｉ_D2がＭＯＳトランジスタＭ１のドレイン電流Ｉ_D1よ
り大きくなる。その場合、当該ＭＯＳ逆相増幅回路の線
形性が幾分劣化する。

【００５５】また、上記数式（７）より分かるように、
ＭＯＳトランジスタＭ１とＭ２のゲート幅（Ｗ）とゲー
ト長（Ｌ）の比（Ｗ／Ｌ）を等しくすると（すなわち、
（Ｗ／Ｌ）₁＝（Ｗ／Ｌ）₂とすると）電圧利得Ａ_V＝−
１となり、単なるインバータの動作となる。この場合、
出力電圧Ｖ_Oにスレッショルド電圧が現れない。しか
し、本実施形態では、定数（Ｗ／Ｌ）₁の値を定数（Ｗ
／Ｌ）₂よりも大きく設定しているので、電圧利得Ａ_Vの
絶対値が１以上となり、増幅回路として動作する。

【００５６】（第２実施形態）図２は、本発明の第２実
施形態のＭＯＳ逆相増幅回路を示す。図２の回路は、図
１のＭＯＳ逆相増幅回路をＲＦフロントエンド回路のＲ
Ｆ増幅器として用いる場合の具体的な回路例を示すもの
である。

【００５７】図２のＭＯＳ逆相増幅回路は、ソース接地
されたｎチャネルＭＯＳトランジスタＭ１と、ＭＯＳト
ランジスタＭ１にカスコード接続されたｎチャネルＭＯ
ＳトランジスタＭ２と、バイアス回路６とを含んで構成
される。

【００５８】ＭＯＳトランジスタＭ１のゲートには、信
号源１の生成する入力信号ｖ_i（ここでは、ＲＦ信号Ｖ
_RF）が信号入力用コンデンサＣｉｎを介して入力され
る。コンデンサＣｉｎは、信号源１とＭＯＳトランジス
タＭ１のゲートの間を直流的に遮断する。ＭＯＳトラン
ジスタＭ２のドレインとゲートは、電源電圧線（電圧
値：Ｖ_DD）にそれぞれ接続される。ＭＯＳトランジスタ
Ｍ２のゲートには、定電圧Ｖ_Bとして電圧Ｖ_DDが印加さ
れる。ＭＯＳトランジスタＭ１とＭ２のゲート幅（Ｗ）
とゲート長（Ｌ）の比（Ｗ／Ｌ）は、それぞれ（Ｗ／
Ｌ）₁と（Ｗ／Ｌ）₂（（Ｗ／Ｌ）₁と（Ｗ／Ｌ）₂は定
数）である。定数（Ｗ／Ｌ）₁は、定数（Ｗ／Ｌ）₂より
大きく設定される。

【００５９】バイアス回路６は、ダイオード接続された
ＭＯＳトランジスタＭ３と定電流源５（電流値：Ｉ_B）
とを含んで形成される。ＭＯＳトランジスタＭ３のドレ
インは定電流源（電流値：Ｉ_B）を介して電源電圧線
（電圧値：Ｖ_DD）に接続され、ソースは接地される。Ｍ
ＯＳトランジスタＭ３のゲート幅（Ｗ）とゲート長
（Ｌ）の比（Ｗ／Ｌ）は、（Ｗ／Ｌ）₃（（Ｗ／Ｌ）₃は
定数）である。

【００６０】ＭＯＳトランジスタＭ３は定電流源５の生
成する定電流Ｉ_Bにより駆動される。

【００６１】ＭＯＳトランジスタＭ３のゲートは、抵抗
器Ｒｉｎを介してＭＯＳトランジスタＭ１のゲートに接
続されると共に、抵抗器Ｒｉｎと並列に接続されたコン
デンサＣｐを介して接地される。抵抗器Ｒｉｎとコンデ
ンサＣｐは、ＭＯＳトランジスタＭ１，Ｍ３のゲート間
を交流的に遮断する。ＭＯＳトランジスタＭ１のゲート
には、ＭＯＳトランジスタＭ３のゲートに生成されるバ
イアス電圧Ｖ_Gが印加される。

【００６２】図２のＭＯＳ逆相増幅回路の動作は、第１
実施形態のＭＯＳ逆相増幅回路の動作と基本的に同じで
ある。すなわち、抵抗器ＲｉｎとコンデンサＣｉｎの接
続点でバイアス電圧Ｖ_Gと入力信号ｖ_iが重畳され、その
重畳された電圧がＭＯＳトランジスタＭ１のゲートに印
加される。ＭＯＳトランジスタＭ２はＭＯＳトランジス
タＭ１の負荷として動作し、ＭＯＳトランジスタＭ１の
ドレインから出力電圧Ｖ_Oが取り出される。この出力電
圧Ｖ_Oは上記数式（５）で表される。よって、図１の本
発明の第１実施形態のＭＯＳ逆相増幅回路と同様に、最
適な動作が可能となり、優れた線形性および広い周波数
帯域を得ることができる。同時に、電圧利得Ａ_Vは、一
定の値となり、定数（Ｗ／Ｌ）₁，（Ｗ／Ｌ）₂の値を変
えることにより任意の値に設定することが可能となる。

【００６３】図２のＭＯＳ逆相増幅回路において、抵抗
器Ｒｉｎの抵抗値がＭＯＳトランジスタＭ１のゲートの
入力インピーダンスに対して十分に小さいと仮定する
と、ＭＯＳトランジスタＭ１とＭ３がカレントミラー回
路を構成すると見なすことができる。このカレントミラ
ー回路により、ＭＯＳトランジスタＭ１には、ＭＯＳト
ランジスタＭ３を駆動する定電流Ｉ_Bに対して（（Ｗ／
Ｌ）₁／（Ｗ／Ｌ）₃）倍の駆動電流Ｉ_D0が流れる。これ
は、ＭＯＳトランジスタＭ１の駆動電流Ｉ_D0が定電流源
５からＭＯＳトランジスタＭ３を介して供給されること
を意味する。そして、ＭＯＳトランジスタＭ１は駆動電
流Ｉ_D0によりバイアスされる。この場合、動作をより一
層安定させることができ、しかもバイアス回路の構成が
簡単になる。

【００６４】（第３実施形態）図３は、本発明の第３実
施形態のＲＦフロントエンド回路を示す。この回路は、
本発明の第１実施形態のＭＯＳ逆相増幅回路をＲＦ増幅
器とＬＯ増幅回路に用いた場合の具体例を示すものであ
る。

【００６５】図３のＲＦフロントエンド回路は、希望波
を選択する帯域通過フィルタ（BandPass Filter、ＢＰ
Ｆ）１２と、ＲＦ信号を増幅するＲＦ増幅回路３１と、
局部発振器（Local Oscillator、ＬＯ）として動作する
信号源１３と、信号源１３の出力するローカル信号を増
幅するＬＯ増幅回路３２と、ＲＦ増幅回路３１およびＬ
Ｏ増幅回路３２のそれぞれの出力電圧を混合するミキサ
回路３３と、ミキサ回路３３の出力電圧に含まれる中間
周波（Intermediate Frequency、ＩＦ）信号を抽出する
帯域通過フィルタ１４とを備えている。

【００６６】帯域通過フィルタ１２の入力端子は当該フ
ロントエンド回路の外部のアンテナ（Antenna、ＡＮ
Ｔ）１１に接続されている。帯域通過フィルタ１２は、
アンテナ１１から供給される受信波に含まれるＲＦ信号
Ｖ_RFを抽出して出力する。

【００６７】ＲＦ増幅回路３１は、ソース接地されたｎ
チャネルＭＯＳトランジスタＭ１１と、ＭＯＳトランジ
スタＭ１１にカスコード接続されたｎチャネルＭＯＳト
ランジスタＭ１２と、バイアス回路３４とを含んで構成
される。

【００６８】ＭＯＳトランジスタＭ１１のゲートには、
帯域通過フィルタ１２から出力されるＲＦ信号Ｖ_RFが信
号入力用コンデンサＣｉｎ１を介して入力される。コン
デンサＣｉｎ１は、帯域通過フィルタ１２とＭＯＳトラ
ンジスタＭ１１のゲートの間を直流的に遮断する。ＭＯ
ＳトランジスタＭ１２のドレインは、電源電圧線（電圧
値：Ｖ_DD）に接続されている。ＭＯＳトランジスタＭ１
１とＭ１２のゲート幅（Ｗ）とゲート長（Ｌ）の比（Ｗ
／Ｌ）は、それぞれ（Ｗ／Ｌ）₁₁と（Ｗ／Ｌ） ₁₂（（Ｗ
／Ｌ）₁₁と（Ｗ／Ｌ）₁₂は定数、ただし（Ｗ／Ｌ）₁₁＞
（Ｗ／Ｌ）₁₂）である。

【００６９】バイアス回路３４は、ダイオード接続され
たＭＯＳトランジスタＭ１５と３つのバイアス電圧生成
用抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３とを含んで形成され
る。ＭＯＳトランジスタＭ１５のドレインは直列に接続
された抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３を介して電源電圧
線（電圧値：Ｖ_DD）に接続され、ソースは接地されてい
る。抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３の生成する電圧降下
により、ＭＯＳトランジスタＭ１５は定電流で駆動され
る。ＭＯＳトランジスタＭ１５のゲート幅（Ｗ）とゲー
ト長（Ｌ）の比（Ｗ／Ｌ）は、（Ｗ／Ｌ）₁₅（（Ｗ／
Ｌ）₁₅は定数）である。

【００７０】ＭＯＳトランジスタＭ１５のゲートは、バ
イアス電圧入力用抵抗器Ｒｉｎ１を介してＭＯＳトラン
ジスタＭ１１のゲートに接続されると共に、抵抗器Ｒｉ
ｎ１と並列に接続されたコンデンサＣｐを介して接地さ
れる。抵抗器Ｒｉｎ１とコンデンサＣｐは、ＭＯＳトラ
ンジスタＭ１１，Ｍ１５のゲート間を交流的に遮断す
る。ＭＯＳトランジスタＭ１１のベースには、ＭＯＳト
ランジスタＭ１５のベースに生成されるバイアス電圧Ｖ
_Gが印加される。ＭＯＳトランジスタＭ１２のベースに
は、抵抗器Ｒｂ２，Ｒｂ３の接続点からその接続点に生
成される定電圧Ｖ _B1が供給される。

【００７１】ＬＯ増幅回路３２は、ソース接地されたｎ
チャネルＭＯＳトランジスタＭ１３と、ＭＯＳトランジ
スタＭ１３にカスコード接続されたｎチャネルＭＯＳト
ランジスタＭ１４と、ＲＦ増幅回路と共通のバイアス回
路３４とを含んで構成される。

【００７２】ＭＯＳトランジスタＭ１３のゲートには、
信号源１３からローカル信号Ｖ_LOが信号入力用コンデン
サＣｉｎ２を介して入力される。コンデンサＣｉｎ２
は、信号源１３とＭＯＳトランジスタＭ１３のゲートの
間を直流的に遮断する。ＭＯＳトランジスタＭ１４のド
レインは電源電圧線（電圧値：Ｖ_DD）に接続され、ゲー
トは抵抗器Ｒｂ１とＲｂ２の接続点に接続されている。
ＭＯＳトランジスタＭ１３とＭ１４のゲート幅（Ｗ）と
ゲート長（Ｌ）の比（Ｗ／Ｌ）は、それぞれ（Ｗ／Ｌ）
₁₃と（Ｗ／Ｌ）₁₄（（Ｗ／Ｌ）₁₃と（Ｗ／Ｌ）₁₄は定
数、ただし（Ｗ／Ｌ）₁₃＞（Ｗ／Ｌ）₁₄）である。

【００７３】ＭＯＳトランジスタＭ１３のゲートは、バ
イアス電圧入力用抵抗器Ｒｉｎ２を介してＭＯＳトラン
ジスタＭ１５のゲートに接続される。抵抗器Ｒｉｎ２と
コンデンサＣｐは、ＭＯＳトランジスタＭ１３，Ｍ１５
のゲート間を交流的に遮断する。ＭＯＳトランジスタＭ
１３のベースには、ＭＯＳトランジスタＭ１５のゲート
に生成されるバイアス電圧Ｖ_Gが印加される。ＭＯＳト
ランジスタＭ１４のゲートには、抵抗器Ｒｂ１，Ｒｂ２
の接続点からその接続点に生成される定電圧Ｖ _B2が供給
される。

【００７４】ミキサ回路３３は、ソース接地されたデュ
アルゲート型ｎチャネルＭＯＳトランジスタＭ１６と、
ＭＯＳトランジスタＭ１６にカスコード接続されたｎチ
ャネルＭＯＳトランジスタＭ１７とを含んで構成され
る。

【００７５】ＭＯＳトランジスタＭ１６の一方のゲート
Ｇ１はＭＯＳトランジスタＭ１１のドレインに接続さ
れ、他方のゲートＧ２はＭＯＳトランジスタＭ１３のド
レインに接続されている。ＭＯＳトランジスタＭ１６の
ゲートＧ１にＭＯＳトランジスタＭ１１のドレインに生
成されるＲＦ増幅回路３１の出力電圧Ｖ_O1が供給され、
ゲートＧ２にＭＯＳトランジスタＭ１３のドレインに生
成されるＬＯ増幅回路３２の出力電圧Ｖ_O2が供給され
る。ＭＯＳトランジスタＭ１６のドレインは、信号出力
用コンデンサＣｏｕｔを介して帯域通過フィルタ１４の
入力端子に接続される。コンデンサＣｏｕｔは、ＭＯＳ
トランジスタＭ１６のドレインと帯域通過フィルタ１４
の入力端子の間を直流的に遮断する。

【００７６】ＭＯＳトランジスタＭ１７のドレインとゲ
ートは電源電圧線（電圧値：Ｖ_DD）のそれぞれに接続さ
れる。ＭＯＳトランジスタＭ１７のゲートには、定電圧
として電圧Ｖ_DDが印加される。

【００７７】帯域通過フィルタ１４は、ミキサ回路３３
の出力電圧に含まれるＩＦ信号を抽出し、当該フロント
エンド回路の出力端子ＩＦ_outからＩＦ信号を出力す
る。

【００７８】次に、図３のＲＦフロントエンド回路の動
作について説明する。

【００７９】ＲＦ増幅回路３１とＬＯ増幅回路３２の動
作は、本発明の第１実施形態のＭＯＳ逆相増幅回路の動
作と基本的に同じである。すなわち、ＲＦ増幅回路３１
では、抵抗器Ｒｉｎ１とコンデンサＣｉｎ１の接続点で
バイアス電圧Ｖ_Gと入力信号Ｖ_RFが重畳され、その重畳
された電圧がＭＯＳトランジスタＭ１１のゲートに印加
される。ＭＯＳトランジスタＭ１２はＭＯＳトランジス
タＭ１１の負荷として動作し、ＭＯＳトランジスタＭ１
１のドレインに出力電圧Ｖ_O1が生成される。

【００８０】ＬＯ増幅回路３２では、抵抗器Ｒｉｎ２と
コンデンサＣｉｎ２の接続点でバイアス電圧Ｖ_Gと入力
信号Ｖ_LOが重畳され、その重畳された電圧がＭＯＳトラ
ンジスタＭ１３のゲートに印加される。ＭＯＳトランジ
スタＭ１４はＭＯＳトランジスタＭ１３の負荷として動
作し、ＭＯＳトランジスタＭ１３のドレインに出力電圧
Ｖ_O2が生成される。

【００８１】よって、ＲＦ増幅回路３１とＬＯ増幅回路
３２のそれぞれにおいて、本発明の第１実施形態のＭＯ
Ｓ逆相増幅回路と同様に、最適な動作が可能となり、優
れた線形性および広い周波数帯域を得ることができる。
同時に、ＲＦ増幅回路３１およびＬＯ増幅回路３２の電
圧利得は一定の値となる。そして、定数（Ｗ／Ｌ）₁₁，
（Ｗ／Ｌ）₁₂の値を変えることによりＲＦ増幅回路３１
の電圧利得を任意の値に設定することができ、定数（Ｗ
／Ｌ）₁₃，（Ｗ／Ｌ）₁₄の値を変えることによりＬＯ増
幅回路３２の電圧利得を任意の値に設定することが可能
となる。

【００８２】他方、図４に示すように、ミキサ回路３３
を構成するソース接地されたデュアルゲート型ＭＯＳト
ランジスタＭ１６（図４（ａ））は、２つのシングルゲ
ートＭＯＳトランジスタＭ１６Ａ，Ｍ１６Ｂ（図４
（ｂ））をカスコード接続した回路として等価的に表現
できる。すなわち、ＭＯＳトランジスタＭ１６Ａ，Ｍ１
６ＢのそれぞれのゲートＧ１，Ｇ２がＭＯＳトランジス
タＭ１６のゲートＧ１，Ｇ２に相当し、ＭＯＳトランジ
スタＭ１６ＢのドレインＤがＭＯＳトランジスタＭ１６
のドレインＤに相当し、ＭＯＳトランジスタＭ１６Ａの
ソースＳがＭＯＳトランジスタＭ１６のソースＳに相当
する。この場合、ＭＯＳトランジスタＭ１６Ａ，Ｍ１６
Ｂに流れる電流は等しく、しかもその電流は２つのゲー
トＧ１，Ｇ２のそれぞれに供給される２つの電圧の積に
対して二乗特性を持つ。

【００８３】図３のＲＦフロントエンド回路において、
ＭＯＳトランジスタＭ１６のゲートＧ１，Ｇ２はＭＯＳ
トランジスタＭ１１，Ｍ１３のドレインに直結されてい
るので、ゲートＧ１，Ｇ２に出力電圧Ｖ_O1，Ｖ_O2に含ま
れる直流電圧成分が印加される。換言すると、バイアス
回路３１で生成されるバイアス電圧Ｖ_G，Ｖ_B1，Ｖ_B2に
応じた電圧がＭＯＳトランジスタＭ２，Ｍ４を介してゲ
ートＧ１，Ｇ２に供給される。そして、ＭＯＳトランジ
スタＭ１７がＭＯＳトランジスタＭ１６の負荷として動
作し、ＲＦ増幅回路３１とＬＯ増幅回路３２の出力電圧
Ｖ_O1，Ｖ_O2を混合した混合電圧Ｖ_MIXがＭＯＳトランジ
スタＭ１６のドレインに生成される。この混合電圧Ｖ
_MIXは、出力電圧Ｖ_O1，Ｖ_O2の交流電圧成分の積を含ん
でいる。したがって、混合電圧Ｖ_MIXの交流電圧成分を
帯域通過フィルタ１４で帯域制限して出力することによ
り、ＲＦ信号Ｖ_RFをローカル信号Ｖ_LOに応じて周波数変
換した中間周波信号ＩＦ信号が抽出される。

【００８４】ここで、ＭＯＳトランジスタＭ１６とＭ１
７の電圧−電流（Ｖ−Ｉ）特性を上記数式（１ｃ）で表
される二乗特性に近づければ、ミキサ回路の線形性が高
まる。

【００８５】上述の通り、図３のＲＦフロントエンド回
路では、線形性に優れたＲＦ増幅回路３１、ＬＯ増幅回
路３２およびミキサ回路３３により構成されるので、２
次歪みや３次歪みが抑制され、それらの歪みに起因する
相互変調歪み特性を改善できる。

【００８６】（第４実施形態）図５は、本発明の第４実
施形態のＭＯＳ逆相増幅回路を示す。図５の回路は、図
１のＭＯＳ逆相増幅回路の負荷として動作するＭＯＳト
ランジスタを多段化したものに相当する。

【００８７】図５のＭＯＳ逆相増幅回路は、ソース接地
されたｎチャネルＭＯＳトランジスタＭ１と、ｎ個のｎ
チャネルＭＯＳトランジスタＭ２２−１，Ｍ２２−２，
・・・，Ｍ２２−ｎとを備えている。ＭＯＳトランジス
タＭ１のゲート幅（Ｗ）とゲート長（Ｌ）の比（Ｗ／
Ｌ）は、（Ｗ／Ｌ）₁（（Ｗ／Ｌ）₁は定数）である。Ｍ
ＯＳトランジスタＭ２２−１，Ｍ２２−２，・・・，Ｍ
２２−ｎのゲート幅（Ｗ）とゲート長（Ｌ）の比（Ｗ／
Ｌ）は、それぞれ（Ｗ／Ｌ）₂（（Ｗ／Ｌ）₂は定数）で
ある。

【００８８】ＭＯＳトランジスタＭ１およびＭＯＳトラ
ンジスタＭ２２−１，Ｍ２２−２，・・・，Ｍ２２−ｎ
は、それぞれカスコード接続されている。ＭＯＳトラン
ジスタＭ２２−２，・・・，Ｍ２２−ｎはダイオード接
続されている。

【００８９】ＭＯＳトランジスタＭ１のゲートは、入力
信号ｖ_iを供給する信号源１に接続され、さらにバイア
ス電圧Ｖ_Gを生成する定電圧源２を介して接地される。
ＭＯＳトランジスタＭ２２−１のドレインは電源電圧線
（電圧値：Ｖ_DD）に接続され、ゲートは定電圧源（電圧
値：Ｖ_B）を介して接地される。

【００９０】ＭＯＳトランジスタＭ１のゲートには、入
力信号Ｖｉとバイアス電圧Ｖ_Gが重畳された電圧が印加
される。そして、ＭＯＳトランジスタＭ２２−１，Ｍ２
２−２，・・・，Ｍ２２−ｎがＭＯＳトランジスタＭ１
の負荷として動作し、ＭＯＳトランジスタＭ１のドレイ
ンから出力電圧Ｖ_Oが取り出される。

【００９１】次に、図５のＭＯＳ逆相増幅回路の動作に
ついて説明する。

【００９２】ＭＯＳトランジスタＭ１およびＭ２２−
１，Ｍ２２−２，・・・，Ｍ２２−ｎはいずれも飽和状
態で動作していると仮定する。ＭＯＳトランジスタＭ１
のドレイン電流Ｉ_D1は次の数式（９）で表される。

【００９３】

【数９】

【００９４】ＭＯＳトランジスタＭ２２−１，Ｍ２２−
２，・・・，Ｍ２２−ｎのドレイン電流Ｉ_D22-1，Ｉ
_D22-2・・・，Ｉ_D22-nはいずれも等しくなるので、ドレ
イン電流Ｉ_D22-1，Ｉ_D22-2・・・，Ｉ_D22-nは次の数式
（１０）で表される。

【００９５】

【数１０】

【００９６】ここで、ＭＯＳトランジスタＭ１およびＭ
２２−１，Ｍ２２−２，・・・，Ｍ２２−ｎはドレイン
電流を共有しているので、次の数式（１１）が成立す
る。

【００９７】

【数１１】

【００９８】したがって、上記数式（９），（１０），
（１１）より、出力電圧Ｖ_Oは、次の数式（１２）で表
される。

【００９９】

【数１２】

【０１００】ただし、Ｖ_Dとｖ_Oは直流電圧成分と交流電
圧成分であり、次の数式（１３ａ），（１３ｂ）で与え
られる。

【０１０１】

【数１３】

【０１０２】また、上記数式（１２）における負荷とし
て動作するＭＯＳトランジスタ１個当たりの電圧利得Ａ
_Vは、ＭＯＳトランジスタＭ１のトランスコンダクタン
スｇ_{m 1}とＭＯＳトランジスタＭ２２−１，Ｍ２２−２，
・・・，Ｍ２２−ｎのトランスコンダクタンスｇ_m2の比
で与えられ、次の数式（１４）で表される。

【０１０３】

【数１４】

【０１０４】上記数式（１２）より、出力電圧Ｖ_Oが直
流電圧成分Ｖ_Dと交流信号成分ｖ_Oを含むことが分かる。
そして、上記数式（６ｂ），（１３ｂ）より、当該ＭＯ
Ｓ逆相増幅回路の電圧利得Ａ_V’が第１実施形態のＭＯ
Ｓ逆相増幅回路の電圧利得Ａ_Vに対してｎ倍に高められ
ていることが理解される。この場合、負荷として動作す
るＭＯＳトランジスタの段数を増加させたことにより、
高い電源電圧が必要となる。

【０１０５】図５のＭＯＳ逆相増幅回路においても、本
発明の第１実施形態の逆相増幅回路と同様の効果が得ら
れる。すなわち、動作点が直流電圧成分Ｖ_Dで与えら
れ、最適な動作が可能である。そして、負荷として動作
するＭＯＳトランジスタＭ２２−１，Ｍ２２−２，・・
・，Ｍ２２−ｎの持つ非線形性がＭＯＳトランジスタＭ
１の非線形性を相殺するので、優れた線形性が得られ
る。さらに、ＭＯＳトランジスタＭ２２−１，Ｍ２２−
２，・・・，Ｍ２２−ｎを負荷としたことにより、広い
周波数帯域を得ることができる。定数（Ｗ／Ｌ）₁，
（Ｗ／Ｌ）₂の値やダイオード接続されたＭＯＳトラン
ジスタＭ２２−２，・・・，Ｍ２２−ｎの個数を変える
ことにより、所望の電圧利得Ａ_V’が得られる。そし
て、電圧利得Ａ_V’は、バイアス電圧Ｖ_Gや駆動電流Ｉ_O
に依存することがなく、一定の値となり得る。

【０１０６】図５のＭＯＳ逆相増幅回路において、ＭＯ
ＳトランジスタＭ１およびＭ２２−１，Ｍ２２−２，・
・・，Ｍ２２−ｎのゲート幅（Ｗ）とゲート長（Ｌ）の
比（Ｗ／Ｌ）を等しく（すなわち、（Ｗ／Ｌ）₁＝（Ｗ
／Ｌ）₂）すると、電圧利得Ａ _V＝−１となるので、電圧
利得がｎのＭＯＳ逆相増幅回路が得られる。この場合、
ＭＯＳ逆相増幅回路を同一のＭＯＳトランジスタで構成
できるので、回路の形成が簡単になる利点がある。

【０１０７】なお、図５のＭＯＳ逆相増幅回路に図２の
ＭＯＳ逆相増幅回路と同じバイアス回路を付加すること
も無論可能である。その場合、本発明の第２実施形態の
ＭＯＳ逆相増幅回路と同様の効果が得られる。

【０１０８】また、図３のＲＦフロントエンド回路にお
いて、ＲＦ増幅回路とＬＯ増幅回路に図５のＭＯＳ逆相
増幅回路を用いることもできる。その場合にも、本発明
の第３実施形態のＲＦフロントエンド回路と同様の効果
が得られる。

【０１０９】

【発明の効果】以上説明した通り、本発明の第１および
第２のＭＯＳ逆相増幅回路によれば、良好な線形性と広
い周波数帯域が得られ、且つ動作条件に拘わらず所定の
電圧利得が得られると共に、半導体集積回路上に好適に
実現することができる。

【０１１０】また、本発明のＲＦフロントエンド回路に
よれば、歪み特性を改善できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態のＭＯＳ逆相増幅回路を
示す回路図である。

【図２】本発明の第２実施形態のＭＯＳ逆相増幅回路を
示す回路図である。

【図３】本発明の第３実施形態のＲＦフロントエンド回
路を示す回路図である。

【図４】本発明の第３実施形態のＲＦフロントエンド回
路を構成するデュアルゲートＭＯＳトランジスタとその
等価回路を示す図である。

【図５】本発明の第４実施形態のＭＯＳ逆相増幅回路を
示す回路図である。

【図６】従来のＭＯＳ逆相増幅回路を示す回路図であ
る。

【符号の説明】

Ｍ１、Ｍ２、Ｍ３ ＭＯＳトランジスタ Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５ ＭＯＳトラ
ンジスタ Ｍ１６、Ｍ１６Ａ、Ｍ１６Ｂ、Ｍ１７ ＭＯＳトランジ
スタ Ｍ２２−１、Ｍ２２−２、・・・Ｍ２２−ｎ ＭＯＳト
ランジスタ Ｃｉｎ、Ｃｉｎ１、Ｃｉｎ２ コンデンサ Ｃｐ、Ｃｏｕｔ コンデンサ Ｒｉｎ、Ｒｉｎ１、Ｒｉｎ２ 抵抗器 Ｒｂ１、Ｒｂ２、Ｒｂ３ 抵抗器 １ 信号源 ２、３ 定電圧源 ５ 定電流源 ６ バイアス回路 １１ アンテナ １２ 帯域通過フィルタ １３ 信号源 １４ 帯域通過フィルタ ３１ ＲＦ増幅回路 ３２ ＬＯ増幅回路 ３３ ミキサ回路 ３４ バイアス回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ソース接地された第１ＭＯＳＦＥＴと、 ゲートに定電圧が印加され且つ前記第１ＭＯＳＦＥＴに
   カスコード接続された、前記第１ＭＯＳＦＥＴの負荷と
   して動作する第２ＭＯＳＦＥＴとを備え、 前記第１ＭＯＳＦＥＴのゲートにバイアス電圧および入
   力信号を含む電圧が印加され、 前記第１ＭＯＳＦＥＴは前記バイアス電圧に応じて流れ
   る定電流で駆動され、 前記入力信号に比例する成分を含む出力電圧は前記第１
   ＭＯＳＦＥＴのドレインから取り出されることを特徴と
   するＭＯＳ逆相増幅回路。
2. 【請求項２】 前記第１ＭＯＳＦＥＴのゲート幅（Ｗ）
   とゲート長（Ｌ）の比（Ｗ／Ｌ）が前記第２ＭＯＳＦＥ
   Ｔのゲート幅（Ｗ）とゲート長（Ｌ）の比（Ｗ／Ｌ）よ
   り大きく設定される請求項１に記載のＭＯＳ逆相増幅回
   路。
3. 【請求項３】 前記バイアス電圧を供給するバイアス回
   路をさらに備えており、そのバイアス回路はダイオード
   接続され且つ定電流で駆動される第３ＭＯＳＦＥＴを含
   んで構成されていて、前記第３ＭＯＳＦＥＴのゲートに
   前記バイアス電圧が生成される請求項１または２に記載
   のＭＯＳ逆相増幅回路。
4. 【請求項４】 ソース接地された第１ＭＯＳＦＥＴと、 ゲートに定電圧が印加された第２ＭＯＳＦＥＴと、 ダイオード接続された第３のＭＯＳＦＥＴとを備え、 前記第１、第２および第３のＭＯＳＦＥＴのそれぞれは
   カスコード接続され、 前記第２および第３のＭＯＳＦＥＴのそれぞれは前記第
   １ＭＯＳＦＥＴの負荷として動作し、 前記第１ＭＯＳＦＥＴのゲートにバイアス電圧および入
   力信号を含む電圧が印加され、 前記第１ＭＯＳＦＥＴは前記バイアス電圧に応じて流れ
   る定電流で駆動され、 前記入力信号に比例する成分を含む出力電圧は前記第１
   ＭＯＳＦＥＴのドレインから取り出されることを特徴と
   するＭＯＳ逆相増幅回路。
5. 【請求項５】 前記第１、第２および第３のＭＯＳＦＥ
   Ｔのそれぞれのゲート幅（Ｗ）とゲート長（Ｌ）の比
   （Ｗ／Ｌ）が等しく設定される請求項４に記載のＭＯＳ
   逆相増幅回路。
6. 【請求項６】 前記バイアス電圧を供給するバイアス回
   路をさらに備えており、そのバイアス回路はダイオード
   接続され且つ定電流で駆動される第４ＭＯＳＦＥＴを含
   んで構成されていて、前記第４ＭＯＳＦＥＴのゲートに
   前記バイアス電圧が生成される請求項４または５に記載
   のＭＯＳ逆相増幅回路。
7. 【請求項７】 ＲＦ信号を入力信号とする、請求項１〜
   ６のいずれかに記載の構成を持つ第１ＭＯＳ逆相増幅回
   路と、 局部発振器が生成するローカル信号を入力信号とする、
   請求項１〜６のいずれかに記載の構成を持つ第２ＭＯＳ
   逆相増幅回路と、 前記第１および第２のＭＯＳ逆相増幅回路のそれぞれの
   出力電圧が供給され、前記ＲＦ信号をローカル信号に応
   じて周波数変換した中間周波信号を出力するミキサ回路
   とを備えることを特徴とするＲＦフロントエンド回路。
8. 【請求項８】 前記ミキサ回路は、ソース接地されたデ
   ュアルゲート型ＭＯＳＦＥＴと、前記デュアルゲート型
   ＭＯＳＦＥＴにカスコード接続され且つ前記デュアルゲ
   ート型ＭＯＳＦＥＴの負荷として動作する他のＭＯＳＦ
   ＥＴとを含んで構成されており、 前記デュアルゲート型ＭＯＳＦＥＴの一方のゲートに前
   記第１ＭＯＳ逆相増幅回路の出力電圧が供給され、 前記デュアルゲート型ＭＯＳＦＥＴの他方のゲートに前
   記第２ＭＯＳ逆相増幅回路の出力電圧が供給され、 前記中間周波信号を含む電圧は前記デュアルゲート型Ｍ
   ＯＳＦＥＴのドレインに生成される請求項７に記載のＲ
   Ｆフロントエンド回路。