KR20230101806A - 믹싱 모드 디지털-대-아날로그 변환기(dac)를 위한 미스매치 및 타이밍 보정 기법 - Google Patents

믹싱 모드 디지털-대-아날로그 변환기(dac)를 위한 미스매치 및 타이밍 보정 기법 Download PDF

Info

Publication number
KR20230101806A
KR20230101806A KR1020237014115A KR20237014115A KR20230101806A KR 20230101806 A KR20230101806 A KR 20230101806A KR 1020237014115 A KR1020237014115 A KR 1020237014115A KR 20237014115 A KR20237014115 A KR 20237014115A KR 20230101806 A KR20230101806 A KR 20230101806A
Authority
KR
South Korea
Prior art keywords
mixing mode
coupled
outputs
current
dac
Prior art date
Application number
KR1020237014115A
Other languages
English (en)
Inventor
시린 리우
파리사 마흐무디다리안
탈레이 샤힌 메흐디자드
네가르 라쉬디
동원 서
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230101806A publication Critical patent/KR20230101806A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
    • H03M1/825—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation by comparing the input signal with a digital ramp signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00202—Layout of the delay element using FET's using current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 개시의 특정 양태들은 일반적으로 디지털-대-아날로그 변환을 위한 회로부 및 기법들에 관한 것이다. 예를 들어, 특정 양태들은 디지털-대-아날로그 변환을 위한 장치를 제공한다. 그 장치는 일반적으로 믹싱 모드 디지털-대-아날로그 변환기(DAC), 입력 클록 노드에 커플링된 입력부를 갖고 믹싱 모드 DAC의 클록 입력부에 커플링된 출력부를 갖는 듀티 사이클 조정 회로, 및 믹싱 모드 DAC의 출력부들에 커플링된 입력부들을 갖고 듀티 사이클 조정 회로의 제어 입력부에 커플링된 출력부를 갖는 전류 비교 회로를 포함한다.

Description

믹싱 모드 디지털-대-아날로그 변환기(DAC)를 위한 미스매치 및 타이밍 보정 기법
관련 출원들에 대한 상호 참조
이 출원은 2020년 11월 2일자로 출원된 미국 출원 제 17/087,234 호의 이익을 주장하고 그것에 대해 우선권을 주장하며, 이는 본원의 양수인에게 양도되고, 아래에 완전히 전개되는 것처럼 그리고 모든 적용가능한 목적들을 위해 그 전체가 원용에 의해 본원에 통합된다.
기술 분야
본 개시의 특정 양태들은 일반적으로 전자 회로들에 관한 것으로, 보다 구체적으로는 디지털-대-아날로그 변환을 위한 회로에 관한 것이다.
배경
무선 통신 네트워크는 다수의 이동국들에 대한 통신을 지원할 수 있는 다수의 기지국들을 포함할 수도 있다. 이동국 (mobile station; MS) 은 다운링크 및 업링크를 통해 기지국 (base station; BS) 과 통신할 수도 있다. 다운링크(또는 순방향 링크)는 기지국으로부터 이동국으로의 통신 링크를 지칭하고, 업링크(또는 역방향 링크)는 이동국으로부터 기지국으로의 통신 링크를 지칭한다. 기지국은 다운링크를 통해 데이터 및 제어 정보를 이동국으로 송신하고/거나, 업링크를 통해 데이터 및 제어 정보를 이동국으로부터 수신할 수도 있다. 기지국 및/또는 이동국은 디지털 신호들을 아날로그 신호들로 변환하기 위한 하나 이상의 디지털-대-아날로그 변환기(DAC)들을 포함할 수도 있다.
개요
본 개시의 특정 양태들은 일반적으로 디지털-대-아날로그 변환(digital-to-analog conversion)을 위한 회로 및 기법들에 관한 것이다.
특정 양태들은 디지털-대-아날로그 변환을 위한 장치를 제공한다. 그 장치는 일반적으로 믹싱 모드(mixing-mode) 디지털-대-아날로그 변환기(digital-to-analog converter; DAC), 입력 클록 노드에 커플링된 입력부를 갖고 믹싱 모드 DAC의 클록 입력부에 커플링된 출력부를 갖는 듀티 사이클 조정 회로, 및 믹싱 모드 DAC의 출력부들에 커플링된 입력부들을 갖고 듀티 사이클 조정 회로의 제어 입력부에 커플링된 출력부를 갖는 전류 비교 회로를 포함한다.
특정 양태들은 디지털-대-아날로그 변환을 위한 방법을 제공한다. 그 방법은, 믹싱 모드 DAC를 통해, 클록 신호에 기초하여 믹싱 모드 DAC의 출력부들에 전류들을 제공하는 단계; 전류 비교 회로를 통해, 믹싱 모드 DAC의 출력부들에 제공된 전류들을 비교하는 단계; 및 듀티 사이클 조정 회로를 통해, 그 비교에 기초하여 클록 신호의 듀티 사이클을 설정하는 단계를 포함할 수도 있다.
특정 양태들은 디지털-대-아날로그 변환을 위한 장치를 제공한다. 그 장치는 일반적으로 클록 신호에 기초하여 믹싱 모드 DAC의 출력부들에 전류들을 제공하도록 구성된 믹싱 모드 DAC, 믹싱 모드 DAC의 출력부들에 제공된 전류들을 비교하기 위한 수단, 및 그 비교에 기초하여 클록 신호의 듀티 사이클을 설정하기 위한 수단을 포함한다.
도면들의 간단한 설명
본 개시의 위에서 언급된 특징들이 자세히 이해될 수 있도록, 위에서 간략하게 요약된 보다 특정한 설명은 양태들을 참조로 이루질 수도 있으며, 그 양태들 중 일부가 첨부된 도면들에 예시된다. 그러나, 첨부된 도면들은 본 개시의 소정의 통상적인 양태들만을 예시할 뿐이고, 따라서, 본 설명은 다른 동일하게 효과적인 양태들을 인정할 수도 있으므로, 그 범위의 한정으로 간주되어서는 안된다는 것에 유의해야 한다.
도 1은 본 개시의 특정 양태들에 따른, 예시적인 무선 통신 네트워크의 다이어그램이다.
도 2는 본 개시의 특정 양태들에 따른, 예시적인 액세스 포인트(AP) 및 예시적인 사용자 단말들의 블록도이다.
도 3은 본 개시의 특정 양태들에 따른, 믹싱 모드 스위치 드라이버의 출력 신호 및 상보적 출력 신호를 예시한다.
도 4는 본 개시의 특정 양태들에 따른, 믹싱 모드 디지털-대-아날로그 변환기(DAC) 및 미스매치 감소 회로를 사용하여 구현되는 라디오-주파수(RF) 프론트 엔드를 예시한다.
도 5는 본 개시의 특정 양태들에 따른, 믹싱 모드 DAC 및 미스매치 감소 회로의 예시적인 구현들을 나타낸다.
도 6은 본 개시의 특정 양태들에 따른, 디지털-대-아날로그 변환을 위한 예시적인 동작들을 나타내는 흐름도이다.
상세한 설명
본 개시의 다양한 양태들은 첨부 도면들을 참조하여 이하에서 보다 완전히 설명된다. 하지만, 본 개시는 많은 상이한 형태들에서 구체화될 수도 있고 본 개시 전체에 걸쳐 제시된 임의의 특정 구조 또는 기능에 한정되는 것으로 해석되서는 안된다. 오히려, 이들 양태들은 본 개시가 철저하고 완전해지게 하기 위하여 그리고 본 개시의 범위를 당업자에게 완전히 전달하기 위해서 제공된다. 본 명세서에서의 교시들에 기초하여, 당업자는, 본 개시의 임의의 다른 양태와는 독립적으로 구현되든 임의의 다른 양태와 결합되든, 본 개시의 범위가 본 명세서에서 개시된 본 개시의 임의의 양태를 커버하도록 의도됨을 인식할 것이다. 예를 들어, 본 명세서에 제시된 임의의 수의 양태들을 사용하여 장치가 구현될 수도 있거나 또는 방법이 실시될 수도 있다. 추가로, 본 개시의 범위는 본 명세서에 기재된 본 개시의 다양한 양태들에 더하여 또는 그 외에 다른 구조, 기능, 또는 구조 및 기능을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본 명세서에서 개시된 본 개시의 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있음이 이해되어야 한다.
단어 "예시적인" 은 "예, 실례, 또는 예시의 역할을 하는 것" 을 의미하도록 본 명세서에서 사용된다. "예시적" 으로서 본원에 기술된 임의의 양태는 반드시 다른 양태들보다 바람직하거나 또는 유리한 것으로 해석될 필요는 없다.
본 명세서에 사용된 바와 같이, 동사 "연결하다"의 다양한 시제에서 "~와 연결된"이라는 용어는 엘리먼트 A 가 엘리먼트 B에 직접 접속되거나 또는 다른 엘리먼트들이 엘리먼트 A 와 B 사이에 접속될 수도 있음 (즉, 엘리먼트 A 가 엘리먼트 B 와 간접적으로 접속됨) 을 의미할 수도 있다. 전기 컴포넌트들의 경우, "~와 연결된"이라는 용어는 본 명세서에서 와이어, 트레이스, 또는 다른 전기 전도성 재료가 엘리먼트들 A 및 B (및 이들 사이에 전기적으로 연결되는 임의의 컴포넌트들)를 전기적으로 연결하는 데 사용되는 것을 의미하는 것으로 또한 사용될 수도 있다.
예시적인 무선 시스템
도 1 은 액세스 포인트들 (110) 및 사용자 단말들 (120) 을 갖는 무선 통신 시스템 (100) 을 도시하며, 여기서 본 개시의 양태들이 실시될 수도 있다. 단순화를 위해, 오직 하나의 액세스 포인트 (110) 만이 도 1 에 도시된다. 액세스 포인트 (AP) 는 일반적으로 사용자 단말들과 통신하는 고정국이고, 또한 기지국 (BS), 진화된 노드 B (eNB), 또는 일부 다른 용어로 지칭될 수도 있다. 사용자 단말(UT)은 고정식 또는 이동식일 수도 있고, 또한 이동국(MS), 액세스 단말, 사용자 장비(UE), 스테이션(STA), 클라이언트, 무선 디바이스, 또는 일부 다른 용어로 지칭될 수도 있다. 사용자 단말은 셀룰러 폰, PDA(personal digital assistant), 핸드헬드 디바이스, 무선 모뎀, 랩톱 컴퓨터, 태블릿, 퍼스널 컴퓨터 등과 같은 무선 디바이스일 수도 있다.
액세스 포인트 (110) 는 다운링크 및 업링크 상에서 임의의 주어진 순간에 하나 이상의 사용자 단말기들 (120) 과 통신할 수도 있다. 다운링크 (즉, 순방향 링크) 는 액세스 포인트로부터 사용자 단말기들로의 통신 링크이고, 업링크 (즉, 역방향 링크) 는 사용자 단말기들로부터 액세스 포인트로의 통신 링크이다. 사용자 단말기는 또한, 다른 사용자 단말기와 피어-투-피어로 통신할 수도 있다. 시스템 제어기 (130) 는 액세스 포인트들에 커플링하고, 액세스 포인트들에 대한 조정 및 제어를 제공한다.
시스템 (100) 은 다운링크 및 업링크 상에서의 데이터 송신을 위해 다중의 송신 및 다중의 수신 안테나들을 채용한다. 액세스 포인트(110)는 다운링크 송신들에 대한 송신 다이버시티 및/또는 업링크 송신들에 대한 수신 다이버시티를 달성하기 위해 N ap 개의 안테나들을 구비할 수도 있다. 선택된 사용자 단말기들(120)의 세트 Nu 는 다운링크 송신들을 수신하고 업링크 송신들을 송신할 수도 있다. 각각의 선택된 사용자 단말기는 사용자 특정 데이터를 액세스 포인트에 송신하고/하거나 액세스 포인트로부터 사용자 특정 데이터를 수신한다. 일반적으로, 각각의 선택된 사용자 단말기는 하나 또는 다수의 안테나들 (즉, N ut ≥ 1) 을 구비할 수도 있다. Nu 개의 선택된 사용자 단말기들은 동일하거나 상이한 수의 안테나들을 가질 수 있다.
무선 시스템(100)은 시분할 듀플렉스(TDD) 시스템 또는 주파수 분할 듀플렉스(FDD) 시스템일 수도 있다. TDD 시스템에 대해, 다운링크 및 업링크는 동일한 주파수 대역을 공유한다. FDD 시스템에 대해, 다운링크 및 업링크는 상이한 주파수 대역들을 사용한다. 시스템(100)은 또한 송신을 위해 단일 캐리어 또는 다수의 캐리어들을 이용할 수도 있다. 각각의 사용자 단말기(120)는 (예를 들어, 비용들을 낮추기 위해) 단일 안테나 또는 (예를 들어, 추가적인 비용이 지원될 수 있는 경우) 다수의 안테나들을 구비할 수도 있다. 본 개시의 특정한 양태들에서, 액세스 포인트(110) 및/또는 사용자 단말기(120)는 본 명세서에서 더 상세히 설명되는 바와 같이, 믹싱 모드 DAC를 사용하여 구현되는 디지털-대-아날로그 변환기(DAC) 시스템을 포함할 수도 있다.
도 2는 무선 시스템(100) 에서의 액세스 포인트(110) 및 2개의 사용자 단말기들(120m 및 120x)의 블록도를 도시한다. 액세스 포인트(110)는 N ap 안테나들(224a 내지 224ap)을 구비한다. 사용자 단말기(120m)는 N ut,m 개의 안테나들(252ma 내지 252mu)을 구비하고, 사용자 단말기(120x)는 N ut,x 개의 안테나들(252xa 내지 252xu)을 구비한다. 액세스 포인트 (110) 는 다운링크에 대한 송신 엔티티이고 업링크에 대한 수신 엔티티이다. 각각의 사용자 단말기 (120) 는 업링크에 대한 송신 엔티티이고 다운링크에 대한 수신 엔티티이다. 본 명세서에서 사용된 바와 같이, "송신 엔티티(transmitting entity)" 는 주파수 채널을 통해 데이터를 송신 가능한 독립적으로 동작되는 장치 또는 디바이스이고, "수신 엔티티(receiving entity)" 는 주파수 채널을 통해 데이터를 수신 가능한 독립적으로 동작되는 장치 또는 디바이스이다. 이하의 설명에서, 아래첨자 "dn"은 다운링크를 나타내고, 아래첨자 "up"은 업링크를 나타내며, N up 은 업링크를 통해 동시 전송을 위해 선택된 사용자 단말기들을 나타내고, N dn 은 다운링크를 통해 동시 전송을 위해 선택된 사용자 단말기들을 나타내고, N up 은 N dn 과 같을 수도 있고 같지 않을 수도 있으며, N up 및 N dn 은 정적인 값들일 수도 있거나, 각각의 스케줄링 간격에 대해 변경될 수 있다. 빔-스티어링(beam-steering) 또는 일부 다른 공간 프로세싱 기법이 액세스 포인트 및 사용자 단말기에서 사용될 수도 있다.
업링크 상에서, 업링크 송신을 위해 선택된 각각의 사용자 단말기 (120) 에서, TX 데이터 프로세서 (288) 는 데이터 소스 (286) 로부터 트래픽 데이터를 그리고 제어기 (280) 로부터 제어 데이터를 수신한다. TX 데이터 프로세서(288)는 사용자 단말기에 대해 선택된 레이트와 연관된 코딩 및 변조 방식들에 기초하여 사용자 단말기에 대한 트래픽 데이터 {d up }를 프로세싱(예를 들어, 인코딩, 인터리빙 및 변조)하고, N ut,m 안테나들 중 하나에 대한 데이터 심볼 스트림 {s up }을 제공한다. 트랜시버 프론트 엔드(TX/RX)(254)(라디오 주파수 프론트 엔드(RFFE)로도 알려짐)는 각각의 심볼 스트림을 수신 및 프로세싱(예를 들어, 아날로그로 변환, 증폭, 필터링 및 주파수 상향변환)하여 업링크 신호를 생성한다. 트랜시버 프론트 엔드(254)는 또한, 예를 들어, 라디오 주파수(radio-frequency; RF) 스위치를 통한 송신 다이버시티를 위해 N ut,m 개의 안테나들 중 하나로 업링크 신호를 라우팅할 수도 있다. 제어기 (280) 는 트랜시버 프론트 엔드 (254) 내의 라우팅을 제어할 수도 있다. 메모리(282)는 사용자 단말기(120)에 대한 데이터 및 프로그램 코드들을 저장할 수도 있고, 제어기(280)와 인터페이싱할 수도 있다.
사용자 단말기들(120)의 수(N up )는 업링크 상에서의 동시 송신을 위해 스케줄링될 수도 있다. 이러한 사용자 단말기들 각각은 자신의 프로세싱된 심볼 스트림들의 세트를 업링크 상에서 액세스 포인트에 송신한다.
액세스 포인트(110)에서, N ap 안테나들(224a 내지 224ap)은 업링크 상에서 송신하는 모든 N up 사용자 단말기들로부터 업링크 신호들을 수신한다. 수신 다이버시티를 위해, 트랜시버 프론트 엔드(222)는 프로세싱을 위해 안테나들(224) 중 하나로부터 수신된 신호들을 선택할 수도 있다. 다수의 안테나들(224)로부터 수신된 신호들은 향상된 수신 다이버시티를 위해 결합될 수도 있다. 액세스 포인트의 트랜시버 프론트 엔드(222)는 또한 사용자 단말기의 트랜시버 프론트 엔드(254)에 의해 수행되는 것과 상보적인 프로세싱을 수행하고, 복원된 업링크 데이터 심볼 스트림을 제공한다. 복원된 업링크 데이터 심볼 스트림은 사용자 단말기가 전송한 데이터 심볼 스트림 {s up } 의 추정치이다. RX 데이터 프로세서 (242) 는 복원된 업링크 데이터 심볼 스트림을, 디코딩된 데이터를 획득하기 위해 그 스트림에 대하여 사용된 레이트에 따라 프로세싱 (예컨대, 복조, 디인터리빙, 및 디코딩) 한다. 각각의 사용자 단말기에 대한 디코딩된 데이터는 저장을 위해 데이터 싱크 (244) 에 및/또는 추가 프로세싱을 위해 제어기 (230) 에 제공될 수도 있다. 특정 양태들에서, 액세스 포인트(110)의 트랜시버 프론트 엔드(TX/RX)(222) 및/또는 사용자 단말기(120)의 트랜시버 프론트 엔드(254)는 본 명세서에서 더 상세히 설명되는 바와 같이, 믹싱 모드 DAC를 사용하여 구현되는 DAC 시스템을 포함할 수도 있다.
다운링크 상에서, 액세스 포인트(110)에서, TX 데이터 프로세서(210)는 다운링크 전송을 위해 스케줄링된 N dn 사용자 단말기들에 대한 데이터 소스(208)로부터의 트래픽 데이터, 제어기(230)로부터의 제어 데이터 및 가능하게는 스케줄러(234)로부터의 다른 데이터를 수신한다. 다양한 타입들의 데이터가 상이한 전송 채널들 상에서 전송될 수도 있다. TX 데이터 프로세서 (210) 는 각각의 사용자 단말기에 대한 트래픽 데이터를 그 사용자 단말기를 위해 선택된 레이트에 기초하여 프로세싱 (예를 들어, 인코딩, 인터리빙, 및 변조) 한다. TX 데이터 프로세서(210)는 N ap 안테나들 중 하나로부터 송신될 N dn 사용자 단말기들 중 하나 이상에 대한 다운링크 데이터 심볼 스트림들을 제공할 수도 있다. 트랜시버 프론트 엔드 (222) 는 다운링크 신호를 생성하기 위해 심볼 스트림을 수신 및 프로세싱 (예를 들어, 아날로그로 변환, 증폭, 필터링, 및 주파수 상향변환) 한다. 트랜시버 프론트 엔드(222)는 또한, 예를 들어, RF 스위치를 통한 송신 다이버시티를 위해 N ap 안테나들(224) 중 하나 이상으로 다운링크 신호를 라우팅할 수도 있다. 제어기 (230) 는 트랜시버 프론트 엔드 (222) 내의 라우팅을 제어할 수도 있다. 메모리(232)는 액세스 포인트(110)에 대한 데이터 및 프로그램 코드들을 저장할 수도 있고, 제어기(230)와 인터페이싱할 수도 있다.
각각의 사용자 단말기(120)에서, N ut,m 안테나들(252)은 액세스 포인트(110)로부터 다운링크 신호들을 수신한다. 사용자 단말기(120)에서의 수신 다이버시티를 위해, 트랜시버 프론트 엔드(254)는 프로세싱을 위해 안테나들(252) 중 하나로부터 수신된 신호들을 선택할 수도 있다. 다수의 안테나들(252)로부터 수신된 신호들은 향상된 수신 다이버시티를 위해 결합될 수도 있다. 사용자 단말기의 트랜시버 프론트 엔드(254)는 또한 액세스 포인트의 트랜시버 프론트 엔드(222)에 의해 수행되는 것과 상보적인 프로세싱을 수행하고, 복원된 다운링크 데이터 심볼 스트림을 제공한다. RX 데이터 프로세서 (270) 는 복원된 다운링크 데이터 심볼 스트림을 프로세싱 (예를 들어, 복조, 디인터리빙, 및 디코딩) 하여 사용자 단말기에 대한 디코딩된 데이터를 획득한다.
도 1 및 도 2 는 본 개시의 특정 양태들이 이해를 용이하게 하도록 구현될 수도 있는 예시적인 애플리케이션으로서 무선 통신 시스템을 제공하지만, 본 명세서에 설명된 특정 양태들은 다양한 다른 적합한 시스템들 중 임의의 것에서 디지털-대-아날로그 변환을 위해 사용될 수도 있다.
믹싱 모드 디지털-대-아날로그 변환기( DAC )를 위한 예시적인 미스매치 및 타이밍 보정 기술
믹싱 모드 디지털-대-아날로그 변환기(DAC)("상향-변환 DAC" 또는 "라디오 주파수(RF) DAC"로도 알려짐)는 특히 5세대(5G) 밀리미터파(mmWave) 애플리케이션들에 대해 고속 DAC 설계에서 더욱 중요한 역할을 하는 떠오르는 DAC 아키텍처이다.
직교 변조기를 갖는 종래의 송신기는 통상적으로 아날로그 믹서들을 사용하여 기저대역 신호들에 대한 상향-변환을 수행한다. 이러한 송신기를 위한 동위상(in-phase)(I) 채널에서, 동위상 디지털-대-아날로그 변환기(DAC)는 동위상 디지털 기저대역 데이터 신호를 아날로그 동위상 파형으로 변환한다. 대역 통과 필터는 믹서에 의해 상향 변환되는 필터링된 데이터 스트림을 생성하기 위해 아날로그 파형을 필터링할 수도 있다. 믹서는 필터링된 파형을 국부 발진기(local oscillator; LO) 클록 신호와 혼합하여 라디오 주파수(RF) 신호를 생성한다.
믹싱 모드 DAC는 기저대역 신호를 아날로그 신호로 변환할 뿐만 아니라, RF 아날로그 신호로 상향 변환하는 DAC를 의미한다. 따라서, 믹싱 모드 DAC는 종래의 송신기에서 DAC의 기능을 수행할 뿐만 아니라 믹서의 기능을 수행한다.
믹싱 모드 DAC는 믹싱 모드 DAC에 대한 클록 신호들을 생성하는데 사용되는 위상 동기 루프(phase-locked loop; PLL)로부터의 듀티 사이클 에러들, 클록 버퍼들 및 수신기들에서의 미스매치들, 라우팅 경로들, 스위치 드라이버들의 상승 및 하강 시간들, 및 전류 스위치들을 포함하는, 회로 경로에서의 미스매치들 및 타이밍 에러들에 민감하다. 일부 구현들에서, 프로세스 코너들 및 온도에 대한 신중한 설계 후에도, 믹싱 모드 DAC 의 미스매치들 및 타이밍 에러들은 믹싱 모드 DAC 의 출력에서 잔차 이미지 (예를 들어, 30 dBc) 및 위상 미스매치 (예를 들어, 15 도) 를 초래할 수도 있다.
잔치 이미지 및 위상 미스매치를 감소시키기 위한 노력으로 사용되는 이전의 기법들은 믹싱 모드 스위치 드라이버들의 출력들에 대한 듀티 사이클을 가능한 한 50%에 가깝게 설정하려는 시도로 클록 듀티 사이클 보정에 초점을 맞추었다. 그러나, 믹싱 모드 스위치 드라이버 출력들의 완벽한 50% 듀티 사이클조차도 믹싱 모드 DAC에 대한 원하는(예를 들어, 균형잡힌) 전류 출력을 보장하지 않을 수도 있다. 본 개시의 특정 양태들은, 본 명세서에서 더 상세히 설명되는 바와 같이, 믹싱 모드 DAC에 의해 출력된 전류들을 비교하고 그 비교에 기초하여 믹싱 모드 DAC에 대한 클록 신호의 듀티 사이클을 조정하도록 구성된 전류 비교 회로를 포함하는 폐루프 시스템을 제공한다.
도 3은 본 개시의 특정 양태들에 따른, 믹싱 모드 스위치 드라이버의 출력(out) 신호(302) 및 상보적 출력(outb) 신호(304)를 예시한다. 예시된 바와 같이, out 신호(302) 및 outb 신호(304)의 상승 및 하강 시간들은 상이할 수도 있어서, 각각의 하프 클록-사이클에서 out 및 outb 신호들의 상이한 크로싱 포인트들을 초래한다. 따라서, out 및 outb 신호들의 듀티 사이클이 50%일 수도 있지만, 믹싱 모드 DAC의 믹싱 전류 출력은 out 및 outb 신호들의 상승 및 하강 에지들로 인해 변하는 전류 지터를 경험할 수도 있다.
도 4 는 본 개시의 특정 양태들에 따른, 믹싱 모드 DAC (402) 및 미스매치 감소 회로 (404) 를 사용하여 구현된 무선 통신 디바이스의 RF 프론트 엔드 (400) 를 예시한다. 믹싱 모드 DAC(402)는 기저대역 프로세서(예를 들어, 도 2의 TX 데이터 프로세서(210 또는 288))로부터 데이터 입력 노드(403)에서 디지털 데이터 입력 신호(data_in)를 수신하고 data_in에 기초하여 RF 주파수에서 아날로그 신호를 생성할 수도 있다. 예시된 바와 같이, 믹싱 모드 DAC(402)의 출력들은 필터(406)(및 드라이브 증폭기(drive amplifier; DA))에 선택적으로 커플링될 수도 있다. 예를 들어, 스위치들 (408, 410) 은 믹싱 모드 DAC (402) 와 필터 (406) 사이에 커플링될 수도 있다. 스위치들(408, 410)은 동작의 미션 모드 동안(예를 들어, 신호 송신 동안) 닫힐 수도 있다. 필터 (406) 의 출력은 안테나 (411) 를 통한 송신을 위해 필터링된 신호들의 증폭을 위해 전력 증폭기 (power amplifier; PA) (409)에 커플링될 수도 있다.
특정 양태들에서, RF 프론트 엔드 (400) 는 스위치들 (412, 414) 을 통해 믹싱 모드 DAC (402) 의 출력들에 선택적으로 커플링된 미스매치 감소 회로 (404) 를 포함할 수도 있다. 미스매치 감소 회로(404)는 측정(measurement) 및 보정(correction)을 위해 믹싱 모드 DAC(402)의 믹싱 모드 전류 출력들을 직류(direct-current; DC) 에러 신호로 변환할 수도 있다. 예를 들어, 교정(calibration) 동작 모드 동안, 스위치들(408, 410)은 개방될 수도 있고, 스위치들(412, 414)은 폐쇄될 수도 있다. 믹싱 모드 DAC(402)의 입력은 최대(또는 최소) 디지털 입력 코드로 설정될 수도 있다. 최대(또는 최소) 디지털 입력 코드로, 믹싱 모드 DAC(402)의 출력들에 제공되는 전류들은 밸런싱되어야 한다. 따라서, 믹싱 모드 DAC (402) 의 출력 전류들에 기초하여, 미스매치 감소 회로 (404) 는, 믹싱 모드 전류들 사이에 위상 미스매치 (예를 들어, 불균형) 가 존재하는지 여부를 검출하고, 믹싱 모드 DAC (402) 의 차동 출력들에서 제공된 전류들이 밸런싱될 때까지 (예를 들어, 제로 위상 미스매치에 근접할 때까지) 믹싱 모드 DAC (402)에 대한 클록 신호의 듀티 사이클을 조정할 수도 있다.
도 5는 본 개시의 특정 양태들에 따른, 믹싱 모드 DAC 및 미스매치 감소 회로의 예시적인 구현들을 나타낸다. 예를 들어, 믹싱 모드 DAC (예를 들어, 도 4에 예시된 바와 같은 믹싱 모드 DAC (402)) 는 N 개의 믹싱 모드 스위치 드라이버들 (502) 을 포함할 수도 있고, N 은 data_in 의 비트들의 총 수와 동일한 정수이다. 각각의 믹싱 모드 스위치 드라이버들(502)은 출력 신호(예를 들어, out 신호(302)에 대응함) 및 상보적 출력 신호(예를 들어, outb 신호(304)에 대응함)를 생성한다. N개의 믹싱 모드 스위치 드라이버들(502)은 믹싱 모드 DAC의 N개의 전류 스티어링 셀들(504)에 커플링된다. 전류 스티어링 셀들 각각은 전류원(예를 들어, 전류원(510)) 및 전류 스티어링 스위치들(예를 들어, 전류 스티어링 스위치들(508, 511))을 포함할 수도 있다. 예시된 바와 같이, 전류 스티어링 스위치들 각각은 p-타입 금속-산화물-반도체(PMOS) 트랜지스터를 사용하여 구현될 수도 있다.
각각의 믹싱 모드 스위치 드라이버들(502)의 out 신호 및 outb 신호는 전류 스티어링 셀들(504) 중 각각의 하나의 전류 스티어링 셀의 전류 스티어링 스위치들을 구동하는데 사용될 수도 있다. 예를 들어, 도시된 바와 같이, out 신호는 전류 스티어링 스위치(508)를 구현하는데 사용되는 PMOS 트랜지스터의 게이트를 구동하는데 사용될 수도 있고, outb 신호는 전류 스티어링 스위치(511)를 구현하는데 사용되는 PMOS 트랜지스터의 게이트를 구동하는데 사용될 수도 있다.
교정 동작 모드 동안, 스위치들(408, 410)은 개방되고 스위치들(412, 414)은 폐쇄된다. 따라서, 전류 스티어링 셀들의 각각의 전류 소스(예를 들어, 전류 소스(510))로부터의 전류는, 전류 스티어링 스위치들을 통해, out 및 outb 신호들에 기초하여 믹싱 모드 DAC의 출력들 중 하나로 지향된다. 예를 들어, 전류 스티어링 셀들로부터의 전류들은 전류 비교 회로(590)로 흐를 수도 있다. 전류 비교 회로(590)는 믹싱 모드 DAC의 출력들에 제공되는 전류들을 비교하고, 그에 따라 듀티 사이클 조정 회로(570)를 제어할 수도 있다. 예를 들어, 듀티 사이클 조정 회로(570)는 입력 클록 신호(clk_in)를 수신하고 (예를 들어, 지연 엘리먼트들을 통해) 듀티 사이클 조정을 적용하여 믹싱 모드 스위치 드라이버들에 입력될 조정된 클록 신호를 생성할 수도 있다. 예시된 바와 같이, 조정된 클록 신호에 기초하여, 믹싱 모드 스위치 드라이버들(502) 각각은 인버터들(580)을 통해 클록(clk) 및 상보적 클록(clkb) 신호들을 생성할 수도 있다. 각각의 믹싱 모드 스위치 드라이버들(502)은 또한 도시된 바와 같이, 인버터들(582)을 통해, clk 및 clkb 신호들에 기초하여 out 및 outb 신호들을 생성한다. 전류 비교 회로(590) 및 듀티 사이클 조정 회로(570)("듀티 사이클 보정 회로(duty cycle correction circuit)"라고도 함)는 도 4와 관련하여 설명된 미스매치 감소 회로(404)의 일부일 수도 있다.
도시된 바와 같이, 전류 비교 회로(590)는 이득 스테이지(522)에 커플링될 수도 있는 전류 버퍼(520)를 포함할 수도 있다. 전류 버퍼(520)는 트랜지스터(526) 및 트랜지스터(528)를 포함할 수도 있다. 트랜지스터(526)는 이득 스테이지(522)의 트랜지스터(530)와 전류 미러를 형성할 수도 있고, 트랜지스터(528)는 이득 스테이지(522)의 트랜지스터(532)와 전류 미러를 형성할 수도 있다. 즉, 트랜지스터(526)는 제 1 전류 미러의 제 1 브랜치(branch)를 형성할 수도 있고, 트랜지스터(530)는 제 1 전류 미러의 제 2 브랜치를 형성할 수도 있다. 또한, 트랜지스터(528)는 제 2 전류 미러의 제 1 브랜치를 형성할 수도 있고, 트랜지스터(532)는 제 2 전류 미러의 제 2 브랜치를 형성할 수도 있다. 예시된 바와 같이, (예를 들어, 가변 커패시턴스를 갖는) 용량성 소자(capacitive element)(592)는 제 1 전류 미러의 제 1 브랜치들 사이에 커플링될 수도 있다. 예를 들어, 용량성 소자(592)는 트랜지스터들(526, 528)의 드레인들 사이에 커플링될 수도 있다.
특정 양태들에서, 이득 스테이지(522)는 용량성 소자(536)와 병렬인 저항성 소자(resistive element)(534), 및 용량성 소자(540)와 병렬인 저항성 소자(538)를 포함할 수도 있다. 저항성 소자(534) 및 용량성 소자(536)는 전압 레일(VDD)과 트랜지스터(530) 사이에 커플링될 수도 있고, 저항성 소자(538) 및 용량성 소자(540)는 VDD와 트랜지스터(532) 사이에 커플링될 수도 있어, 사실상 전류 스티어링 셀들로부터의 전류들에 기초하여 노드들(542, 544)에서 전압들을 생성한다.
예시된 바와 같이, 이득 스테이지(522)는 필터 스테이지(524)에 커플링될 수도 있다. 필터 스테이지(524)는 도시된 바와 같이, 용량성 소자(552)에 커플링된 저항성 소자(550), 및 용량성 소자(556)에 커플링된 저항성 소자(554)를 포함한다. 용량성 소자(552)는 기준 전위 노드(예를 들어, 전기 접지)와 아날로그-대-디지털 변환기(ADC)(560)의 제 1 입력부 사이에 커플링될 수도 있고, 용량성 소자(556)는 기준 전위 노드와 ADC의 제 2 입력부 사이에 커플링될 수도 있다. 특정 양태들에 대해, ADC(560)는 비교기(예를 들어, 1-비트 ADC)를 사용하여 구현될 수도 있다. 저항성 소자(550) 및 용량성 소자(552)는 노드(542)에서의 전압의 필터링된 버전을 ADC(560)의 제 1 입력부에 제공하기 위해 노드(542)에 대한 저역 통과 필터를 형성한다. 저항성 소자(554) 및 용량성 소자(556)는 노드(544)에서의 전압의 필터링된 버전을 ADC(560)의 제 2 입력부에 제공하기 위해 노드(544)에 대한 다른 저역 통과 필터를 형성한다. 저항성 소자들 (550, 554) 및 용량성 소자들 (552, 556) 의 임의의 것 또는 임의의 조합은 튜닝가능할 수도 있다. ADC(560)는 ADC(560)의 제 1 및 제 2 입력부들에서의 전압들을 변환(또는 비교기 비교)하고, 변환(비교) 결과들의 표시를 로직(logic)(562)에 제공한다. 로직(562)은 듀티 사이클 조정 회로(570)를 제어한다. 예를 들어, 노드(542)에서의 전압이 노드(544)에서의 전압보다 크면, 로직(562)은 노드(542)에서의 전압을 감소시키려는 시도로 믹싱 모드 스위치 드라이버들에 입력되는 클록 신호의 듀티 사이클을 조정하기 위해 제어 신호들을 출력할 수도 있으며, 이는 사실상 믹싱 모드 DAC 출력들과 연관된 위상 미스매치를 감소시킨다.
특정 양태들에서, 이득 스테이지는 프로그래밍가능할 수도 있다. 예를 들어, 저항성 소자들(534, 538)은 가변 저항 소자들일 수도 있다. 저항성 소자들 (534, 538) 의 저항은 믹싱 모드 DAC 의 동작 주파수에 기초하여 설정될 수도 있다. 유사하게, 필터 스테이지는 일부 양태들에서 앞서 설명된 바와 같이 프로그래밍가능할 수도 있다. 예를 들어, 용량성 소자들(552, 556)은 예시된 바와 같은 가변 용량 소자들일 수도 있고, 용량성 소자들(552, 556)의 커패시턴스들은 믹싱 모드 DAC의 동작 주파수에 기초하여 설정된다. 본 명세서에 설명된 양태들은 인터리빙 아키텍처를 사용할 수도 있는 믹싱 모드 DAC들의 종래의 구현들에 비해 감소된 전력 및 영역 소비를 갖는 믹싱 모드 DAC 의 구현을 허용한다.
도 6은 본 개시의 특정 양태들에 따른, 디지털-대-아날로그 변환을 위한 예시적인 동작들(600)을 나타내는 흐름도이다. 동작들 (600) 은 예를 들어, 믹싱 모드 DAC (402) 및 미스매치 감소 회로 (404) 와 같은 DAC 시스템에 의해 수행될 수도 있다.
동작들 (600) 은 블록 (602)에서 시작하며, DAC 시스템은 믹싱 모드 DAC (예를 들어, 믹싱 모드 DAC (402)) 를 통해 클록 신호에 기초하여 믹싱 모드 DAC 의 출력들에 전류들을 제공한다. 블록(604)에서, DAC 시스템은 전류 비교 회로(예를 들어, 전류 비교 회로(590))를 통해 믹싱 모드 DAC의 출력들에 제공되는 전류들을 비교하고, 블록(606)에서, 듀티 사이클 조정 회로(예를 들어, 듀티 사이클 조정 회로(570))를 통해 그 비교에 기초하여 클록 신호의 듀티 사이클을 설정한다. 예를 들어, 전류 비교 회로는 믹싱 모드 DAC로부터의 전류들에 기초하여 적분 및 필터링 기능들(integration and filtering functions)을 수행하여 직류(DC) 신호를 생성할 수도 있고, 듀티 사이클 조정 회로는 그 DC 신호에 기초하여 믹싱 모드 DAC에 대한 클록 신호의 듀티 사이클을 설정할 수도 있다.
특정 양태들에서, DAC 시스템은 제 1 스위치(예를 들어, 스위치(412))를 통해, 교정 단계(calibration phase) 동안 전류 비교 회로의 입력을 믹싱 모드 DAC의 출력들 중 하나에 커플링할 수도 있으며, 클록 신호의 듀티 사이클은 교정 단계 동안 설정된다. DAC 시스템은 또한 제 2 스위치(예를 들어, 스위치(414))를 통해, 교정 단계 동안 전류 비교 회로의 다른 입력을 믹싱 모드 DAC의 출력들 중 다른 하나에 커플링할 수도 있다.
특정 양태들에서, 전류를 비교하는 것은, 이득 스테이지(예를 들어, 이득 스테이지(522))를 통해, 믹싱 모드 DAC의 출력들에 제공되는 전류들에 기초하여 전압들을 생성하는 것, 및 ADC(예를 들어, 비교기일 수도 있는 ADC(560))를 통해, 이득 스테이지를 통해 생성된 전압들을 디지털 신호로 변환하는 것을 포함할 수도 있으며, 여기서 클록 신호의 듀티 사이클은 디지털 신호에 기초하여 생성된다. 일부 양태들에서, DAC 시스템은 필터 스테이지(예를 들어, 필터 스테이지(524))를 통해, 이득 스테이지를 통해 생성된 전압들을 필터링할 수도 있으며, 여기서 전압들의 변환은 필터링된 전압들을 변환하는 것을 포함한다.
일부 양태들에서, DAC 시스템은 전류 버퍼(예를 들어, 전류 버퍼(520))를 통해, 믹싱 모드 DAC의 출력들에 제공되는 전류들을 미러링할 수도 있으며, 여기서 전압들은 미러링된 전류들에 기초하여 생성된다. 일부 양태들에서, 전류 버퍼는 제 1 전류 미러의 제 1 브랜치(예를 들어, 트랜지스터(526)를 포함함) 및 제 2 전류 미러의 제 1 브랜치(예를 들어, 트랜지스터(528)를 포함함)를 포함할 수도 있다. 이득 스테이지는 제 1 전류 미러의 제 2 브랜치(예를 들어, 트랜지스터(530)를 포함함) 및 제 2 전류 미러의 제 2 브랜치(예를 들어, 트랜지스터(532)를 포함함)를 포함할 수도 있다. 일부 양태들에서, 용량성 소자(예를 들어, 용량성 소자(592))는 제 1 전류 미러의 제 1 브랜치와 제 2 전류 미러의 제 1 브랜치 사이에 커플링될 수도 있다. 일부 양태들에서, 제 1 전류 미러의 제 2 브랜치는 ADC의 제 1 입력에 커플링될 수도 있고, 제 2 전류 미러의 제 2 브랜치는 ADC의 제 2 입력에 커플링될 수도 있다. 특정 양태들에서, 이득 스테이지는 전압 레일(예를 들어, VDD)과 이득 스테이지의 (예를 들어, 노드(542)에서의) 제 1 출력 사이에 커플링된 제 1 임피던스, 및 전압 레일과 이득 스테이지의 (예를 들어, 노드(544)에서의) 제 2 출력 사이에 커플링된 제 2 임피던스를 포함할 수도 있다. 제 1 임피던스 및 제 2 임피던스 각각은 용량성 소자(예를 들어, 용량성 소자(536, 540))와 병렬로 결합된 저항성 소자(예를 들어, 저항성 소자(534, 538))를 포함할 수도 있다.
일부 양태들에서, 믹싱 모드 DAC의 출력들에 전류들을 제공하는 것은, 복수의 믹싱 모드 스위치 드라이버들(예를 들어, 믹싱 모드 스위치 드라이버들(502)) 각각을 통해, 클록 신호 및 데이터 입력 신호(예를 들어, data_in)에 기초하여 스위치 제어 신호들을 생성하는 것, 및 복수의 전류 스티어링 셀들(예를 들어, 전류 스티어링 셀들(504)) 각각을 통해, 스위치 제어 신호들에 기초하여 믹싱 모드 DAC의 출력들 중 하나로 전류(예를 들어, 전류 소스(510)에 의해 생성된 전류)를 지향시키는 것을 포함할 수도 있다. 일부 양태들에서, DAC 시스템은 미션 동작 모드 동안 믹싱 모드 DAC 의 출력들을 필터(예를 들어, 필터 (406))에 커플링할 수도 있다.
본원에 설명된 미스매치 감소 회로는 믹싱 모드 DAC(402)로부터 DC로의 믹싱-주파수 전류들(예를 들어, 전류 스티어링 셀들(504)로부터의 전류들)의 적분을 제공한다. 적분 기능은 입력 용량성 소자(예를 들어, 용량성 소자(592)) 및 다음의 필터링 스테이지들(예를 들어, 필터 스테이지(524))을 사용하여 수행된다.
예시의 양태들
양태 1. 디지털-대-아날로그 변환을 위한 장치로서, 믹싱 모드 디지털-대-아날로그 변환기(DAC); 입력 클록 노드에 커플링된 입력부를 갖고, 상기 믹싱 모드 DAC의 클록 입력부에 커플링된 출력부를 갖는 듀티 사이클 조정 회로; 및 상기 믹싱 모드 DAC의 출력부들에 커플링된 입력부들을 갖고, 상기 듀티 사이클 조정 회로의 제어 입력부에 커플링된 출력부를 갖는 전류 비교 회로를 포함하는, 디지털-대-아날로그 변환을 위한 장치.
양태 2. 양태 1 의 장치에 있어서, 상기 전류 비교 회로는 상기 믹싱 모드 DAC로부터의 전류들에 기초하여 적분 및 필터링 기능들을 수행하여 직류 (DC) 신호를 생성하도록 구성되고, 상기 듀티 사이클 조정 회로는 상기 DC 신호에 기초하여 상기 믹싱 모드 DAC에 대한 클록 신호의 듀티 사이클을 설정하도록 구성되는, 장치.
양태 3. 양태 1 내지 양태 2 중 하나의 장치에 있어서, 상기 전류 비교 회로의 상기 입력부들 중 하나와 상기 믹싱 모드 DAC의 상기 출력부들 중 하나 사이에 커플링된 제 1 스위치; 및 상기 전류 비교 회로의 상기 입력부들 중 다른 하나와 상기 믹싱 모드 DAC의 상기 출력부들 중 다른 하나 사이에 커플링된 제 2 스위치를 더 포함하는, 장치.
양태 4. 양태 1 내지 양태 3 중 하나의 장치에 있어서, 상기 전류 비교 회로는, 상기 믹싱 모드 DAC의 출력부들에 커플링된 이득 스테이지; 및 상기 이득 스테이지의 출력부들에 커플링된 입력부들을 갖는 아날로그-대-디지털 변환기(ADC)를 포함하고, 상기 ADC의 출력부는 상기 듀티 사이클 조정 회로의 제어 입력부에 커플링되는, 장치.
양태 5. 양태 4 의 장치에 있어서, 상기 ADC는 비교기를 포함하는, 장치.
양태 6. 양태 4 내지 양태 5 중 하나의 장치에 있어서, 상기 전류 비교 회로는 상기 ADC의 출력부와 상기 듀티 사이클 조정 회로의 제어 입력부 사이에 커플링된 로직을 더 포함하는, 장치.
양태 7. 양태 4 내지 양태 6 중 하나의 장치에 있어서, 상기 전류 비교 회로는 상기 이득 스테이지의 출력부들과 상기 ADC의 입력부들 사이에 커플링된 필터 스테이지를 더 포함하는, 장치.
양태 8. 양태 7 의 장치에 있어서, 상기 필터 스테이지는, 상기 이득 스테이지의 출력부들 중 하나와 상기 ADC의 입력부 사이에 커플링된 제 1 저항성 소자; 상기 이득 스테이지의 출력부들 중 다른 하나와 상기 ADC의 다른 입력부 사이에 커플링된 제 2 저항성 소자; 상기 ADC의 입력부와 기준 전위 노드 사이에 커플링된 제 1 용량성 소자; 및 상기 ADC의 다른 입력부와 상기 기준 전위 노드 사이에 커플링된 제 2 용량성 소자를 포함하는, 장치.
양태 9. 양태 4 내지 양태 8 중 하나의 장치에 있어서, 상기 전류 비교 회로는 상기 이득 스테이지와 상기 믹싱 모드 DAC의 출력부들 사이에 커플링된 전류 버퍼를 더 포함하는, 장치.
양태 10. 양태 9 의 장치에 있어서, 상기 전류 버퍼는 제 1 전류 미러의 제 1 브랜치 및 제 2 전류 미러의 제 1 브랜치를 포함하고, 상기 이득 스테이지는 상기 제 1 전류 미러의 제 2 브랜치 및 상기 제 2 전류 미러의 제 2 브랜치를 포함하는, 장치.
양태 11. 양태 10 의 장치에 있어서, 상기 제 1 전류 미러의 제 1 브랜치와 상기 제 2 전류 미러의 제 1 브랜치 사이에 커플링된 용량성 소자를 더 포함하는, 장치.
양태 12. 양태 10 내지 양태 11 중 하나의 장치에 있어서, 상기 제 1 전류 미러의 제 2 브랜치는 상기 ADC의 제 1 입력부에 커플링되고, 상기 제 2 전류 미러의 제 2 브랜치는 상기 ADC의 제 2 입력부에 커플링되는, 장치.
양태 13. 양태 10 내지 양태 12 중 하나의 장치에 있어서, 상기 이득 스테이지는 전압 레일과 상기 이득 스테이지의 제 1 출력부 사이에 커플링된 제 1 임피던스, 및 상기 전압 레일과 상기 이득 스테이지의 제 2 출력부 사이에 커플링된 제 2 임피던스를 더 포함하는, 장치.
양태 14. 양태 13 의 장치에 있어서, 상기 제 1 임피던스 및 상기 제 2 임피던스 각각은 용량성 소자와 병렬로 커플링된 저항성 소자를 포함하는, 장치.
양태 15. 양태 1 내지 양태 14 중 하나의 장치에 있어서, 상기 믹싱 모드 DAC 는, 각각이 데이터 입력 노드에 커플링된 데이터 입력부를 갖는 믹싱 모드 스위치 드라이버들 - 상기 믹싱 모드 스위치 드라이버들의 클록 입력부들은 상기 입력 클록 노드에 커플링됨 -; 및 각각이 전류 스티어링 스위치들을 갖는 전류 스티어링 셀들을 포함하고, 상기 전류 스티어링 스위치들의 제어 입력부들은 상기 믹싱 모드 스위치 드라이버들 중 각각의 하나의 출력부들에 커플링되는, 장치.
양태 16. 양태 1 의 장치를 포함하는 무선 통신 디바이스로서, 상기 무선 통신 디바이스는, 상기 믹싱 모드 DAC 의 출력부들에 선택적으로 커플링된 필터; 및 상기 필터의 출력부들에 커플링된 증폭기를 더 포함하는, 무선 통신 디바이스.
양태 17. 디지털-대-아날로그 변환을 위한 방법으로서, 믹싱 모드 디지털-대-아날로그 변환기(DAC)를 통해, 클록 신호에 기초하여 상기 믹싱 모드 DAC의 출력부들에 전류들을 제공하는 단계; 전류 비교 회로를 통해, 상기 믹싱 모드 DAC의 출력부들에 제공되는 전류들을 비교하는 단계; 및 듀티 사이클 조정 회로를 통해, 상기 비교에 기초하여 상기 클록 신호의 듀티 사이클을 설정하는 단계를 포함하는, 디지털-대-아날로그 변환을 위한 방법.
양태 18. 양태 17 의 방법에 있어서, 제 1 스위치를 통해, 교정 단계 동안 상기 전류 비교 회로의 입력부를 상기 믹싱 모드 DAC의 출력부들 중 하나에 커플링하는 단계 - 상기 클록 신호의 듀티 사이클은 상기 교정 단계 동안 설정됨 -; 및 제 2 스위치를 통해, 상기 교정 단계 동안 상기 전류 비교 회로의 다른 입력부를 상기 믹싱 모드 DAC의 출력부들 중 다른 하나에 커플링하는 단계를 더 포함하는, 방법.
양태 19. 양태 17 내지 양태 18 중 하나의 방법에 있어서, 상기 전류를 비교하는 단계는, 이득 스테이지를 통해, 상기 믹싱 모드 DAC의 출력부들에 제공된 전류들에 기초하여 전압들을 생성하는 단계; 및 아날로그-대-디지털 변환기(ADC)를 통해, 상기 이득 스테이지를 통해 생성된 상기 전압들을 디지털 신호로 변환하는 단계를 포함하고, 상기 클록 신호의 듀티 사이클은 상기 디지털 신호에 기초하여 생성되는, 방법.
양태 20. 양태 19 의 방법에 있어서, 필터 스테이지를 통해, 상기 이득 스테이지를 통해 생성된 상기 전압들을 필터링하는 단계를 더 포함하고, 상기 전압들의 변환은 상기 필터링된 전압들을 변환하는 것을 포함하는, 방법.
양태 21. 양태 19 내지 양태 20 중 하나의 방법에 있어서, 전류 버퍼를 통해, 믹싱 모드 DAC의 출력부들에 제공된 전류들을 미러링하는 단계를 더 포함하고, 전압들은 미러링된 전류들에 기초하여 생성되는, 방법.
양태 22. 양태 21 의 방법에 있어서, 상기 전류 버퍼는 제 1 전류 미러의 제 1 브랜치 및 제 2 전류 미러의 제 1 브랜치를 포함하고, 상기 이득 스테이지는 상기 제 1 전류 미러의 제 2 브랜치 및 상기 제 2 전류 미러의 제 2 브랜치를 포함하는, 방법.
양태 23. 양태 22 의 방법에 있어서, 용량성 소자는 상기 제 1 전류 미러의 제 1 브랜치와 상기 제 2 전류 미러의 제 1 브랜치 사이에 커플링되는, 방법.
양태 24. 양태 22 내지 양태 23 중 하나의 방법에 있어서, 상기 제 1 전류 미러의 제 2 브랜치는 상기 ADC의 제 1 입력부에 커플링되고, 상기 제 2 전류 미러의 제 2 브랜치는 상기 ADC의 제 2 입력부에 커플링되는, 방법.
양태 25. 양태 22 내지 양태 24 중 하나의 방법에 있어서, 상기 이득 스테이지는 전압 레일과 상기 이득 스테이지의 제 1 출력부 사이에 커플링된 제 1 임피던스, 및 상기 전압 레일과 상기 이득 스테이지의 제 2 출력부 사이에 커플링된 제 2 임피던스를 더 포함하는, 방법.
양태 26. 양태 25 의 방법에 있어서, 상기 제 1 임피던스 및 상기 제 2 임피던스 각각은 용량성 소자와 병렬로 커플링된 저항성 소자를 포함하는, 방법.
양태 27. 양태 17 내지 양태 26 중 하나의 방법에 있어서, 상기 믹싱 모드 DAC의 출력부들에 상기 전류들을 제공하는 단계는, 복수의 믹싱 모드 스위치 드라이버들 각각을 통해, 상기 클록 신호 및 데이터 입력 신호에 기초하여 스위치 제어 신호들을 생성하는 단계; 및 복수의 전류 스티어링 셀들 각각을 통해, 상기 스위치 제어 신호들에 기초하여 상기 믹싱 모드 DAC의 출력부들 중 하나로 전류를 지향시키는 단계를 포함하는, 방법.
양태 28. 양태 17 내지 양태 27 중 하나의 방법에 있어서, 미션 동작 모드 동안 믹싱 모드 DAC 의 출력부들을 필터에 커플링하는 단계를 더 포함하는, 방법.
양태 29. 디지털-대-아날로그 변환을 위한 장치로서, 클록 신호에 기초하여 상기 믹싱 모드 디지털-대-아날로그 변환기(DAC)의 출력부들에 전류들을 제공하도록 구성된 믹싱 모드 디지털-대-아날로그 변환기(DAC); 상기 믹싱 모드 DAC의 출력부들에 제공된 상기 전류들을 비교하기 위한 수단; 및 상기 비교에 기초하여 상기 클록 신호의 듀티 사이클을 설정하기 위한 수단을 포함하는, 디지털-대-아날로그 변환을 위한 장치.
양태 30. 양태 29 의 장치에 있어서, 상기 전류들을 비교하기 위한 수단은, 상기 믹싱 모드 DAC 의 출력부들에 제공된 상기 전류들에 기초하여 전압들을 생성하기 위한 수단; 및 상기 전압들을 디지털 신호로 변환하기 위한 수단을 포함하고, 상기 설정하기 위한 수단은 상기 디지털 신호에 기초하여 상기 클록 신호의 듀티 사이클을 셋팅하도록 구성되는, 장치.
상기 설명된 방법들의 다양한 동작들은 대응하는 기능들을 수행하는 것이 가능한 임의의 적합한 수단에 의해 수행될 수도 있다. 수단은 하나 이상의 회로들을 포함하지만 이에 제한되지 않는 다양한 하드웨어 컴포넌트(들) 및/또는 모듈(들)을 포함할 수도 있다. 일반적으로, 도면들에 예시된 동작들이 있는 경우에, 그 동작들은 유사한 넘버링을 가진 대응하는 상대의 수단-플러스-기능 컴포넌트들을 가질 수도 있다. 특정 양태들에서, 비교하기 위한 수단은 전류 비교 회로(590)와 같은 전류 비교 회로를 포함할 수도 있다. 설정하기 위한 수단은 듀티 사이클 조정 회로(570)와 같은 듀티 사이클 조정 회로를 포함할 수도 있다. 생성하기 위한 수단은 이득 스테이지(522)와 같은 이득 스테이지를 포함할 수도 있다. 변환하기 위한 수단은 ADC(560)와 같은 ADC(1-비트 ADC인 비교기를 포함함)를 포함할 수도 있다.
본 명세서에서 사용된 바와 같이, 용어 "결정하는 것" 은 광범위하게 다양한 액션들을 포괄한다. 예를 들어, "결정하는 것" 은 계산하는 것, 연산하는 것, 프로세싱하는 것, 도출하는 것, 조사하는 것, 검색하는 것 (예를 들어, 표, 데이터베이스, 또는 다른 데이터 구조에서 검색하는 것), 확인하는 것 등을 포함할 수도 있다. 또한, "결정하는 것" 은 수신하는 것 (예를 들어, 정보를 수신하는 것), 액세스하는 것 (예를 들어, 메모리에서의 데이터에 액세스하는 것) 등을 포함할 수도 있다. 또한, "결정하는 것" 은 해결하는 것, 선택하는 것, 선출하는 것, 확립하는 것 등을 포함할 수도 있다.
본 명세서에서 사용된 바와 같이, 아이템들의 리스트 "중 적어도 하나" 를 지칭하는 어구는, 단일 멤버들을 포함한, 그 아이템들의 임의의 조합을 지칭한다. 일 예로서, “a, b, 또는 c 중 적어도 하나" 는 a, b, c, a-b, a-c, b-c, 및 a-b-c 뿐만 아니라 동일한 엘리먼트의 중복들과의 임의의 조합 (예컨대, a-a, a-a-a, a-a-b, a-a-c, a-b-b, a-c-c, b-b, b-b-b, b-b-c, c-c, and c-c-c 또는 a, b, 및 c 의 임의의 다른 배열) 도 커버하도록 의도된다..
본 개시와 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 본 명세서에 설명된 기능들을 수행하도록 설계된 개별 하드웨어 컴포넌트들로 구현되거나 수행될 수도 있다.
본원에 개시된 방법들은 설명된 방법을 달성하기 위한 하나 이상의 단계들 또는 액션들을 포함한다. 방법 단계들 및/또는 액션들은 청구항들의 범위로부터 이탈함이 없이 서로 상호교환될 수도 있다. 즉, 단계들 또는 동작들의 특정 순서가 명시되지 않으면, 특정 단계들 및/또는 동작들의 순서 및/또는 사용은 청구항들의 범위로부터 벗어나지 않으면서 수정될 수도 있다.
청구항들은 위에 예시된 바로 그 구성 및 컴포넌트들에 한정되지 않는다는 것이 이해되야 한다. 다양한 수정들, 변경들 및 변형들이, 청구항들의 범위로부터 일탈함 없이 위에서 설명된 방법들 및 장치의 배열, 동작 및 상세들로 이루어질 수도 있다.

Claims (30)

  1. 디지털-대-아날로그 변환을 위한 장치로서,
    믹싱 모드 디지털-대-아날로그 변환기(DAC);
    입력 클록 노드에 커플링된 입력부를 갖고, 상기 믹싱 모드 DAC 의 클록 입력부에 커플링된 출력부를 갖는 듀티 사이클 조정 회로; 및
    상기 믹싱 모드 DAC 의 출력부들에 커플링된 입력부들을 갖고, 상기 듀티 사이클 조정 회로의 제어 입력부에 커플링된 출력부를 갖는 전류 비교 회로를 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  2. 제 1 항에 있어서,
    상기 전류 비교 회로는 상기 믹싱 모드 DAC 로부터의 전류들에 기초하여 적분 및 필터링 기능들을 수행하여 직류 (DC) 신호를 생성하도록 구성되고, 상기 듀티 사이클 조정 회로는 상기 DC 신호에 기초하여 상기 믹싱 모드 DAC 에 대한 클록 신호의 듀티 사이클을 설정하도록 구성되는, 디지털-대-아날로그 변환을 위한 장치.
  3. 제 1 항에 있어서,
    상기 전류 비교 회로의 상기 입력부들 중 하나와 상기 믹싱 모드 DAC 의 상기 출력부들 중 하나 사이에 커플링된 제 1 스위치; 및
    상기 전류 비교 회로의 상기 입력부들 중 다른 하나와 상기 믹싱 모드 DAC 의 상기 출력부들 중 다른 하나 사이에 커플링된 제 2 스위치를 더 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  4. 제 1 항에 있어서,
    상기 전류 비교 회로는,
    상기 믹싱 모드 DAC 의 상기 출력부들에 커플링된 이득 스테이지; 및
    상기 이득 스테이지의 출력부들에 커플링된 입력부들을 갖는 아날로그-대-디지털 변환기 (ADC) 를 포함하고,
    상기 ADC 의 출력부는 상기 듀티 사이클 조정 회로의 상기 제어 입력부에 커플링되는, 디지털-대-아날로그 변환을 위한 장치.
  5. 제 4 항에 있어서,
    상기 ADC 는 비교기를 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  6. 제 4 항에 있어서,
    상기 전류 비교 회로는 상기 ADC 의 상기 출력부와 상기 듀티 사이클 조정 회로의 상기 제어 입력부 사이에 커플링된 로직을 더 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  7. 제 4 항에 있어서,
    상기 전류 비교 회로는 상기 이득 스테이지의 상기 출력부들과 상기 ADC 의 상기 입력부들 사이에 커플링된 필터 스테이지를 더 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  8. 제 7 항에 있어서,
    상기 필터 스테이지는,
    상기 이득 스테이지의 상기 출력부들 중 하나와 상기 ADC 의 입력부 사이에 커플링된 제 1 저항성 소자;
    상기 이득 스테이지의 상기 출력부들 중 다른 하나와 상기 ADC 의 다른 입력부 사이에 커플링된 제 2 저항성 소자;
    상기 ADC의 상기 입력부와 기준 전위 노드 사이에 커플링된 제 1 용량성 소자; 및
    상기 ADC 의 상기 다른 입력부와 상기 기준 전위 노드 사이에 커플링된 제 2 용량성 소자를 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  9. 제 4 항에 있어서,
    상기 전류 비교 회로는 상기 이득 스테이지와 상기 믹싱 모드 DAC 의 상기 출력부들 사이에 커플링된 전류 버퍼를 더 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  10. 제 9 항에 있어서,
    상기 전류 버퍼는 제 1 전류 미러의 제 1 브랜치 및 제 2 전류 미러의 제 1 브랜치를 포함하고, 상기 이득 스테이지는 상기 제 1 전류 미러의 제 2 브랜치 및 상기 제 2 전류 미러의 제 2 브랜치를 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  11. 제 10 항에 있어서,
    상기 제 1 전류 미러의 상기 제 1 브랜치와 상기 제 2 전류 미러의 상기 제 1 브랜치 사이에 커플링된 용량성 소자를 더 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  12. 제 10 항에 있어서,
    상기 제 1 전류 미러의 상기 제 2 브랜치는 상기 ADC 의 제 1 입력부에 커플링되고, 상기 제 2 전류 미러의 상기 제 2 브랜치는 상기 ADC 의 제 2 입력부에 커플링되는, 디지털-대-아날로그 변환을 위한 장치.
  13. 제 10 항에 있어서,
    상기 이득 스테이지는,
    전압 레일과 상기 이득 스테이지의 제 1 출력부 사이에 커플링된 제 1 임피던스, 및
    상기 전압 레일과 상기 이득 스테이지의 제 2 출력부 사이에 커플링된 제 2 임피던스를 더 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  14. 제 13 항에 있어서,
    상기 제 1 임피던스 및 상기 제 2 임피던스 각각은 용량성 소자와 병렬로 커플링된 저항성 소자를 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  15. 제 1 항에 있어서,
    상기 믹싱 모드 DAC 는,
    믹싱 모드 스위치 드라이버들로서, 상기 믹싱 모드 스위치 드라이버들의 각각은 데이터 입력 노드에 커플링된 데이터 입력부를 가지고, 상기 믹싱 모드 스위치 드라이버들의 클록 입력부들은 상기 입력 클록 노드에 커플링되는, 상기 믹싱 모드 스위치 드라이버들; 및
    전류 스티어링 셀들로서, 상기 전류 스티어링 셀들의 각각은 전류 스티어링 스위치들을 가지고, 상기 전류 스티어링 스위치들의 제어 입력부들은 상기 믹싱 모드 스위치 드라이버들의 각각의 믹싱 모드 스위치 드라이버의 출력부들에 커플링되는, 디지털-대-아날로그 변환을 위한 장치.
  16. 제 1 항의 장치를 포함하는 무선 통신 디바이스로서,
    상기 무선 통신 디바이스는,
    상기 믹싱 모드 DAC 의 상기 출력부들에 선택적으로 커플링된 필터; 및
    상기 필터의 출력부들에 커플링된 증폭기를 더 포함하는, 무선 통신 디바이스.
  17. 디지털-대-아날로그 변환을 위한 방법으로서,
    믹싱 모드 디지털-대-아날로그 변환기 (DAC) 를 통해, 클록 신호에 기초하여 상기 믹싱 모드 DAC 의 출력부들에 전류들을 제공하는 단계;
    전류 비교 회로를 통해, 상기 믹싱 모드 DAC 의 상기 출력부들에 제공되는 상기 전류들을 비교하는 단계; 및
    듀티 사이클 조정 회로를 통해, 상기 비교에 기초하여 상기 클록 신호의 듀티 사이클을 설정하는 단계를 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  18. 제 17 항에 있어서,
    제 1 스위치를 통해, 교정 단계 동안 상기 믹싱 모드 DAC 의 상기 출력부들 중 하나에 상기 전류 비교 회로의 입력부를 커플링시키는 단계로서, 상기 클록 신호의 상기 듀티 사이클은 상기 교정 단계 동안 설정되는, 상기 교정 단계 동안 상기 믹싱 모드 DAC 의 상기 출력부들 중 하나에 상기 전류 비교 회로의 입력부를 커플링시키는 단계; 및
    제 2 스위치를 통해, 상기 교정 단계 동안 상기 전류 비교 회로의 다른 입력부를 상기 믹싱 모드 DAC 의 상기 출력부들 중 다른 하나에 커플링시키는 단계를 더 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  19. 제 17 항에 있어서,
    상기 전류들을 비교하는 단계는,
    이득 스테이지를 통해, 상기 믹싱 모드 DAC 의 상기 출력부들에 제공되는 상기 전류들에 기초하여 전압들을 생성하는 단계; 및
    아날로그-대-디지털 변환기 (ADC) 를 통해, 상기 이득 스테이지를 통해 생성된 상기 전압들을 디지털 신호로 변환하는 단계를 포함하고,
    상기 클록 신호의 상기 듀티 사이클은 상기 디지털 신호에 기초하여 생성되는, 디지털-대-아날로그 변환을 위한 방법.
  20. 제 19 항에 있어서,
    필터 스테이지를 통해, 상기 이득 스테이지를 통해 생성된 상기 전압들을 필터링하는 단계를 더 포함하고, 상기 전압들의 변환은 필터링된 상기 전압들을 변환하는 것을 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  21. 제 19 항에 있어서,
    전류 버퍼를 통해, 상기 믹싱 모드 DAC 의 상기 출력부들에 제공된 상기 전류들을 미러링하는 단계를 더 포함하고, 상기 전압들은 미러링된 상기 전류들에 기초하여 생성되는, 디지털-대-아날로그 변환을 위한 방법.
  22. 제 21 항에 있어서,
    상기 전류 버퍼는 제 1 전류 미러의 제 1 브랜치 및 제 2 전류 미러의 제 1 브랜치를 포함하고, 상기 이득 스테이지는 상기 제 1 전류 미러의 제 2 브랜치 및 상기 제 2 전류 미러의 제 2 브랜치를 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  23. 제 22 항에 있어서,
    용량성 소자가 상기 제 1 전류 미러의 상기 제 1 브랜치와 상기 제 2 전류 미러의 상기 제 1 브랜치 사이에 커플링되는, 디지털-대-아날로그 변환을 위한 방법.
  24. 제 22 항에 있어서,
    상기 제 1 전류 미러의 상기 제 2 브랜치는 상기 ADC 의 제 1 입력부에 커플링되고, 상기 제 2 전류 미러의 상기 제 2 브랜치는 상기 ADC 의 제 2 입력부에 커플링되는, 디지털-대-아날로그 변환을 위한 방법.
  25. 제 22 항에 있어서,
    상기 이득 스테이지는,
    전압 레일과 상기 이득 스테이지의 제 1 출력부 사이에 커플링된 제 1 임피던스; 및
    상기 전압 레일과 상기 이득 스테이지의 제 2 출력부 사이에 커플링된 제 2 임피던스를 더 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  26. 제 25 항에 있어서,
    상기 제 1 임피던스 및 상기 제 2 임피던스 각각은 용량성 소자와 병렬로 커플링된 저항성 소자를 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  27. 제 17 항에 있어서,
    상기 믹싱 모드 DAC 의 상기 출력부들에 상기 전류들을 제공하는 단계는,
    복수의 믹싱 모드 스위치 드라이버들 각각을 통해, 상기 클록 신호 및 데이터 입력 신호에 기초하여 스위치 제어 신호들을 생성하는 단계; 및
    복수의 전류 스티어링 셀들 각각을 통해, 상기 스위치 제어 신호들에 기초하여 상기 믹싱 모드 DAC 의 상기 출력부들 중 하나에 전류를 지향시키는 단계를 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  28. 제 17 항에 있어서,
    동작의 미션 모드 동안 상기 믹싱 모드 DAC 의 상기 출력부들을 필터에 커플링하는 단계를 더 포함하는, 디지털-대-아날로그 변환을 위한 방법.
  29. 디지털-대-아날로그 변환을 위한 장치로서,
    클록 신호에 기초하여 믹싱 모드 디지털-대-아날로그 변환기 (DAC) 의 출력부들에 전류들을 제공하도록 구성된 상기 믹싱 모드 DAC;
    상기 믹싱 모드 DAC 의 상기 출력부들에 제공된 상기 전류들을 비교하기 위한 수단; 및
    상기 비교에 기초하여 상기 클록 신호의 듀티 사이클을 설정하기 위한 수단을 포함하는, 디지털-대-아날로그 변환을 위한 장치.
  30. 제 29 항에 있어서,
    상기 전류들을 비교하기 위한 수단은,
    상기 믹싱 모드 DAC 의 상기 출력부들에 제공되는 상기 전류들에 기초하여 전압들을 생성하기 위한 수단; 및
    상기 전압들을 디지털 신호로 변환하기 위한 수단을 포함하고,
    상기 설정하기 위한 수단은 상기 디지털 신호에 기초하여 상기 클록 신호의 상기 듀티 사이클을 설정하도록 구성되는, 디지털-대-아날로그 변환을 위한 장치.
KR1020237014115A 2020-11-02 2021-10-13 믹싱 모드 디지털-대-아날로그 변환기(dac)를 위한 미스매치 및 타이밍 보정 기법 KR20230101806A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/087,234 US11184018B1 (en) 2020-11-02 2020-11-02 Mismatch and timing correction technique for mixing-mode digital-to-analog converter (DAC)
US17/087,234 2020-11-02
PCT/US2021/071838 WO2022094521A1 (en) 2020-11-02 2021-10-13 Mismatch and timing correction technique for mixing-mode digital-to-analog converter (dac)

Publications (1)

Publication Number Publication Date
KR20230101806A true KR20230101806A (ko) 2023-07-06

Family

ID=78536686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237014115A KR20230101806A (ko) 2020-11-02 2021-10-13 믹싱 모드 디지털-대-아날로그 변환기(dac)를 위한 미스매치 및 타이밍 보정 기법

Country Status (5)

Country Link
US (1) US11184018B1 (ko)
EP (1) EP4238220A1 (ko)
KR (1) KR20230101806A (ko)
CN (1) CN116391322A (ko)
WO (1) WO2022094521A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990911B2 (en) 2022-03-15 2024-05-21 Qualcomm Incorporated Clock driver for time-interleaved digital-to-analog converter
US12081233B2 (en) * 2022-06-30 2024-09-03 Qualcomm Incorporated Common-mode current removal scheme for digital-to-analog converters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019010280A1 (en) * 2017-07-05 2019-01-10 Jariet Technologies, Inc. HIGH-SPEED DIGITAL-TO-DIGITAL CONVERSION (DAC) CONVERSION METHODS AND APPARATUSES WITH SUB-CNA SYSTEMS FOR INTERLACING DATA AND INTERLACING POWER COMBINER
US10056891B1 (en) * 2018-02-28 2018-08-21 Bae Systems Information And Electronic Systems Integration Inc. Duty cycle adjustment circuit
US10666285B1 (en) 2018-11-28 2020-05-26 Qualcomm Incorporated Digital-to-analog converter (DAC) with mixing-mode parallel path image attenuation

Also Published As

Publication number Publication date
CN116391322A (zh) 2023-07-04
US11184018B1 (en) 2021-11-23
EP4238220A1 (en) 2023-09-06
WO2022094521A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
CN109565291B (zh) 通过基于限幅振荡的校准的双二阶滤波器的中心频率和q调谐
CN107771373B (zh) 具有副本偏置的高速的ac耦合的基于反相器的缓冲器
US10374554B2 (en) Differential amplifier with complementary unit structure
KR20230101806A (ko) 믹싱 모드 디지털-대-아날로그 변환기(dac)를 위한 미스매치 및 타이밍 보정 기법
US11271576B1 (en) Digital-to-analog converter (DAC) with common-mode correction
US9496880B1 (en) Fully differential charge pump with switched-capacitor common-mode feedback
US10840929B1 (en) Digital-to-analog converter (DAC) with common-mode correction
CN117957779A (zh) 使用误差数模转换器的dac校准
US10461768B1 (en) Digital-to-analog converter (DAC) design with reduced settling time
WO2023244887A1 (en) Digital-to-analog converter (dac) with adaptive calibration scheme
US20220352899A1 (en) Data-dependent clock-gating switch driver for a digital-to-analog converter (dac)
US11038493B1 (en) Local oscillator (LO) for wireless communication
EP4364298A1 (en) Digital amplitude tracking current steering digital-to-analog converter
CN109690950B (zh) 基于重新定时的时钟生成和残余边带(rsb)增强电路
CN109565260A (zh) 放大系统
US20240322838A1 (en) Load matching for a current-steering digital-to-analog converter
US11695372B1 (en) Quadrature voltage-controlled oscillator (QVCO) with improved phase noise and quadrature imbalance trade-off
US10862461B1 (en) Techniques for generating switch control signals
US12081233B2 (en) Common-mode current removal scheme for digital-to-analog converters
WO2018071153A2 (en) Duty cycle control buffer circuit
US10164591B1 (en) Differential amplifier with common-mode biasing technique
CN116746058A (zh) 具有高线性度的互补电流模式双二阶
CN115485970A (zh) 使用组合信号和图像被动混频器的频带倾斜校正

Legal Events

Date Code Title Description
A201 Request for examination