CN109565260A - 放大系统 - Google Patents

放大系统 Download PDF

Info

Publication number
CN109565260A
CN109565260A CN201780046148.0A CN201780046148A CN109565260A CN 109565260 A CN109565260 A CN 109565260A CN 201780046148 A CN201780046148 A CN 201780046148A CN 109565260 A CN109565260 A CN 109565260A
Authority
CN
China
Prior art keywords
input
amplifier
output
signal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780046148.0A
Other languages
English (en)
Inventor
T·索梅维勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109565260A publication Critical patent/CN109565260A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45982—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/393—A measuring circuit being coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/498—A resistor being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45038—One or more current sources are added or changed as balancing means to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45146—At least one op amp being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45152—Balancing means being added at the input of a dif amp to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45336—Indexing scheme relating to differential amplifiers the AAC comprising one or more resistors as feedback circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45601—Indexing scheme relating to differential amplifiers the IC comprising one or more passive resistors by feedback

Abstract

本公开的某些方面提供了用于实现放大系统的方法和装置。放大系统包括放大器，放大器包括差分输入和输出。差分输入包括反相输入和非反相输入。放大系统进一步包括始于输出的反馈路径，其被耦合到反相输入。始于输出的反馈路径被耦合到反相放大器或缓冲器中的至少一者，并且反相放大器或缓冲器中的至少一者进一步被耦合到非反相输入。

Description

放大系统
相关申请的交叉引用
本申请要求于2016年7月28日提交的美国申请号15/221,928的优先权，其被转让给本申请的受让人，并且在此明确地通过引用并入本文。
技术领域
本公开的某些方面一般地涉及电子电路，并且更特别地涉及放大系统。
背景技术
无线通信网络被广泛部署，以提供各种通信服务，诸如电话、视频、数据、消息、广播等。通常是多址网络的这种网络通过共享可用的网络资源来支持多个用户的通信。例如，一个网络可以是3G(第三代移动电话标准和技术)、4G、5G或更新的系统，其可以经由包括EVDO(演变数据优化)、1xRTT(1倍无线电传输技术，或简单地1x)、W-CDMA(宽带码分多址)、UMTS-TDD(通用移动电信系统-时分双工)、HSPA(高速分组接入)、GPRS(通用分组无线电业务)、或者EDGE(全球演进的增强数据速率)的各种无线电接入技术(RAT)中的任何一种来提供网络服务。这种多址网络还可以包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、单载波FDMA(SC-FDMA)网络、第三代合作伙伴计划(3GPP)长期演进(LTE)网络以及高级长期演进(LTE-A)网络。无线通信网络的其他示例可以包括WiFi(根据IEEE 802.11)、WiMAX(根据IEEE 802.16)和网络。
无线通信网络可以包括若干基站，该若干基站可以支持若干移动站的通信。移动站(MS)可以经由下行链路和上行链路来与基站(BS)通信。下行链路(或者正向链路)指代从基站到移动台的通信链路，并且上行链路(或者反向链路)指代从移动台到基站的通信链路。基站可以在下行链路上向移动站发射数据并且控制信息，和/或可以在上行链路上从移动站接收数据并且控制信息。
放大器(例如，跨阻抗放大器、反相放大器等)可以用在各种系统(其可以被称为放大系统)中，以增加输入信号的功率，包括用于无线通信系统。例如，放大器可以用于射频(RF)系统中，以增加用于发射的信号的功率，或者增加接收的信号的功率。
这种RF系统可以实现包络跟踪，这是一种放大器设计方法，其中调节放大器的供电电压以便跟踪发射信号所需的即时发射功率。相应地，放大器可以根据变化的所需功率电平来高效地操作。
在放大系统中所使用的放大器可能具有不期望的输出误差。特别地，来自放大器的实际输出由于不期望的输出误差而偏离期望的输出。
发明内容
本公开的某些方面提供了一种包络跟踪电源调制器。包络跟踪电源调制器包括放大器。放大器包括差分输入和输出。差分输入包括反相输入和非反相输入。包络跟踪电源调制器进一步包括在反相输入处的第一节点。第一节点被耦合到始于输出的反馈路径。包络跟踪电源调制器进一步包括在非反相输入处的第二节点。第二节点被耦合到反相放大器或缓冲器，反相放大器或缓冲器被耦合到第一节点。第二节点被耦合到参考电压源。
本公开的某些方面提供了一种放大系统。放大系统包括放大器，放大器包括差分输入和输出。差分输入包括反相输入和非反相输入。放大系统进一步包括始于输出的反馈路径，其被耦合到反相输入。始于输出的反馈路径被耦合到反相放大器或缓冲器中的至少一者。反相放大器或缓冲器中的至少一者进一步被耦合到非反相输入。
本公开的某些方面提供了一种用于减少放大系统中的误差的方法。方法包括由包括反相输入和非反相输入的放大器生成标称输出信号和输出误差信号之和，输出误差信号基于放大器的输入误差信号。方法进一步包括将输入误差信号反相，以生成反相输入误差信号。方法进一步包括将反相输出误差信号输入到非反相输入。
附图说明
因此，可以详细地理解本公开的上述特征的方式可以通过参考上面简要概述的更具体的描述进行，其中一些方面在附图中示出。然而，应当注意，附图仅图示了本公开的某些典型方面，因此不应被认为限制其范围，因为本说明书可以允许其他同等有效的方面。
图1是根据本公开的某些方面的示例无线通信网络的示图。
图2是根据本公开的某些方面的示例接入点(AP)和示例用户终端的框图。
图3是根据本公开的某些方面的示例收发器前端的框图。
图4图示包括跨阻抗放大器的放大系统的一个示例的框图。
图5图示减小用于跨阻抗放大器的输出信号的误差电压的放大系统的一个示例的框图。
图6图示包括反相放大器的放大系统的一个示例的框图。
图7图示减小用于反相放大器的输出信号的误差电压的放大系统的一个示例的框图。
图8图示示例包络跟踪电源调制器的框图。
图9图示减小输出信号的误差电压的包络跟踪电源调制器的一个示例的框图。
图9A图示作为AC耦合反相缓冲器的反相缓冲器的一个示例实施方式的电路图。
图9B图示作为AC耦合反相缓冲器的反相缓冲器的另一示例实施方式的电路图。
图9C图示作为DC耦合两相缓冲器的反相缓冲器的另一示例实施方式的电路图。
图10图示根据本公开的某些方面用于放大系统的示例操作。
具体实施方式
下面描述了本公开的各种方面。应该显而易见的是，本文中的教导可以以多种形式具体化，并且本文中所公开的任何特定结构、功能或两者仅仅是代表性的。基于本文中的教导，本领域技术人员应当理解，本文中所公开的方面可以独立于任何其他方面来实施，并且这些方面中的两个或更多个方面可以以各种方式来组合。例如，可以使用本文中所阐述的任何数目的方面，来实现装置或者实践方法。此外，除了本文中所阐述的方面中的一个或多个方面之外，还可以使用其他结构、功能或者结构和功能，来实现这种装置或者实践这种方法，或者可以使用不同于本文中所阐述的方面中的一个或多个方面的其他结构、功能或者结构和功能，来实现这种装置或者实践这种方法。此外，方面可以包括权利要求中的至少一个元件。
本文中所使用的词语“示例性”意味着“用作一个示例、示例或者说明”。本文中描述为“示例性”的任何方面不一定被解释为相对于其他方面是优选的或者有利的。
本文中所描述的技术可以与各种无线技术(诸如码分多址(CDMA)、正交频分多址(OFDM)、时分多址(TDMA)、空分多址(SDMA)、单载波频分多址(SC-FDMA)、时分同步码分多址(TD-SCDMA)等)结合使用。多个用户终端可以经由不同的(1)用于CDMA的正交码信道、(2)用于TDMA的时隙或者(3)用于OFDM的子带同时发射/接收数据。CDMA系统可以实现IS-2000、IS-95、IS-856、宽带-CDMA(W-CDMA)或一些其它标准。OFDM系统可以实现电气和电子工程师协会(IEEE)802.11、IEEE 802.16、长期演进(LTE)(例如，在TDD和FDD模式中)或者一些其它标准。TDMA系统可以实现全球移动通信系统(GSM)或者一些其它标准。这些各种标准在本领域中是已知的。
示例无线系统
图1图示具有接入点110和用户终端120的无线通信系统100。为简单起见，图1中仅示出了一个接入点110。接入点(AP)通常是与用户终端通信的固定站，并且还可以被称为基站(BS)、演进节点B(eNB)或者一些其它术语。用户终端(UT)可以是固定的或者移动的，并且还可以被称为移动站(MS)、接入终端、用户设备(UE)、站(STA)、客户端、无线设备或者一些其它术语。用户终端可以是无线设备，诸如蜂窝电话、个人数字助理(PDA)、手持设备、无线调制解调器、膝上型计算机、平板计算机、个人计算机等。
接入点110可以在下行链路和上行链路上在任何给定时刻与一个或多个用户终端120通信。下行链路(即，正向链路)是从接入点到用户终端的通信链路，并且上行链路(即，反向链路)是从用户终端到接入点的通信链路。用户终端还可以与另一用户终端对等通信。系统控制器130耦合到接入点，并且为接入点提供协调和控制。
系统100采用多个发射天线和多个接收天线，用于在下行链路和上行链路上的数据传输。接入点110可以装配有数目Nap个天线，以实现用于下行传输的发射分集和/或用于上行传输的接收分集。一组Nu个所选择的用户终端120可以接收下行传输和发射上行传输。每个所选择的用户终端向接入点发射用户特定的数据和/或从接入点接收用户特定的数据。一般而言，每个所选择的用户终端可以装配有一个或多个天线(即，Nut≥1)。Nu个所选择的用户终端可以具有相同或者不同数目的天线。
无线系统100可以是时分双工(TDD)系统或频分双工(FDD)系统。对于TDD系统，下行链路和上行链路共享相同的频段。对于FDD系统，下行链路和上行链路使用不同的频段。系统100还可以利用单个载波或者多个载波进行传输。每个用户终端120可以装配有单个天线(例如，以便降低成本)或者多个天线(例如，在可以支持额外的成本的情况下)。
接入点110和/或用户终端120可以包括一个或多个放大器来放大信号。可以根据本公开的某些方面来设计放大器中的至少一个放大器。
图2示出了无线接入系统100中的接入点110和两个用户终端120m和120x的框图。接入点110装配有Nap个天线224a至224ap。用户终端120m装配有Nut，m个天线252ma至252mu，并且用户终端120x装配有Nut，x个天线252xa至252xu。接入点110是用于下行链路的发射实体和用于上行链路的接收实体。每个用户终端120是用于上行链路的发射实体和用于下行链路的接收实体。如本文中所使用的，“发射实体”是能够经由频道发射数据的独立操作的装置或设备，并且“接收实体”是能够经由频道接收数据的独立操作的装置或设备。在以下描述中，下标“dn”表示下行链路，下标“up”表示上行链路，Nup个用户终端被选择用于在上行链路上的同时传输，Ndn个用户终端被选择用于在下行链路上的同时传输，Nup可以等于或者可以不等于Ndn，并且Nup和Ndn可以是静态值，或者可以针对每个调度间隔而改变。可以在接入点和用户终端处使用波束控制或一些其它空间处理技术。
在上行链路上，在被选择用于上行链路传输的每个用户终端120处，TX数据处理器288接收来自数据源286的流量数据和来自控制器280的控制数据。TX数据处理器288基于与针对用户终端所选择的速率相关联的编码和调制方案来处理(例如，编码、交织和调制)用于用户终端的流量数据{dup}，并且为Nut，m个天线中的一个天线提供数据符号流{Sup}。收发器前端(TX/RX)254(还被称为射频前端(RFFE))接收并且处理(例如，转换为模拟、放大、滤波以及上变频)相应的符号流，以生成上行链路信号。例如，收发器前端254还可以将上行链路信号经由RF开关路由到Nut，m个天线中的一个天线，用于发射分集。控制器280可以控制收发器前端254内的路由。存储器282可以存储用于用户终端120的数据和程序代码，并且可以与控制器280对接。
数目Nup个用户终端120可以被调度用于在上行链路上的同时传输。这些用户终端中的每个用户终端在上行链路上将其经处理的符号流集合传输到接入点。
在接入点110处，Nap个天线224a至224ap接收在上行链路上传输的来自全部Nup个用户终端的上行链路信号。为了接收分集，收发器前端222可以选择从天线224中的一个天线所接收的信号以进行处理。可以组合从多个天线224接收的信号，以增强接收分集。接入点的收发器前端222还执行与由用户终端的收发器前端254所执行的处理互补的处理，并且提供恢复的上行链路数据符号流。恢复的上行链路数据符号流是由用户终端发射的数据符号流{Sup}的估计。RX数据处理器242根据用于恢复的上行链路数据符号流的速率来处理(例如，解调、解交织和解码)该流，以获得解码数据。用于每个用户终端的解码数据可以被提供给数据宿244用于存储，和/或提供给控制器230用于进一步处理。
接入点110的收发器前端(TX/RX)222和/或用户终端120的收发器前端254可以包括一个或多个放大器，以放大信号。可以根据本公开的某些方面来设计放大器中的至少一个放大器。
在下行链路上，在接入点110处，TX数据处理器210接收用于针对下行链路传输而被调度的Ndn个用户终端的来自数据源208的流量数据、来自控制器230的控制数据以及来自调度器234的可能的其它数据。可以在不同的运输通道上发送各种类型的数据。TX数据处理器210基于针对每个用户终端所选择的速率来处理(例如，编码、交织和调制)用于该用户终端的流量数据。TX数据处理器210可以为Ndn个用户终端中的一个用户终端提供下行链路数据符号流，以从Nap个天线中的一个天线发射。收发器前端222接收并且处理(例如，转换为模拟、放大、滤波以及上变频)符号流，以生成下行链路信号。例如，收发器前端222还可以将下行链路信号经由RF开关路由到Nap个天线224中的一个或多个天线，用于发射分集。控制器230可以控制收发器前端222内的路由。存储器232可以存储用于接入点110的数据和程序代码，并且可以与控制器230对接。
在每个用户终端120处，Nut，m个天线252接收来自接入点110的下行链路信号。为了在用户终端120处的接收分集，收发器前端254可以选择从天线252中的一个天线所接收的信号以进行处理。可以组合从多个天线252接收的信号，以增强接收分集。用户终端的收发器前端254还执行与由接入点的收发器前端222所执行的处理互补的处理，并且提供恢复的下行链路数据符号流。RX数据处理器270处理(例如，解调、解交织和解码)恢复的下行链路数据符号流，以获得用于用户终端的解码数据。
本领域技术人员将认识到，在本文中所描述的技术通常可以应用于利用任何类型的多址接入方案(诸如，TDMA、SDMA、正交频分多址(OFDMA)、CDMA、SC-FDMA、TD-SCDMA及其组合)的系统中。
图3是根据本公开的某些方面的示例收发器前端300(诸如图2中的收发器前端222、254)的框图。收发器前端300包括用于经由一个或多个天线来发射信号的发射(TX)路径302(还被称为发射链)以及用于经由天线来接收信息的接收(RX)路径304(还被称为接收链)。当TX路径302和RX路径304共享天线303时，路径可以经由接口306来与天线连接，接口306可以包括任何各种适当的RF设备，诸如双工器、开关、天线共用器等。
从数字-模拟转换器(DAC)308接收同相(I)或正交(Q)基带模拟信号，TX路径302可以包括基带滤波器(BBF)310、混频器312、驱动放大器(DA)314和功率放大器(PA)316。BBF310、混频器312和DA 314可以被包括在射频集成电路(RFIC)中，而PA 316可以在RFIC的外部。BBF 310对从DAC 308接收的基带信号进行滤波，并且混频器312将经滤波的基带信号与发射本地振荡器(LO)信号混频，以将感兴趣的基带信号转换为不同的频率(例如，从基带上变频到RF)。该频率转换处理产生LO频率和感兴趣的信号的频率的和频和差频。和频和差频被称为拍频。拍频通常在RF范围中，使得由混频器312输出的信号通常是RF信号，其在由天线303发射之前由DA 314和PA 316放大。
RX路径304包括低噪声放大器(LNA)322、混频器324和基带滤波器(BBF)326。LNA322、混频器324和BBF 326可以被包括在射频集成电路(RFIC)中，该射频集成电路(RFIC)与包括TX路径部件的RFIC可以是相同的RFIC或者可以是不同的RFIC。经由天线303所接收的RF信号可以由LNA 322放大，并且混频器324将经放大的RF信号与接收本地振荡器(LO)信号混频，以将感兴趣的RF信号转换为不同的基带频率(即，下变频)。在由模拟-数字转换器(ADC)328转换为I或Q信号用于数字信号处理之前，由混频器324输出的基带信号可以由BBF 326进行滤波。
尽管LO的输出在频率上保持稳定是所期望的，但是调谐到不同的频率指示使用可变频率振荡器，这涉及稳定性和可调谐性之间的折衷。现代系统可以采用带有VCO的频率合成器，来产生具有特定调谐范围的、稳定的、可调谐的LO。因此，发射LO可以由TX频率合成器318产生，该发射LO在与混频器312中的基带信号混频之前可以由放大器320进行缓冲或放大。类似地，接收LO可以由RX频率合成器330产生，该接收LO在与混频器324中的RF信号混频之前可以由放大器332进行缓冲或放大。
可以根据本文中所描述的某些方面来设计PA 316。例如，根据本文中所描述的某些方面，PA 316的供电可以包括包络跟踪电源调制器。包络跟踪电源调制器可以被配置为调整PA 316的供电，使得向PA 316所提供的功率基于或者跟踪要由PA 316放大的信号的包络(例如，包络波形)。
示例放大系统
本公开的某些方面一般地涉及放大系统。特别地，本公开的某些方面涉及减少来自放大器的输出信号的误差的针对放大系统的设计。
放大器(例如，跨阻抗放大器、反相放大器等)可能会具有不期望的输出误差(例如，电压、电流)。特别地，来自放大器的实际输出与期望的输出偏离不期望的输出误差。
例如，图4图示放大系统400的一个示例。放大系统400可以被配置为用作跨阻抗放大器(例如，电流-电压转换器)，如所示出的。如所示出的，放大系统400包括运算放大器(运放)402、电流源404和反馈路径406。应当注意，其它电气部件(例如，负载、电容器、电阻器等)可以被包括在放大系统400中，和/或可以被耦合到所描述的部件。例如，反馈路径406的阻抗可以被表示为ZF。这种阻抗可以用于表征在不同的配置(例如，串联、并联等)中沿着反馈路径的部件(例如，电阻器、电容器等)。
如所示出的，运放402包括差分输入，其包括反相输入412和非反相输入414。非反相输入414可以被耦合到参考电势(例如，电接地)。进一步地，反相输入412可以被耦合到反馈路径406的一端。反馈路径406的另一端可以被耦合到运放402的输出416。电流源404可以进一步被耦合到反相输入412，并且从运放402吸收电流信号或者向运放402发出电流信号。
在运放402的输出416处的信号的输出电压VOUT可以由以下等式来表示：
VOUT＝-Ve+Iin*ZF，
其中，Iin*ZF是在运放402的输出416处的信号的标称输出电压，
Iin是由电流源404吸收的电流信号，
ZF是沿着反馈路径406的反馈阻抗，以及
Ve是在运放402的输出416处的信号的不期望的输出误差电压。
Ve可以由以下等式来表示：
其中Vos是运放402的DC输入偏移电压，
Vn(f)是运放402的输入噪声电压，
是运放402的失真，以及
A(f)是运放402的开环增益。
关于图4，反馈路径406的一端可以被耦合到运放402的输出416，这产生具有输出电压VOUT的信号。VOUT表示输出误差电压(-Ve)和由于通过阻抗ZF所汲取的电流而导致的电压降(Iin*ZF)之和。相应地，在反馈路径406的另一端(例如，阻抗ZF的另一端，并且被耦合到电流源404)处的电压可以指示参考输入的误差电压Ve(例如，Ve的反相，-Ve)，其指示与运放402相关联的误差。特别地，不期望的输出误差电压(应用了运放的增益)是基于参考输入的误差电压(未应用运放的增益)。如所讨论的，反相输入412可以被耦合到反馈路径406的该端(具有指示参考输入的误差电压Ve的电压的信号)以及电流源404。
本公开的某些方面涉及减少来自放大器的输出信号(例如，输出电压VOUT)的误差(例如，输出误差电压)的针对放大系统的设计。特别地，在某些方面中，在这种放大系统中的放大器的非反相输入可以被配置为接收基于放大器的反相输入的输入信号的信号的反相。例如，放大器的反相输入可以被耦合到反馈路径的一端。反馈路径的另一端可以被耦合到放大器的输出。在放大器的输出处可以是具有输出误差电压(例如，Ve*放大器的增益)的输出信号(例如，具有输出电压VOUT)，诸如关于图4所讨论的。在被耦合到放大器的反相输入的反馈路径的一端处的电压可以指示参考输入的误差电压(例如，-Ve)。相应地，放大器的非反相输入可以被耦合到基于在反馈路径的一端处的信号的反相的信号(例如，参考输入的误差电压(例如，Ve))，如与非反相信号(例如，-Ve)相反。
特别地，在某些方面中，反相缓冲器(或者反相放大器、或者被配置为将信号反相的其它合适的部件)可以被耦合在放大器的反相输入和放大器的非反相输入之间，其中反相缓冲器的输入可以被耦合到反相输入，并且反相缓冲器的输出可以被耦合到非反相输入。例如，始于放大器的输出的反馈路径除了被耦合到放大器的反相输入之外，还可以被耦合到反相缓冲器，其可以进一步被耦合到放大器的非反相输入。应当注意，本文中所描述的任何耦合可以指代直接耦合(例如，元件直接耦合而不需要中间部件)或者间接耦合(在它们之间具有耦合的一个或多个其它部件的部件)，只要产生的电路仍然遵循本文中所描述的原理。进一步地，应当理解，尽管本文中所描述的原理是针对特定类型的放大器进行描述的，但是它们还可以应用与其它适当类型的放大器。
例如，图5图示用于减小放大器的输出信号的误差电压的放大系统500的一个示例。放大系统500可以被配置为用作跨阻抗放大器。如所示出的，放大系统500包括运放502、电流源504和反馈路径506。附加地，放大系统500包括求和器508(例如，组合器、求和器等)。应当注意，在某些方面中，其它电气部件(例如，负载、电容器、电阻器等)可以被包括在放大系统500中，和/或可以被耦合到所描述的部件。例如，反馈路径506的阻抗可以被表示为ZF。这种阻抗可以用于表征在不同的配置(例如，串联、并联等)中沿着反馈路径的部件(例如，电阻器、电容器等)。
如所示出的，运放502包括差分输入，其包括反相输入512和非反相输入514。非反相输入514可以被耦合到求和器508的输出。求和器的508的输入可以被耦合到参考电势(例如，电接地)，并且求和器的508的另一输入可以被耦合到反馈路径506的一端。求和器508可以被配置为从参考电势组合(例如，对反相求和)/减去在反馈路径506的一端处的信号，以生成应用于非反相输入514的信号。例如，求和器508可以包括反相缓冲器。反相缓冲器的输入可以被耦合到反馈路径506的输出(和反相输入512)，并且反相缓冲器的输出可以被耦合到非反相输入514(例如，在非反相输入514和参考电势之间)。
进一步地，反相输入512可以被耦合到反馈路径506的一端。反馈路径506的另一端可以被耦合到运放502的输出516。电流源504可以进一步被耦合到反相输入512，并且从运放502吸收电流信号或者向运放502发出电流信号。
在运放502的输出516处的信号的输出电压VOUT可以由以下等式来表示：
VOUT＝-Ve/2+Iin*ZF，
其中，Ve/2是在运放502的输出516处的信号的不期望的输出误差电压。特别地，输出误差电压Ve/2是在图4的运放402的输出416处的信号的输出误差电压Ve的一半。相应地，应用于非反相输入514的反馈路径506上的信号的反相的附加反馈将运放502的输出误差电压减半。
关于图5，反馈路径506的一端可以被耦合到运放502的输出516，这产生具有输出电压VOUT的信号。VOUT表示误差电压(-Ve/2)和由于通过阻抗ZF所汲取的电流而导致的电压降(Iin*ZF)之和。相应地，在反馈路径506的另一端(例如，阻抗ZF的另一端，并且被耦合到电流源504)处的电压可以指示参考输入的误差电压Ve/2(例如，Ve/2的反相，-Ve/2)。如所讨论的，反相输入512可以被耦合到反馈路径506的该端(具有指示参考输入的误差电压Ve/2的电压的信号)以及电流源404。
图6图示放大系统600的一个示例。放大系统600可以被配置为用作反相放大器。如所示出的，放大系统600包括运放602、输入路径604和反馈路径606。输入路径604可以被配置为在输入路径604的输入端子处接收输入信号(例如，Vin)，其可以由被耦合到输入路径604的一端的另一电路(其可以被表示为电压源)来提供。应当注意，在某些方面中，其它电气部件(例如，负载、电容器、电阻器等)可以被包括在放大系统600中，和/或可以被耦合到所描述的部件。例如，反馈路径606的阻抗可以被表示为ZF。进一步地，输入路径604的阻抗可以被表示为Zi。这种阻抗可以用于表征在不同的配置(例如，串联、并联等)中输入路径604的或者沿着反馈路径部件(例如，电阻器、电容器等)。
如所示出的，运放602包括差分输入，其包括反相输入612和非反相输入614。非反相输入614可以被耦合到参考电势(例如，电接地)。进一步地，反相输入612可以被耦合到反馈路径606的一端。反馈路径606的另一端可以被耦合到运放602的输出616。输入路径604的一端可以进一步被耦合到反相输入612，并且向运放602提供输入信号电压。
在运放602的输出616处的信号的输出电压VOUT可以由以下等式来表示：
其中，是在反相放大器402的输出616处的信号的标称输出电压，
Vin是到输入路径604的输入端子的输入信号电压，
ZF是沿着反馈路径606的反馈阻抗，
Zi是输入路径604的输入阻抗，以及
是在运放602的输出616处的信号的不期望的输出误差电压。
参考输入的误差电压(Ve)可以由以下等式来表示：
其中Vos是运放602的DC输入偏移电压，
Vn(f)是运放602的输入噪声电压，
是运放602的失真，以及
A(f)是运放602的开环增益。
关于图6，反馈路径606的一端可以被耦合到运放602的输出616，这产生具有输出电压VOUT的信号。VOUT表示输出误差电压(例如，)和运放602的标称输出电压(例如，)之和。相应地，在反馈路径606的另一端(例如，阻抗ZF的另一端，并且被耦合到输入路径604)处的电压可以指示参考输入的误差电压Ve(例如，Ve的反相，-Ve)。如所讨论的，反相输入612可以被耦合到反馈路径606的该端(具有指示输出误差电压Ve的电压的信号)以及输入路径604。
图7图示用于减小放大器的输出信号的误差电压的放大系统700的一个示例。放大系统700可以被配置为用作反相放大器。如所示出的，放大系统700包括运放702、输入路径704和反馈路径706。输入路径704可以被配置为在输入路径704的输入端子处接收输入信号(例如，Vin)，其可以由被耦合到输入路径704的一端的另一电路(其可以被表示为电压源)来提供。附加地，放大系统700包括求和器708(例如，组合器、求和器等)。应当注意，在某些方面中，其它电气部件(例如，负载、电容器、电阻器等)可以被包括在放大系统700中，和/或可以被耦合到所描述的部件。例如，反馈路径706的阻抗可以被表示为ZF。进一步地，输入路径704的阻抗可以被表示为Zi。这种阻抗可以用于表征在不同的配置(例如，串联、并联等)中输入路径704的或者沿着反馈路径部件(例如，电阻器、电容器等)。
如所示出的，运放702包括差分输入，其包括反相输入712和非反相输入714。非反相输入714可以被耦合到求和器708的输出。求和器的708的输入可以被耦合到参考电势(例如，电接地)，并且求和器的708的另一输入可以被耦合到反馈路径706的一端。求和器708可以被配置为从参考电势组合(例如，对反相求和)/减去在反馈路径706的一端处的信号，以生成应用于非反相输入714的信号。例如，求和器708可以包括反相缓冲器。反相缓冲器的输入可以被耦合到反馈路径706的输出(和反相输入512)，并且反相缓冲器的输出可以被耦合到非反相输入714(例如，在非反相输入714和参考电势之间)。
进一步地，反相输入712可以被耦合到反馈路径706的一端。反馈路径706的另一端可以被耦合到运放702的输出716。输入路径704的一端可以进一步被耦合到反相输入712，并且向运放702提供输入信号电压。
在运放放大器702的输出716处的信号的输出电压VOUT可以由以下等式来表示：
其中，是在运放702的输出716处的信号的不期望的输出误差电压。特别地，输出误差电压是在图6的运放602的输出616处的信号的输出误差电压的一半。相应地，应用于非反相输入714的反馈路径706上的信号的反相的附加反馈将运放702的输出误差电压减半。
关于图7，反馈路径706的一端可以被耦合到运放702的输出716，这产生具有输出电压VOUT的信号。VOUT表示输出误差电压(例如，)和运放702的标称输出电压(例如，)之和。相应地，在反馈路径706的另一端(例如，阻抗ZF的另一端，并且被耦合到输入路径704)处的电压可以指示参考输入的误差电压Ve/2(例如，Ve/2的反相，-Ve/2)。如所讨论的，反相输入512可以被耦合到反馈路径706的该端(具有指示参考输入的误差电压Ve/2的电压的信号)以及输入路径704。
在某些方面中，本文中所描述的技术还可以应用于包络跟踪电源调制器，以减小在输出处的误差。这种包络跟踪电源调制器可以被耦合到发射路径中的放大器(例如，PA316)，并且用于产生对发射路径中的放大器(例如，PA 316)的供电(例如，电压或电流)。例如，图8图示示例包络跟踪电源调制器800的框图。如所示出的，包络跟踪电源调制器800被耦合到图3的PA 316，并且向图3的PA 316供电(例如，Ipa)。
包络跟踪电源调制器800包括跨导放大器803、电流比较器805、功率级807(例如，降压功率级)和电感器(例如，降压电感器)809。跨导放大器803包括差分输入，其包括反相输入811和非反相输入813。反相输入811和非反相输入813可以被配置为接收差分输入信号(例如，Vip(正信号)和Vin(负信号))，其表示要由PA(例如，PA 316)放大和发射的输入信号801的包络波形。例如，反相输入811可以被耦合到承载信号Vin的路径，并且非反相输入813可以被耦合到承载信号Vip的路径。在某些方面中，反相输入811和非反相输入813可以被耦合到DAC(例如，DAC 308)，其被配置为生成输入信号801，信号Vip和Vin基于该输入信号801。
如所示出的，跨导放大器803的输出被耦合到PA(例如，PA 316)，并且向PA(例如，PA 316)供电。进一步地，电流比较器805可以经由电流感测机构而被耦合到跨导放大器803的输出，并且可被配置为感测在跨导放大器803的输出处的电流。例如，电流比较器805可以被配置为检测在跨导放大器803的输出处的电流过零点，并且向功率级807提供输入。相应地，功率级807的输入可以被耦合到电流比较器805的输出。相应地，来自电流比较器805的信号可以用于控制功率级807，使得功率级807的输出信号基于来自电流比较器805的信号。
功率级807的输出可以进一步被耦合到电感器809。在电感器809处的电流斜率可以基于来自功率级807的输出信号的极性。电感器809可以进一步被耦合到PA 316，并且向PA 316提供电源。相应地，向PA 316提供的功率是从跨导放大器803输出的信号(Iamp)和从电感器809输出的信号(Iinductor)的组合(Ipa)，并且基于要由PA316放大和发射的输入信号801的包络波形。
图9图示用于减小输出信号的误差电压的放大系统900的一个示例的框图。放大系统900可以被配置为用作用于包络跟踪电源调制器的跨阻抗放大器。例如，放大系统900可以用作包络跟踪电源调制器800中的跨阻抗放大器803。电源调制器900的输出信号(Vamp)可以用作放大器(诸如图3的PA 316)的包络跟踪电源。
如所示出的，放大系统900包括运放902、电流源904和反馈路径906。附加地，放大系统900包括电阻器(Ri)922、电容器(Ci)924、反相缓冲器926和GM块930(例如，跨导放大器(例如，电压-电流转换器))。应当注意，其它电气部件(例如，负载、电容器、电阻器等)可以被包括在放大系统900中，和/或可以被耦合到所描述的部件。例如，反馈路径906的阻抗可以被表示为ZF。这种阻抗可以用于表征在不同的配置(例如，串联、并联等)中沿着反馈路径906的部件(例如，电阻器、电容器等)。
GM块930包括输入(例如，差分输入)，其包括第一输入932(例如，反相输入)和第二输入934(例如，非反相输入)。第一输入932和第二输入934可以被配置为接收差分输入信号(例如，Vip(正信号)和Vin(负信号))，其表示要由PA(例如，PA 316)放大和发射的信号的包络波形。例如，第一输入932可以被耦合到承载信号Vin的路径，并且第二输入934可以被耦合到承载信号Vip的路径。在某些方面中，第一输入932和第二输入934可以被耦合到DAC(例如，DAC308)，其被配置为生成输入信号，信号Vip和Vin基于该输入信号。
GM块930的输出可以被耦合到电流源904。电流源904可以被配置为生成电流Ioffset，其用于调整输出电压信号Vamp的中点。
如所示出的，运放902包括差分输入，其包括反相输入912和非反相输入914。非反相输入914可以被耦合到承载参考信号Vref的路径和承载在反相输入912处的信号的反相的路径。例如，非反相输入914可以被耦合到电阻器922的第一端子和电容器924的第二端子。电阻器922的第二端子可以进一步被耦合到承载参考信号Vref的路径。电容器924的第二端子可以进一步被耦合到反相缓冲器926的输出。反相缓冲器926的输入可以被耦合到反相输入912。非反相输入914、电阻器922和电容器924的耦合点可以被称为非反相节点。
进一步地，反相输入912可以被耦合到反馈路径906的一端。反馈路径906的另一端可以被耦合到运放902的输出916。电流源904和GM块930的输出可以进一步被耦合到反相输入912，并且从运放902吸收电流信号或者向运放902发出电流信号。反馈路径906、电流源904、GM块930、反相缓冲器926和反相输入912的耦合点可以被称为电流求和节点。特别地，由电流源904和GM块930吸收或者从电流源904和GM块930发出的电流以及反馈路径906可以在电流求和节点处进行求和。
关于图9，反馈路径906的一端可以被耦合到运放902的输出916，这产生具有输出电压Vamp的信号。在反馈路径906的另一端(例如，阻抗ZF的另一端，并且被耦合到电流源904)处的电压可以指示参考输入的误差电压Ve/2。如所讨论的，反相输入912可以被耦合到反馈路径906的该端。
在一些方面，电容器924被配置为将反相缓冲器926的输出耦合到非反相节点，并且利用反相误差信号(例如，Ve/2)有效地调制Vref，反相缓冲器926的输入被耦合到反相输入912。
在某些方面，要由PA 316放大和发射的满量程正信号的包络波形可以由Vip＝0.06V和Vin＝0.06V来表示。进一步地，要由PA 316放大和发射的满量程负信号的包络波形可以由Vin＝0.66V和Vip＝0.06V来表示。相应地，PA 316的满量程输入可以是+/-0.6V。进一步地，在GM块930的满量程输入时的输出可以是+/-2.4V。相应地，GM块930的增益可以是4。
运放902的输出可以如下进行表征：
Vamp＝Vref+4(Vip-Vin)+(Ioffset*ZF)
在某些方面，在求和节点处(例如，在反相输入912处)的不期望的分量(例如，误差分量)可以通过添加了耦合的反相缓冲器926而减小1/2。此外，运放902可以有利地处于增益＝1的配置中，用于增加闭合环路带宽和降低噪声。特别地，添加了耦合的反相缓冲器926通过在非反相输入914处添加相反相位信号(例如，反相信号)来减小在求和节点处(例如，在反相输入912处)的动态电压。因此，减小了求和节点寄生效应的影响。进一步地，放大系统900可以具有高通转角频率(fhp)＝1/2πRiCi。此外，与没有添加耦合的反相缓冲器926的其它放大系统相比，由反相缓冲器926所贡献的失真可以被减小(例如，～6dB)。进一步地，与由GM块930和电流源904的贡献相比，在Vamp的宽带热噪声中的任何增加可以较小。
图9A图示作为AC耦合反相缓冲器的反相缓冲器926的一个示例实施方式的电路图。在某些方面，图9A中所示的部件可以取代图9中所示的电阻器922、电容器924和反相缓冲器926。
反相缓冲器926可以包括场效应晶体管(FET)928。如所示出的，非反相输入914可以被耦合到电阻器922的第一端子和电容器924的第一端子。电阻器922的第二端子可以进一步被耦合到承载参考信号Vref的路径。电容器924的第二端子可以进一步被耦合到FET928的漏极端子941。FET 928的源极端子945可以被耦合到电阻器(Rs)947的第一端子。电阻器947的第二端子可以被耦合到承载到FET 928的相对较低的供电电压(Vss)(例如，接地或负电压轨)的路径。漏极端子941可以进一步被耦合到电阻器(RL)943的第一端子。电阻器943的第二端子可以被耦合到承载用于对FET 928供电的相对较高的供电电压(Vdd)(例如，正电压轨)的路径。FET 928的栅极端子949可以被耦合到反相输入912。应当注意，电阻器Rs和RL可以不是真实的电阻器，而是表示分别沿着承载负供电电压和正供电电压的路径的电阻。
根据图9A中的电路图，反相缓冲器926可以被配置为提供带宽，并且具有增益＝-RL/(Rs+1/gm)，其中gm是FET 928的跨导。进一步地，在某些方面，反相缓冲器926关于供电电压Vdd的电源抑制比(PSRR)可以是0dB。
图9B图示作为AC耦合反相缓冲器的反相缓冲器926的另一示例实施方式的电路图。在某些方面，图9B中所示的部件可以取代图9中所示的电阻器922、电容器924和反相缓冲器926。
反相缓冲器可以包括场效应晶体管(FET)928和FET 952。如所示出的，非反相输入914可以被耦合到电阻器922的第一端子和电容器924的第一端子。电阻器922的第二端子可以进一步被耦合到承载参考信号Vref的路径。电容器924的第二端子可以进一步被耦合到FET928的漏极端子941。FET 928的源极端子945可以被耦合到电阻器(Rs)947，电阻器(Rs)947被耦合到承载到FET 928的相对较低的供电电压(Vss)(例如，接地或负电压轨)的路径。漏极端子941可以进一步被耦合到电阻器(RL)943的第一端子。FET 928的栅极端子949可以被耦合到反相输入912。应当注意，电阻器Rs和RL可以不是真实的电阻器，而是表示分别沿着承载到FET 928的负供电电压和正供电电压的路径的电阻。
电阻器943的第二端子(或者漏极端子941)可以进一步被耦合到FET 952的源极端子955。FET 952的漏极端子951可以被耦合到电阻器(RLP)953的第一端子。电阻器953的第一端子可以被耦合到承载到FET 952的相对较高供电电压(Vdd)(例如，正电压轨)的路径。应当注意，电阻器RLP953可以不是真实的电阻器，而是表示沿着承载到FET 952的正供电电压的路径的电阻。电阻器953的第二端子可以进一步被耦合到FET 952的栅极端子957和电容器(CLP)959的第一端子。电容器959的第二端子可以进一步被耦合到承载待FET 928的供电电压(Vss)的路径。
根据图9B中的电路图，反相缓冲器926可以被配置为提供宽的带宽，并且具有增益＝-(RL+1/gm2)/(Rs+1/gm1)，其中gm1是FET 928的跨导，gm2是FET 952的跨导。对于gm1＝gm2和RL＝Rs，反相缓冲器926的增益可以等于-1。进一步地，在某些方面，与图9A的电路图相比，反相缓冲器926对于供电电压Vdd的PSRR可以得到改进。
图9C图示作为DC耦合反相两相缓冲器的反相缓冲器926的另一示例实施方式的电路图。在某些方面，图9C中所示的部件可以取代图9中所示的电阻器922、电容器924和反相缓冲器926。
如所示出的，反相缓冲器926可以包括第一FET 962、第二FET964和第三FET 966。第一FET 962的栅极端子965可以被耦合到承载参考信号Vref的路径。第一FET 962的源极端子961可以被耦合到包括电流源984并且承载到第一FET 962的供电电压Vss的路径。第一FET962的漏极端子963可以进一步被耦合到包括电流源982并且承载用于对第一FET 962供电的供电电压Vdd的路径。电流源982可以进一步被耦合到非反相输入914。
第二FET 964的源极端子967还可以被耦合到包括电流源984并且承载供电电压Vss的路径。第二FET 964的栅极端子971和漏极端子969可以被耦合到非反相输入914。
第三FET 966的源极端子973还可以被耦合到包括电流源984并且承载供电电压Vss的路径。第三FET 966的栅极端子977可以被耦合到反相输入912。第三FET 966的漏极端子975可以被耦合到非反相输入914。
根据图9C中的电路图，如所期望的，Vref到非反相输入914的增益可以是+1，并且反相输入912到非反相输入914的增益可以是-1。
图10图示根据本公开的某些方面用于放大系统的示例操作1000。
在1002处，包括差分输入的放大器生成输出信号。输出信号包括标称输出信号和输出误差信号之和，输出误差信号指示输出信号相对于标称输出信号的误差。输出误差信号基于与放大器相关联的参考输入的误差信号。例如，输出误差信号基于应用了放大器的增益的参考输入的误差信号。在放大器的反相输入处的信号可以指示参考输入的误差信号。
在1004处，参考输入的误差信号被反相，并且被用作到放大器的非反相输入中的输入。
上面所描述的方法的各种操作可以由能够执行对应的功能的任何合适的装置来执行。装置可以包括各种硬件和/或软件的(多个)部件和/或(多个)模块，包括但不限于电路、专用集成电路(ASIC)和处理器。通常，在存在附图中所图示的操作的情况下，那些操作可以具有带有类似标号的对应的相应装置-功能部件。
如本文中所使用的，术语“确定”涵盖各种各样的行动。例如，“确定”可以包括计算、运算、处理、推导、调查、查找(例如，在表格、数据库或另一数据结构中查找)、确定等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储中的数据)等。此外，“确定”可以包括解析、选取、选择、建立等。
如本文中所使用的，关于项列表“中的至少一个”的短语指代这些项的任何组合，包括单个构件。作为一个示例，“a、b、或c中的至少一个”旨在覆盖：a、b、c、a-b、a-c、b-c和a-b-c以及具有多个相同元件的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或者a、b和c的任何其它排序)。
结合本公开所描述的各种说明性逻辑块、模块和电路可以通过被设计为执行本文中所描述的功能的通用处理器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)或其它可编程逻辑设备(PLD)、离散门或晶体管逻辑、离散硬件部件或其任何组合。通用处理器可以是微处理器，但是备选地，处理器可以是任何市售的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、结合DSP核的一个或多个微处理器，或者任何其它这种配置。
本文中所公开的方法包括用于实现所描述的方法的一个或多个步骤或行动。在不脱离权利要求的范围的情况下，方法步骤和/或行动可以彼此互换。换句话说，除非步骤或行动的具体顺序被指定，否则可以修改具体步骤和/或行动的顺序和/或使用，而不脱离权利要求的范围。
所描述的功能可以与硬件、软件、固件或其任何组合来实现。如果以硬件来实现，示例硬件配置可以包括无线节点中的处理系统。处理系统可以通过总线架构来实现。根据处理系统的具体应用和整体设计约束，总线可以包括任何数目的互连总线和桥。总线可以将包括处理器、机器可读介质和总线接口的各种电路链接在一起。总线接口可以经由总线将除了别的之外的网络适配器连接到处理系统。网络适配器可以用于实现物理(PHY)层的信号处理功能。在用户终端的情况中，用户界面(例如，键盘、显示器、鼠标、操纵杆等)还可以被连接到总线。总线还可以链接各种其它电路，诸如定时源、外围设备、电压调节器、功率管理电路等，这些是本领域内公知的，因此将不再进一步描述。
处理系统可以被配置为通用处理系统，其具有提供处理器功能的一个或多个微处理器以及提供至少一部分机器可读介质的外部存储器，其全部通过外部总线架构与其它支持电路系统链接在一起。备选地，处理系统可以通过ASIC来实现，该ASIC具有集成到单个芯片的处理器、总线接口、用户界面(在接入终端的情况下)、支持电路系统以及至少一部分机器可读介质，或者该ASIC具有一个或多个FPGA、PLD、控制器、状态机、选通逻辑、离散硬件部件或者任何其它合适的电路系统，或者可以执行贯穿本公开所描述的各种功能的电路的任何组合。本领域技术人员将认识到如何根据特定应用以及施加在整体系统上的整体设计约束来为处理系统最好地实现所描述的功能。
应当理解，权利要求不限于上面所说明的精确配置和部件。可以对上述方法和装置的布置、操作和细节进行各种修改、改变和变化，而不脱离权利要求的范围。

Claims (11)

1.一种包络跟踪电源调制器，包括：
放大器，包括差分输入和输出，其中所述差分输入包括反相输入和非反相输入；
在所述反相输入处的第一节点，其中所述第一节点被耦合到始于所述输出的反馈路径；以及
在所述非反相输入处的第二节点，其中所述第二节点被耦合到反相放大器或缓冲器，所述反相放大器或缓冲器被耦合到所述第一节点，并且其中所述第二节点被耦合到参考电压源。
2.根据权利要求1所述的包络跟踪电源调制器，进一步包括被耦合到所述第二节点的电阻器和电容器。
3.根据权利要求1所述的包络跟踪电源调制器，进一步包括被耦合到所述第一节点的跨导放大器。
4.根据权利要求3所述的包络跟踪电源调制器，其中所述跨导放大器被配置为接收差分输入信号，所述差分输入信号表示信号的所述包络波形。
5.根据权利要求1所述的包络跟踪电源调制器，其中所述放大器的所述输出进一步被耦合到发射路径中的功率放大器。
6.根据权利要求1所述的包络跟踪电源调制器，其中所述放大器包括运算放大器。
7.一种放大系统，包括：
放大器，包括差分输入和输出，其中所述差分输入包括反相输入和非反相输入；以及
始于所述输出的反馈路径，其被耦合到所述反相输入，其中始于所述输出的所述反馈路径被耦合到反相放大器或缓冲器中的至少一个，所述反相放大器或缓冲器中的所述至少一个进一步被耦合到所述非反相输入。
8.根据权利要求7所述的放大系统，其中所述反相放大器中的所述至少一个的输入被耦合到所述反相输入，并且所述反相放大器中的所述至少一个的输出被耦合到所述非反相输入。
9.根据权利要求7所述的放大系统，其中所述放大器包括运算放大器。
10.一种用于减少放大系统中的误差的方法，所述方法包括：
由包括反相输入和非反相输入的放大器生成输出信号，所述输出信号包括标称输出信号和输出误差信号之和，所述输出误差信号基于所述放大器的输入误差信号；
将所述输入误差信号反相，以生成反相输入误差信号；以及
将所述反相输入误差信号输入到所述非反相输入。
11.根据权利要求10所述的方法，进一步包括基于信号的包络波形来生成所述输出信号。
CN201780046148.0A 2016-07-28 2017-06-26 放大系统 Pending CN109565260A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/221,928 2016-07-28
US15/221,928 US9793861B1 (en) 2016-07-28 2016-07-28 Amplification systems
PCT/US2017/039236 WO2018022231A1 (en) 2016-07-28 2017-06-26 Amplification systems

Publications (1)

Publication Number Publication Date
CN109565260A true CN109565260A (zh) 2019-04-02

Family

ID=59297397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780046148.0A Pending CN109565260A (zh) 2016-07-28 2017-06-26 放大系统

Country Status (4)

Country Link
US (1) US9793861B1 (zh)
EP (1) EP3491736B1 (zh)
CN (1) CN109565260A (zh)
WO (1) WO2018022231A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615757B2 (en) 2017-06-21 2020-04-07 Skyworks Solutions, Inc. Wide bandwidth envelope trackers
US10516368B2 (en) * 2017-06-21 2019-12-24 Skyworks Solutions, Inc. Fast envelope tracking systems for power amplifiers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655392A (zh) * 2011-03-01 2012-09-05 精工电子有限公司 振荡电路及搭载有振荡电路的电子设备
CN103684283A (zh) * 2012-09-26 2014-03-26 美国博通公司 用于包络检测器的ab类射频放大器
US20150236654A1 (en) * 2014-02-19 2015-08-20 Futurewei Technologies, Inc. Envelope Tracking Apparatus and Method
CN105659494A (zh) * 2013-10-23 2016-06-08 三星电子株式会社 功率放大设备和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4922204B2 (ja) 2007-02-19 2012-04-25 株式会社東芝 信号検出回路
JP5268574B2 (ja) 2008-11-06 2013-08-21 株式会社東芝 半導体集積回路装置
US7948315B2 (en) * 2008-11-19 2011-05-24 Supertex, Inc. Low noise binary-coded gain amplifier and method for time-gain compensation in medical ultrasound imaging
US8390383B2 (en) * 2010-06-24 2013-03-05 Sumitomo Electric Industries, Ltd. Amplifier for receiving intermittent optical signal
JP2012235376A (ja) * 2011-05-06 2012-11-29 Sumitomo Electric Ind Ltd 電子回路及び光受光回路
KR101767577B1 (ko) 2012-02-09 2017-08-23 스카이워크스 솔루션즈, 인코포레이티드 포락선 추적을 위한 장치 및 방법
US9294042B2 (en) 2013-03-15 2016-03-22 Rf Micro Devices (Cayman Islands), Ltd. Power amplifier system with supply modulation mitigation circuitry and methods
US9136807B2 (en) 2013-07-16 2015-09-15 Analog Devices, Inc. Apparatus and methods for electronic amplification
US9445371B2 (en) * 2014-08-13 2016-09-13 Skyworks Solutions, Inc. Apparatus and methods for wideband envelope tracking systems
US9847763B2 (en) * 2015-09-15 2017-12-19 Mediatek Inc. Self-regulated reference for switched capacitor circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655392A (zh) * 2011-03-01 2012-09-05 精工电子有限公司 振荡电路及搭载有振荡电路的电子设备
CN103684283A (zh) * 2012-09-26 2014-03-26 美国博通公司 用于包络检测器的ab类射频放大器
CN105659494A (zh) * 2013-10-23 2016-06-08 三星电子株式会社 功率放大设备和方法
US20150236654A1 (en) * 2014-02-19 2015-08-20 Futurewei Technologies, Inc. Envelope Tracking Apparatus and Method

Also Published As

Publication number Publication date
WO2018022231A1 (en) 2018-02-01
EP3491736A1 (en) 2019-06-05
EP3491736B1 (en) 2021-05-05
US9793861B1 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
US10128798B2 (en) Adjusting envelope tracking power supply
US10608583B2 (en) Phase noise reduction techniques for voltage-controlled oscillators (VCOs)
CN109565291B (zh) 通过基于限幅振荡的校准的双二阶滤波器的中心频率和q调谐
CN105934884B (zh) 使用标准数字单元的差分bang-bang相位检测器
CN106605366B (zh) 高准确度毫米波/射频宽带同相和正交生成
US10277173B1 (en) Amplifier linearizer with wide bandwidth
US10033338B2 (en) Switched inductor/transformer for dual-band low-noise amplifier (LNA)
US10651799B2 (en) Selecting between boosted supply and battery supply
US10749477B2 (en) Series voltage regulation modulating power supply
CN107771373A (zh) 具有副本偏置的高速的ac耦合的基于反相器的缓冲器
CN113196669A (zh) 具有改善的效率和输出功率的rfdac（rf（射频）dac（数字到模拟转换器））
CN109565260A (zh) 放大系统
US20180034417A1 (en) Power supply control
US11271576B1 (en) Digital-to-analog converter (DAC) with common-mode correction
US9520846B2 (en) Current-driven baseband filter with reduced adjacent channel leakage ratio (ACLR)
US9553545B1 (en) Stable differential crystal oscillator with active super diodes
CN110809856B (zh) 用于功率放大器的限流电路
US20230074461A1 (en) Radio frequency transmitter with dynamic impedance matching for high linearity
TW202312658A (zh) 在輸入匹配階段具有過電壓保護的功率放大器
EP3476053A1 (en) Biased passive mixer
CN108028658A (zh) 用于模拟锁相环(pll)的无干扰带宽切换方案
US20240106467A1 (en) Envelope tracking for radio frequency (rf) front end modules
CN109314498A (zh) 具有轨到轨输出摆幅的源极退化的放大级

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190402

WD01 Invention patent application deemed withdrawn after publication