CN103684283A - 用于包络检测器的ab类射频放大器 - Google Patents

Abstract

本发明公开了用于包络检测器的AB类射频放大器，该包络检测器（ED）包括电压模式ED芯，该电压模式ED芯包括用于检测射频（RF）信号输入的电压包络的并行检测晶体管，RF信号输入包括无线电（比如蜂窝发射器（TX））的输出。ED进一步包括串联定位在TX输出与ED芯之间的增益级中以提供包络检测器的总线性电压范围的多个电压放大器。多个电压放大器的末级电压放大器驱动ED芯并包括被配置为在ED芯的全线性电压范围内操作的AB类RF放大器。

Description

用于包络检测器的AB类射频放大器

相关申请的交叉参考

本发明要求于2012年9月26号向美国专利局提交的美国申请US13/627,437的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种包络检测器，更具体地，涉及一种消除对外部包络检测器或过度工厂开环功率校准的需要的线性范围放大的ED芯，以及可以与ED芯一起使用的线性化器及专用AB类放大器。

背景技术

电子和通信技术应广大客户需求而快速发展，从而导致广泛采用数字驱动设备，这里只列举一部分：移动电话、智能手机和全球定位设备（GPS）。包络检测器（ED）检测从这些蜂窝设备的发射器（TX）输出的射频（RF）信号的电压幅值，以进行校准或功率检测。例如，TX输出的包络或峰值信息可用于校准LOFT（本地振荡器（LO）馈通）、IQ（同相/正交）失配和功率电平控制。包络检测器也可用于电压放大器供给的包络跟踪，以便在输出较低时通过减少供给来节省电力。峰值与均值之比以及TX输出的动态范围可能要求与蜂窝发射器集为一体的EC芯有严格的线性范围。在ED转换期间，±0.5dB内的线性精度对正确校准和包络跟踪来说可以是预期的。

发明内容

根据本发明的一个实施方式，提供了一种包络检测器，包括：电压模式包络检测器（ED）芯，包括用于检测射频（RF）信号输入的电压包络的并行检测晶体管，该射频信号输入包括蜂窝发射器（TX）的输出；以及多个电压放大器，串联定位于该蜂窝发射器输出与该包络检测器芯之间的增益级中以提供该包络检测器的总线性电压范围，其中，该多个电压放大器的末级电压放大器驱动该包络检测器芯并包括被配置为在该包络检测器芯的全线性电压范围内操作的AB类射频放大器。

进一步地，该AB类放大器配置为处理高达1伏特峰值以上的大信号摆动。

进一步地，定位在第一增益级处接收该蜂窝发射器输出的电压放大器被配置为在操作和任何增益设置变化期间保持接通，以防止该蜂窝发射器输出发生过大负载变化并启动跳动。

进一步地，该总线性电压范围包括高达约60分贝（dB）并且该包络检测器芯的该全线性电压范围包括高达约20dB。

进一步地，该检测晶体管是利用较低供给电压进行操作的高压晶体管，使得该检测晶体管能够可靠地容忍大电压摆动。

进一步地，该AB类电压放大器包括：互补的第一晶体管和第二晶体管，用于在互连的漏极中提供负射频（RF）输出；互补的第三晶体管和第四晶体管，用于在互连的漏极中提供正射频输出；以及反馈电路，连接至该差分正射频输出和该差分负射频输出以及电源（Vdd），该反馈电路被配置为将该正射频输出和该负射频输出的公共电压设置为大约电源（Vdd）电压的二分之一，使得该正射频输出和该负射频输出在与电源电压大致一样大的范围内摆动，以在该包络检测器（ED）芯的该全线性范围内驱动该包络检测器芯。

进一步地，该AB类放大器的该反馈电路被配置为通过该AB类放大器的两个负反馈路径提供该公共电压。

根据本发明的又一实施方式，提供了一种AB类电压放大器，包括：互补的第一晶体管和第二晶体管，用于在互连的漏极中提供负射频（RF）输出；互补的第三晶体管和第四晶体管，用于在互连的漏极中提供正射频输出；其中，该正射频输入与该第一晶体管的栅极和该第二晶体管的栅极耦合，并且该负射频输入与该第三晶体管的栅极和该第四晶体管的栅极耦合；第五晶体管，用于向该第一晶体管和该第三晶体管提供正偏置电压；第六晶体管，用于向该第二晶体管和该第四晶体管提供负偏置电压；以及反馈电路，连接至该第五晶体管和该第六晶体管以及该差分正射频输出和该差分负射频输出，该反馈电路被配置为将该差分正射频输出和该差分负射频输出的公共电压设为大约电源（Vdd）电压的二分之一，使得该差分正射频输出和该差分负射频输出在与电源电压大致一样大的范围内摆动，以在该包络检测器（ED）芯的全线性范围内驱动该包络检测器芯。

进一步地，该第一晶体管和该第三晶体管包括p型晶体管，并且该第二晶体管和该第四晶体管包括n型晶体管。

进一步地，该第五晶体管包括连接至该电源的p型晶体管，并且该第六晶体管包括接地连接的n型晶体管，其中，该反馈电路包括：彼此串联连接以将偏置电流提供给该第五晶体管的第七晶体管和第八晶体管，该偏置电流调整该正偏置电压；与该第六晶体管互补并具有互连的漏极的第九晶体管，其中，该负偏置电压由该第六晶体管的该漏极生成；具有通过第一阻抗互连的漏极的互补的第十晶体管和第十一晶体管，其中，该第十一晶体管的漏极驱动该第七晶体管的栅极，并且该第十晶体管的漏极驱动该第八晶体管的栅极，以调整该第五晶体管的该偏置电流；其中，该第九晶体管的源极和该第十一晶体管的源极互连，并且该第六晶体管的源极和该第十晶体管的源极互连；以及其中，由该正射频输出和该负射频输出的组合产生的直流电压（DC）输出驱动该第十一晶体管的栅极。

进一步地，该第六晶体管的该源极和该第十晶体管的该源极接地，并且其中，该反馈电路进一步包括：连接在该电源与该第九晶体管的该源极和该第十一晶体管的该源极之间的第十二晶体管，该第十二晶体管被配置为被外部偏压，使得流过该第六晶体管和该第九晶体管的电流与流过该第十晶体管和该第十一晶体管的电流相加得出通过该第十二晶体管的大致恒定的总电流。

进一步地，该第五晶体管、该第六晶体管和该第十晶体管中的每一个的该栅极和该漏极均互连，并且该反馈电路进一步包括该第六晶体管的漏极和该第九晶体管的漏极之间的第二阻抗。

进一步地，该反馈电路进一步包括：连接在该电源与该第九晶体管的栅极之间的第二阻抗；以及连接在该第二阻抗与负电源（Vss）之间连接的第三阻抗，该第三阻抗的电阻与该第二阻抗的电阻大致相等，由此充当电源电压的分压器，以传送Vdd–Vss的二分之一作为该反馈电路的参考电压。

根据本发明的又一实施方式，提供了一种用于包络检测器的AB类电压放大器的反馈电路，包括：第一晶体管，用于提供正偏置电压以驱动该AB类电压放大器的第一对差分晶体管；第二晶体管和第三晶体管，彼此串联连接以将偏置电流提供给该第一晶体管，该偏置电流调整该正偏置电压；以及具有通过第一阻抗互连的漏极的互补的第四晶体管和第五晶体管，其中，该第五晶体管的该漏极被配置为生成负偏置电压以驱动该AB类电压放大器的第二对差分晶体管，并且其中，该第四晶体管的栅极利用正负电源（Vdd和Vss）之间的分压器的输出（Cmref）进行控制。

进一步地，该第一对差分晶体管包括p型晶体管。

进一步地，该第二对差分晶体管包括n型晶体管。

进一步地，该的反馈电路还包括：具有通过第二阻抗互连的互补的第六晶体管和第七晶体管，其中，该第六晶体管的漏极驱动该第二晶体管的栅极，并且该第七晶体管的漏极驱动该第三晶体管的栅极，以调整该第一晶体管的该偏置电流；其中，该第四晶体管的源极和该第六晶体管的源极互连，且该第五晶体管的源极和该第七晶体管的源极互连；并且其中，由该AB类电压放大器的正负射频输出的组合产生的直流电压（DC）输出驱动该第六晶体管的栅极。

进一步地，该反馈电路还包括：连接在正电源与该第四晶体管和该第六晶体管的源极之间的第八晶体管，该第八晶体管被配置为被外部偏压，使得流过该第四晶体管和该第五晶体管的电流与流过该第六晶体管和该第七晶体管的电流相加得出通过该第八晶体管的大致恒定的总电流。

进一步地，该第一晶体管、该第五晶体管和该第七晶体管中的每一个的栅极和漏极均互连。

进一步地，该分压器包括：连接在正电源与该第四晶体管的栅极之间的第三阻抗；以及连接在该第三阻抗与负电源之间的第四阻抗，该第四阻抗的电阻与该第三阻抗的电阻大致相等，由此充当提供直流电压输出的最大可能摆动的正负电源电压的分压器。

附图说明

参照以下附图和描述将更好地理解本发明。在图中，类似的参考编号在不同的视图中指的是对应部件。

图1是示出了在蜂窝发射器（TX）中的包络检测器（ED）的典型布置的示例电路。

图2A和图2B分别是（a）包络检测器的V_out对V_in（TX_{out_peak}）或V_out/V_in的曲线图以及（b）图2A的V_out/V_in的斜率（用分贝（dB）表示）的曲线图。

图3A、图3B和图3C是分别使用（a）运算放大器、（b）电流模式操作跨导放大器（OTA）、（c）采用互补金属氧化物半导体（CMOS）器件的电压模式ED的示例性传统包络检测器。

图4是与图3C的ED类似但产生正负或差分电压输出的示例性传统包络检测器芯。

图5是示出了在亚阈值偏置区中操作检测晶体管的包络检测器芯与线性化器以及最后一个可以是专用AB类放大器的几个放大器的相关性的高级电路图。

图6A和图6B分别是I₀(b)和ln(I₀(b))对b的曲线图，其中，I_k(b)是阶数k和

的修正贝塞尔函数。

图7是图4的ED芯的V_out对V_in的曲线图，其示出了帮助改变ED晶体管的电流偏置的区域。

图8是图4的ED芯的V_out对V_in的斜率的曲线图，其示出了优选较小的偏置电流的区域以及优选较大的偏置电流的区域。

图9是通过ED晶体管的亚阈值偏置电流的可变控制利用反馈线性化器增强的ED芯的示例电路图。

图10A和图10B是具有反馈线性化器的随偏置变化的ED芯的示例电路。

图11A至图11D是示例性完整ED芯电路，其包括具有多模式适应的额外可编程性功能的反馈线性化器。

图12是典型的射频（RF）放大器的示例电路。

图13A和图13B是充当图5和图9至图11的包络检测器的前级驱动器的专用AB类RF放大器的示例电路。

图14是图5和图9至图11的ED芯的输出的线性范围改进的曲线图。

图15是图14的曲线图的曲线的斜率的曲线图。

图16是由预制微芯片测得的ED输出斜率（用分贝（dB）表示）与TX输出功率的曲线图，其示出了由图5的相应增益放大器级通过增益放大器级之间的可变重叠而增加的额外线性范围。

图17A和图17B分别是（a）在图5和图9至图11的ED的输出处检测的示例包络的曲线图，以及（b）具有随ED的线性范围改变的包络的ED的示例调幅电压输入。

图18是在工艺、电压和温度（PVT）角期间模拟的具有线性化器的包络检测器的V_out对V_in的示例曲线图。

具体实施方式

以下讨论参照线性范围和精度增强的包络检测器（ED），其添加了LOFT（本地振荡器（LO）馈通）、IQ（同相/正交）失配和闭环功率电平控制的校准功能。此外，增强的高性能ED设计减少了工厂校准点的数量，并且可以不需要外部包络检测或过度工厂开环功率校准，从而使移动电话（或其他无线应用）芯片的制造有更高的成本效益。增益和偏置可编程性的特征也使增强的ED的ED芯对不同包络和峰值检测来说更普遍，以便在以后芯片生产和应用中进行校准。

高性能ED在设计上也是节能和节省面积的。包括电压放大器的整个包络检测器仅占据大约0.1mm²的芯片空间。此外，通过利用检测晶体管的亚阈值偏置，专门设计的AB类放大器以及放大器在不需要时减少放大器的电流的可编程性使得增强的ED相当节能。在某些实现中，例如，ED芯是整个ED设计的一部分，并平均消耗1.2V电源的约200uA。

增强的ED使设置偏置以增强操作线性的反馈信号的并入自动化。该自动化反馈能力与不同增益级的可编程性结合，使得增强的ED设计可用于多模式解决方案。例如，ED可以与包括采用以下简单标准列表的产品的下一代产品一起使用：全球移动通讯系统（GSM）、第二代（2G）、通用分组无线业务（GPRS）、第三代（3G）、第三代合作伙伴计划（3GPP）、增强型数据速率GSM演进技术（EDGE）、第四代（4G）（移动WiMax和LTE）和宽带码分多址接入（W-CDMA），以及其他高频带和低频带标准。

以下讨论进一步参照电压模式包络检测器芯，其包括用于检测射频（RF）信号输入的电压包络的并行检测晶体管，该输入可来自蜂窝发射（TX）输出。ED芯可输出正负或差分电压ED输出作为RF信号输入的检测包络。检测晶体管可以利用尺寸并针对电流进行配置以便在亚阈值操作区域中偏压。ED芯可以配置为通过检测晶体管可变地控制偏置电流，其中，偏置电流的变化与RF信号输入的电压幅值成正比，以便检测晶体管继续在亚阈值区域中操作。

在一个实例中，检测晶体管可以包括被配置为输出正ED输出的一对晶体管以及被配置为输出负ED输出的一对晶体管。ED芯可以包括用于每对（或组）检测晶体管的电流偏置晶体管，其中，电流偏置晶体管的偏置电压确定每对检测晶体管的偏置电流，该偏置电流根据正负差分ED输出来确定。

在另一个实例中，线性化器可以连接在ED输出与ED芯之间的反馈回路中，以便根据ED输出的电压幅值控制检测晶体管的偏置电流。线性化器可以包括配置有与差分正负ED输出连接的差分放大器的线性化器电路。线性化器电路可以被配置为生成电流偏置晶体管的偏置电压，其正比于正负ED输出之间的差，同时尽管偏置电流较大，检测晶体管仍继续在亚阈值区域中操作。

多个电压放大器可以串联定位于在所述蜂窝发射器输出与所述包络检测器芯之间的增益级中以提供所述包络检测器的总线性电压范围。多个电压放大器的直接驱动ED芯的末级电压放大器可以是被配置为在ED芯的全线性范围内操作的专用AB类RF放大器。

图1是示出了在蜂窝发射器（TX）15内的包络检测器（ED）10的典型布置的示例电路。电压放大器驱动器5输出对ED10来说变成输入的正（或差分）TX电压输出6和负（或差分）TX电压输出8。参照图3和图4来讨论感测或检测放大器功率的ED10的不同传统设计。

ED10通过检测TX电压RF输出信号的电压峰值来检测TX输出6和8的电压包络。ED10将检测到的电压包络输出至模数转换器12，该模数转换器在数字数据处理块20进行处理之前提供要与来自蜂窝TX的其他部分的数字数据16结合的校准数据14。数字数据处理块20在进行数字处理之后产生信号。

然后，一对数模转换器22可以将处理后的同相正交（I&Q）数字信号转换回模拟信号。同相/正交（I/Q）低通滤波器（LPF）和缓冲器块26可进一步对模拟信号进行滤波和校准处理。然后，在通过电压放大器驱动器5放大信号以传输之前，混频器28可以利用时钟30来调制进行滤波处理后的信号。在最终传输之前，可以进一步对放大信号进行滤波或处理。

图2A是包络检测器的V_out对V_in（TX_{out_peak}）或V_out/V_in的曲线图。图2B是图2A的V_out/V_in的斜率（用分贝（dB）表示）的曲线图，其中，将ED的有效线性范围设置在最大1dB内，如V_H和V_L所示。因为包络检测器用于校准或功率检测，所以相关算法在功率或电压电平检测过程中对最小线性精度提出要求。V_out/V_in的斜率在理想情况下是保持不变的，如图2A中的直线所示。包络检测的有效线性范围由20log(V_H/V_L)确定。例如，当V_H为150mV且V_L为30mV时，20log(V_H/V_L)大约等于14dB。

图3A、图3B和图3C是示例性的传统包络检测器（ED）。

图3A是使用之后跟随有二极管D1的反馈运算放大器（“opamp”）A1的ED。图3A的ED可以由运算放大器的增益带宽积限制，由此其可能不是高频RF信号的最佳选择，这主要取决于opamp的应用和选择。

图3B是基于电流模式操作跨导放大器（OTA）的ED，其中，OTA40由整流器42和峰值检测器44跟随。与图3C的ED相比，图3B的ED要求可能比较耗电的高速线性OTA。

图3C是采用互补金属氧化物半导体（CMOS）晶体管（或其他类型的集成电路晶体管）50和电流源55的电压模式ED。图3C的ED可以更节能，但由于检测器在较小信号电平下的性能劣化且在较大信号水平下性能饱和，因此无法提供足够的线性范围。

图4是与图3C的ED类似但产生正负或差分电压输出的示例性传统ED芯60。ED芯60包括正半部61和负半部63，每个半部的配置大致相同，只是第一半部61的晶体管M0利用包络检测器的RF信号输入进行驱动，而第二半部63的晶体管M1不利用RF信号进行驱动。ED的第一半部61生成正电压ED输出（Vop），而ED的第二半部63生成负电压ED输出（Von），它们一起生成ED芯60的差分电压输出。

偏置电压（VB）还驱动晶体管M0和M1的栅极并在每个晶体管M0和M1的相应源上设置直流（DC）电流源（I₁，I₂）以便分别设置M0和M1的操作点和操作模式。晶体管M0和M1可以是CMOS晶体管或任何其他类型的集成电路（IC）晶体管（比如双极或场效应晶体管（FET））。本发明全文所引用的晶体管可以是任何类型或组合的晶体管。

偶次非线性度在Vop上产生电压，使得DC电流（“I”）与晶体管M0的平均DC电流相匹配。偶次非线性度可以根据晶体管饱和区中的平方律、根据晶体管亚阈值区中的指数I/V方程或根据这两者之间的转换来确定。图4的ED芯60通常饱和偏压，其提供大约10dB的线性范围，这对TX多用途校准应用来说可能是不足的。当V_GS大于阈值电压时，晶体管饱和偏压。

ED芯102的检测晶体管（图5或图9的M0和M1）可以在亚阈值偏置区中通过亚阈值偏置来进行操作，这由于指数I/V关系而变得可能。该亚阈值偏置增强了Vop对RF输入106和108的线性度，同时明显节省了电力。

图5是增强的包络检测器（ED）的高级电路图，其示出了包络检测器芯102与反馈线性化器104和专用AB类放大器116的相关性。

反馈线性化器104可以根据输入包络振幅改变检测晶体管的偏置，从而明显改善ED芯102的线性范围，同时降低ED的总功率。参照图9和图10更详细地讨论线性化器106。

多个电压放大器，比如电压放大器110、112和114（图12）可以在串联定位于在TX输出与AB类放大器116之间的增益极中，足以提供如表1中列出的大约60dB的总线性范围。每个增益级可以可变地进行控制。

专用AB类放大器116也可称之为直接驱动ED芯102的AB类驱动器。AB类放大器116可以被配置为在ED100的全线性电压范围内提供信号，还为ED节电。因此，AB类放大器增强了ED芯的可用性，因为输入ED芯的RF信号可以接近大致1V的峰值。参照图13A和图13B更详细地讨论专用AB类放大器116。

根据表1确定增强的ED的设计规范。增强的ED的设计满足或超出这些规范，下面更详细地讨论，而不需要过大的功率或面积代价。

表1

在亚阈值区中，检测晶体管（例如，图4的M0和M1）的电流是栅-源电压（V_GS）的指数函数。更具体地，

$I_{M0}=I_S{e}^{\frac{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}{{\mathrm{nV}}_T}}---\left(1\right)$

其中，V_TH为晶体管的阈值电压，I_S为V_GS=V_TH， ${\mathrm{nV}}_T=\mathrm{nKT}/q\≅n\×26\mathrm{mV}\≈32.5\mathrm{mV}$ 时的电流，n为斜率系数，V_T为热电压，T为绝对温度，K为玻尔兹曼常数，并且q为电子电荷。

参照图4，鉴于RF输入信号作为V_mcos(ωt)，峰值振幅V_m，偏置电压V_B，方程式（1）可以被改写成：

$I_{M0}=I_S{e}^{\frac{(V_B+V_m\cos \left(\mathrm{\ωt}\right)-V_{\mathrm{op}}-V_{\mathrm{TH}})}{{\mathrm{nV}}_T}}---\left(2\right)$

方程式（2）的输入信号部分可以被展开为：

$e^{\frac{\left(V_m\cos \left(\mathrm{\ωt}\right)\right)}{{\mathrm{nV}}_T}=}[I_0\left(b\right)+{2I}_1\left(b\right)\cos \left(\mathrm{\ωt}\right)+{2I}_2\left(b\right)\cos \left(\mathrm{\ωt}\right)+\·\·\·]---\left(3\right)$

其中，I_k(b)为阶数k和

的修正贝塞尔函数。鉴于在图（4）中M0的平均电流等于电流源的电流I₁，从方程式（2）和（3）可以推导出电流I₁：

$I_1=\stackrel{\‾}{I_{M0}}=I_S{e}^{\frac{(V_B-V_{\mathrm{op}}-V_{\mathrm{TH}})}{V_T}}{I}_0\left(b\right)---\left(4\right)$

类似地，对于图（4）中没有输入RF信号的M1，方程式（1）可以改写成：

$I_2=\stackrel{\‾}{I_{M1}}=I_S{e}^{\frac{(V_B-V_{\mathrm{on}}-V_{\mathrm{TH}})}{V_T}}---\left(5\right)$

将方程式（5）除以方程式（4）并两边取对数，重排后得出：

$V_{\mathrm{out}}=V_{\mathrm{op}}-V_{\mathrm{on}}={\mathrm{nV}}_T\·\ln \left(\frac{I_2}{I_1}\right)+{\mathrm{nV}}_T\·\ln \left(I_0\left(\frac{V_m}{n{V}_T}\right)\right)---\left(6\right)$

图6A和图6B分别为

和

与V_m的曲线图。方程式（6）中

的值主要是V_m的指数函数。对于V_m的合理大小，I₀(b)的指数行为使V_out主要是V_m的线性函数。

图6A中的虚线曲线可以根据较大b的已知近似值推导出来。因此，方程式（6）可以写成：

$V_{\mathrm{out}}={\mathrm{nV}}_T\·\ln \left(\frac{I_2}{I_1}\right)+V_m-\frac{{\mathrm{nV}}_T}{2}\ln ({2\mathrm{\πV}}_m/V_T)---\left(7\right)$

因此，V_out与输入幅值的斜率为：

$\frac{{\mathrm{dV}}_{\mathrm{out}}}{{\mathrm{dV}}_m}=1-\frac{{\mathrm{nV}}_T}{2}\·\frac{1}{V_m}---\left(8\right)$

可方程式（8）可以看出，斜率的非线性项以较大的V_m变小。

因此，ED的亚阈值偏置不但节能，而且增强了通过ED100检测性能时的线性性能，例如，对ED芯来说高达额外线性范围的至少4dB。

此外，还具有通过ED100增强的其他二阶效应。这样的二阶效应可包括M0和DC电流源的电流和V_ds输出的相关性。另一种二阶效应可包括M0在亚阈值区中操作的深度。引入亚阈值偏置与标准饱和ED相比将线性增强了至少4dB，但另一种5-6dB的增强可以通过补偿包括线性化器104的反馈方案中的二阶效应来实现，如所讨论的。

图7是ED芯60的V_out与V_in的比的曲线图，其示出了帮助改变ED晶体管的电流偏置的区域71和73。图8是ED芯60的V_out与V_in的比的斜率的曲线图，其示出了优选较小的偏置电流的区域71以及优选较大的偏置电流的区域73。更具体地，对于较小的RF输入信号振幅来说，较低的偏置（或较深的亚阈值）提供更好的线性性能。另一方面，由于较大的输入RF信号减小了V_ds，较大的偏置在区域71中是有帮助的，减小了V_op并增加了V_ds，由此提供较大的可能的检测范围，尽管输入RF信号较大。

图9是利用反馈线性化器104通过ED晶体管的亚阈值偏置电流的可变控制增强的ED芯102的示例电路图。在图9中被示出为DC电流偏置块（I）的偏置电流可以与RF输入信号的振幅有关地改变。RF输入信号在ED输出上是可用的，因此可以设计反馈回路。

反馈线性化器104接收差分ED输出V_out，并根据V_out的幅值改变ED芯100中的偏置电流源（I）。更具体地，可以将线性化器输出（V_bn）设为V_bn+KV_out，因此与差分ED输出成正比，其中，K为线性化器的增益。如何确定K将参照图10A进行讨论。当偏置电流随RF输入信号的输入RF包络振幅改变时，将ED晶体管M0和M1保持在亚阈值区域中。

图10A和图10B是具有反馈线性化器104（图10A）的偏压变化的ED芯102（图10B）的示例电路。图10B中的示例电路还可以包括电压偏置发生器130。图4的晶体管M0现在包括彼此并联连接的两个差分晶体管M0A和M0B。类似地，晶体管M1现在包括彼此并联连接的差分晶体管M1A和M1B。

输入TXRF信号在穿过电容器C0A和C0B之后差分地与晶体管M0A和M0B交流耦合。当没有输入RF信号时，大约2.4uA的总偏置电流Ibp可以对称流过M0A和M0B，并且大约2.4uA的总偏置电流Ibn也可以对称流过M1A和M1B。这意味着，如果M0A和M0B大致对称，则它们都可以运载大约1.2uA的电流。类似地，如果M1A和M1B大致对称，则它们都可以运载大约1.2uA的电流。大约2.4uA的偏置电流（Ibp或Ibn）使晶体管处于较深的亚阈值，但偏置电流可以随RF输入振幅达到约50uA而增加，该值仍然在亚阈值区域中。当晶体管的类型和尺寸不同时，可能存在其他偏置电流范围。

因此，所有晶体管M0和M1在亚阈值区中都偏压，使得ED100作为包络检测器更线性地操作。当输入TX RF信号的振幅大于零时，电压输出（Vop或Von）将与输入振幅成正比地增长，如将阐述的。

晶体管M2将偏置电流Ibp提供给晶体管M0A和M0B，晶体管M3将偏置电流Ibn提供给晶体管M1A和M1B。反馈线性化器104可以被配置为利用差分ED输出Vop和Von设置晶体管M2和M3的偏置电压，作为输入。

不同的ED输出Vop和Von驱动反馈线性化器104的至少两个晶体管M8和M9，这可以属于差分放大器设计。线性化器104的输出为Vbn，其与V_out成正比，其中，V_out等于Vop–Von。更具体地，

V_bn=V_{bn_0}+KV_out   （9）

K为线性化器的增益，大致通过方程式（10）设定：

$\frac{(R10+R11)}{R9+\frac{2}{\mathrm{gm}(M8,M9)}}---\left(10\right)$

因为Vbn将偏置电压提供给M2和M3，M2和M3提供检测输入晶体管M0A–M1B的偏置电流，所以随着Vout的增加，偏置电流Ibp和Ibn将增加，这是所期望的结果，如参照图7和图8所讨论的。即，因为Ibp和Ibn随Vout增加而增加，所以晶体管M0A-M1B可以继续在更线性的亚阈值区域中和更广的振幅范围内（包括较小和较大的输入振幅RF信号）操作。

图10A所示的反馈线性化器104可以包括由如图9所示的反馈回路中的晶体管M4至M11构成的不同对（diffpair），其中，Vop和Von分别直接驱动晶体管M8和M9。负反馈电阻器R9可以连接在M8和M9的源极之间。晶体管M10可以使其漏极与M8的漏极连接，其中，M8的漏极可以通过电阻器R10驱动晶体管M10的栅极。晶体管M9可以使其漏极与M11的漏极连接，其中，M9的漏极可以通过电阻器R11驱动晶体管M11的栅极。电阻器R10和R11可以相互连接并且可以与M10和M11的栅极连接。本文中的电阻器还可以被称之为阻抗。

晶体管M4和M6可以串联连接并且可以将第一偏置电流提供给晶体管M8和M10。晶体管M5和M7可以串联连接并且可以第二偏置电流提供给晶体管M9和M11。

晶体管M12可以具有与M4和M5的栅极连接的栅极，晶体管M13可以具有与M6和M7的栅极连接的栅极。晶体管M12和M13彼此可以串联连接并且可以被配置为通过驱动晶体管M4至M7来设置第一偏置电流和第二偏置电流。参考电流偏置块I2可以通过晶体管M12和M13生成偏置电压Vpbn和Vpcn。电阻器R13和R14可以以相互串联配置的形式连接在M13的漏极与电流偏置块I2之间。M12的栅极可以与M13的漏极连接，M13的栅极可以连接在R13与R14之间。

图10A和图10B的晶体管和电流偏置块I2可以被配置为使得输出Vbn包括与正负ED输出（V_out）之间的差成正比的偏置电压，该正负ED输出用于驱动偏置晶体管M2和M3，以便保持包络检测晶体管M0A至M1B在亚阈值区域中操作，尽管扩大了ED的射频（RF）信号输入的电压振幅范围。

反馈线性化器104在所检测的包络的带宽范围内是有效的，例如，3G标准的2MHz，其比输入信号频率（例如大约为2GHz）小得多。

电压偏置发生器130可以包括与电源（Vdd）连接的电流偏置块I1以及具有与电流偏置块连接的栅极和漏极的晶体管M16。电阻器R52可以连接在M16的源极与地（Vss）之间。电压偏置发生器130可以被配置为调整检测晶体管M0A至M1B的偏置电压以遵循晶体管M16的阈值电压变化，从而保持用于正负ED输出Vop和Von的大致恒定的偏置电压。

因为检测晶体管M0A至M1B可以暴露在过高的电压下并且因为ED100被配置为处理RF输入的扩大电压摆动，所以晶体管M0A、M0B、M1A和M1B可以为高压（例如，厚氧化物）器件，并提供较低的电压以确保可靠性。例如，可以允许每个检测晶体管的输入电压达到±1（一）伏特峰，但检测晶体管可以具有大约300mV的偏压。根据该实例，M0晶体管的V_dg（漏栅电压）可以为Vdd–(0.3–1)=Vdd+0.7，这对40nm工艺中的厚氧化物器件来说是安全的。

线性化器104的反馈路径（Vop至Vbn及Von至Vbn）不需要严格的线性，原因是路径用于设置正负偏置电流Ibp和Ibn。因为V_out等于Vop减去Von，所以抵消偏置电流中的一个或两个相对于V_out的非线性效应，使线性化器电路畅通并使功率和面积有效。然而，负反馈电阻R9和(R11+R10)/R9的比提供足够稳定的线性增益，便于操作线性化器电路。

图11A至图11D是包括反馈线性化器104的示例性完整ED芯电路1002，其具有多模式自适应的额外可编程性功能。不需要额外的校准和调整选项，但可以添加以使最终设计实用且一般用于改变蜂窝发射器的通信标准（例如，2G/3G/LTE）。

作为多模式选项，通过将线性化器104转换为只能偏置的块，可以将完整ED芯电路1002转换为标准ED。可以通过断开线性化器的输入并通过开关M44、M59、M60和M119、M120和M52使线性化器的输入接地来执行该转换。

通过利用控制信号pdet_lup<0:1>来启动晶体管M2B、M2C、M2D、M2E以及晶体管M3B、M3C、M3D、M3E，可以对ED芯1002的偏置电流进行进一步静态编程。也可以单独生成M0A-M1B的偏压以便添加单独改变检测晶体管M0A至M0B的功能，从而将DC电压偏移添加到Vout以适应下一个模数转换器12或缓冲器块输入的动态信号范围。

图12是典型的射频（RF）放大器210的示例电路，该放大器可以被用作参照图5讨论的增益级的电压放大器110、112和114。图12的RF放大器210可以被设计为具有使用晶体管M1、M2、M3、M4的互补CMOS架构。电流偏置块I0和负反馈电阻器R0可以改变，从而改变每个阶段的增益。增益放大器级可以相互交流地耦合。电阻器R1和R2提供DC反馈，从而在放大器210的差分输入（RF_inp和RF_inn）和输出（RF_outp和RF_outn）上产生偏压。

图13A和图13B是可以充当图5和图9至图11的包络检测器102的AB类RF放大器116的前级驱动的示例电路。因为ED100的线性范围在较高振幅和较低振幅时扩展，所以ED芯102之前的前级驱动或放大器应被配置为处理高达1（一）伏特（V）峰值以上的大信号摆动。图13A和图13B的AB类放大器116具体被设计为处理该电压摆动并被配置为在ED芯104的全线性电压范围内操作。

AB类放大器116的芯可以是互补CMOS架构，但是任意互补晶体管架构就足够了，因此不需要CMOS器件，如所讨论的。更具体的，晶体管M1和M2可以是互补的并且可以彼此串联连接。晶体管M3和M4可以是互补的并且可以彼此串联连接。晶体管M1、M2、M3、M4包括来自电压放大器中的最后一个（例如，图5中的电压放大器114）的RF输入信号的交流耦合输入。

单独的偏置电压Vbp和Vpn在反馈回路中分别提供给p型晶体管M1和M3和n型晶体管M2和M4。晶体管M9可以将正偏置电压提供给M1和M3。晶体管M7可以将负偏置电压提供给M2和M4。不同的偏置电压提供接近大约2.5V的供给电压Vdd的最大输出峰对峰线性摆动范围。

同时，包括晶体管M5至M8的反馈电路将AB类放大器116的输出上的公共（DC）电压（V_{out_DC}）被设置为接近电源电压的二分之一，例如大致2.5V的Vdd的1.25V。公共电压的反馈可以通过AB类放大器的两个负路径来执行，一个确定晶体管M7的Vbn，另一个确定晶体管M8的Vbn1。电压信号Vbn和Vbn1通过布置晶体管M9至M13来确定。

晶体管M10和M11可以彼此串联连接且可以与M9串联连接并与M9互补。然后M8生成的Vbn可以将偏置电压提供给M10，M6生成的Vcn可以将偏置电压提供给M10。随着Vbn1增加，Vbp降低，从而增强V_{out_DC}。

晶体管M6和M8可以彼此互补并彼此串联连接。晶体管M12和M13可以彼此串联连接，并且可以是单个晶体管或两个单独的晶体管。外部偏置信号Vpb1和Vpc1分别可以驱动M12和M13的栅极，由此确定打算在M5与M7以及M6与M8之间分流的偏置电流。

当V_{out_DC}降低时，可以为M6和M8吸取更多电流，从而将Vbn1设为更高。较高的Vbn1使M9的电流增加，从而使Vbp降低。随着Vbp降低，增强V_{out_DC}。

同时，求出晶体管M5-M8的电流，该电流通过M12和M13的栅极的外部控制Vpb1和Vpc1偏压时基本上保持恒定。因此，当为M6和M8吸取的电流增加时，为M5和M7吸取的电流降低，从而导致提供给晶体管M2和M4的Vbn的偏置电压较低。当Vbn降低时，V_{out_DC}增加。

通过调整Vbn和Vbn1，因此，也可以将V_{out_DC}的公共偏置电压设为等于Cmref。因为电阻器R72和R71的电阻可以相等并构建分压器，所以可以将Cmref设为电源电压Vdd的二分之一。不同的Vdd比可通过调整电阻器R72和R71的电阻来使用，将V_{out_DC}设为大约Vdd的二分之一，使得AB类放大器116的输入电压沿较小信号和较大信号方向发生可能的最大的摆动。

图14是图5和图9至图11的ED芯102的输出的线性范围改进的曲线图。图15是图14的曲线图的曲线的斜率的曲线图。该范围由图14的每条曲线的线性部分确定。当传统ED芯60饱和偏压时，用虚线示出大约10.5dB的线性范围。当传统ED芯60亚阈值偏压时，用点线示出大约14.5dB的线性范围。当增强ED芯102亚阈值偏压时且当偏置晶体管由线性化器104驱动时，用点线/虚线示出大约20dB的线性范围。即使当传统ED芯在亚阈值区偏压时，20dB的线性范围对于传统ED芯60来说明显改进。

图16是由增加ED100的预制微芯片测得的ED输出斜率（用分贝（dB）表示）与TX输出功率的曲线图，示出了由图5的相应增益放大器阶段增加的额外线性范围。ED100的总线性范围为60dB，其中增益放大器阶段之间的可变重叠大于4dB，每个阶段可以提供高达约20dB。闭环功率控制（CLPC）和其他校准算法可能需要大量重叠。然而，可以对增益级设置进行设置以便增加总线性范围而重叠较少。

输出310示出了所有增益级的用途。在输出310，ED放大器可以达到最大增益，但TX的功率最低。输出320示出了小于输出310使用的一个增益级的用途。输出330示出了小于输出310使用的两个增益级的用途。输出340示出了小于输出310使用的三个增益级的用途。最后，输出350示出了甚至绕过AB类放大器116以进一步减少增益，因此在这种情况下无法利用ED芯102的全线性范围。当线性要求较低时，输出350可以提供较高功率应用的任选设置。

图17A和图17B分别是（a）在图5和图9至11的ED的输出上检测的示例包络的曲线图，以及（b）具有随ED的线性范围改变的包络的ED的示例调幅电压输入。图18是模拟不同工艺、电压和温度（PVT）角期间的具有线性化器104的ED100的V_out与V_in的示例曲线图。

上述方法、器件和逻辑可以通过多种不同方式在硬件、软件或硬件和软件的多种不同组合中实现。例如，全部或一部分系统可以包括控制器中的电路、微处理器或专用集成电路（ASIC），或者可以利用离散逻辑或组件，或其他类型的模拟或数字电路来实现，在单个集成电路上进行组合或分布在多个集成电路中。

尽管已经描述了本发明的各个实施例，但是对本领域普通技术人员来说显而易见的是，更多实施例和实现在本发明的范围内是可能的。因此，本发明不受限制，除非按照所附权利要求及其等效内容来解释。

Claims (10)

1.一种AB类电压放大器，包括：

互补的第一晶体管和第二晶体管，用于在互连的漏极中提供负射频（RF）输出；

互补的第三晶体管和第四晶体管，用于在互连的漏极中提供正射频输出；

其中，所述正射频输入与所述第一晶体管的栅极和所述第二晶体管的栅极耦合，并且所述负射频输入与所述第三晶体管的栅极和所述第四晶体管的栅极耦合；

第五晶体管，用于向所述第一晶体管和所述第三晶体管提供正偏置电压；

第六晶体管，用于向所述第二晶体管和所述第四晶体管提供负偏置电压；以及

反馈电路，连接至所述第五晶体管和所述第六晶体管以及所述差分正射频输出和所述差分负射频输出，所述反馈电路被配置为将所述差分正射频输出和所述差分负射频输出的公共电压设为大约电源（Vdd）电压的二分之一，使得所述差分正射频输出和所述差分负射频输出在与电源电压大致一样大的范围内摆动，以在所述包络检测器（ED）芯的全线性范围内驱动所述包络检测器芯。

2.根据权利要求1所述的AB类放大器，其中，所述第一晶体管和所述第三晶体管包括p型晶体管，并且所述第二晶体管和所述第四晶体管包括n型晶体管。

3.根据权利要求1所述的AB类放大器，其中，所述第五晶体管包括连接至所述电源的p型晶体管，并且所述第六晶体管包括接地连接的n型晶体管，其中，所述反馈电路包括：

彼此串联连接以将偏置电流提供给所述第五晶体管的第七晶体管和第八晶体管，所述偏置电流调整所述正偏置电压；

与所述第六晶体管互补并具有互连的漏极的第九晶体管，其中，所述负偏置电压由所述第六晶体管的所述漏极生成；

具有通过第一阻抗互连的漏极的互补的第十晶体管和第十一晶体管，其中，所述第十一晶体管的漏极驱动所述第七晶体管的栅极，并且所述第十晶体管的漏极驱动所述第八晶体管的栅极，以调整所述第五晶体管的所述偏置电流；

其中，所述第九晶体管的源极和所述第十一晶体管的源极互连，并且所述第六晶体管的源极和所述第十晶体管的源极互连；以及

其中，由所述正射频输出和所述负射频输出的组合产生的直流电压（DC）输出驱动所述第十一晶体管的栅极。

4.根据权利要求3所述的AB类放大器，其中，所述第六晶体管的所述源极和所述第十晶体管的所述源极接地，并且其中，所述反馈电路进一步包括：

连接在所述电源与所述第九晶体管的所述源极和所述第十一晶体管的所述源极之间的第十二晶体管，所述第十二晶体管被配置为被外部偏压，使得流过所述第六晶体管和所述第九晶体管的电流与流过所述第十晶体管和所述第十一晶体管的电流相加得出通过所述第十二晶体管的大致恒定的总电流。

5.根据权利要求3所述的AB类放大器，其中，所述第五晶体管、所述第六晶体管和所述第十晶体管中的每一个的所述栅极和所述漏极均互连，并且所述反馈电路进一步包括所述第六晶体管的漏极和所述第九晶体管的漏极之间的第二阻抗。

6.根据权利要求3所述的AB类放大器，其中，所述反馈电路进一步包括：

连接在所述电源与所述第九晶体管的栅极之间的第二阻抗；以及

连接在所述第二阻抗与负电源（Vss）之间连接的第三阻抗，所述第三阻抗的电阻与所述第二阻抗的电阻大致相等，由此充当电源电压的分压器，以传送Vdd–Vss的二分之一作为所述反馈电路的参考电压。

7.一种用于包络检测器的AB类电压放大器的反馈电路，包括：

第一晶体管，用于提供正偏置电压以驱动所述AB类电压放大器的第一对差分晶体管；

第二晶体管和第三晶体管，彼此串联连接以将偏置电流提供给所述第一晶体管，所述偏置电流调整所述正偏置电压；以及

具有通过第一阻抗互连的漏极的互补的第四晶体管和第五晶体管，其中，所述第五晶体管的所述漏极被配置为生成负偏置电压以驱动所述AB类电压放大器的第二对差分晶体管，并且其中，所述第四晶体管的栅极利用正负电源（Vdd和Vss）之间的分压器的输出（Cmref）进行控制。

8.根据权利要求7所述的反馈电路，其中，所述第一对差分晶体管包括p型晶体管。

9.根据权利要求8所述的反馈电路，其中，所述第二对差分晶体管包括n型晶体管。

10.根据权利要求7所述的反馈电路，还包括：

具有通过第二阻抗互连的互补的第六晶体管和第七晶体管，其中，所述第六晶体管的漏极驱动所述第二晶体管的栅极，并且所述第七晶体管的漏极驱动所述第三晶体管的栅极，以调整所述第一晶体管的所述偏置电流；

其中，所述第四晶体管的源极和所述第六晶体管的源极互连，且所述第五晶体管的源极和所述第七晶体管的源极互连；并且

其中，由所述AB类电压放大器的正负射频输出的组合产生的直流电压（DC）输出驱动所述第六晶体管的栅极。

Images