SE519691C2 - Operationsförstärkare med hög hastighet och hög förstärkning - Google Patents

Description

519 691 2 I exempelvis dokumentet US-A-4 749 956 visas en heldifferen- tiell operationsförstärkare för MOS-integrerade kretsar, där operationsförstärkaren har ett kaskodkopplat transistorpar i P- grenen och ett kaskodtransistorpar i N-grenen, se figur 5 i nämnda dokument.

Redogörelse för uppfinningen Målet med uppfinningen är att förbättra förstärkningen utan att försämra hastigheten och detta kan åstadkommas genom att utforma en operationsförstärkare med hög hastighet och hög förstärkning för användning i högpresterande analoga kretsar med omkopplande kondensatorer, t ex högpresterande analog-till-digi- talomvandlare. Operationsförstärkaren enligt uppfinningen är av enstegs operationstranskonduktansförstärkartyp med enkel kaskod- koppling för N-typtransistorer och dubbel kaskodkoppling för P- typtransistorer. Med hänvisning till det ovan citerade dokumentet bör det finnas en enkelkaskodkoppling i N- och P- grenarna. Uppfinningen kan också innefatta en kontinuerlig CM- återkoppling. Med denna utformning av uppfinningen kan hög hastighet och hög förstärkning upprätthållas med en stor fas- marginal för att garantera stabilitet.

Kortfattad beskrivning av ritninqarna Fig 1 är en schematisk vy över en operationstranskonduktans- förstärkare, OTA, enligt uppfinningen.

Fig 2 är en schematisk vy över CM-återkopplingskretsen enligt en utföringsform.

Fig 3 visar ett simulerat frekvenssvar för OTA:n enligt uppfinningen.

Beskrivning av föredragna utförinqsformer Operationsförstärkaren som visas i figur 1 är en vikt kaskod- kopplad OTA. Till skillnad från konventionella OTA:er används en dubbel kaskodkoppling i P-grenen för att öka förstärkningen utan att förlora allt för mycket hastighet.

Transistorerna M0 och M1 är inanordningar och en transistor M12 åstadkommer en förspänningsström för dessa. Ingångssigna- lerna Vin+ och Vin- ansluts till transistorernas M0 resp M1 styre. Transistorerna M2 och M3 är förspänningstransistorer för 519 691 3 P-grenen. Transistorerna M4 och M5 är det första kaskod- transistorparet i P-grenen och transistorerna M10 och M11 är det andra kaskodtransistorparet i P-grenen. Transistorerna M6 och M7 är förspänningstransistorer för N-grenen och samtidigt åstad- kommer de ett organ för att styra CM-komponenten via en signal CMFB alstrad i en CM-återkopplingskrets. Transistorerna M8 och M9 är kaskodtransistorparet i N-grenen. Vout+ och Vout- är hel- differentiella utgångsklämmor. Vbias0 är förspänningen för transistorn Ml2, Vbiasl är förspänningen för transistorerna M8 och M9, Vbias2 är förspänningen för transistorerna M10 och Mll, Vbias3 är förspänningen för transistorerna M4 och M5 och Vbias4 är förspänningen för transistorerna M2 och M3. AVCC och AVSS är matningsspänningarna som vanligen har värden på 5 resp O V.

Operationsförstärkaren enligt uppfinningen som visas i figur 1 är en enstegs operationsförstärkare av OTA-typ och enhets- förstärkningsbandbredden ges av: 1 fwïfuï' där gmin är ingångstransistorernas MO och M1 transkonduktans och CL är OTA:s kapacitiva last.

Antag att frekvensen hos de parasitiska polerna som bildas vid kaskodtransistorernas emittrar är avsevärt större än frek- vensen hos den dominerande polen så fås en enpolsrealisering.

Felet i enhetsförstärkningsbuffertkonfigureringen ges av B.

Kamth, R. Meyer och P. Gray, “Relationship between frequency response and settling time of operational amplifiers“, IEEE J.

Solid-State Circuits, vol. SC-9. december 1974, sid 347-352 som: Av A v*ïfiußfflciš'°xpt"zr“f”'o' där ADC är likspänningsförstärkningen hos operationsförstärkaren.

Antag att en 12-bitars noggrannhet behövs. Operationsförstär- karen behöver ställas in inom en halv klocksampelperiod med en 12-bitars noggrannhet och sambandet kommer att vara : 2-12 CXP ("'2TC 'fu ' f) < T , och således: 519 691 4 1.4 _ 1.4 _ 2.8 _ f“> l _ _ -Tf- _ zßïfsample , där T är samplingsperioden och f sæwue är samplingsfrekvensen.

Enhetsförstärkningsbandbredden måste vara tre gånger större än samplingsfrekvensen för att garantera en 12-bitars inställnings- noggrannhet.

Genom att betrakta parasitpolerna och de olika omgivningarna för 0TA:n under olika klockfaser inses att det krävs att enhets- förstärkningsbandbredden skall vara minst sex gånger större än samplingsfrekvensen. Antag att samplingsfrekvensen är 50 Mhz, så bör enhetsförstärkningsbandbredden vara över 300 Mhz.

Ju mindre den kapacitiva lasten är desto större kommer enhetsförstärkningsbandbredden att vara. Det finns emellertid två ogynnsamma effekter med att använda små kapacitiva laster.

Värmebruseffekten och andra bruseffekter är omvänt proportio- nella mot samplingskapacitansen. Dessutom kan de icke domine- rande polerna minska fasmarginalen, om de icke dominerande polerna inte är så långt från den dominerande polen som är omvänt proportionell mot den kapacitiva lasten. Därför väljs den kapacitiva lasten till 2-4 pF. Med denna stora samplingskapaci- tans kommer värmebruset inte att begränsa det dynamiska området på 12 bitar om insignalens toppvärde är större än 0,5 V.

Som en allmän regel bör fasmarginalen vara större än 45 grader för SC-tillämpningar. Med denna stora kapacitiva last kan fasmarginalen enkelt garanteras.

Noggrannheten är direkt relaterad till likspänningsförstärk- ningen hos OTA:n och dess kapacitiva omgivningar. Antag att en 12-bitars noggrannhet behövs så ger en grov uppskattning av lik- spänningsförstärkningen : ADC >2 - 212=78db.

Om utformningsmarginalen betraktas så krävs att likspännings- förstärkningen är större än: 78 + 3 = 81 dB. För att erhålla denna höga förstärkning är det nödvändigt att använda kaskod- teknik. Eftersom förstärkning och utresistans hos en PMOS-tran- sistor är avsevärt mindre än förstärkningen och utresistansen hos en NMOS-transistor används dubbel kaskodkoppling för den övre grenen såsom visas i figur 1. Likspänningsförstärkningen ges av: Anc ö gmin (ros ' Anaflfoz ' Am ' Anzob där ro5 och roz är transistorernas M6 resp M2 utresistanser, 519 691 5 Ana, AM4 och AM10 är transistorernas M8, M4 resp Ml0 förstärkning.

Nackdelen är det begränsade utspänningområdet. Det är emellertid fördelaktigt att minska spänningssvinget för att minska distortion på grund av samplingen. Eftersom rörligheten i NMOS- transistorerna är mer än fyra gånger större än rörligheten i PMOS-transistorerna i vissa tillgängliga CMOS-processer är det bra att välja att utforma CM-spänningen så låg som möjligt för att minska tillslagsresistansen hos NMOS-switchar-na. CM- spänningen inställs till 2V. Utspänningen kan variera mer än +/- 1,2 V utan att försämra prestandan.

I figur 2 visas CM-återkopplingskretsen. Transistorerna M35 och M36 är ingångsanordningar för CM-återkopplingskretsen och deras styren är anslutna till ingångsspänningar Vin+ respektive Vin-, vilka är de heldifferentiella utgångarna Vout+ och Vout- hos operationsförstärkaren i figur 1. Transistorerna M33 och M34 åstadkommer förspänningsströmmar för ingångsanordningarna M35 och M36. Resistorerna I37 och I38 används för att alstra CM- spänningen i de heldifferentiella ingångsspänningarna vid tran- sistorns M66 styre. Det bör observeras att CM-spänningen är nivåskiftad på grund av styre-emitterspänningen i transistorerna M35 och M36. CM-inspänningen Vcm ansluts till transistorns M67 styre via transistorn M39 och nivåskiftas av transistorns M39 styre-emitterspänning. Transistorn M40 åstadkommer en för- spänningsström för transistorn M39. Skillnaden mellan spän- ningarna som ansluts vid differentialparet M66 och M67, dvs den nivåskiftade CM-spänningen i de heldifferentiella signalerna och den nivâskiftade CM-inspänningen används för att alstra CM- styrsignalen CMFB som används i operationsförstärkaren i figur 1. Transistorerna M68 och M69 är lasterna för det differentiella transistorparet M66 och M67 och strömmen i transistorn M69 används för att styra CM-spänningen i operationsförstärkaren i figur 1 via signalen CMFB. Transistorn M64 är förspänningstran- sistor för differentialparet M66 och M67 och transistorn M65 är kaskodtransistorn för transistorn M64. Vbias0 är förspänningen för transistorerna M33, M34 och M40, Vbias3 är förspänningen för transistorn M65 och Vbias4 är förspänningen för transistorn M64.

AVCC och AVSS är matningsspänningar med värden på 5 respektive 0 V.

För att verifiera prestanda har en SPICE-simulering utförts 519 691 6 på CADENCE-plattformen. En optimering av likspänningsdriftsno- derna har prioriterats för att göra kretsen mindre känslig för processvariationer. Optimeringen har utförts på ett sådant sätt att det finns tillräcklig emitter-kollektorspänning för att garantera att alla transistorerna bottnar även då det finns en avsevärd ändring i tröskelspänning och transistordimensionering. Simuleringsresultatet visas i figur 3 där både amplitud och fassvaret visas.

För att kontrollera kretsens robusthet varieras förspännings- strömmen med 20% och både in- och ut-CM-spänningen varieras från 1,8 till 2 V. Under alla dessa varieringar är DC-förstärkningen större än 83 dB, enhetsförstärkningsbandbredden större än 400 Mhz och fasmarginalen omkring 60 grader med en 4-pF kapacitans såsom ses i figur 3. Prestanda för OTA summeras i tabell 1.

Medan den ovanstående beskrivningen innehåller ett antal detaljer och specificeringar torde det inses att dessa endast är till för att illustrera föreliggande uppfinning och inte skall ses som begränsningar. Många modifieringar inses direkt av fackmannen som inte avviker från uppfinningens anda och omfång såsom definieras av de bilagda kraven och deras ekvivalenter. 519 691 7 TABELL 1 Sammanfattning av 0TA:s prestanda 2-pF kapacitiv last 4-pF kapacitiv last effektförlust @5V 25 mw 25 mW DC-förstärkning (dB) 85 dB 85 dB Enhetsförstärknings- 750 Mhz 420 Mhz bandbredd ' Fasmarginal 49 gr. 66 gr. Ändringshastighet 340 V/ps 180V/ps (Slew rate) (positiv övergång) Ändringshastighet 530 V/us 270 V/ps (S1ew rate) (negativ övergång) CMRR (anpassad) > 100 dB > 100 dB PSRR (pøsitiv 66 dB 66 dB matning) PSRR (negativ 69 dB 69 dB matning)

Claims (5)

519 691 PATENTKRAV 8

1. Förfarande för att använda asymmetrisk kaskodkoppling för N- och P-grenen i operationsförstärkararkitekturer med vikt kaskodkoppling för användning i högpresterande analoga kretsar med omkopplande kondensatorer, t ex, högpresterande analog-till-digitalomvandlare, kännetecknat av att flera kaskodanordningar används för grenen i vilken anordningarna har lägre förstärkning.

2. Förfarande enligt krav 1, kännetecknat av att ytterligare en kaskodanordning används för P-grenen i operationsförstärkararkitekturer med vikt kaskodkoppling.

3. Förfarande enligt krav 2 för att alstra styrsignalen för ett NMOS- strömkällatransistorpar (M6 och M7) i ett enkelkaskod-NMOS-strömkällapar (M6, M8 och M7, M9), kännetecknat av att styrsignalen innehåller information om CM- komponenten i de heldifferentiella utsignalerna.

4. Anordning för att använda asymmetrisk kaskodkoppling i N- och P-grenen i operationsförstärkararkitekturer med vikt kaskodkoppling, kännetecknad av att heldifferentiella insignaler åstadkoms för att anslutas till ett NMOS-par (MO och M1), där signalerna passerar genom ett dubbelkaskodkopplat PMOS-par (M4 och M5, M10 och M11) och helt differentiella utsignaler åstadkoms genom att avsluta signalerna med ett enda kaskodkopplat NMOS-strömkällapar (M6, M8 och M7, M9).

5. Anordning enligt krav 4, kännetecknad av att en NMOS-transistor (M12) används för att åstadkomma förspänningsströmmen för nämnda NMOS-par (M0 och M1), att PMOS-transistor-paret (M2 och M3) används för att åstadkomma förspänningsströmmen för dubbelkaskod PMOS-paret (M4 och M5, M10 och M11) och att en styrsignal används för att förspänna NMOS-strömkälla-transistorparet (M6 och M7) i nämnda enda kaskod-NMOS-ström-källapar (M6, M8 och M7, M9).