CN112865800B - 一种优化OTA的sigma-delta ADC调制器及电子设备 - Google Patents

Abstract

本发明提供了一种优化OTA的sigma‑delta ADC调制器及电子设备，其包括折叠套筒式OTA，所述折叠套筒式OTA包括输入模块、主极点决定模块、次主极点决定模块和第一调节模块，输入模块与主极点决定模块和次主极点决定模块三者电性连接后，次主极点决定模块决定电路次主极点，第一调节模块与次主极点决定模块并联连接。优化了OTA的相位裕度PM，解决响应时间滞后的问题，具有最佳信号响应速度和精度的优点，同时不必消耗更多功耗以及增加电路复杂度。该电子设备包括存储器和微处理器，存储器用于存储一个或多个程序，微处理器执行一个或多个程序，以控制上述优化OTA的sigma‑delta ADC调制器。

Description

一种优化OTA的sigma-delta ADC调制器及电子设备

【技术领域】

本发明涉及集成电路技术领域，特别是涉及一种优化OTA的sigma-delta ADC调制器及电子设备。

【背景技术】

创新是中国经济高质量发展的关键词，面对国内外的大环境，新一轮科技革命和产业变革都在加速演变，科技自强已经成为促进发展的“支撑点”，创新解决“卡脖子”问题变得尤为重要。

在电子科技领域中，模数转换器(Analog-to-Digital Converter，简称ADC)在现实世界和数字世界中已经成为不可或缺的媒介，尤其在通信系统中，ADC是连接模拟模块和数字基带的重要模块，它的性能要求随着通信系统的发展不断提高。采用过采样和噪声整形技术，Sigma-delta ADC因结构简单且元件匹配度依赖低等优点，具有低功耗高信噪比的性能，方便与数字电路集成，成为了ADC设计的重要研究方向。

现有技术的Sigma-delta ADC系统包括电性连接的多级积分器，量化器，校正模块，延时DAC模块，主要采用过采样技术采样信号，经过调制器，使量化噪声分布更广，并且输出一位一位的数据位流。而积分器的内部电路结构绝大多数采用折叠套筒式的运算放大器(Operational Transconductance Amplifier，简称OTA)。经过研究发现，折叠套筒式OTA的相位裕度基本确定在80°左右，过大的相位裕度使系统稳定但也会影响信号响应的时间，从而影响了反馈环路的信号响应速度与精度。

因此，有必要提供一种优化OTA的sigma-delta ADC调制器及电子设备以解决现有技术问题。

【发明内容】

为了解决上述技术问题，本发明的目的在于提供一种优化OTA的sigma-delta ADC调制器及电子设备。

本发明的技术方案如下：一种优化OTA的sigma-delta ADC调制器，包括折叠套筒式OTA和内部输入信号源、内部器件电压源，所述折叠套筒式OTA包括输入模块、主极点决定模块、次主极点决定模块和第一调节模块；所述输入模块分别与所述内部输入信号源、所述内部器件电压源、所述主极点决定模块以及所述次主极点决定模块电性连接，用于输入控制信号；所述主极点决定模块分别与所述内部器件电压源、所述输入模块以及所述次主极点决定模块电性连接，用于输出控制信号；所述次主极点决定模块分别与所述输入模块、所述主极点决定模块电性连接以及进行接地连接；所述输入模块与所述主极点决定模块和所述次主极点决定模块三者电性连接后，次主极点决定模块决定电路次主极点；所述第一调节模块设置于所述输入模块、所述主极点决定模块和所述次主极点决定模块三者电性连接处与地之间，实现所述第一调节模块与所述次主极点决定模块并联连接。

在一些实施例中，所述次主极点决定模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二晶体管的栅极连接，所述第一晶体管的源极和所述第二晶体管的源极均接地；所述第一调节模块包括第一调节电容和第二调节电容，所述第一调节电容的第一端与所述第一晶体管的漏极连接，所述第一调节电容的第二端与所述第一晶体管的源极连接并接地，所述第二调节电容的第一端与所述第二晶体管的漏极连接，所述第二调节电容的第二端与所述第二晶体管的源极连接并接地。

在一些实施例中，所述输入模块包括第三晶体管、第四晶体管和第五晶体管，所述第三晶体管的源极与所述内部器件电压源电性连接，所述第三晶体管的漏极与所述第四晶体管的源极、所述第五晶体管的源极连接，所述第四晶体管的栅极和所述第五晶体管的栅极分别连接到内部输入信号源的正负极，所述第四晶体管的漏极与所述第一晶体管的漏极连接，所述第五晶体管的漏极与所述第二晶体管的漏极连接。

在一些实施例中，所述主极点决定模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管以及负载电容，所述第十晶体管的源极和所述第十一晶体管的源极均与所述内部器件电压源电性连接，所述第十晶体管的栅极和所述第十一晶体管的栅极连接，所述第十晶体管的漏极与所述第六晶体管的源极连接，所述第十一晶体管的漏极与所述第七晶体管的源极连接，所述第六晶体管的栅极与所述第七晶体管的栅极连接，所述第六晶体管的漏极与所述第八晶体管的漏极连接，所述第七晶体管的漏极与所述第九晶体管的漏极连接，所述第八晶体管的栅极与所述第九晶体管的栅极连接，所述第八晶体管的源极与所述第四晶体管的漏极连接，所述第九晶体管的源极与所述第五晶体管的漏极连接。

在一些实施例中，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第十晶体管和所述第十一晶体管均为PMOS管，所述第一晶体管、所述第二晶体管、所述第八晶体管和所述第九晶体管均为NMOS管。

一种电子设备，包括存储器和微处理器，所述存储器用于存储一个或多个程序，所述微处理器执行一个或多个程序，以控制上述的优化OTA的sigma-delta ADC调制器。

与现有技术相比，本发明的有益效果在于：

1、一种优化OTA的sigma-delta ADC调制器包括折叠套筒式OTA，折叠套筒式OTA包括第一调节模块，优化了OTA的相位裕度PM，使得相位裕度PM接近理想45°，达到最佳信号响应速度和精度的效果。

2、第一调节模块包括第一调节电容和第二调节电容，所述第一调节电容的第一端与所述第一晶体管的漏极连接，所述第一调节电容的第二端与所述第一晶体管的源极连接并接地，所述第二调节电容的第一端与所述第二晶体管的漏极连接，所述第二调节电容的第二端与所述第二晶体管的源极连接并接地，通过设置第一调节电容和第二调节电容优化了OTA的相位裕度PM，解决响应时间滞后的问题，具有最佳信号响应速度和精度的优点，同时还不必消耗更多的功耗以及增加电路复杂度。

3、一种电子设备，包括存储器和微处理器，所述存储器用于存储一个或多个程序，所述微处理器执行一个或多个程序，以控制所述的优化OTA的sigma-delta ADC调制器。因此，所述电子设备也具有与上述的sigma-delta ADC调制器相同的有益效果，在此不再赘述。

【附图说明】

图1为Sigma-delta ADC调制器的电路框图；

图2为Sigma-delta ADC调制器中积分器的电路结构示意图；

图3为Sigma-delta ADC调制器中延时DAC模块的电路结构示意图；

图4为本发明第一实施例的折叠套筒式OTA的电路结构示意图；

图5为本发明第二实施例的电流舵DAC的电路结构示意图；

图6为本发明第三实施例的电子设备模块示意图。

附图标记说明：

M1、第一晶体管；M2、第二晶体管；M3、第三晶体管；M4、第四晶体管；M5、第五晶体管；M6、第六晶体管；M7、第七晶体管；M8、第八晶体管；M9、第九晶体管；M10、第十晶体管；M11、第十一晶体管；M12、第十二晶体管；M13、第十三晶体管；R1、第一电阻；R2、第二电阻；C1、第一电容；C_n1、第一调节电容；C_n2、第二调节电容；C_n3、第三调节电容；10、输入模块；11、主极点决定模块；12、次主极点决定模块；13、第一调节模块；14、电路次主极点；15、第二调节模块；16、共源共栅电路；17、存储器；18、微处理器；19、sigma-delta ADC调制器；100、积分器；200、延时DAC模块；2001、电流舵DAC。

【具体实施方式】

下面结合附图和实施方式对本发明作进一步说明。以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施例，都属于本发明所保护的范围。

本发明的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本发明的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。本发明的说明书和权利要求书或上述附图中的“上”“下”“左”“右”“前”“后”“侧”等方位词是针对提供的附图作相对的位置说明，并不是用于描述实际产品特定顺序。

请参阅图1-图3，sigma-delta ADC调制器包括电性连接的多级积分器100和延时DAC模块200，该延时DAC模块200包括以单元形式阵列排布的电流舵DAC2001，直接由sigma-delta ADC调制器的数字输出控制，这样单元的复用有利于提高了DAC的一致性。

请参阅图2，积分器100包括电性连接的阻容网络与运算放大器(OTA)，具体地，积分器包括第一电阻R1、第一电容C1和运算放大器，第一电阻R1的第一端作为信号输入IN，第一电阻R1的第二端和第一电容C1的第一端均与运算放大器的第一端连接、第一电容C1的第二端与运算放大器的第三端连接作为信号输出OUT，运算放大器的第二端接地。由于该积分器中的运算放大器对一定频率的信号都有相应的相位移动作用，这样的信号反馈到输入端会使得运算放大电路不稳定甚至发生振荡，因此，第一电容C1予以一定的相位补偿，改变反馈网络相移，补偿运算放大器的相位滞后，提高积分器的准确性和稳定性。第一电阻R1可以让第一电容C1在充电的时候速度变慢，起到电压平缓和限流作用。

请参阅图4，本发明第一实施例提供sigma-delta ADC调制器，其积分器100包括折叠套筒式OTA、内部输入信号源(V_in+、V_in-)和内部器件电压源VDD，折叠套筒式OTA包括输入模块10、主极点决定模块11和次主极点决定模块12；输入模块10分别与内部输入信号源(V_in+、V_in-)、内部器件电压源VDD、主极点决定模块11以及次主极点决定模块12电性连接，用于输入控制信号；主极点决定模块11分别与内部器件电压源VDD、输入模块10以及次主极点决定模块12电性连接，用于输出控制信号；次主极点决定模块12分别与输入模块10、主极点决定模块11电性连接以及进行接地GND连接；该输入模块10、主极点决定模块11和次主极点决定模块12三者电性连接后，次主极点决定模块12决定电路次主极点；第一调节模块13设置于输入模块10、主极点决定模块11和次主极点决定模块12三者电性连接处14与地GND之间，实现第一调节模块13与次主极点决定模块12并联连接。通过设置第一调节模块13，解决因相位裕度PM在80°左右严重影响信号响应时间的问题。

请继续参阅图4，次主极点决定模块12包括第一晶体管M1和第二晶体管M2，第一晶体管M1的栅极与第二晶体管M2的栅极连接，第一晶体管M1的源极和第二晶体管M2的源极均接地GND；第一调节模块13包括第一调节电容C_n1和第二调节电容C_n2，第一调节电容C_n1的第一端与第一晶体管M1的漏极连接，第一调节电容C_n1的第二端与第一晶体管M1的源极连接并接地GND，第二调节电容C_n2的第一端与第二晶体管M2的漏极连接，第二调节电容C_n2的第二端与第二晶体管M2的源极连接并接地GND。

输入模块10包括第三晶体管M3、第四晶体管M4和第五晶体管M5，第三晶体管M3的源极与内部器件电压源VDD电性连接，第三晶体管M3的漏极与第四晶体管M4的源极、第五晶体管M5的源极连接，第四晶体管M4的栅极和第五晶体管M5的栅极分别连接到内部输入信号源(V_in+、V_in-)的正负极，第四晶体管M4的漏极与第一晶体管M1的漏极连接，第五晶体管M5的漏极与第二晶体管M2的漏极连接。

主极点决定模块11包括第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10和第十一晶体管M11以及负载电容C_L，第十晶体管M10的源极和第十一晶体管M11的源极均与内部器件电压源VDD电性连接，第十晶体管M10的栅极和第十一晶体管M11的栅极连接，第十晶体管M10的漏极与第六晶体管M6的源极连接，第十一晶体管M11的漏极与第七晶体管M7的源极连接，第六晶体管M6的栅极与第七晶体管M7的栅极连接，第六晶体管M6的漏极与第八晶体管M8的漏极连接输出信号V_out+，第七晶体管M7的漏极与第九晶体管M9的漏极连接输出信号V_out-，第八晶体管M8的栅极与第九晶体管M9的栅极连接，第八晶体管M8的源极与第四晶体管M4的漏极连接，第九晶体管M9的源极与第五晶体管M5的漏极连接，负载电容C_L为与输出信号V_out+、V_out-连接的后续电路的等效电容。第三晶体管M3的栅极与sigma-delta ADC调制器的内部系统相应管脚连接，需要理解的是，该第三晶体管M3的栅极连接关系并不作为主要技术点，这里并不作具体限定，只需和内部系统相应管脚连接完成闭环回路即可。

需要说明的是，第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第十晶体管M10和第十一晶体管M11均为PMOS管，第一晶体管M1、第二晶体管M2、第八晶体管M8和第九晶体管M9均为NMOS管。

需要理解的是，第一调节模块13不仅只有第一调节电容C_n1、第二调节电容C_n2，本发明第一实施例本质是提供一种在OTA的次主极点设置第一调节模块的方法，其电容数量由实际电路的电流波形确定，可以并联多个电容，使得相位裕度PM达到人为预想的结果。

电路结构确定后，折叠套筒式OTA的相位裕度PM基本确定，这时当主极点决定模块11输出的负载电容C_L一定时，

电路的主极点为

其中R_out为输出阻抗，

电路的次主极点为

其中C_n为第一调节模块13上的调节电容值，C_n'为次主极点决定模块12处的晶体管寄生电容，g_m10为次主极点决定模块12上晶体管的跨导。

结合上述(1)和(2)，可知相位裕度PM＝180-arctan(P₂/P₁)， (3)。所以在输入模块10、主极点决定模块11和次主极点决定模块12三者电性连接处14并联第一调节模块13来增大电路次主极点，可达到调节相位裕度PM的目的。具体地，并联设置第一调节电容C_n1和第二调节电容C_n2优化了OTA的相位裕度PM，使得相位裕度PM接近理想45°，具有最佳信号响应速度和精度的优点，同时还不必消耗更多的功耗以及增加电路复杂度。

请参阅图5，本发明第二实施例提供优化电流舵DAC的sigma-delta ADC调制器包括电流舵DAC2001，该电流舵DAC2001包括共源共栅电路16，其内包括至少一个晶体管。具体地，本实施例电流舵DAC2001进一步包括第二电阻R2和第二调节模块15，共源共栅电路16包括第十二晶体管M12和第十三晶体管M13，第十二晶体管M12的源极与第二电阻R2的第一端连接，第二电阻R2的第二端接地，第十三晶体管M13的源极和第十二晶体管M12的漏极连接。

需要理解的是，第十三晶体管M13的漏极、第十二晶体管M12的栅极和第十三晶体管M13的栅极连接关系并不是本发明的技术点，这里并不作具体说明。因此，第十三晶体管M13的漏极、第十二晶体管M12的栅极和第十三晶体管M13的栅极均分别与sigma-delta ADC调制器的内部系统相应管脚连接即可。

第二调节模块15与该第二电阻R2并联，即第二调节模块15的第一端与第十二晶体管M12的源极连接，第二调节模块15的第二端接地。具体地，该第二调节模块15包括至少一个调节电容，且调节电容均与第二电阻R2并联。例如，本实施例第二调节模块15包括一个第三调节电容C_n3，第三调节电容C_n3的第一端与第十二晶体管M12的源极连接，第三调节电容C_n3的第二端接地。该电流舵DAC2001包括共源共栅电路16结构，且由于采用大栅长晶体管，极大的抵抗了沟道调制效应。该电流舵DAC2001直接由sigma-delta ADC的数字输出控制，使得共源共栅电路16工作在开关切换状态及产生共模电平波动时，容易导致DAC上电流波动，通过设置第二电阻R2，构成源极负反馈，极大优化了DAC的电流稳度。第二调节模块15与第二电阻R2构成滤波网络，也就是第三调节电容C_n3与第二电阻R2构成滤波网络，提高电流舵DAC2001线性度，减少了电路的面积代价，也抑制了高频杂散信号和噪声的影响。另外，提供了较高的对地阻抗，优化了电流舵DAC2001对晶体管二级效应的抵抗。

关于第二调节模块15与第二电阻R2构成的滤波网络抑制噪声的效果，其具体分析如下：

1)引入滤波网络前，

2)引入滤波网络后，

其中，

i_{n_out}为引入滤波网络前电流舵DAC的输出噪声电流，io_ut为引入滤波网络后电流舵DAC的输出噪声电流，i_n1为第十二晶体管的噪声电流，i_n2为第二电阻R2的热噪声电流，K为波尔兹曼常数，T为绝对温度，γ_N(约为2/3)为第十二晶体管的噪声系数，g_m为第十二晶体管的跨导，C为第二调节模块C_n3的容值，R为第二电阻R2的阻值，S为信号频率。

当信号频率S极小，此时有：

又因为，g_m·R＞＞1， (12)

所以，

对比式(5)和(13)，在引入滤波网络后，电流舵DAC的输出噪声电流的平方值由4KT·γ_N·g_m变化为通过控制R值，可使得/>从而实现电流舵DAC的输出噪声电流的衰减。

请参阅图6，本发明第三实施例提供一种电子设备，包括存储器17和微处理器18，存储器17用于存储一个或多个程序，微处理器18执行一个或多个程序，以控制上述优化OTA的sigma-delta ADC调制器19。

需要说明的是，上述第一调节电容C_n1、第二调节电容C_n2和第三调节电容C_n3的电容值根据具体实际电路的波形，经调制之后进行确定，这里并不作具体的电容值限定，上述的晶体管型号以及电阻R1和第二电阻R2的阻值由实际电路经调制好波形确定，这里并不作具体限定。

与现有技术相比，本发明的有益效果在于：

1、一种优化OTA的sigma-delta ADC调制器包括折叠套筒式OTA，折叠套筒式OTA包括第一调节模块，优化了OTA的相位裕度PM，使得相位裕度PM接近理想45°，达到最佳信号响应速度和精度的效果。

2、第一调节模块包括第一调节电容和第二调节电容，所述第一调节电容的第一端与所述第一晶体管的漏极连接，所述第一调节电容的第二端与所述第一晶体管的源极连接并接地，所述第二调节电容的第一端与所述第二晶体管的漏极连接，所述第二调节电容的第二端与所述第二晶体管的源极连接并接地，通过设置第一调节电容和第二调节电容优化了OTA的相位裕度PM，解决响应时间滞后的问题，具有最佳信号响应速度和精度的优点，同时还不必消耗更多的功耗以及增加电路复杂度。

3、一种电子设备，包括存储器和微处理器，所述存储器用于存储一个或多个程序，所述微处理器执行一个或多个程序，以控制所述的优化OTA的sigma-delta ADC调制器。因此，所述电子设备也具有与上述的sigma-delta ADC调制器相同的有益效果，在此不再赘述。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (5)

1.一种优化OTA的sigma-delta ADC调制器，包括折叠套筒式OTA和内部输入信号源、内部器件电压源，其特征在于：所述折叠套筒式OTA包括输入模块、主极点决定模块、次主极点决定模块和第一调节模块；

所述输入模块分别与所述内部输入信号源、所述内部器件电压源、所述主极点决定模块以及所述次主极点决定模块电性连接，用于输入控制信号；

所述主极点决定模块分别与所述内部器件电压源、所述输入模块以及所述次主极点决定模块电性连接，用于输出控制信号；

所述次主极点决定模块分别与所述输入模块、所述主极点决定模块电性连接以及进行接地连接；

所述输入模块与所述主极点决定模块和所述次主极点决定模块三者电性连接后，次主极点决定模块决定电路次主极点；

所述第一调节模块设置于所述输入模块、所述主极点决定模块和所述次主极点决定模块三者电性连接处与地之间，实现所述第一调节模块与所述次主极点决定模块并联连接；

所述次主极点决定模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二晶体管的栅极连接，所述第一晶体管的源极和所述第二晶体管的源极均接地；

所述第一调节模块包括第一调节电容和第二调节电容，所述第一调节电容的第一端与所述第一晶体管的漏极连接，所述第一调节电容的第二端与所述第一晶体管的源极连接并接地，所述第二调节电容的第一端与所述第二晶体管的漏极连接，所述第二调节电容的第二端与所述第二晶体管的源极连接并接地。

2.根据权利要求1所述的优化OTA的sigma-delta ADC调制器，其特征在于：所述输入模块包括第三晶体管、第四晶体管和第五晶体管，所述第三晶体管的源极与所述内部器件电压源电性连接，所述第三晶体管的漏极与所述第四晶体管的源极、所述第五晶体管的源极连接，所述第四晶体管的栅极和所述第五晶体管的栅极分别连接到内部输入信号源的正负极，所述第四晶体管的漏极与所述第一晶体管的漏极连接，所述第五晶体管的漏极与所述第二晶体管的漏极连接。

3.根据权利要求2所述的优化OTA的sigma-delta ADC调制器，其特征在于：所述主极点决定模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管以及负载电容，所述第十晶体管的源极和所述第十一晶体管的源极均与所述内部器件电压源电性连接，所述第十晶体管的栅极和所述第十一晶体管的栅极连接，所述第十晶体管的漏极与所述第六晶体管的源极连接，所述第十一晶体管的漏极与所述第七晶体管的源极连接，所述第六晶体管的栅极与所述第七晶体管的栅极连接，所述第六晶体管的漏极与所述第八晶体管的漏极连接，所述第七晶体管的漏极与所述第九晶体管的漏极连接，所述第八晶体管的栅极与所述第九晶体管的栅极连接，所述第八晶体管的源极与所述第四晶体管的漏极连接，所述第九晶体管的源极与所述第五晶体管的漏极连接，负载电容为与输出信号连接的后续电路的等效电容。

4.根据权利要求3所述的优化OTA的sigma-delta ADC调制器，其特征在于：所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第十晶体管和所述第十一晶体管均为PMOS管，所述第一晶体管、所述第二晶体管、所述第八晶体管和所述第九晶体管均为NMOS管。

5.一种通信电子设备，包括存储器和微处理器，其特征在于：所述存储器用于存储一个或多个程序，所述微处理器执行一个或多个程序，以控制如权利要求1－4中任一项所述的优化OTA的sigma-delta ADC调制器。