TW393831B - A high speed and high gain operational amplifier - Google Patents

Description

經濟部中央標準局貝工消費合作社印製 A7 —-------B7___________ 五、發明説明（1 ) 發明領域 本發明係關於用於例如高性能類比對數位轉換器的高性 能切換電容類比電路中的高速及高增益運算放大器之設 計。運算放大器是類比電路的最重要的基礎。對於在寬頻 無線電系統中的高性能類比對數位轉換器而言，運算放大 器限制了速度及精確度。 發明背景 —— , ·. 運算放大器是大部分電壓模式類比電路的心臟。它們通 系左右了切換電容器（sc)電路的操作速度及精確度。它們 亦消耗了在該s c電路中的大部分功率。高性能類比對數位 (A/D)轉換器通常使用8(：電路技術。因此，運算放大器的 性能決定了 A/D轉換器的性能。 對SC電路而言，負載是單純的電容性。通常單級運算互 二 導放大器（OTAs)是優於多級運算放大器。在〇TAs中，電 容性負載係用來產生單一支配極點（Single d〇minate pole)，其通；產生高單一增益頻寬（unity_gajn bandwidth)。該直流増益通常是適度的，但可藉串接而改 善。對多級運算放大器而言，内部米勒電容及有時候電阻 係用來分裂極點且導入零點次補償相位落後，且頻率響應 與負載無關。然而，該單一增益頻寬通常低於該單級 OTAs ’雖然直流増益由於多級的串接而係較高。對高_ t A/D轉換器而言，通常單級架構較好係在於有可能決定一 單一極點且具有一非常寬的頻寬。然而，該項增益通常對 高精確度A/D轉換器而言是不夠的。 本紙張尺度適用中國國家標準（CNS ) A4規格（21QX2_97公瘦 1 '~~ --- I.： Γ_·1— Ί-----„--訂------線’< -... I (請先閲讀背面之注意事項再填^··本頁)

經濟部中央樣準局貝工消费合作杜印製 在例如專利US-A-4 749 由 sk - * ”956中，顯不一用於M〇S積分器 電路的完全差動運算放大器，其中該運算放大器在？支中 有-申接電晶體對及❹支中有一串接電晶體對，請參該 專利的圖5。 發明簡述 本發明旨在增加增益而不損及速度且可藉設計—用於高 性能切換電容器類比電路（例’如高性能類比對數位轉換器） 中的高速及高増益運算放大器而得到。此進步的運算放大 器是一單級運算互導放大器型式，其具有單串接的N型電 晶體及雙串接的P型電晶體。參考該引證專利，有一單串 接於N及P支中。本發明亦可包括一連續時間共模回授。以 本發明的設計，可維持高速及高增益而有一大的相位邊界 以保證穩定度。 圖式簡述 圖1是此進步的運算互導放大器OTA的示意圖。 圖2是根據實施例的共模回授電路的示意圖。 圖3是顯示根據本發明之〇τ A的模擬頻率響應。 較佳實施例的詳述 圖1所示的運算放大器是一摺昼串接OTA，不像傳統的 OTAs，一雙串接係用在p支中增加增益而沒有太不利於速 度。 電晶體M0及Ml是輸入裝置且電晶體M12提供它們的偏 壓電流。輸入信號Vin+及Vin-是分別施加至電晶體M0及 Μ 1的閘極，電晶體Μ 2及Μ 3是P支路的偏壓電晶體。電晶 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ".. 訂 -'t A7 B7 3 五、發明説明（ 體M4和M5是該P支中的該第一串接電晶體對，且電晶體 M10和Mil是該P支路中的該第二串接電晶體對。電晶體 M6及M7是N支的偏壓電晶體，且同時它們提供一裝置經 由在共模回授電路中產生的信號CMFB來控制該共模成 份。電晶體Μ 8及Μ 9是N支中的串接電晶體對。Vout+及 Vout-是全差動輸出。VbiasO是電晶體M12的偏壓， ▽bias 1是電晶體M8及M9的偏壓，Vbias 2是電晶體M10及 Mil的徧壓，Vbias3是電晶體M4及M5的偏壓’且Vbias4 是電晶體M2及M3的偏壓。AVCC及AVSS是供應電壓’通 常分別具有5及0 V的値。 圖1所示的進步運算放大器是一單級OTA型運算放大 器，且單一增益頻寬是給定的：’ 其中gmin是輸入電晶髏M0及M1的跨導，且Cl是〇TA的負 載電容値。 ^ 假設形成在串接電晶體源極的寄生極點頻寬是可觀地大 於主宰極點頻寬，則可穩定一單一極點。在單一增益緩衝 結構中的穩定誤差（settling error)係在B. Kamth，R. Meyer 和 P. Gray 的"Relationship between frequency response and settling time of operational amplifiers", IEEE J. Solid-State Circuits，Vol. SC-9, Dec. 1974, pp. 347 - 352 中給定爲 ¥ =」^—exp(_2；r<M)，其中ADC是運算放太器的直流增 益，假設需要12位元精確度，運算放大器需要在半時脈取 樣週期内安定而具有12位元精確度，關係式會是·· -6- 本紙張尺度適用中國國家榡準（CNS ) Α4規格（210x297公釐） II-----------Tt-----^--訂------線 i (，，- ..X- (請先閱讀背面之注意事項再填窝本頁) ；、 經濟部中央樣準局員工消费合作社印製 經濟部中央揉準局貝工消費合作社印製 A7 B7 五、發明説明（4 ) exP(-2;r.f>t)且因此= ^ = ^ = 一， 仏 t 0,51 1 其中τ是取樣週期且fsample是取樣頻率。單一增益頻寬必須 是大於取樣頻寬3倍以保證有12位元安定的精確度。 考慮在不同時脈相位期間，OTA的寄生極點和不同的週 園元件，有需要的是單一增益頻寬會至少大於取樣頻率的 六倍。假設取樣頻率爲50 Mhz，則單一增益頻寬應該超過 300 Mhz。負載電容値愈小，單一增益頻寬會愈大。然 而，有二項使用小負載電容値的不利效應。熱雜訊功率和 其他的雜訊功率係反比於取樣電容値。並且非主宰極點可 減少相位邊界，如果該非主宰極點並非遠離反比於負載電 容値的主宰極點。因此，負載電容値選爲2〜4pF。以這樣 大的取樣電容，如果峰値輸入信號是大於,0.5V，熱雜訊並 不會限制1 2位元的動態範圍。 一般而言，j於SC的應用，相位邊界應該大於45度。以 此大的負載電容値，此相位邊界很容易得以保證。 精確度直接和OTA的直流增益和它的電容性週圍元件有 關。假設需要1 2位元的精確度，直流增益的粗略估計爲： ADC>2 · 212»78dB。 考慮設計邊界，直流增益需要是大於：78 + 3 = 8 1 dB。爲 了獲得此高增益，有需要使用串接技術。因爲PMOS電晶 體的增益和輸出電阻是相當小於NMOS電晶體的增益和輸 出電阻，如圖1所示，雙串接係用於較上方支路。直流増 係給疋爲♦ ADCSgmin(厂 〇6· Αμ8!| 7" 〇2· Am4· Ai〇) 其中r〇6和r〇2分別是電晶體M6*M2的輸出電阻，aM8, -7- 本紙張尺度適用中國國家標準（CNS ) A4M ( 21〇Χ297公釐） —.--^--1.1-----冬-- (請先閲讀背面之注意事項再故寫本頁) -訂 五、發明説明（5 A7 B7 經濟部中央標準局負工消費合作社印製 AM4和AM1〇分別是電晶體M8，M4和M10的增益。缺點是 有限的輸出電壓範園。然而，有利的是降低電壓擺動以降 低由於取樣的失眞。因爲在特定可得的CMOS製程中， NMOS電晶體的漂移率較pm〇S電晶體的漂移率大四倍，將 共模電壓設計成儘可能地低以降低NMOS開關的開啓 (Switch-on)電阻是一項好的選擇。該共模電壓設定成2伏 特。輸出電壓可擺動超過+ /-1.2伏特而不會減損性能。 圖2所示是共模回授電路，電晶體m3 5和M3 6是共模回 授電路的輸入裝置，而且它們的閘極分別和輸入電壓Vin+ 和Vin-連接，該等輸入電壓是圖i的運算放大器的全差動輸 出Vout+和V〇ut-。電晶體M33和M34提供輸入裝置M35和 M36偏壓電流。電阻器137和13 8用來產生在電晶體M66的 閘極上的全差動輸入電壓中之共模電壓。可注意是共模電 壓由於電晶體M3 5和M3 6的閘-源電壓而產生位準偏移。 共模輸入電壓Vcm係經由電晶體M39施加至電晶體M67的 閘極’且被電晶體Μ 3 9的閘-源電壓所偏移位準。電晶想一 Μ40提供電晶體Μ39的偏壓電流。施加在差動對Μ66和 Μ67上的電壓差，也就是在全差動信號中的偏移位準共模 電壓和偏移該位準共模輸入電壓用來產生用於圖1之運算 放大器之共模控制信號CMFB。電晶體Μ68和Μ69是差動 電晶體對Μ66和Μ67的負载，且在電晶體Μ69中的電流是 用來經由信號CMFB控制圖1之運算放大器中的共模電|。 電晶體Μ64是差動對Μ66和Μ67的偏壓電晶體，且電晶體 Μ65是電晶體Μ64的串電晶體。Vbias 0是電晶體Μ33， 8- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

V -* - 393831 A7 B7_五、發明説明（6 ) M34和M40的偏壓電壓，Vbias 3是電晶體M65的偏壓電 壓，且Vbias4是電晶體M64的偏壓電壓。AVCC和AVSS是 分別具有5伏特和0伏特値的供應電壓。 ‘ 爲了驗證性能，SPICE模擬係實施於CADENCE平台中。 優先將直流操作點最佳化以使電路對製程上的變動較不教 感。這樣的方式最佳化使得有足夠的源-汲電壓以保證所有 的電晶艘在飽和區，即使臨界電壓和電晶趙尺寸有—可觀 的改變。模擬結果顯示於圖3，其中振幅和相位響應都有 顯示。 爲了檢查電路的強固性，偏壓電流有2 〇 %的變動，且輸 入和輸出共模電壓由1.8變動至2伏特。在所有這些變動 下’直流增益是大於83 dB，單一增益頻寬是大於4〇〇 Mhz，且相位邊界在4_pF電容値時係約6〇度，就如圖3所 看到的。Ο T A的性能係摘要於表i。 而前述包括極多的詳細敘述，可以瞭解的是這些只是例 舉本發明而非建立作爲限制。熟習此項技藝之人士很容易 而明顯地作許多修正而不背離本發明的精神和範園，就如 附加的申請專利範園和其法律上均等物所界定者。 (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央榇準局貝工消費合作社印褽 財卿辟 393831 五、發明説明（7 )

表1 : OTA的性能摘要 2-pF電容性負載 4-pF電容性負載 在5V時的功率消耗 Α 25 mW 25 mW 直流增益(dB) 85 dB 85 dB 單一增益頻寬 750 MHz 420 MHz 相位邊界 49 deg 66 deg 回轉率(正向轉移） 340 V/us 180 V/us ’ 回轉率(負向轉移） 530 V/us 270 V/us 共模拒斥比(匹配時） >100 dB >100 dB 電源供應拒斥比(正電壓供應） 66 dB 66 dB 電源供應拒斥比(負電壓供應） 69 dB 69 dB (請先閲讀背面之注意事項再填寫本頁) 訂 I---It . 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. Α8 Β8 C8 D8 193831 夂、申請專利範園 1·—種在摺疊串接運算放大器架構中使用N及P支路用的非 對稱串接的方法，該架構係用於高性能切換電容器類比 電路’例如高性能類比對數位轉換器，其特徵在於多的 串接裝置係用於其中裝置具有較低增益的支路。 2二根據申請專利範圍第1項之方法，其特徵在於一多的_ 接裝置係用於摺疊串接運算放大器架構中的p支路。 3. 根據申請專利範圍第2項之，方法，用以產生在一單，串接 NMOS電流源對（M6，M8和M7，M9)中的NMOS電流源-電晶體對（Μ 6和Μ 7)用的控制信號，其特徵在於該控制 信號包含在全差動輸出信號中共模成份的資訊。 4. 一種在摺疊串接運算放大器中ν及Ρ去路中使用非對稱串 接的裝置，其特徵在於全差“輸入信號係提供來施加至 NMOS對（Μ0及Ml)，其中該芽信號通過一雙串接pm〇S 對（M4和M5，M10和Mil)，且藉著以一單串級NMOS ϋ源對（M6，M8和M7 ’ M9)來終止該等信號，可提 供一全差動輸出信號。 5. 根據申請專利範圍第4項之裝置，其特徵在於一 NMOS電 晶體（Μ 1 2 )係用來提供該NMOS對（M0和Ml)的偏壓電 流，一 PMOS電晶體對（M2和M3)係用來提供該等雙串接 PMOS對（M4和M5，M10和Mil)的偏壓電流，且一控 制信號係用來偏壓在該單串接NMOS電流源對（M6，M8 和Μ 7，Μ 9)中的NMOS電流源電晶體對（Μ 6和Μ 7)。 6. —種裝置，用以產生在一單串接NMOS電流·源對（Μ6， M8和M7，M9)中一 NMOS電流源電晶體對（Μ 6和Μ 7) -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） JI — IJ~.----装-- (請先Μ讀背面之注^項再填寫本1) tr-_ C 經濟部中央揉準局貝工消费合作社印装 ABCD 393831 六、申請專利範圍 用的控制信號，其特徵在於來自用以實施一摺疊串接運 算放大器之裝置的全差動信號係提供來施加至一 NMOS 對（M35和N06)，一電阻對（137和138)是提供來用於產 生一正比於施加至一 NMOS對（M35和M36)的該等全差 動信號之加總的信號，該信.號和一被一 NMOS電晶體 (M39)偏移位準的共模參考信號（Vcm)是提供來施加至 .一 PMOS對（Μ 6 6和Μ 6 7,)，二個二極趙連接的NMOS電晶 體（M68和M69)是提供作爲該PMOS對（Μ 6 6和Μ 6 7 )的 負載，且其中該控制信號是在該等NMOS負載電晶體 (M69)之一的没極產生。 7.根據申請專利範園第6項之裝置，其特徵在於一 NMOS電 晶體對（Μ 3 3和Μ 3 4)是提供該NMOS對（M35和Μ36^的 備壓電流，一 NMOS電晶體（Μ40).是提供該NMOS電晶體 (Μ 3 9)的偽壓電流，PMOS電晶體（M64和M65)是提供 來形成一串接電流源及提供該PMOS對（Μ66和Μ67)的 偏壓電流。 (請先Η讀背面之注意事項再_爲本頁) * -訂 線· 經濟部中央橾半局貝工消费合作社印簟 -12- 本紙張尺度適用中®國家梯準（CNS ) Α4規格（210X297公釐）