CN117957779A - 使用误差数模转换器的dac校准 - Google Patents
使用误差数模转换器的dac校准 Download PDFInfo
- Publication number
- CN117957779A CN117957779A CN202280061818.7A CN202280061818A CN117957779A CN 117957779 A CN117957779 A CN 117957779A CN 202280061818 A CN202280061818 A CN 202280061818A CN 117957779 A CN117957779 A CN 117957779A
- Authority
- CN
- China
- Prior art keywords
- current
- dac
- calibration
- error
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005994 diacetyl cellulose Polymers 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims description 47
- 238000004891 communication Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000035559 beat frequency Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101150058768 Ica1 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003997 social interaction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开的某些方面提供了一种数模转换器(DAC)系统。该DAC系统通常包括:多个电流源;多个校准DAC,每个校准DAC耦合到多个电流源中的相应一个电流源;参考电流源;和电流镜,该电流镜具有选择性地耦合到多个电流源的第一分支,其中该电流镜的第二分支耦合到参考电流源。该DAC系统还包括选择性地耦合到电流镜的第一分支和第二分支的第一误差DAC,以及选择性地耦合到电流镜的第一分支和第二分支的第二误差DAC。
Description
背景技术
相关申请的交叉引用
本申请要求于2021年9月27日提交的美国申请17/449,056号的优先权,该申请已转让给本申请的受让人并且其全部内容以引用方式并入本文。
技术领域
本公开的某些方面总体涉及电子部件,并且更具体地涉及用于数模转换的电路。
相关领域的描述
电子设备包括计算设备,诸如台式计算机、笔记本计算机、平板计算机、智能电话、可穿戴设备如智能手表、互联网服务器等。这些各种电子设备为人类用户提供信息、娱乐、社交互动、保障、安全、生产力、交通运输、制造和其他服务。这些各种电子设备的许多功能都依赖于无线通信。无线通信系统和设备被广泛地部署以提供诸如语音、视频、分组数据、消息传送、广播等各种类型的通信内容。这些系统能够通过共享可用系统资源(例如,时间、频率和功率)来支持与多个用户的通信。此类系统的示例包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、以及正交频分多址(OFDMA)系统(例如,长期演进(LTE)系统或新空口(NR)系统)。无线设备可包括用于处理信号以经由天线传输的发射器。发射器可包括一个或多个数模转换器(DAC),该一个或多个数模转换器(DAC)被配置为将信号从数字域转换到模拟域以供在传输之前进一步处理(例如,放大和上变频)。
发明内容
本公开的系统、方法和设备各自具有若干个方面,其中没有单一一个方面是单独负责其期望的特性的。在不限制本申请的由随后的权利要求所表达的范围的情况下,现在将对一些特征进行简要地讨论。在考虑此讨论后,并且尤其是在阅读题为“具体实施方式”的章节之后,将理解本公开的特征如何提供本文所述的优点。
本公开的某些方面提供了一种数模转换器(DAC)系统。该DAC系统通常包括:多个电流源;多个校准DAC,每个校准DAC耦合到多个电流源中的相应一个电流源;参考电流源;和电流镜,该电流镜具有选择性地耦合到多个电流源的第一分支,其中该电流镜的第二分支耦合到参考电流源。该DAC系统还包括选择性地耦合到电流镜的第一分支和第二分支的第一误差DAC,以及选择性地耦合到电流镜的第一分支和第二分支的第二误差DAC。
本公开的某些方面提供了一种用于数模转换的方法。该方法通常包括:选择性地将电流镜的第一分支耦合到多个电流源,其中电流镜的第二分支耦合到参考电流源,并且其中多个校准DAC中的每个校准DAC耦合到多个电流源中的相应一个电流源;选择性地将第一误差DAC耦合到电流镜的第一分支和第二分支;以及选择性地将第二误差DAC耦合到电流镜的第一分支和第二分支。
本公开的某些方面提供了一种用于无线通信的装置。该装置通常包括:发射链;耦合到该发射链的DAC,该DAC具有多个电流源,该多个电流源被配置为基于数字输入码生成模拟信号并将该模拟信号提供给该发射链;耦合到该DAC的DAC校准电路。在一些方面,该DAC校准电路包括:多个校准DAC,每个校准DAC耦合到多个电流源中的相应一个电流源;参考电流源;电流镜,该电流镜具有选择性地耦合到多个电流源的第一分支,其中该电流镜的第二分支耦合到参考电流源;第一误差DAC,该第一误差DAC选择性地耦合到电流镜的第一分支和第二分支;和第二误差DAC,该第二误差DAC选择性地耦合到电流镜的第一分支和第二分支。
为了实现前述和相关的目的,一个或多个方面包括以下全面描述的并在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个方面的某些例示性特征。然而,这些特征仅指示可以采用各个方面的原理的各种方式中的仅一些方式。
附图说明
为了能够详细理解本公开的上述特征的方式,以上简要概括的更具体的描述可通过参考各方面来获得,这些方面中的一些在附图中示出。然而应注意,附图仅示出了本公开的某些方面,并且因此不应被认为是对其范围的限制,因为该描述可以允许其他等效的方面。
图1是可以在其中实践本公开的各方面的示例无线通信网络的示图。
图2是可以在其中实践本公开的各方面的示例接入点(AP)和示例用户终端的框图。
图3是根据本公开的某些方面的具有数模转换器(DAC)的示例收发器前端的框图。
图4A至图4C示出了根据本公开的某些方面的用DAC校准实现的数模转换系统的不同阶段。
图5A和图5B是示出根据本公开的某些方面的与不同DAC校准技术相关联的误差累积的比较的表。
图6是描绘根据本公开的某些方面的用于数模转换的示例操作的流程图。
为了便于理解,已经在可能的情况下使用了相同的参考标号以指定对于附图而言共用的相同元素。可以设想,在一个方面中公开的元素可以有益地用于其他方面而无需具体叙述。
具体实施方式
本公开的某些方面总体涉及用于数模转换的技术。数模转换器(DAC)可包括响应于数字输入码来供应电流以生成对应输出信号的多个电流源。每个电流源可耦合到校准DAC以补偿与电流源相关联的误差。然而,即使在校准之后,针对每个电流源的校准电流也可能具有相关联的误差。因此,电流源的各个误差累积,这可能导致显著的总误差。本公开的某些方面涉及用于打破这种误差累积的技术。例如,可以通过将由电流源供应的电流与参考电流进行比较来顺序地校准DAC的电流源。在每个电流源校准阶段期间,可动态地调整相关联的参考电流以使用以往复(ping-pong)方式工作的两个误差DAC来补偿先前电流源校准阶段的误差,如本文更详细描述的。
示例无线通信
图1示出了具有接入点110和用户终端120的无线通信系统100,其中可实践本公开的各方面。为简单起见,图1中仅示出一个接入点110。接入点(AP)通常是与用户终端通信的固定站,并且还可被称为基站(BS)、演进型节点B(eNB)、下一代节点B(gNB)或者某种其他术语。用户终端(UT)可以是固定的或者移动的,并且还可以被称为移动站(MS)、接入终端、用户装备(UE)、站(STA)、客户端、无线设备或者某种其他术语。用户终端可以是无线设备,诸如蜂窝电话、个人数字助理(PDA)、手持设备、无线调制解调器、膝上型计算机、平板设备、个人计算机等等。
接入点110可以在任何给定时刻,在下行链路和上行链路上与一个或多个用户终端120进行通信。下行链路(即前向链路)是从接入点到用户终端的通信链路,而上行链路(即反向链路)是从用户终端到接入点的通信链路。用户终端还可以与另一个用户终端进行对等通信。系统控制器130可以耦合到接入点,以及提供针对接入点的协调和控制。
无线通信系统100使用多个发射天线和多个接收天线来在下行链路和上行链路上进行数据传输。接入点110可装备有多个(Nap个)天线来实现下行链路传输的发射分集和/或上行链路传输的接收分集。一组(Nu个)选择的用户终端120可接收下行链路传输并发射上行链路传输。每个选择的用户终端向接入点传输用户特定的数据以及/或者从接入点接收用户特定的数据。通常,每个选择的用户终端可装备有一个或多个天线(即,Nut≥1)。Nu个选择的用户终端可具有相同数量的天线或不同数量的天线。
无线通信系统100可以是时分双工(TDD)系统或者频分双工(FDD)系统。对于TDD系统,下行链路和上行链路共享相同频带。对于FDD系统,下行链路和上行链路使用不同频带。无线通信系统100还可使用单个载波或者多个载波来进行传输。每个用户终端120可装备有单个天线(例如,为了使成本降低)或者多个天线(例如,在可支持额外的成本的情况下)。在一些方面,用户终端120或接入点110可包括数模转换器(DAC)系统,该数模转换器(DAC)系统包括用误差DAC实现的校准电路,如本文更详细描述的。
图2示出了无线通信系统100中的接入点110和两个用户终端120m和120x的框图。接入点110装备有Nap个天线224a至224ap。用户终端120m装备有Nut,m个天线252ma至252mu,并且用户终端120x装备有Nut,x个天线252xa至252xu。接入点110是用于下行链路的发射实体和用于上行链路的接收实体。每个用户终端120是用于上行链路的发射实体和用于下行链路的接收实体。如本文使用的,“发射实体”是能够经由频率信道发射数据的独立操作的装置或设备,并且“接收实体”是能够经由频率信道接收数据的独立操作的装置或设备。在下面的描述中,下标“dn”表示下行链路,下标“up”表示上行链路,Nup个用户终端被选择用于在上行链路上进行同时传输,Ndn个用户终端被选择用于在下行链路上进行同时传输,Nup可以等于或者可以不等于Ndn,并且Nup和Ndn可以是静态值,或者能够针对每个调度间隔而改变。可在接入点和/或用户终端处使用波束控制、波束形成、或者某种其他空间处理技术。
在上行链路上,在被选择用于上行链路传输的每个用户终端120处,TX数据处理器288接收来自数据源286的业务数据和来自控制器280的控制数据。TX数据处理器288基于与针对用户终端选择的速率相关联的译码和调制方案,对针对该用户终端的业务数据{dup}进行处理(例如,编码、交织和调制),并且为Nut,m个天线中的一个天线提供数据符号流{sup}。收发器前端(TX/RX)254(其还被称为射频前端(RFFE))对相应的符号流进行接收和处理(例如,转换至模拟、放大、滤波和上变频),以生成上行链路信号。例如,收发器前端254还可经由RF开关来将上行链路信号路由到用于发射分集的Nut,m个天线中的一个天线。控制器280可以控制收发器前端254内的路由。存储器282可存储用于用户终端120的数据和程序代码,并且可与控制器280交互。
可调度多个(Nup个)用户终端120在上行链路上进行同时传输。这些用户终端中的每个用户终端在上行链路上向接入点传输其经处理的符号流的集合。
在接入点110处,Nap个天线224a至224ap从全部Nup个用户终端接收在上行链路上传输的上行链路信号。对于接收分集,收发器前端222可以选择从天线224中的一个天线接收的信号来进行处理。从多个天线224接收的信号可被组合以增强接收分集。接入点的收发器前端222还执行与由用户终端的收发器前端254执行的处理互补的处理,并且提供恢复的上行链路数据符号流。该恢复的上行链路数据符号流是对由用户终端发射的数据符号流{sup}的估计。RX数据处理器242根据被用于恢复的上行链路数据符号流的速率对该流进行处理(例如,解调、解交织和解码),以获得解码数据。每个用户终端的解码数据可被提供给数据宿244以供存储以及/或者提供给控制器230以供进一步处理。
在下行链路上,在接入点110处,TX数据处理器210从数据源208接收用于被调度用于下行链路传输的Ndn个用户终端的业务数据、来自控制器230的控制数据、以及可能来自调度器234的其他数据。各种类型的数据可以在不同的传输信道上发送。TX数据处理器210基于针对每个用户终端选择的速率,对针对该用户终端的业务数据进行处理(例如,编码、交织和调制)。TX数据处理器210可提供用于Ndn个用户终端中的一个或多个用户终端的要从Nap个天线中的一个天线发射的下行链路数据符号流。收发器前端222接收该符号流并对其进行处理(例如,转换至模拟、放大、滤波和上变频),以生成下行链路信号。例如,收发器前端222还可经由RF开关来将该下行链路信号路由到用于发射分集的Nap个天线224中的一个或多个天线。控制器230可以控制收发器前端222内的路由。存储器232可存储用于接入点110的数据和程序代码,并且可与控制器230交互。
在每个用户终端120处,Nut,m个天线252接收来自接入点110的下行链路信号。对于用户终端120处的接收分集,收发器前端254可选择从天线252中的一个或多个天线接收的信号来进行处理。从多个天线252接收的信号可被组合以增强接收分集。用户终端的收发器前端254还执行与由接入点的收发器前端222执行的处理互补的处理,并且提供恢复的下行链路数据符号流。RX数据处理器270对该恢复的下行链路数据符号流进行处理(例如,解调、解交织和解码),以获得针对用户终端的解码数据。在一些方面,收发器前端254或222可具有包括用误差DAC实现的校准电路的DAC系统,如本文更详细描述的。
图3是其中可实践本公开的各方面的示例收发器前端300(诸如图2中的收发器前端222、254)的框图。收发器前端300包括:用于经由一个或多个天线来发射信号的发射(TX)路径302(其还被称为发射链)和用于经由天线来接收信号的接收(RX)路径304(其还被称为接收链)。当TX路径302和RX路径304共享天线303时,这些路径可经由接口306与天线连接。
从数模转换器(DAC)308接收同相(I)或正交(Q)基带模拟信号,TX路径302可包括基带滤波器(BBF)310、混频器312、驱动放大器(DA)314和功率放大器(PA)316。在一些方面,收发器前端300可包括DAC校准电路390,该DAC校准电路可包括误差DAC,如本文更详细描述的。DAC校准电路390可用于校准DAC 308(例如,也被称为“发射器DAC”)。BBF 310、混频器312和DA 314可被包括在射频集成电路(RFIC)中,而PA 316可在RFIC外部。
BBF 310对从DAC 308接收的基带信号进行滤波,并且混频器312将滤波后的基带信号与发射本地振荡器(LO)信号进行混频,以将感兴趣的基带信号转换到不同的频率(例如,从基带上变频到RF)。该频率转换过程产生LO频率和感兴趣的信号的频率的和频与差频。该和频与差频被称为拍频。拍频通常处于RF范围内,使得由混频器312输出的信号通常是RF信号,其在通过天线303进行传输之前可由DA 314和/或由PA 316进行放大。
RX路径304包括低噪声放大器(LNA)322、混频器324和基带滤波器(BBF)326。LNA322、混频器324和BBF 326可以被包括在射频集成电路(RFIC)中,该射频集成电路(RFIC)可以与包括TX路径部件的RFIC相同,或者可以不同。经由天线303接收的RF信号可以被LNA322放大,并且混频器324将放大的RF信号与接收本地振荡器(LO)信号进行混频,以将感兴趣的RF信号转换到不同的基带频率(即,下变频)。由混频器324输出的基带信号可在被模数转换器(ADC)328转换至数字I或Q信号以进行数字信号处理之前由BBF 326进行滤波。
虽然期望LO的输出在频率上保持稳定,但将LO调谐到不同的频率通常需要使用变频振荡器,这可能涉及稳定性和可调谐性之间的折衷。当代系统可采用具有压控振荡器(VCO)的频率合成器来生成稳定的、具有特定调谐范围的可调谐的LO。因此,发射LO频率可由TX频率合成器318产生,其可在与混频器312中的基带信号进行混频之前由放大器320进行缓冲或放大。类似地,接收LO频率可由RX频率合成器330产生,其可在与混频器324中的RF信号进行混频之前由放大器332进行缓冲或放大。
用于数模转换的示例技术
数模转换器(DAC)校准电路(例如,DAC校准电路390)可用于补偿(或至少减少)与DAC(诸如图3的DAC 308)相关联的电流源误差。例如,DAC 308可被实现为例如电流舵DAC,并且因此可包括响应于数字输入码而供应电流的多个电流源。每个电流源可耦合到校准DAC(例如,作为DAC校准电路390的一部分)以补偿与电流源相关联的误差。该误差可以是由电流源供应的电流与参考电流之间的差。然而,即使在校准之后,针对每个电流源的校准电流也可能具有相关联的残余误差。因此,电流源的各个误差累积,这可能导致显著的总误差。本公开的某些方面涉及用于通过例如使用两个误差DAC来打破误差累积的技术,如本文更详细描述的。
图4A是根据本公开的某些方面的用DAC校准实现的DAC系统400的框图。如图所示,DAC系统400包括电流源404-1至404-n(本文中统称为“电流源404”),n是大于1且等于DAC的分辨率的整数。电流源404-1至404-n提供相应电流Ics-1至Ics-n(例如,本文中称为“DAC电流”)。电流源404中的每个电流源经由数字输入码的相应位来控制。电流源404-1至404-n可经由相应开关430-1至430-n(本文中统称为“开关430”)在节点450处选择性地耦合到电流镜422的第一分支。
如图所示,参考电流源406可耦合到电流镜422的第二分支。如图所示,参考DAC408(refDac)可耦合到参考电流路径431,使得生成电流Iref,该电流等于来自参考电流源406的参考电流和由参考DAC 408供应的电流的总和。在参考电流源校准阶段期间,参考DAC408可提供电流,使得Iref等于由所有电流源404中具有最大电流输出的电流源404中的一个电流源提供的电流。例如,由于与电流源404相关联的变化,电流源404中的一个电流源可提供最大电流量。Iref可被设定(例如,由参考DAC 408有效地设定)为等于由提供最大电流量的该电流源供应的电流。
如图所示,校准DAC 402-1至402-n(本文中统称为“校准DAC402”)分别耦合到电流源404。校准DAC 402-1至402-n中的每一者可供应校准电流(分别为Ical-1至Ical-n)以试图将Ica1和Ics的总和(称为“校准电流”)设定为等于Iref(例如,Iref+ID0)。换句话讲,校准DAC402-1可提供电流Ical-1以试图将Ics-1+Ical-1设定为等于Iref。例如,校准DAC 402中的每一者可在相应校准阶段期间单独控制。可以增加到每个校准DAC的数字输入,直到相关联的校准电流接近等于Iref+ID0而不大于Iref+ID0。可以使用感测电路424和控制器460来执行该校准。例如,校准电流(例如,Ical和Ics的总和)被镜像以生成镜像校准电流462,如图所示。流到感测电路424的电流461可等于(Iref+ID0)减去镜像校准电流462。因此,感测电路424可感测(Iref+ID0)与校准电流之间的差,从而向控制器460提供对校准电流(例如,镜像校准电流462)何时接近等于Iref+ID0的指示,如本文所描述的。
基于来自感测电路424的指示,控制器460在相应校准阶段期间将数字信号提供给校准DAC 402的输入端。然而,即使在校准之后,由于校准DAC 402的分辨率,校准电流与Iref(例如,Iref+ID0)之间可能存在残余误差。因此,与电流源404相关联的误差累积,从而不利地影响DAC准确性。
某些方面提供用于防止(或至少减少)与电流源404相关联的误差累积的技术,该技术可例如使用两个误差DAC来实现。如图4A所示,例如,误差DAC 410可经由相应开关414、420选择性地耦合到参考电流路径431或节点450,并且误差DAC 412可经由相应开关418、416选择性地耦合到参考电流路径431或节点450。
在第一阶段期间(例如,在参考电流源校准阶段之后),校准DAC402-1可提供电流Ical-1以试图将Ics-1+Ical-1设定为等于Iref。如所描述,由于校准DAC 402-1的分辨率,校准电流与Iref之间可能存在误差(D1)。虽然在所提供的示例中,首先针对电流源404-1执行校准,但可从校准DAC 402中的任一者和电流源404中的相关联的电流源开始执行校准。
在第一阶段期间,开关416可闭合,并且开关418可断开。误差DAC412可提供电流ID1以补偿该误差(D1)。此外,开关414可闭合,并且开关420可断开。误差DAC 410还可以将与可为0的初始误差值相关联的电流ID0提供给参考电流路径431。如本文所使用,提供电流以补偿误差的误差DAC通常是指提供至少补偿误差的一部分且不需要补偿整个误差的电流的误差DAC。
如图4B所示,在第二阶段期间,开关416可断开,并且开关418可闭合。因此,误差DAC 412现在将(先前在第一阶段期间供应到节点450的)电流ID1提供给参考电流路径431,从而生成调整的参考电流(Iref+ID1)。因此,校准DAC 402-2可提供电流Ical-2以试图将Ics-2+Ical-2设定为等于Iref+ID1。换句话讲,校准DAC 402-2试图基于Ics-2与Iref+ID1之间的差(例如,而不是Ics-2与Iref之间的差)来校准电流源404-2。因此,校准DAC 402-2补偿与Ics-1相关联的误差(D1),从而防止误差在针对电流源404中的每个电流源执行校准时累积。针对电流源404-2的校准电流与Iref之间的误差现在等于D2(例如,与电流源404-2的校准相关联的误差)减去D1。虽然在本文所描述的示例中,按从电流源404-1至404-n的顺序对电流源404执行校准,但可按任何其他顺序对电流源404执行校准。
如图所示,在第二阶段期间,开关420闭合,并且开关414断开。误差DAC 410将表示误差D2(例如,与电流源404-2的校准相关联的误差)的电流ID2提供给节点450。
如图4C所示,在第三阶段期间,现在将电流ID2提供给参考电流路径431,使得校准DAC 402-3以如关于第二阶段所描述的类似方式补偿误差D2。例如,校准DAC 402-3可提供电流Ical-3以试图将Ics-3+Ical-3设定为等于Iref+ID2。校准DAC 402-3补偿与Ics-2相关联的误差(D2)。针对电流源404-3的校准电流与Iref之间的误差现在等于D3(例如,与电流源404-3的校准相关联的误差)减去D2。如图所示,误差DAC 412还将表示误差D3(例如,与电流源404-3的校准相关联的误差)的电流ID3提供给节点450。重复此过程直到确定针对校准DAC 402的校准设定。
图5A是示出常规校准的DAC中的误差累积的表500。如图所示,对于校准下的DAC电流源中的每个DAC电流源(例如,提供电流Ics1至Ics5),可能存在后校准误差(分别为D1至D5)。基于Iref(在表500中示为“ref”)对每个DAC电流源执行校准。例如,后校准误差D1可以等于Iref减去Ics1,并且后校准误差D2可以等于Iref减去Ics2,等等。因此,针对电流源的校准电流与Iref之间的误差(例如,也称为微分非线性(DNL))可为D1-D5。因此,如图所示,电流源的误差累积,从而导致积分非线性(INL)增加。例如,针对Ics1的误差累积可以等于D1+D0(例如,其中D0是初始误差0),针对Ics2的误差累积可以等于D2+D1+D0,针对Ics3的误差累积可以等于D3+D2+D1+D0,等等。
图5B是示出根据本公开的某些方面的使用校准技术的误差累积的表501。如图所示,对于每次DAC电流源校准,生成临时参考电流(本文中也称为“调整的参考电流”)。例如,当校准提供Ics2的电流源404-2时,临时参考电流为Iref+ID1(例如,在表501中被示为参考值(ref)加上误差D1)。
针对电流源404-2的后校准误差通常等于D2,如关于图5A所描述的。然而,如所描述的,由于针对电流源404-2的校准是基于临时参考电流(Iref+ID1)执行的,因此针对电流源404-2的参考电流的校准电流误差可以等于D2-D1。因此,累积链被打破。换句话讲,提供Ics1的电流源504-1的误差累积(或缺少该误差累积)是等于D1的D0+D1-D0,提供Ics2的电流源404-2的误差累积(或缺少该误差累积)是等于D2的D0+D1-D0+D2-D1,并且提供Ics3的电流源504-3的误差累积(或缺少该误差累积)是等于D3的D0+D1-D0+D2-D1+D3-D2,等等。因此,如图所示,使用本文所描述的校准技术,与电流源相关联的误差不会累积。
本文所描述的方面本质上是数字的并且是可扩展的。可使用两个误差DAC来增加具有任何合适数量的电流源或位的任何DAC的DAC准确性。此外,取决于规范,可用任何数量的位(例如,2位或更大)来实现误差DAC。本文所描述的方面还对DAC系统的DNL几乎没有影响,同时提高INL(例如,与常规具体实施相比提高四倍)。信号与噪声加失真比(SNDR)可受INL约束。因此,在相同SNDR规范的情况下,INL的提高可用于放宽校准DAC 402的准确性,从而允许减小校准DAC的大小。由于针对电流源404中的每个电流源实现校准DAC,因此减小校准DAC的大小可显著减小DAC系统400的大小。
图6是描绘根据本公开的某些方面的用于数模转换的示例操作600的流程图。例如,操作600可由DAC系统(诸如DAC系统400)执行。
在框605处,操作600开始于DAC系统(例如,经由开关430)选择性地将电流镜(例如,电流镜422)的第一分支耦合到多个电流源(例如,电流源404)。电流镜的第二分支耦合到参考电流源(例如,参考电流源406)。在一些方面,多个校准DAC(例如,校准DAC 402)中的每个校准DAC耦合到多个电流源中的相应一个电流源。
在框610处,DAC系统(例如,经由开关414、420)选择性地将第一误差DAC(例如,误差DAC 412)耦合到电流镜的第一分支和第二分支,并且在框615处,选择性地将第二误差DAC(例如,误差DAC 410)耦合到电流镜的第一分支和第二分支。
第一开关(例如,开关420)可耦合在第一误差DAC的输出端与电流镜的第一分支之间,第二开关(例如,开关414)可耦合在第一误差DAC的输出端与电流镜的第二分支之间,第三开关(例如,开关416)可耦合在第二误差DAC的输出端与电流镜的第一分支之间,并且第四开关(例如,开关418)可耦合在第二误差DAC的输出端与电流镜的第二分支之间。在一些方面,DAC系统可基于经由至少参考电流源生成的参考电流(例如,Iref+ID0)和流过电流镜的第二分支的镜像电流(例如,镜像校准电流462)来控制多个校准DAC中的至少一个校准DAC。
在一些方面,在(例如,如关于图4A所描述的)第一阶段期间,DAC系统可经由多个校准DAC中的第一校准DAC(例如,校准DAC 402-1)提供第一校准DAC电流(例如,Ical-1),并且经由多个电流源中的第一电流源(例如,电流源404-1)提供第一DAC电流(例如,Ics-1)。第一校准DAC电流和第一DAC电流可被组合以提供校准电流。DAC系统还可以(例如,经由参考电流源406和参考DAC 408)向耦合到电流镜的第二分支的参考电流路径(例如,参考电流路径431)提供参考电流(例如,Iref),并且在第一阶段期间,基于校准电流与参考电流之间的差,(例如,经由误差DAC 412)向电流镜的第一分支提供误差DAC电流(例如,ID1)。
在一些方面,在(例如,如关于图4B所描述的)第二阶段期间,DAC系统经由第一误差DAC向参考电流路径(例如,参考电流路径431)提供第一误差DAC电流,并且将第一误差DAC电流和参考电流进行组合,以向电流镜的第二分支提供调整的参考电流(例如,Iref+ID1)。在一些方面,在第二阶段期间,DAC系统经由多个电流源中的第二电流源(例如,电流源404-2)提供第二DAC电流(例如,Ics-2);基于第二DAC电流与调整的参考电流之间的差,经由多个校准DAC中的第二校准DAC(例如,校准DAC 402-2)提供第二校准DAC电流(例如,Ical-2);并且将第二校准DAC电流和第二DAC电流进行组合,以向电流镜的第一分支提供第二校准电流。在一些方面,在第二阶段期间,DAC系统基于第二校准电流与调整的参考电流之间的差,经由第二误差DAC提供第二误差DAC电流。
在一些方面,在(例如,如关于图4C所描述的)第三阶段期间,DAC系统经由第二误差DAC向参考电流路径提供第二误差DAC电流,并且将第二误差DAC电流和参考电流进行组合,以向电流镜的第二分支提供另一调整的参考电流(例如,Iref+ID2)。在第三阶段期间,DAC系统还可经由多个电流源中的第三电流源(例如,电流源404-3)提供第三DAC电流(例如,Ics-3);基于第三DAC电流与另一调整的参考电流之间的差,(例如,经由多个校准DAC中的第三校准DAC(例如,校准DAC 402-3))提供第三校准DAC电流(例如,Ical-3);并且将第三校准DAC电流和第三DAC电流进行组合,以向电流镜的第一分支提供第三校准电流。
示例方面
方面1.一种数模转换器(DAC)系统,包括:多个电流源;多个校准DAC,每个校准DAC耦合到所述多个电流源中的相应一个电流源;参考电流源;电流镜,所述电流镜具有选择性地耦合到所述多个电流源的第一分支,其中所述电流镜的第二分支耦合到所述参考电流源;第一误差DAC,所述第一误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支;和第二误差DAC,所述第二误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支。
方面2.根据权利要求1所述的DAC系统,还包括:第一开关,所述第一开关耦合在所述第一误差DAC的输出端与所述电流镜的所述第一分支之间;第二开关,所述第二开关耦合在所述第一误差DAC的所述输出端与所述电流镜的所述第二分支之间;第三开关,所述第三开关耦合在所述第二误差DAC的输出端与所述电流镜的所述第一分支之间;和第四开关,所述第四开关耦合在所述第二误差DAC的所述输出端与所述电流镜的所述第二分支之间。
方面3.根据权利要求1所述的DAC系统,还包括:感测电路,所述感测电路具有耦合到所述电流镜的所述第二分支的输入端;和控制器,所述控制器具有耦合到所述感测电路的输出端的输入端,其中所述多个校准DAC的输入端耦合到所述控制器的输出端。
方面4.根据权利要求1所述的DAC系统,其中,对于第一阶段:所述多个校准DAC中的第一校准DAC被配置为提供第一校准DAC电流;所述多个电流源中的第一电流源被配置为提供第一DAC电流;并且所述电流镜的所述第一分支被配置为接收包括所述第一校准DAC电流和所述第一DAC电流的校准电流。
5.根据权利要求4所述的DAC系统,其中:所述参考电流源被配置为向耦合到所述电流镜的所述第二分支的参考电流路径提供参考电流;并且对于所述第一阶段,所述第一误差DAC被配置为基于所述校准电流与所述参考电流之间的差来提供误差DAC电流。
方面6.根据权利要求5所述的DAC系统,其中,对于第二阶段:所述第一误差DAC被配置为向所述参考电流路径提供第一误差DAC电流;并且所述电流镜的所述第二分支被配置为接收包括所述第一误差DAC电流和所述参考电流的调整的参考电流。
方面7.根据权利要求6所述的DAC系统,其中,对于所述第二阶段:所述多个电流源中的第二电流源被配置为提供第二DAC电流;所述多个校准DAC中的第二校准DAC被配置为基于所述第二DAC电流与所述调整的参考电流之间的差来提供第二校准DAC电流;并且所述电流镜的所述第一分支被配置为接收包括所述第二校准DAC电流和所述第二DAC电流的第二校准电流。
方面8.根据权利要求7所述的DAC系统,其中,对于所述第二阶段,所述第二误差DAC被配置为基于所述第二校准电流与所述调整的参考电流之间的差来提供第二误差DAC电流。
方面9.根据权利要求8所述的DAC系统,其中,对于第三阶段:所述第二误差DAC被配置为向所述参考电流路径提供所述第二误差DAC电流;所述电流镜的所述第二分支被配置为接收包括所述第二误差DAC电流和所述参考电流的另一调整的参考电流;所述多个电流源中的第三电流源被配置为提供第三DAC电流;所述多个校准DAC中的第三校准DAC被配置为基于所述第三DAC电流与所述另一调整的参考电流之间的差来提供第三校准DAC电流;并且所述电流镜的所述第一分支被配置为接收包括所述第三校准DAC电流和所述第三DAC电流的第三校准电流。
方面10.一种用于数模转换的方法,包括:选择性地将电流镜的第一分支耦合到多个电流源,其中所述电流镜的第二分支耦合到参考电流源,并且其中多个校准DAC中的每个校准DAC耦合到所述多个电流源中的相应一个电流源;选择性地将第一误差DAC耦合到所述电流镜的所述第一分支和所述第二分支;以及选择性地将第二误差DAC耦合到所述电流镜的所述第一分支和所述第二分支。
方面11.根据权利要求10所述的方法,其中:第一开关耦合在所述第一误差DAC的输出端与所述电流镜的所述第一分支之间;第二开关耦合在所述第一误差DAC的所述输出端与所述电流镜的所述第二分支之间;第三开关耦合在所述第二误差DAC的输出端与所述电流镜的所述第一分支之间;并且第四开关耦合在所述第二误差DAC的所述输出端与所述电流镜的所述第二分支之间。
方面12.根据权利要求10所述的方法,还包括基于经由至少所述参考电流源生成的参考电流和流过所述电流镜的所述第二分支的镜像电流来控制所述多个校准DAC中的至少一个校准DAC。
方面13.根据权利要求10所述的方法,还包括在第一阶段期间:经由所述多个校准DAC中的第一校准DAC提供第一校准DAC电流;以及经由所述多个电流源中的第一电流源提供第一DAC电流,其中将所述第一校准DAC电流和所述第一DAC电流进行组合以提供校准电流。
方面14.根据权利要求13所述的方法,还包括:经由所述参考电流源向耦合到所述电流镜的所述第二分支的参考电流路径提供参考电流;以及在所述第一阶段期间,基于所述校准电流与所述参考电流之间的差,经由所述第一误差DAC向所述电流镜的所述第一分支提供误差DAC电流。
方面15.根据权利要求14所述的方法,还包括在第二阶段期间:经由所述第一误差DAC向所述参考电流路径提供第一误差DAC电流;以及将所述第一误差DAC电流和所述参考电流进行组合,以向所述电流镜的所述第二分支提供调整的参考电流。
方面16.根据权利要求15所述的方法,还包括在所述第二阶段期间:经由所述多个电流源中的第二电流源提供第二DAC电流;基于所述第二DAC电流与所述调整的参考电流之间的差,经由所述多个校准DAC中的第二校准DAC提供第二校准DAC电流;以及将所述第二校准DAC电流和所述第二DAC电流进行组合,以向所述电流镜的所述第一分支提供第二校准电流。
方面17.根据权利要求16所述的方法,还包括在所述第二阶段期间,基于所述第二校准电流与所述调整的参考电流之间的差,经由所述第二误差DAC提供第二误差DAC电流。
方面18.根据权利要求17所述的方法,还包括在第三阶段期间:经由所述第二误差DAC向所述参考电流路径提供所述第二误差DAC电流;将所述第二误差DAC电流和所述参考电流进行组合,以向所述电流镜的所述第二分支提供另一调整的参考电流;经由所述多个电流源中的第三电流源提供第三DAC电流;基于所述第三DAC电流与所述另一调整的参考电流之间的差,经由所述多个校准DAC中的第三校准DAC提供第三校准DAC电流;以及将所述第三校准DAC电流和所述第三DAC电流进行组合,以向所述电流镜的所述第一分支提供第三校准电流。
方面19.一种用于无线通信的装置,包括:发射链;耦合到所述发射链的数模转换器(DAC),所述DAC具有多个电流源,所述多个电流源被配置为基于数字输入码生成模拟信号并将所述模拟信号提供给所述发射链;耦合到所述DAC的DAC校准电路,所述DAC校准电路包括:多个校准DAC,每个校准DAC耦合到所述多个电流源中的相应一个电流源;参考电流源;电流镜,所述电流镜具有选择性地耦合到所述多个电流源的第一分支,其中所述电流镜的第二分支耦合到所述参考电流源;第一误差DAC,所述第一误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支;和第二误差DAC,所述第二误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支。
方面20.根据权利要求19所述的装置,还包括:第一开关,所述第一开关耦合在所述第一误差DAC的输出端与所述电流镜的所述第一分支之间;第二开关,所述第二开关耦合在所述第一误差DAC的所述输出端与所述电流镜的所述第二分支之间;第三开关,所述第三开关耦合在所述第二误差DAC的输出端与所述电流镜的所述第一分支之间;和第四开关,所述第四开关耦合在所述第二误差DAC的所述输出端与所述电流镜的所述第二分支之间。
在本公开内,“示例性”一词用来意指“用作示例、实例或说明”。在本文中被描述为“示例性”的任何具体实施或方面不必被解释为优于或胜过本公开的其他方面。同样地,术语“方面”不要求本公开的所有方面包括所讨论的特征、优点、或操作模式。在本文中使用术语“耦合”来指代两个对象之间的直接或间接耦合。例如,如果对象A物理地接触对象B,并且对象B接触对象C,则对象A和C仍然可被认为是相互耦合的,即使对象A和C相互并没有直接地物理接触。例如,第一对象可以耦合到第二对象,即使第一对象从未与第二对象直接地物理接触。术语“电路”被广泛地使用并且旨在同时包括电子设备和导体的硬件具体实施,这些电子设备和导体在被连接和配置时,使得能够执行本公开中描述的功能,而不受电子电路类型的限制。
在具体实施方式中描述的装置和方法在附图中通过各个框、模块、部件、电路、过程、算法等(统称为“元素”)来示出。这些元素可使用例如硬件来实现。
可对本文所示的部件、步骤、特征和/或功能中的一者或多者进行重新排列和/或将其组合成单个部件、步骤、特征或功能,或者体现在若干部件、步骤或功能中。还可在不脱离本文中所公开的特征的情况下添加附加的元件、部件、步骤和/或功能。本文所示的装置、设备和/或部件可被配置为执行本文所述的方法、特征或步骤中的一者或多者。
应当理解,所公开的方法中的步骤的具体顺序或层次是示例性过程的例示。应当理解,基于设计偏好,可以重新排列这些方法中的步骤的具体顺序或层次。所附的方法权利要求以示例顺序给出了各种步骤的元素,但并不意味着其受到给出的具体顺序或层次的限制,除非本文进行了特别地叙述。
提供前面的描述是为了使本领域的任何技术人员能够实践本文描述的各个方面。对这些方面的各种修改对于本领域技术人员而言将是显而易见的,并且本文中所定义的通用原理可以应用于其他方面。因此,权利要求不旨在限于本文示出的各方面,而是要符合与权利要求的语言一致的全部范围,其中除非明确说明,否则对单数形式的元素的提及不旨在意指“一个和仅一个”,而是“一个或多个”。除非另有特别说明,否则术语“一些”是指一个或多个。提及项目列表中的“至少一者”的短语是指那些项目的任何组合,包括单个成员。例如,“以下中的至少一者:a、b或c”旨在至少涵盖:a、b、c、a-b、a-c、b-c和a-b唱以及与相同元素的倍数的任何组合(例如,a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或a、b和c的任何其他顺序)。贯穿本公开描述的各个方面的元素的对于本领域普通技术人员来说是已知的或稍后将是已知的所有结构和功能等同方案通过引用的方式明确地并入本文,并且旨在被权利要求涵盖。此外,本文所公开的任何内容都不是旨在奉献给公众的,无论此类公开是否在权利要求中明确地表述。任何权利要求元素都不应根据35U.S.C.§112(f)的规定来解释,除非使用短语“用于......的构件”来明确地表述该元素,或者在方法权利要求的情况下,使用短语“用于......的步骤”来表述该元素。
应理解,权利要求书不限于上文所例示的精确配置和部件。在不脱离权利要求的范围的情况下,可以对上文所描述的方法和装置的布置、操作和细节进行各种修改、改变和变化。
Claims (20)
1.一种数模转换器(DAC)系统,包括:
多个电流源;
多个校准DAC,每个校准DAC耦合到所述多个电流源中的相应一个电流源;
参考电流源;
电流镜,所述电流镜具有选择性地耦合到所述多个电流源的第一分支,其中所述电流镜的第二分支耦合到所述参考电流源;
第一误差DAC,所述第一误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支;和
第二误差DAC,所述第二误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支。
2.根据权利要求1所述的DAC系统,还包括:
第一开关,所述第一开关耦合在所述第一误差DAC的输出端与所述电流镜的所述第一分支之间;
第二开关,所述第二开关耦合在所述第一误差DAC的所述输出端与所述电流镜的所述第二分支之间;
第三开关,所述第三开关耦合在所述第二误差DAC的输出端与所述电流镜的所述第一分支之间;和
第四开关,所述第四开关耦合在所述第二误差DAC的所述输出端与所述电流镜的所述第二分支之间。
3.根据权利要求1所述的DAC系统,还包括:
感测电路,所述感测电路具有耦合到所述电流镜的所述第二分支的输入端;和
控制器,所述控制器具有耦合到所述感测电路的输出端的输入端,其中所述多个校准DAC的输入端耦合到所述控制器的输出端。
4.根据权利要求1所述的DAC系统,其中,对于第一阶段:
所述多个校准DAC中的第一校准DAC被配置为提供第一校准DAC电流;
所述多个电流源中的第一电流源被配置为提供第一DAC电流;并且
所述电流镜的所述第一分支被配置为接收包括所述第一校准DAC电流和所述第一DAC电流的校准电流。
5.根据权利要求4所述的DAC系统,其中:
所述参考电流源被配置为向耦合到所述电流镜的所述第二分支的参考电流路径提供参考电流;并且
对于所述第一阶段,所述第一误差DAC被配置为基于所述校准电流与所述参考电流之间的差来提供误差DAC电流。
6.根据权利要求5所述的DAC系统,其中,对于第二阶段:
所述第一误差DAC被配置为向所述参考电流路径提供第一误差DAC电流;并且
所述电流镜的所述第二分支被配置为接收包括所述第一误差DAC电流和所述参考电流的调整的参考电流。
7.根据权利要求6所述的DAC系统,其中,对于所述第二阶段:
所述多个电流源中的第二电流源被配置为提供第二DAC电流;
所述多个校准DAC中的第二校准DAC被配置为基于所述第二DAC电流与所述调整的参考电流之间的差来提供第二校准DAC电流;并且
所述电流镜的所述第一分支被配置为接收包括所述第二校准DAC电流和所述第二DAC电流的第二校准电流。
8.根据权利要求7所述的DAC系统,其中,对于所述第二阶段,所述第二误差DAC被配置为基于所述第二校准电流与所述调整的参考电流之间的差来提供第二误差DAC电流。
9.根据权利要求8所述的DAC系统,其中,对于第三阶段:
所述第二误差DAC被配置为向所述参考电流路径提供所述第二误差DAC电流;
所述电流镜的所述第二分支被配置为接收包括所述第二误差DAC电流和所述参考电流的另一调整的参考电流;
所述多个电流源中的第三电流源被配置为提供第三DAC电流;
所述多个校准DAC中的第三校准DAC被配置为基于所述第三DAC电流与所述另一调整的参考电流之间的差来提供第三校准DAC电流;并且
所述电流镜的所述第一分支被配置为接收包括所述第三校准DAC电流和所述第三DAC电流的第三校准电流。
10.一种用于数模转换的方法,包括:
选择性地将电流镜的第一分支耦合到多个电流源,其中所述电流镜的第二分支耦合到参考电流源,并且其中多个校准DAC中的每个校准DAC耦合到所述多个电流源中的相应一个电流源;
选择性地将第一误差DAC耦合到所述电流镜的所述第一分支和所述第二分支;以及
选择性地将第二误差DAC耦合到所述电流镜的所述第一分支和所述第二分支。
11.根据权利要求10所述的方法,其中:
第一开关耦合在所述第一误差DAC的输出端与所述电流镜的所述第一分支之间;
第二开关耦合在所述第一误差DAC的所述输出端与所述电流镜的所述第二分支之间;
第三开关耦合在所述第二误差DAC的输出端与所述电流镜的所述第一分支之间;并且
第四开关耦合在所述第二误差DAC的所述输出端与所述电流镜的所述第二分支之间。
12.根据权利要求10所述的方法,还包括基于经由至少所述参考电流源生成的参考电流和流过所述电流镜的所述第二分支的镜像电流来控制所述多个校准DAC中的至少一个校准DAC。
13.根据权利要求10所述的方法,还包括在第一阶段期间:
经由所述多个校准DAC中的第一校准DAC提供第一校准DAC电流;以及
经由所述多个电流源中的第一电流源提供第一DAC电流,其中将所述第一校准DAC电流和所述第一DAC电流进行组合以提供校准电流。
14.根据权利要求13所述的方法,还包括:
经由所述参考电流源向耦合到所述电流镜的所述第二分支的参考电流路径提供参考电流;以及
在所述第一阶段期间,基于所述校准电流与所述参考电流之间的差,经由所述第一误差DAC向所述电流镜的所述第一分支提供误差DAC电流。
15.根据权利要求14所述的方法,还包括在第二阶段期间:
经由所述第一误差DAC向所述参考电流路径提供第一误差DAC电流;以及
将所述第一误差DAC电流和所述参考电流进行组合,以向所述电流镜的所述第二分支提供调整的参考电流。
16.根据权利要求15所述的方法,还包括在所述第二阶段期间:
经由所述多个电流源中的第二电流源提供第二DAC电流;
基于所述第二DAC电流与所述调整的参考电流之间的差,经由所述多个校准DAC中的第二校准DAC提供第二校准DAC电流;以及
将所述第二校准DAC电流和所述第二DAC电流进行组合,以向所述电流镜的所述第一分支提供第二校准电流。
17.根据权利要求16所述的方法,还包括在所述第二阶段期间,基于所述第二校准电流与所述调整的参考电流之间的差,经由所述第二误差DAC提供第二误差DAC电流。
18.根据权利要求17所述的方法,还包括在第三阶段期间:
经由所述第二误差DAC向所述参考电流路径提供所述第二误差DAC电流;
将所述第二误差DAC电流和所述参考电流进行组合,以向所述电流镜的所述第二分支提供另一调整的参考电流;
经由所述多个电流源中的第三电流源提供第三DAC电流;
基于所述第三DAC电流与所述另一调整的参考电流之间的差,经由所述多个校准DAC中的第三校准DAC提供第三校准DAC电流;以及
将所述第三校准DAC电流和所述第三DAC电流进行组合,以向所述电流镜的所述第一分支提供第三校准电流。
19.一种用于无线通信的装置,包括:
发射链;
耦合到所述发射链的数模转换器(DAC),所述DAC具有多个电流源,所述多个电流源被配置为基于数字输入码生成模拟信号并将所述模拟信号提供给所述发射链;
耦合到所述DAC的DAC校准电路,所述DAC校准电路包括:
多个校准DAC,每个校准DAC耦合到所述多个电流源中的相应一个电流源;
参考电流源;
电流镜,所述电流镜具有选择性地耦合到所述多个电流源的第一分支,其中所述电流镜的第二分支耦合到所述参考电流源;
第一误差DAC,所述第一误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支;和
第二误差DAC,所述第二误差DAC选择性地耦合到所述电流镜的所述第一分支和所述第二分支。
20.根据权利要求19所述的装置,还包括:
第一开关,所述第一开关耦合在所述第一误差DAC的输出端与所述电流镜的所述第一分支之间;
第二开关,所述第二开关耦合在所述第一误差DAC的所述输出端与所述电流镜的所述第二分支之间;
第三开关,所述第三开关耦合在所述第二误差DAC的输出端与所述电流镜的所述第一分支之间;和
第四开关,所述第四开关耦合在所述第二误差DAC的所述输出端与所述电流镜的所述第二分支之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/449,056 | 2021-09-27 | ||
US17/449,056 US11539371B1 (en) | 2021-09-27 | 2021-09-27 | Digital-to-analog converter (DAC) calibration using error DACs |
PCT/US2022/076245 WO2023049634A1 (en) | 2021-09-27 | 2022-09-09 | Digital-to-analog converter calibration using error dacs |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117957779A true CN117957779A (zh) | 2024-04-30 |
Family
ID=83508841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280061818.7A Pending CN117957779A (zh) | 2021-09-27 | 2022-09-09 | 使用误差数模转换器的dac校准 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11539371B1 (zh) |
KR (1) | KR20240042678A (zh) |
CN (1) | CN117957779A (zh) |
WO (1) | WO2023049634A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11863222B2 (en) * | 2021-11-17 | 2024-01-02 | Cisco Technology, Inc. | Low area equalizer with lane mismatch adaptation for sub-rate receivers |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703956B1 (en) * | 2003-01-08 | 2004-03-09 | Agilent Technologies, Inc. | Technique for improved linearity of high-precision, low-current digital-to-analog converters |
JPWO2007037220A1 (ja) * | 2005-09-27 | 2009-04-09 | ローム株式会社 | D/a変換回路、有機el駆動回路および有機el表示装置 |
US7796060B2 (en) * | 2008-08-07 | 2010-09-14 | Texas Instruments Incorporated | Circuits and methods to minimize nonlinearity errors in interpolating circuits |
US7978110B2 (en) * | 2009-05-11 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Digital-to-analog converter |
JP5418073B2 (ja) * | 2009-08-28 | 2014-02-19 | ソニー株式会社 | Da変換器及び固体撮像装置 |
US8456341B2 (en) * | 2011-06-03 | 2013-06-04 | Texas Instruments Incorporated | Three-level digital-to-analog converter |
US8847801B2 (en) * | 2013-02-27 | 2014-09-30 | Qualcomm Incorporated | Calibration systems and methods for digital-to-analog converter |
JP2014175925A (ja) * | 2013-03-11 | 2014-09-22 | Toshiba Corp | デジタル/アナログ変換回路 |
US9337855B2 (en) * | 2014-05-29 | 2016-05-10 | Qualcomm Incorporated | Digital calibration of transmit digital to analog converter full scale current |
JP6450212B2 (ja) * | 2015-02-10 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 電流出力回路 |
US9214950B1 (en) * | 2015-04-23 | 2015-12-15 | Lockheed Martin Corporation | Apparatus and method for temperature compensated gain and mismatch trim in subranging quantizers and analog to digital converters |
EP3540511B1 (en) * | 2016-12-28 | 2022-05-04 | Panasonic Intellectual Property Management Co., Ltd. | Drive device and projection-type image display device |
US10797720B2 (en) * | 2018-09-21 | 2020-10-06 | Qualcomm Incorporated | Apparatus and method for measuring current source mismatches in current-steering DAC by re-using R2R network |
-
2021
- 2021-09-27 US US17/449,056 patent/US11539371B1/en active Active
-
2022
- 2022-09-09 WO PCT/US2022/076245 patent/WO2023049634A1/en active Application Filing
- 2022-09-09 CN CN202280061818.7A patent/CN117957779A/zh active Pending
- 2022-09-09 KR KR1020247009381A patent/KR20240042678A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
KR20240042678A (ko) | 2024-04-02 |
WO2023049634A1 (en) | 2023-03-30 |
US11539371B1 (en) | 2022-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7242338B2 (en) | Differential digital-to-analog converter | |
US11962317B2 (en) | Noise shaping in multi-stage analog-to-digital converters | |
EP3186886A2 (en) | High accuracy millimeter wave/radio frequency wideband in-phase and quadrature generation | |
US10840929B1 (en) | Digital-to-analog converter (DAC) with common-mode correction | |
US11271576B1 (en) | Digital-to-analog converter (DAC) with common-mode correction | |
CN116391322A (zh) | 用于混频模式数模转换器(dac)的失配和定时校正技术 | |
CN117957779A (zh) | 使用误差数模转换器的dac校准 | |
CN109478870B (zh) | 具有在升压电源和电池电源之间进行选择的包络追踪 | |
WO2023244887A1 (en) | Digital-to-analog converter (dac) with adaptive calibration scheme | |
WO2023278923A1 (en) | Digital amplitude tracking current steering digital-to-analog converter | |
WO2022231818A1 (en) | Data-dependent clock-gating switch driver for a digital- to-analog converter (dac) | |
US7049882B2 (en) | Transmitter IF section and method enabling IF output signal amplitude that is less sensitive to process, voltage, and temperature | |
EP3491736A1 (en) | Amplification systems | |
EP3476053A1 (en) | Biased passive mixer | |
US10958279B1 (en) | Partitioned digital-to-analog converter system | |
US11569837B1 (en) | Output common-mode control for dynamic amplifiers | |
US20240007125A1 (en) | Common-mode current removal scheme for digital-to-analog converters | |
WO2023049620A1 (en) | Return-to-zero (rz) digit al-to-analog converter (dac) for image cancellation | |
EP4147351A1 (en) | Bandtilt correction using combined signal and image passive mixers | |
CN116746058A (zh) | 具有高线性度的互补电流模式双二阶 | |
WO2022204646A1 (en) | Wideband amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |