TWI478490B - 電荷域濾波器及其方法 - Google Patents

電荷域濾波器及其方法 Download PDF

Info

Publication number
TWI478490B
TWI478490B TW100146228A TW100146228A TWI478490B TW I478490 B TWI478490 B TW I478490B TW 100146228 A TW100146228 A TW 100146228A TW 100146228 A TW100146228 A TW 100146228A TW I478490 B TWI478490 B TW I478490B
Authority
TW
Taiwan
Prior art keywords
switched capacitor
capacitor network
coupled
sampling
network
Prior art date
Application number
TW100146228A
Other languages
English (en)
Other versions
TW201325079A (zh
Inventor
Ming Feng Huang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100146228A priority Critical patent/TWI478490B/zh
Priority to US13/364,245 priority patent/US8710920B2/en
Priority to CN201210031192.3A priority patent/CN103166594B/zh
Publication of TW201325079A publication Critical patent/TW201325079A/zh
Application granted granted Critical
Publication of TWI478490B publication Critical patent/TWI478490B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers
    • H03H15/023—Transversal filters using analogue shift registers with parallel-input configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Amplifiers (AREA)

Description

電荷域濾波器及其方法
本揭露是有關於一種濾波器，且特別是有關於一種電荷域濾波器(charge-domain filter,CDF)。
傳統的開關電容網路(switched-capacitor network)為離散時間信號處理(discrete time signal processing)中常見的一種電路，其中包括多個開關與多個電容。開關電容網路常見於濾波技術中。相較於電容電阻式類比濾波電路，開關電容網路的濾波效果主要由其中各電容之間的尺寸比例來決定。縱使因更改製程而改變了各電容的面積，由於各電容之間的尺寸比例關係不會隨著製程的更動而改變，所以開關電容網路的濾波效果依然不變。因此，開關電容網路相當適合製作於晶片中。然而，傳統的電荷域濾波器大多沒有採用頻帶寬度補償電路，而導致其頻寬較窄。
本揭露提供一種電荷域濾波裝置及其方法，以補償頻寬並改善辛格函數失真(Sinc-function distortion)。
本揭露實施例提出一種電荷域濾波器，包括一放大器、至少一第一開關電容網路、至少一第二開關電容網路、至少一第三開關電容網路以及至少一第四開關電容網路。第一開關電容網路的輸入端耦接至放大器的第一輸出端。第二開關電容網路的輸入端耦接至放大器的第二輸出端。第三開關電容網路的輸入端耦接至第一開關電容網路的輸出端。第三開關電容網路的輸出端耦接至第二開關電容網路的輸出端。第三開關電容網路的模式控制端接收第一模式信號，以設定第三開關電容網路的脈衝響應模式。第四開關電容網路的輸入端耦接至第二開關電容網路的輸出端。第四開關電容網路的輸出端耦接至第一開關電容網路的輸出端。第四開關電容網路的模式控制端接收第二模式信號，以設定第四開關電容網路的脈衝響應模式。
另本揭露實施例提出一種電荷域濾波的方法，包括：提供一放大器、至少一第一開關電容網路、至少一第二開關電容網路、至少一第三開關電容網路與至少一第四開關電容網路；藉由該放大器將一輸入信號轉換為一第一輸入信號與一第二輸入信號；藉由所述至少一第一開關電容網路取樣該第一輸入信號；藉由所述至少一第二開關電容網路取樣該第二輸入信號；加總該第一開關電容網路的輸出與該第四開關電容網路的輸出，以獲得一第一加總結果；加總該第二開關電容網路的輸出與該第三開關電容網路的輸出，以獲得一第二加總結果；藉由所述至少一第三開關電容網路取樣該第一加總結果；藉由所述至少一第四開關電容網路取樣該第二加總結果；藉由一第一模式信號設定該第三開關電容網路的脈衝響應模式；以及藉由一第二模式信號以設定該第四開關電容網路的脈衝響應模式。
另本揭露實施例提出一種電荷域濾波器，包括：一輸入放大器，具有一第一輸出端與第二輸出端；至少一第一開關電容網路，其輸入端耦接至該輸入放大器的第一輸出端；至少一第二開關電容網路，其輸入端耦接至該輸入放大器的第二輸出端；至少一第三開關電容網路，其輸入端耦接至該第一開關電容網路的輸出端；至少一第四開關電容網路，其輸入端耦接至該第二開關電容網路的輸出端；一第一輸出放大器，其第一輸入端耦接至該第三開關電容網路的輸出端，該第一輸出放大器的第二輸入端耦接至該第二開關電容網路的輸出端，該第一輸出放大器的輸出端做為該電荷域濾波器的第一輸出端；以及一第二輸出放大器，其第一輸入端耦接至該第四開關電容網路的輸出端，該第二輸出放大器的第二輸入端耦接至該第一開關電容網路的輸出端，該第二輸出放大器的輸出端做為該電荷域濾波器的第二輸出端。
另本揭露實施例提出一種電荷域濾波的方法，包括：提供一輸入放大器、至少一第一開關電容網路、至少一第二開關電容網路、至少一第三開關電容網路、至少一第四開關電容網路、一第一輸出放大器與一第二輸出放大器；藉由該輸入放大器將一輸入信號轉換為一第一輸入信號與一第二輸入信號；藉由所述至少一第一開關電容網路取樣該第一輸入信號；藉由所述至少一第二開關電容網路取樣該第二輸入信號；藉由所述至少一第三開關電容網路取樣該第一開關電容網路的輸出；藉由所述至少一第四開關電容網路取樣該第二開關電容網路的輸出；藉由該第一輸出放大器接收並放大該第三開關電容網路的輸出與該第二開關電容網路的輸出，以提供該電荷域濾波器的第一輸出；以及藉由該第二輸出放大器接收並放大該第四開關電容網路的輸出與該第一開關電容網路的輸出，以提供該電荷域濾波器的第二輸出。
基於上述，本揭露實施例中電荷域濾波器及其方法利用第三與第四開關電容網路來改善第一與第二開關電容網路的辛格函數失真。因此，此具有頻帶寬度補償的電荷域濾波器可以滿足所要求頻帶寬度。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本揭露的實施例說明一種電荷域濾波裝置100的功能方塊示意圖。電荷域濾波器100包括放大器110、至少一第一開關電容網路120、至少一第二開關電容網路130、至少一第三開關電容網路140以及至少一第四開關電容網路150。放大器110的第一輸入端與第二輸入端作為該電荷域濾波器100的輸入端，以分別接收輸入信號VIFP 與VIFB 。放大器110將輸入信號VIFP 與VIFB 轉換為第一輸入信號與第二輸入信號。例如，放大器110可以是轉導放大器(transconductance amplifier,TA)、運算放大器(operation amplifier,OP-AMP)或任何可進行信號相加之電路/裝置等。轉導放大器可以將輸入信號VIFP 與VIFB 從電壓轉變為第一輸入信號IIFP2 與第二輸入信號IIFB2 給第一開關電容網路120與第二開關電容網路130。
於本實施例中，第一開關電容網路120有X個，第二開關電容網路130有X個，第三開關電容網路140有Y個，第四開關電容網路150有Y個，其中X與Y為大於0的整數。第一開關電容網路120的輸入端耦接至放大器110的第一輸出端，以接收/取樣電流IIFP2 。第二開關電容網路130的輸入端耦接至放大器110的第二輸出端，以接收/取樣電流IIFB2 。第三開關電容網路140的輸入端耦接至第一開關電容網路120的輸出端，以接收/取樣第一開關電容網路120的輸出。第三開關電容網路140的輸出端耦接至第二開關電容網路130的輸出端。第三開關電容網路140的模式控制端接收第一模式信號S1，以設定第三開關電容網路140的脈衝響應模式。第四開關電容網路150的輸入端耦接至第二開關電容網路130的輸出端。第四開關電容網路150的輸出端耦接至第一開關電容網路120的輸出端。第四開關電容網路150的模式控制端接收第二模式信號S2，以設定第四開關電容網路150的脈衝響應模式。其中，第三開關電容網路140的輸出端作為電荷域濾波器100的第一輸出端OUTB，而第四開關電容網路150的輸出端作為電荷域濾波器100的第二輸出端OUTP。
於本實施例中，電荷域濾波器100更包括電容160與電容170。電容160的第一端耦接至第一開關電容網路120的輸出端。電容160的第二端耦接至參考電壓。電容170的第一端耦接至第二開關電容網路130的輸出端。電容170的第二端耦接至參考電壓。所述參考電壓可以是接地電壓或是其他固定電壓。然而，依照實際產品的設計需求，電容160與電容170有多種不同的實現方式。例如在一些實施例中，電容160與電容170可以是寄生電容。在另一些實施例中，電容160可以結合至第一開關電容網路120內部的加總電容中，而電容170則可以結合至第二開關電容網路130內部的加總電容中。在其他實施例中，電容160可能被結合至第四開關電容網路150內部的加總電容中，而電容170則可能被結合至第三開關電容網路140內部的加總電容中。所述加總電容容後詳述。因此，在不同的實施例中，電容160與電容170可能會被省略。
此電荷域濾波器100使用於減低摺疊頻率(folding frequencies)與開關電容網路的漏電流(leakages)，以及使用於補償辛格函數失真(Sinc-function distortion)。此電荷域濾波器100中，開關電容網路120、130與開關電容網路140、150內部的子開關電容網路各自依據時脈信號clka1 ~clkaM 或時脈信號clkb1 ~clkbN 進行時間交錯操作(time-interleaving operation)，其中M與N為大於0的整數。相位互不相同的時脈信號clka1 ~clkaM 以時間交錯方式驅動開關電容網路120與130，而相位互不相同的時脈信號clkb1 ~clkbN 以時間交錯方式驅動開關電容網路140與150。時間交錯操作可以減低摺疊頻率，濾除來自子開關電容網路的時脈饋通(clock feed-through)，以及改善辛格函數失真。當使用條件M=N時，開關電容網路120、130與開關電容網路140、150可以只採用相同的時脈樣式(clock pattern)而不需額外要求時脈波形。可以節省來自於時脈產生電路的功率電流。在其他實施例中，M可以不等於N。
針對開關電容網路，在一些實施例中，開關電容網路120與130支持有限脈衝響應(Finite Impulse Response，以下稱FIR)濾波器或無限脈衝響應(Infinite Impulse Response，以下稱IIR)濾波器。由於辛格函數的本質失真導因於開關電容網路內的取樣器(sampler)，導致降低了開關電容網路120與130的頻帶寬度。因而開關電容網路140與150主要支持另一個FIR或IIR濾波器，以便抵銷失真。在FIR模式中，開關電容網路140與150提供所需要的頻率響應，以等化(equalize)在特定的頻率的振幅(amplitude)，所以電荷域濾波器100將獲得平坦的頻帶寬度(flat bandwidth)。因為製程變異(process variations)可能會影響等化後的振幅，開關電容網路140與150的IIR模式可以被致能以便調整振幅的準位。因此，藉由相同的時脈樣式，電荷域濾波器100可以實現功率等化器。另外，若開關電容網路140與150使用不同的取樣率，也就是開關電容網路140與150的取樣率大於或小於開關電容網路120與130的取樣率，則電荷域濾波器100等化後的頻率可以被調變。因此開關電容網路140與150在不同頻率變動此功率準位，實現頻率等化器。因此，此電荷域濾波器100在可以在頻率響應圖中提供二維補償。
基於上述，本揭露實施例中電荷域濾波器100利用第三開關電容網路140與第四開關電容網路150來改善第一開關電容網路120與第二開關電容網路130的辛格函數失真。此電荷域濾波器100可以依據設計需求而實現於頻率響應圖中的X-軸(頻率)補償及/或Y-軸(功率或增益)補償。第三開關電容網路140與第四開關電容網路150依照模式信號S1與S2來設定脈衝響應模式，例如設定為FIR模式或IIR模式。在一些實施例中，第三開關電容網路140與第四開關電容網路150依照模式信號S1與S2提供可調權重係數(tunable-weight coefficient)或依照可調取樣率以改變功率準位至所需頻率，實現了X-軸補償(又可稱為頻率等化器)。在另一些實施例中，第三開關電容網路140與第四開關電容網路150依照模式信號調整IIR濾波器(或FIR濾波器)的頻帶寬度以改變功率至所需準位，以實現Y-軸補償(又可稱為功率等化器)。因此，此具有頻帶寬度補償的電荷域濾波器100可以滿足所要求頻帶寬度，以改善辛格函數失真。
任何開關電容網路或是任何電荷域濾波器皆可用來實現上述開關電容網路120與130。例如，圖2是依照本實施例說明圖1所示開關電容網路120的功能方塊示意圖。開關電容網路130可以參照開關電容網路120的相關說明。開關電容網路120包括多個開關電容網路120_1、120_2、...、120_(X_1)、120_X。於本實施例中，開關電容網路120的數量X等於時脈信號的數量M。在其他實施例中，M可以不等於X。放大器110的輸入端接收輸入信號VIN ，例如圖1所示輸入信號VIFP 與VIFB 。放大器110的輸出端連接至開關電容網路120_1~120_X的輸入端Iin。開關電容網路120_1~120_X的輸出端Iout做為開關電容網路120的輸出端。開關電容網路120_1~120_X無須全由同一型式之電路實現。例如，開關電容網路120_1~120_X的部份或全部可以是時脈效率電荷域濾波器(clock-efficient charge-domain filter,CECDF)。藉由設訐開關電容網路120_1~120_X之結構，可使電荷域濾波器100產生不同的濾波效果。
於本實施例中，開關電容網路120_1~120_X的階數長度(tap-length)為M。也就是說，開關電容網路120_1~120_X各自具有M個時脈輸入端CK1 、CK2 、...、CKM ，以各自接收時脈信號clka1 ~clkaM 。時脈產生器提供該些時脈信號clka1 ~clkaM 給開關電容網路120_1~120_X，其中前述時脈信號clka1 ~clkaM 具有不同相位。每一個開關電容網路接收上述時脈信號clka1 ~clkaM 的順序互不相同。例如，開關電容網路120_1的時脈輸入端CK1 ~CKM 分別接收時脈信號clka1 、clka2 、...、clkaM ，開關電容網路120_2的時脈輸入端CK1 ~CKM 分別接收時脈信號clkaM 、clka1 、clka2 、...、clka(M_1) 。以此類推，開關電容網路120_(X_1)的時脈輸入端CK1 ~CKM 分別接收時脈信號clka3 、clka4 、...、clkaM 、clka1 、clka2 ，開關電容網路120_X的時脈輸入端CK1 ~CKM 分別接收時脈信號clka2 、clka3 、...、clkaM 、clka1 。
本實施例可以用任何方式實現開關電容網路120_1~120_X，不限於此。例如，開關電容網路120_1~120_X可以依照圖3、圖6或圖8的相關說明實現之。
圖3是依照本實施例說明圖2所示開關電容網路120_1的電路示意圖。其他開關電容網路120_2~120_X的實現方式可以參照開關電容網路120_1的相關說明。開關電容網路120_1包括多個取樣單元310_1、310_2、...、310_(M-2)以及加總單元320。取樣單元310_1~310_(M-2)的取樣端連接至開關電容網路120_1的輸入端Iin。所述多個取樣單元310_1~310_(M-2)各自以不同相位對開關電容網路120_1的輸入端Iin進行取樣。加總單元320的輸入端連接至所述多個取樣單元310_1~310_(M-2)的輸出端，以加總取樣單元310_1~310_(M-2)的取樣結果，並將加總結果輸出至開關電容網路120_1的輸出端Iout。
在此說明取樣單元310_1的實施範例，其他取樣單元310_2~310_(M-2)可以參照取樣單元310_1的相關說明以及參照圖3的揭露內容。取樣單元310_1包括取樣開關SWsmp、取樣電容C1 、重置開關SWrst以及輸出開關SWout。取樣開關SWsmp之控制端連接至開關電容網路120_1的時脈輸入端CK1 以接收時脈信號clka1 。取樣開關SWsmp的第一端做為取樣單元310_1的輸入端，以連接至開關電容網路120_1的輸入端Iin。取樣電容C1 的第一端連接至取樣開關SWsmp的第二端。重置開關SWrst的第一端連接至取樣電容C1 的第一端。重置開關SWrst的第二端與取樣電容C1 的第二端連接至參考電壓(例如接地電壓)。重置開關SWrst的控制端連接至開關電容網路120_1的時脈輸入端CKM 以接收時脈信號clkaM 。輸出開關SWout的控制端連接至開關電容網路120_1的時脈輸入端CK(M-1) 以接收時脈信號clkb(M-1) 。輸出開關SWout的第一端連接至取樣電容C1 的第一端，輸出開關SWout的第二端做為取樣單元310_1的輸出端，以連接至加總單元320的輸入端。
上述取樣單元310_2~310_(M-2)的取樣開關之控制端分別連接至開關電容網路120_1的時脈輸入端CK2 ~CK(M-2) 。圖4是依照本揭露的實施例說明圖1與圖2中時脈信號clka1 ~clkaM 與致能信號EN的時序示意圖。請參照圖2與圖4，對於開關電容網路120_1而言，開關電容網路120_1的時脈輸入端CK1 ~CKM 分別接收時脈信號clka1 、clka2 、...、clkaM 。請參照圖3與圖4，取樣單元310_1~310_(M-2)依照時脈輸入端clka1 ~clka(M-2) 的驅動時序輪流對開關電容網路120_1的輸入端Iin進行取樣，並將取樣結果存放在取樣電容C1 、C2 、...、CM-2 。當取樣單元310_1~310_(M-2)都完成取樣後，時脈輸入端CK(M-1) 的時脈信號clka(M-1) 會觸發取樣單元310_1~310_(M-2)將各自的取樣結果輸出給加總單元320。在取樣單元310_1~310_(M-2)將各自的取樣結果輸出給加總單元320之後，時脈輸入端CKM 的時脈信號clka(M) 會觸發取樣單元310_1~310_(M-2)將各自的取樣結果重置(reset)為某一初始值(例如0伏特)。
如圖3所繪示，加總單元320包括加總電容Csum 、開關SW1、電容C’sum 、開關SW2以及開關SW3。加總電容Csum 的第一端連接至取樣單元310_1~310_(M-2)的輸出端。當取樣單元310_1~310_(M-2)的輸出開關導通(turn on)時，加總電容Csum 可以將取樣單元310_1~310_(M-2)的取樣結果加總。
開關SW1的第一端連接至取樣單元310_1~310_(M-2)的輸出端，而開關SW1的控制端受控於控制信號VIIR 。電容C’sum 的第一端連接至開關SW1的第二端，而電容C’sum 的第二端連接至參考電壓(例如接地電壓)。控制信號VIIR 被用於選擇指定頻帶寬度。藉由控制信號VIIR 可以控制開關SW1導通與否，進而等效地改變加總電容Csum 的電容值。由於改變加總電容Csum 的等效電容值，故可以改變所需頻寬。因此，開關SW1與電容C’sum 又可稱為頻寬程設電路(bandwidth programming circuit)。
開關SW2的第一端連接至加總電容Csum 的第一端，而開關SW2的控制端連接至開關電容網路120_1的時脈輸入端CKM 。開關SW3的第一端連接至開關SW2的第二端。開關SW3的第二端連接至參考電壓(例如接地電壓)。開關SW3的控制端受控於致能信號EN。藉由致能信號EN的操作，開關電容網路120_1可以被程設為無限脈衝響應(IIR)濾波器或有限脈衝響應(FIR)濾波器。若針對窄頻帶(narrow band)而使致能信號EN 為低準位，則開關SW2對加總電容Csum 的重置操作會被禁能(disable)，使得在下一個加總期間(summation period)前，電荷被保持在電容Csum 及/或C’sum 。也就是說，在致能信號EN 為低準位時，開關電容網路120_1可以視為IIR濾波器。此IIR濾波器於z域(z domain)的轉移函數(transfer function)如下：
若針對寬頻帶(wide band)而使致能信號EN 為高準位，則開關SW2對加總電容Csum 的重置操作會被致能(enable)，而在下一個加總期間之前丟棄電容Csum 及/或C’sum 的電荷。也就是說，在致能信號EN 為高準位時，開關電容網路120_1可以視為FIR濾波器。此FIR濾波器於z域的轉移函數如下：
所以，上述開關SW2與開關SW3可以稱為FIR/IIR濾波器選擇電路。設計者可以選擇係數，以設計FIR或IIR濾波器。此外，依照函數(1)，控制信號V IIR 控制開關SW1的電阻以改變電容C’sum 所儲存的電荷，有效地改變加總電容Csum 的等效電容值，進而調變IIR濾波器的頻率響應。依照函數(1)與函數(2)，信號頻寬是可程設的。應用本實施例者可以依據設計需求而省略上述FIR/IIR濾波器選擇電路(即開關SW2與SW3)與/或上述頻寬程設電路(即開關SW1與電容C’sum )。已過濾的輸出信號(開關電容網路120_1的輸出端Iout信號)被下轉換(down-converted)至基頻帶(baseband)。
依照設計需求，在一些實施例中，圖1所示開關電容網路120與130內的開關SW1與電容C’sum 可能會被省略，以及/或者開關電容網路120與130內的開關SW2與SW3可能會被省略。若開關電容網路120與130內的開關SW2與SW3被省略，則開關電容網路120與130固定操作在IIR濾波器模式。
開關電容網路140與150可以是一個開關電容網路或是多個開關電容網路。例如，圖1所示開關電容網路140與150的實現方式可以參照圖2至圖4的相關說明。在此狀況下，圖1所示模式信號S1與S2可以包含控制信號V IIR 與/或致能信號EN 。因此，系統可以藉由模式信號S1而設定開關電容網路140的脈衝響應模式，以及/或者藉由模式信號S2而設定開關電容網路150的脈衝響應模式。例如，將開關電容網路140與/或150設定為FIR模式或IIR模式，或是調整開關電容網路140與/或150的頻帶寬度。
任何開關電容網路或是任何電荷域濾波器皆可用來實現圖1中開關電容網路140與150。例如，圖5是依照本揭露另一實施例說明圖1所示開關電容網路140的功能方塊示意圖。開關電容網路150可以參照開關電容網路140的相關說明。開關電容網路140包括多個開關電容網路140_1、140_2、...、140_(Y-1)、140_Y。於本實施例中，開關電容網路140的數量Y等於時脈信號的數量N。在其他實施例中，N可以不等於Y。開關電容網路140_1~140_Y的輸入端Iin做為開關電容網路140的輸入端。開關電容網路140_1~140_Y的輸出端Iout做為開關電容網路140的輸出端。開關電容網路140_1~140_Y無須全由同一型式之電路實現。例如，開關電容網路140_1~140_Y的部份或全部可以是時脈效率電荷域濾波器。藉由設計開關電容網路140_1~140_Y之結構，可使電荷域濾波器100產生不同的濾波效果。
於本實施例中，開關電容網路140_1~140_Y的階數長度為N。也就是說，開關電容網路140_1~140_Y各自具有N個時脈輸入端CK1 、CK2 、...、CKN ，以各自接收時脈信號clkb1 ~clkbN 。時脈產生器提供該些時脈信號clkb1 ~clkbN 給開關電容網路140_1~140_Y，其中前述時脈信號clkb1 ~clkbN 具有不同相位。每一個開關電容網路接收上述時脈信號clkb1 ~clkbN 的順序互不相同。例如，開關電容網路140_1的時脈輸入端CK1 ~CKN 分別接收時脈信號clkb1 、clkb2 、...、clkbN ，開關電容網路140_2的時脈輸入端CK1 ~CKN 分別接收時脈信號clkbN 、clkb1 、clkb2 、...、clkb(N-1) 。以此類推，開關電容網路140_(Y-1)的時脈輸入端CK1 ~CKN 分別接收時脈信號clkb3 、clkb4 、...、clkbN 、clkb1 、clkb2 ，開關電容網路140_Y的時脈輸入端CK1 ~CKN 分別接收時脈信號clkb2 、clkb3 、...、clkbN 、clkb1 。
本實施例可以用任何方式實現開關電容網路140_1~140_Y，不限於此。例如，開關電容網路140_1~140_Y可以依照圖3、圖6或圖8的相關說明實現之。
圖6是依照本實施例說明圖5所示開關電容網路140_1的電路示意圖。其他開關電容網路140_2~140_Y的實現方式可以參照開關電容網路140_1的相關說明。開關電容網路140_1包括多個取樣單元510_1~510_(N-2)以及加總單元520。圖6中繪示了該網路140_1的輸入端Iin處的寄生電容(parasitic capacitor) Cp。
取樣單元510_1、510_2、510_3、...、510_(N-2)的取樣端耦接至該網路140_1的輸入端Iin。所述多個取樣單元510_1~510_(N-2)各自以不同相位對該網路140_1的輸入端Iin進行取樣。加總單元520的輸入端耦接至所述多個取樣單元510_1~510_(N-2)的輸出端。加總單元520加總所述多個取樣單元510_1~510_(N-2)的取樣結果。
在此說明取樣單元510_1的實施範例，其他取樣單元510_2~510_(N-2)可以參照取樣單元510_1的相關說明以及參照圖6的揭露內容。取樣單元510_1包括取樣開關Sb1 、取樣電容Cb1 、開關PSb1 、電容CIIRb1 、開關ENSb1 、重置開關RSb1 以及輸出開關SSb1 。取樣開關Sb1 之控制端連接至開關電容網路140_1的時脈輸入端CK1 以接收時脈信號clkb1 。取樣開關Sb1 的第一端耦接至網路140_1的輸入端Iin。取樣電容Cb1 的第一端耦接至取樣開關Sb1 的第二端。取樣電容Cb1 的第二端耦接至參考電壓(例如接地電壓或是其他固定電壓)。
在本實施例中，圖1所示模式信號S1可以包含控制信號V IIRb 與/或致能信號ENB 。開關PSb1 的控制端連接至開關電容網路140的控制端以接收控制信號V IIRb 。開關PSb1 的第一端耦接至取樣電容Cb1 的第一端。電容CIIRb1 的第一端耦接至開關PSb1 的第二端。電容CIIRb1 的第二端耦接至參考電壓。
重置開關RSb1 的控制端耦接至開關電容網路140_1的時脈輸入端CKN 以接收時脈信號clkbN 。重置開關RSb1 的第一端耦接至取樣電容Cb1 的第一端。開關ENSb1 的第一端耦接至重置開關RSb1 的第二端。開關ENSb1 的第二端耦接至參考電壓。開關ENSb1 的控制端接收模式信號S1的致能信號ENB 。
輸出開關SSb1 的控制端耦接至開關電容網路140_1的時脈輸入端CKN-1 以接收時脈信號clkb(N-1 )。輸出開關SSb1 的第一端耦接至所述取樣電容Cb1 的第一端。輸出開關SSb1 的第二端作為取樣單元510_1的輸出端，以便耦接至加總單元520的輸入端。
於本實施例中，加總單元520包括加總電容Cob1 。加總電容Cob1 的第一端耦接至所述多個取樣單元510_1~510_(N-2)的輸出端。加總電容Cob1 的第二端耦接至參考電壓(例如接地電壓或是其他固定電壓)。在其他實施例中，加總單元520的實現方式可以參照圖3所示加總單元320的相關說明。
圖7是依照本揭露的實施例說明圖1與圖5中時脈信號clkb1 ~clkbN 與致能信號ENB的時序示意圖。請參照圖5與圖7，對於開關電容網路140_1而言，開關電容網路140_1的時脈輸入端CK1 ~CKN 分別接收時脈信號clkb1 、clkb2 、...、clkbN 。請參照圖6與圖7，基於時脈信號clkb1 ~clkb(N-2) 的觸發，取樣單元510_1~510_(N-2)依序輪流對開關電容網路140_1的輸入端Iin進行取樣，並將取樣結果存放在取樣電容，例如取樣單元510_1將取樣結果存放在取樣電容Cb1 。基於參考輸入寄生電容C p ，控制信號V IIRb 用於選擇指定頻帶寬度。基於控制信號V IIRb ，取樣單元510_1~510_(N-2)的取樣電容量可以被改變，進而改變所需頻帶寬度。
當取樣單元510_1~510_(N-2)都完成取樣後，時脈輸入端CK(N-1) 的時脈信號clkb(N-1) 會觸發取樣單元510_1~510_(N-2)將各自的取樣結果輸出給加總單元520。在取樣單元510_1~510_(N-2)將各自的取樣結果輸出給加總單元520之後，經由致能信號ENB的控制而致能或禁能開關ENSb1 、ENSb2 、ENSb3 、...、ENSb(N-2) ，開關電容網路140的每一個分支(branch)可以執行FIR或IIR濾波器。在開關ENSb1 ~ENSb(N-2) 為導通的前提下，時脈輸入端CKN 的時脈信號clkb(N) 會觸發取樣單元510_1~510_(N-2)將各自的取樣結果重置為某一初始值(例如0伏特)。也就是說，藉由致能信號ENB的操作，開關電容網路140可以被程設為IIR濾波器或FIR濾波器。
若針對窄頻帶(narrow band)而使致能信號EN為低準位，則對取樣電容Cb1 -Cb(N-2) 的重置操作會被禁能，使得在下一個取樣期間前，電荷被保持在取樣單元510_1~510_(N-2)的取樣電容Cb1 -Cb(N-2) 。也就是說，在致能信號EN為低準位時，開關電容網路140可以視為IIR濾波器。若ENB為低準位(用於可調節功率峰值)，開關ENSb1 -ENSb(N-2) 被關閉(turned off)並且電荷被保持於取樣電容Cb1 -Cb(N-2) 與電容CIIRb1 -CIIRb(N-2) 。於此狀態中，第二開關電容網路的每一個分支(branch)執行記憶電荷再分配(memory-charge redistribution)以將功率鋒值拉升至所需準位，此IIR濾波器於z域的轉移函數如下：
若致能信號ENB為致能狀態(例如高準位，用於固定功率峰值)，則開關ENSb1 -ENSb(N-2) 被打開(turned on)，時脈輸入端CKN 的時脈信號clkbN 會觸發取樣單元510_1~510_N將各自的取樣結果重置為某一初始值(例如0伏特)。也就是說，針對寬頻帶(wide band)而使致能信號EN 為高準位，則對取樣電容Cb1 -Cb(N-2) 的重置操作會被致能，而在下一個取樣期間之前丟棄在取樣單元510_1~510_(N-2)的取樣電容Cb1 -Cb(N-2) 的電荷。在致能信號EN 為高準位時，開關電容網路140可以視為FIR濾波器。於此狀態中，基於電容比率(capacitor ratio)，開關電容網路140的每一個分支(branch)執行電荷再分配(charge redistribution)以將功率鋒值拉升至所需準位，此FIR濾波器於z域的轉移函數如下：
因此，經由如圖6所示分支權重的結合(combination of branch weighting)，等化器(equalizer)的頻率響應可以被控制，如同轉移函數(1)與轉移函數(2)。例如，等化器(開關電容網路140)可以進行FIR模式或IIR模式補償，轉移函數如下：
因此，請參照圖1、圖3與圖6與轉移函數(1)-(6)，此電荷域濾波器100可以依據設計需求而實現於頻率響應圖中的X-軸(頻率)補償及/或Y-軸(功率或增益)補償。開關電容網路120與130提供頻率響應來支持FIR濾波器或IIR濾波器。由於不希望得到的辛格函數失真(來自於開關電容網路120與130的取樣器)，開關電容網路140與150依照模式信號來設定脈衝響應模式，以便用來補償此失真。在一些實施例中，開關電容網路140與150依照模式信號支持FIR濾波器或IIR濾波器而提供可調權重係數(tunable-weight coefficient)以改變功率準位至所需頻率，實現了X-軸補償(又可稱為頻率等化器)。另一方面，依照轉移函數(5)-(6)，因為開關電容網路140與150的係數是相關於取樣頻率fs，藉由調變輸入取樣率可以變動補償頻率，而實現頻率等化器。
在另一些實施例中，開關電容網路140與150依照模式信號調整IIR濾波器(或FIR濾波器)的頻帶寬度而改變功率至所需準位，以實現Y-軸補償(又可稱為功率等化器)。因此，本實施例可以實現於頻率響應圖中二維(2-D)頻帶寬度補償的電荷域濾波器100。此具有頻帶寬度補償的電荷域濾波器100因此可以滿足所要求頻帶寬度，且可以改善辛格函數失真。
圖8是依照另一實施例說明圖5所示開關電容網路140的功能方塊示意圖。其他開關電容網路140_2~140_Y可以參照開關電容網路140_1的相關說明。開關電容網路140_1包括取樣單元705、多個取樣單元710_1~710_(N-2)以及加總單元720。取樣單元710_1包括取樣開關MS2 、取樣電容C2 、重置開關MSR2 以及輸出開關MSS2 。以此類推，取樣單元710_(N-2)包括取樣開關MS(N-1) 、取樣電容CN-1 、重置開關MSR(N-1) 以及輸出開關MSS(N-1) 。其中，取樣單元710_1~710_(N-2)的實施細節可以參照圖3所示取樣單元310_1的相關說明而類推之。加總單元720的實施細節可以參照圖3所示加總單元320與圖5所示加總單元520的相關說明而類推之。
請參照圖8，取樣單元705包括第一取樣開關MS11 、第一取樣電容C11 、第一重置開關MSR11 、第二取樣開關MS12 、第二取樣電容C12 、第二重置開關MSR12 以及輸出開關MSS1 。第一取樣開關MS11 的第一端耦接至該網路140的輸入端Iin。第一取樣電容C11 的第一端耦接至第一取樣開關MS11 的第二端。第一取樣電容C11 的第二端耦接至參考電壓(例如接地電壓或是其他固定電壓)。第一重置開關MSR11 的第一端耦接至第一取樣電容C11 的第一端。第一重置開關MSR11 的第二端耦接至參考電壓。
第二取樣開關MS12 的第一端耦接至第一取樣電容C11 的第一端。第二取樣電容C12 的第一端耦接至第二取樣開關MS12 的第二端。第二取樣電容C12 的第二端耦接至參考電壓。第二重置開關MSR12 的第一端耦接至第二取樣電容C12 的第一端。第二重置開關MSR12 的第二端耦接至參考電壓。輸出開關MSS1 的第一端耦接至第二取樣電容C12 的第一端。輸出開關MSS1 的第二端耦接至加總單元720的輸入端。
圖9是依照本揭露的實施例說明圖8中時脈信號時脈輸入端CK1 ~CKN 所接收clkb1 ~clkbN 的時序示意圖。時脈信號clkb1 ~clkbN 負責控制圖8內各開關的動作。時脈信號clkb1 ~clkbN 彼此的作用區間(duty cycle)相連但不重疊。各作用區間的寬度(1/fs )可為至少一個時脈相位。時脈輸入端CK1 ~CK(N-1) 的時脈信號clkb1 ~clkb(N-1) 輪番啟動取樣開關MS11 與取樣開關MS2 ~MS(N-1) ，以便取樣電容C11 及取樣電容C2 ~CN-1 輪番取樣輸入端Iin所接收之輸入信號。取樣開關MS12 由時脈輸入端CKk 的時脈信號clkbk 控制，其中時脈輸入端CKk 為時脈輸入端CK2 ~CK(N-1) 中擇一，以便讓取樣電容C11 之電荷先於一電荷加總相位傾倒至取樣電容C12 。時脈輸入端CKN 的時脈信號clkbN 提供電荷加總相位，以便控制輸出開關MSS1 ~MSS(N-1) 將電荷自取樣電容C12 及取樣電容C2 ~CN-1 移轉至電荷加總電容Cs 。
圖8所示開關電容網路140_1使取樣電容放電後馬上充電/取樣。舉例說明之，取樣電容C2 之重置開關MSR2 由時脈輸入端CK1 的時脈信號clkb1 控制，而取樣電容C2 之取樣開關MS2 由時脈輸入端CK2 的時脈信號clkb2 控制；如此一來，取樣電容C2 放電後馬上在下一個時脈便立即充電/取樣。同樣地，開關電容網路710_(N-2)之重置開關MSR(N-1) 依照同樣觀念動作。重置開關MSR(N-1) 可由時脈輸入端CK1 ~CK(N-2) 的時脈信號clkb1 ~clkb(N-2) 中任一時脈信號控制。取樣電容CN-1 將在較早充電的取樣電容C11 或C2 ~CN-2 之取樣相位中放電。
至於取樣單元705內的取樣電容C11 與C12 之重置動作，則遵循下述設計。重置開關MSR11 之控制信號將落後時脈輸入端CKk 的時脈信號clkbk 、且同相或領先時脈輸入端CKN 的時脈信號clkbN 。重置開關MSR12 之控制信號可同相或落後時脈輸入端CK1 的時脈信號clkb1 、且領先時脈輸入端CK(k-1) 的時脈信號clkb(k-1) 。
圖10是依照另一實施例說明一種電荷域濾波器900的功能方塊示意圖。圖10所示電荷域濾波器900可以參照圖1至圖9的相關說明。不同於圖1所示實施例之處，在於圖10所示電荷域濾波器900還包括第一輸出放大器910以及第二輸出放大器920。輸入放大器110的第一輸出端與第二輸出端分別耦接至第一開關電容網路120與第二開關電容網路130的輸入端。第三開關電容網路140的輸入端耦接至第一開關電容網路120的輸出端。第四開關電容網路150的輸入端耦接至第二開關電容網路130的輸出端。
第一輸出放大器910的第一輸入端耦接至第三開關電容網路140的輸出端。第一輸出放大器910的第二輸入端耦接至第二開關電容網路130的輸出端。第一輸出放大器910的輸出端做為電荷域濾波器900的第一輸出端。第二輸出放大器920的第一輸入端耦接至第四開關電容網路150的輸出端。第二輸出放大器920的第二輸入端耦接至第一開關電容網路120的輸出端。第二輸出放大器920的輸出端做為電荷域濾波器900的第二輸出端。
輸入放大器110、第一輸出放大器910與第二輸出放大器920可以是轉導放大器或運算放大器。與圖1所示電荷域濾波器100相比，電荷域濾波器900加入放大器910與放大器920會有不同的補償效果。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100、900．．．電荷域濾波器
110、910、920．．．放大器
120、130、140、150、120_1、120_2、120_(X-1)、120_X、140_1、140_2、140_(Y-1)、140_Y．．．開關電容網路
160、170．．．電容
310_1、310_2、310_(M_2)、510_1、510_2、510_3、510_N、705、710_1~710_(N_2)．．．取樣單元
320、520、720．．．加總單元
C1 、C2 、CM-2 、CN-1 、C b1 、C b2 、C b3 、C bN 、C11 、C12 ．．．取樣電容
CK1 、CK2 、...、CKM ．．．時脈輸入端
CK1 、CK2 、...、CKN ．．．時脈輸入端
clka1 ~clkaM 、clkb1 ~clkbN ．．．時脈信號
Csum 、Cob1 ．．．加總電容
C’sum 、CIIRb1 、CIIRb2 、CIIRb3 、CIIRb(N-2) ．．．電容
EN、ENB．．．致能信號
IIFP2 、IIFB2 ．．．電流
Iin．．．輸入端
Iout、OUTB、OUTP．．．輸出端
S1、S2．．．模式信號
SW1、SW2、SW3、PSb1 、ENSb1 、ENSb2 、ENSb3 、ENSb(N-2) ．．．開關
SWout、SSb1 、MSS1 ．．．輸出開關
SWrst、RSb1 、MSR11 、MSR12 、MSR2 、MSR(N-1) ．．．重置開關
SWsmp、Sb1 、MS11 、MS12 、MS2 、MS(N-1) ．．．取樣開關
VIFP 、VIFB 、VIN ．．．輸入信號
VIIRb ．．．控制信號
圖1是依照本揭露的實施例說明一種電荷域濾波裝置的功能方塊示意圖。
圖2是依照本實施例說明圖1所示開關電容網路的功能方塊示意圖。
圖3是依照本實施例說明圖2所示子開關電容網路的電路示意圖。
圖4是依照本揭露的實施例說明圖3中時脈輸入端CK1 ~CKM 的信號與致能信號EN的時序示意圖。
圖5是依照本揭露另一實施例說明圖1所示開關電容網路140的功能方塊示意圖。
圖6是依照本揭露的又一實施例說明圖1所示開關電容網路的功能方塊示意圖。
圖7是依照本揭露的實施例說明圖5中時脈信號clkb1 ~clkbN 與致能信號ENB的時序示意圖。
圖8是依照本揭露的另一實施例說明圖1所示開關電容網路的功能方塊示意圖。
圖9是依照本揭露的實施例說明圖7中時脈信號clkb1 ~clkbN 的時序示意圖。
圖10是依照另一實施例說明一種電荷域濾波器的功能方塊示意圖。
100．．．電荷域濾波器
110．．．放大器
120、130、140、150．．．開關電容網路
160、170．．．電容
clka1 ~clkaM 、clkb1 ~clkbN ．．．時脈信號
IIFP2 、IIFB2 ．．．電流
OUTB、OUTP．．．輸出端
S1、S2．．．模式信號
VIFP 、VIFB ．．．輸入信號

Claims (44)

  1. 一種電荷域濾波器，包括：一放大器，具有一第一輸出端與第二輸出端；至少一第一開關電容網路，其輸入端耦接至該放大器的第一輸出端；至少一第二開關電容網路，其輸入端耦接至該放大器的第二輸出端；至少一第三開關電容網路，其輸入端耦接至該第一開關電容網路的輸出端，該第三開關電容網路的輸出端耦接至該第二開關電容網路的輸出端，該第三開關電容網路的模式控制端接收一第一模式信號以設定該第三開關電容網路的脈衝響應模式；以及至少一第四開關電容網路，其輸入端耦接至該第二開關電容網路的輸出端，該第四開關電容網路的輸出端耦接至該第一開關電容網路的輸出端，該第四開關電容網路的模式控制端接收一第二模式信號以設定該第四開關電容網路的脈衝響應模式。
  2. 如申請專利範圍第1項所述之電荷域濾波器，其中該放大器為轉導放大器或運算放大器。
  3. 如申請專利範圍第1項所述之電荷域濾波器，其中該第三開關電容網路與該第四開關電容網路的脈衝響應模式包括無限脈衝響應模式或有限脈衝響應模式，而該第一開關電容網路、該第二開關電容網路支持有限脈衝響應濾波器或無限脈衝響應濾波器。
  4. 如申請專利範圍第1項所述之電荷域濾波器，其中該第三開關電容網路與該第四開關電容網路的無限脈衝響應模式被致能，以便調整振幅的準位。
  5. 如申請專利範圍第1項所述之電荷域濾波器，其中使該第三開關電容網路與該第四開關電容網路的取樣率不同於該第一開關電容網路與該第二開關電容網路的取樣率，以調變該電荷域濾波器的等化後頻率。
  6. 如申請專利範圍第1項所述之電荷域濾波器，其中該第一開關電容網路、該第二開關電容網路、該第三開關電容網路與該第四開關電容網路內部的子開關電容網路進行時間交錯操作，以減低摺疊頻率，濾除來自子開關電容網路的時脈饋通，以及改善辛格函數失真。
  7. 如申請專利範圍第1項所述之電荷域濾波器，其中該第一開關電容網路、該第二開關電容網路、該第三開關電容網路與該第四開關電容網路四者其中一個網路包括：多個取樣單元，所述多個取樣單元的取樣端耦接至該網路的輸入端，所述多個取樣單元各自以不同相位對該網路的輸入端進行取樣；以及一加總單元，其輸入端耦接至所述多個取樣單元的輸出端，該加總單元加總所述多個取樣單元的取樣結果。
  8. 如申請專利範圍第7項所述之電荷域濾波器，其中所述多個取樣單元的其中一個取樣單元包括：一取樣開關，其第一端耦接至該網路的輸入端；一取樣電容，耦接至該取樣開關的第二端； 一重置開關，其第一端耦接至該取樣電容，該重置開關的第二端耦接至一參考電壓；以及一輸出開關，其第一端耦接至所述取樣電容，該輸出開關的第二端耦接至該加總單元的輸入端。
  9. 如申請專利範圍第7項所述之電荷域濾波器，其中該加總單元包括：一加總電容，耦接至所述多個取樣單元的輸出端。
  10. 如申請專利範圍第9項所述之電荷域濾波器，其中該加總單元還包括：一第一開關，其第一端耦接至所述多個取樣單元的輸出端；以及一第一電容，耦接至該第一開關的第二端。
  11. 如申請專利範圍第9項所述之電荷域濾波器，其中該加總單元還包括：一第二開關，其第一端耦接至該加總電容；以及一第三開關，其第一端耦接至該第二開關的第二端，該第三開關的第二端耦接至一參考電壓，該第三開關的控制端接收一模式信號。
  12. 如申請專利範圍第7項所述之電荷域濾波器，其中所述多個取樣單元的其中一個取樣單元包括：一取樣開關，其第一端耦接至該網路的輸入端；一取樣電容，耦接至該取樣開關的第二端；一第一開關，其第一端耦接至該取樣電容；一第一電容，耦接至該第一開關的第二端； 一重置開關，其第一端耦接至該取樣電容；一第二開關，其第一端耦接至該重置開關的第二端，該第二開關的第二端耦接至一參考電壓，該第二開關的控制端接收一模式信號；以及一輸出開關，其第一端耦接至所述取樣電容，該輸出開關的第二端耦接至該加總單元的輸入端。
  13. 如申請專利範圍第7項所述之電荷域濾波器，其中所述多個取樣單元的其中一個取樣單元包括：一第一取樣開關，其第一端耦接至該網路的輸入端；一第一取樣電容，耦接至該第一取樣開關的第二端；一第一重置開關，其第一端耦接至該第一取樣電容，該第一重置開關的第二端耦接至一參考電壓；一第二取樣開關，其第一端耦接至該第一取樣電容；一第二取樣電容，耦接至該第二取樣開關的第二端；一第二重置開關，其第一端耦接至該第二取樣電容，該第二重置開關的第二端耦接至該參考電壓；以及一輸出開關，其第一端耦接至所述第二取樣電容，該輸出開關的第二端耦接至該加總單元的輸入端。
  14. 如申請專利範圍第1項所述之電荷域濾波器，更包括：一第二電容，其第一端耦接至該第一開關電容網路的輸出端，該第二電容的第二端耦接至一參考電壓；以及一第三電容，其第一端耦接至該第二開關電容網路的輸出端，該第三電容的第二端耦接至該參考電壓。
  15. 如申請專利範圍第14項所述之電荷域濾波器，其中該第二電容與該第三電容為寄生電容。
  16. 一種電荷域濾波的方法，包括：提供一放大器、至少一第一開關電容網路、至少一第二開關電容網路、至少一第三開關電容網路與至少一第四開關電容網路，其中該第三開關電容網路的輸入端耦接至該第一開關電容網路的輸出端，而該第四開關電容網路的輸入端耦接至該第二開關電容網路的輸出端；藉由該放大器將一輸入信號轉換為一第一輸入信號與一第二輸入信號；藉由所述至少一第一開關電容網路取樣該第一輸入信號；藉由所述至少一第二開關電容網路取樣該第二輸入信號；加總該第一開關電容網路的輸出與該第四開關電容網路的輸出，以獲得一第一加總結果；加總該第二開關電容網路的輸出與該第三開關電容網路的輸出，以獲得一第二加總結果；藉由所述至少一第三開關電容網路取樣該第一加總結果；藉由所述至少一第四開關電容網路取樣該第二加總結果；藉由一第一模式信號設定該第三開關電容網路的脈衝響應模式；以及 藉由一第二模式信號以設定該第四開關電容網路的脈衝響應模式。
  17. 如申請專利範圍第16項所述電荷域濾波的方法，其中該放大器為轉導放大器或運算放大器。
  18. 如申請專利範圍第16項所述電荷域濾波的方法，其中該第三開關電容網路與該第四開關電容網路的脈衝響應模式包括無限脈衝響應模式或有限脈衝響應模式，而該第一開關電容網路與該第二開關電容網路支持有限脈衝響應濾波器或無限脈衝響應濾波器。
  19. 如申請專利範圍第18項所述電荷域濾波的方法，其中該第三開關電容網路與該第四開關電容網路的無限脈衝響應模式被致能，以便調整振幅的準位。
  20. 如申請專利範圍第16項所述電荷域濾波的方法，其中使該第三開關電容網路與該第四開關電容網路的取樣率不同於該第一開關電容網路與該第二開關電容網路的取樣率，以調變該電荷域濾波器的等化後頻率。
  21. 如申請專利範圍第16項所述電荷域濾波的方法，其中該第一開關電容網路、該第二開關電容網路、該第三開關電容網路與該第四開關電容網路內部的子開關電容網路進行時間交錯操作，以減低摺疊頻率，濾除來自子開關電容網路的時脈饋通，以及改善辛格函數失真。
  22. 一種電荷域濾波器，包括：一輸入放大器，具有一第一輸出端與第二輸出端； 至少一第一開關電容網路，其輸入端耦接至該輸入放大器的第一輸出端；至少一第二開關電容網路，其輸入端耦接至該輸入放大器的第二輸出端；至少一第三開關電容網路，其輸入端耦接至該第一開關電容網路的輸出端；至少一第四開關電容網路，其輸入端耦接至該第二開關電容網路的輸出端；一第一輸出放大器，其第一輸入端耦接至該第三開關電容網路的輸出端，該第一輸出放大器的第二輸入端耦接至該第二開關電容網路的輸出端，該第一輸出放大器的輸出端做為該電荷域濾波器的第一輸出端；以及一第二輸出放大器，其第一輸入端耦接至該第四開關電容網路的輸出端，該第二輸出放大器的第二輸入端耦接至該第一開關電容網路的輸出端，該第二輸出放大器的輸出端做為該電荷域濾波器的第二輸出端。
  23. 如申請專利範圍第22項所述之電荷域濾波器，其中該輸入放大器、該第一輸出放大器與該第二輸出放大器為轉導放大器或運算放大器。
  24. 如申請專利範圍第22項所述之電荷域濾波器，其中使該第三開關電容網路與該第四開關電容網路的取樣率不同於該第一開關電容網路與該第二開關電容網路的取樣率，以調變該電荷域濾波器的等化後頻率。
  25. 如申請專利範圍第22項所述之電荷域濾波器，其中該第一開關電容網路、該第二開關電容網路、該第三開關電容網路與該第四開關電容網路內部的子開關電容網路進行時間交錯操作，以減低摺疊頻率，濾除來自子開關電容網路的時脈饋通，以及改善辛格函數失真。
  26. 如申請專利範圍第22項所述之電荷域濾波器，其中該第三開關電容網路的模式控制端接收一第一模式信號以設定該第三開關電容網路的脈衝響應模式；以及該第四開關電容網路的模式控制端接收一第二模式信號以設定該第四開關電容網路的脈衝響應模式。
  27. 如申請專利範圍第26項所述之電荷域濾波器，其中該第三開關電容網路與該第四開關電容網路的脈衝響應模式包括無限脈衝響應模式或有限脈衝響應模式，而該第一開關電容網路與該第二開關電容網路支持有限脈衝響應濾波器或無限脈衝響應濾波器。
  28. 如申請專利範圍第27項所述之電荷域濾波器，其中該第三開關電容網路與該第四開關電容網路的無限脈衝響應模式被致能，以便調整振幅的準位。
  29. 如申請專利範圍第26項所述之電荷域濾波器，其中該第一開關電容網路、該第二開關電容網路、該第三開關電容網路與該第四開關電容網路四者其中一個網路包括： 多個取樣單元，所述多個取樣單元的取樣端耦接至該網路的輸入端，所述多個取樣單元各自以不同相位對該網路的輸入端進行取樣；以及一加總單元，其輸入端耦接至所述多個取樣單元的輸出端，該加總單元加總所述多個取樣單元的取樣結果。
  30. 如申請專利範圍第29項所述之電荷域濾波器，其中所述多個取樣單元的其中一個取樣單元包括：一取樣開關，其第一端耦接至該網路的輸入端；一取樣電容，耦接至該取樣開關的第二端；一重置開關，其第一端耦接至該取樣電容，該重置開關的第二端耦接至一參考電壓；以及一輸出開關，其第一端耦接至所述取樣電容，該輸出開關的第二端耦接至該加總單元的輸入端。
  31. 如申請專利範圍第29項所述之電荷域濾波器，其中該加總單元包括：一加總電容，耦接至所述多個取樣單元的輸出端。
  32. 如申請專利範圍第31項所述之電荷域濾波器，其中該加總單元還包括：一第一開關，其第一端耦接至所述多個取樣單元的輸出端；以及一第一電容，耦接至該第一開關的第二端。
  33. 如申請專利範圍第31項所述之電荷域濾波器，其中該加總單元還包括：一第二開關，其第一端耦接至該加總電容；以及 一第三開關，其第一端耦接至該第二開關的第二端，該第三開關的第二端耦接至一參考電壓，該第三開關的控制端接收一模式信號。
  34. 如申請專利範圍第29項所述之電荷域濾波器，其中所述多個取樣單元的其中一個取樣單元包括：一取樣開關，其第一端耦接至該網路的輸入端；一取樣電容，耦接至該取樣開關的第二端；一第一開關，其第一端耦接至該取樣電容；一第一電容，耦接至該第一開關的第二端；一重置開關，其第一端耦接至該取樣電容；一第二開關，其第一端耦接至該重置開關的第二端，該第二開關的第二端耦接至一參考電壓，該第二開關的控制端接收一模式信號；以及一輸出開關，其第一端耦接至所述取樣電容，該輸出開關的第二端耦接至該加總單元的輸入端。
  35. 如申請專利範圍第29項所述之電荷域濾波器，其中所述多個取樣單元的其中一個取樣單元包括：一第一取樣開關，其第一端耦接至該網路的輸入端；一第一取樣電容，耦接至該第一取樣開關的第二端；一第一重置開關，其第一端耦接至該第一取樣電容，該第一重置開關的第二端耦接至一參考電壓；一第二取樣開關，其第一端耦接至該第一取樣電容；一第二取樣電容，耦接至該第二取樣開關的第二端； 一第二重置開關，其第一端耦接至該第二取樣電容，該第二重置開關的第二端耦接至該參考電壓；以及一輸出開關，其第一端耦接至所述第二取樣電容，該輸出開關的第二端耦接至該加總單元的輸入端。
  36. 如申請專利範圍第22項所述之電荷域濾波器，更包括：一第二電容，其第一端耦接至該第一開關電容網路的輸出端，該第二電容的第二端耦接至一參考電壓；以及一第三電容，其第一端耦接至該第二開關電容網路的輸出端，該第三電容的第二端耦接至該參考電壓。
  37. 如申請專利範圍第36項所述之電荷域濾波器，其中該第二電容與該第三電容為寄生電容。
  38. 一種電荷域濾波的方法，包括：提供一輸入放大器、至少一第一開關電容網路、至少一第二開關電容網路、至少一第三開關電容網路、至少一第四開關電容網路、一第一輸出放大器與一第二輸出放大器；藉由該輸入放大器將一輸入信號轉換為一第一輸入信號與一第二輸入信號；藉由所述至少一第一開關電容網路取樣該第一輸入信號；藉由所述至少一第二開關電容網路取樣該第二輸入信號； 藉由所述至少一第三開關電容網路取樣該第一開關電容網路的輸出；藉由所述至少一第四開關電容網路取樣該第二開關電容網路的輸出；藉由該第一輸出放大器接收並放大該第三開關電容網路的輸出與該第二開關電容網路的輸出，以提供該電荷域濾波器的第一輸出；以及藉由該第二輸出放大器接收並放大該第四開關電容網路的輸出與該第一開關電容網路的輸出，以提供該電荷域濾波器的第二輸出。
  39. 如申請專利範圍第38項所述電荷域濾波的方法，其中該輸入放大器、該第一輸出放大器與該第二輸出放大器為轉導放大器或運算放大器。
  40. 如申請專利範圍第38項所述電荷域濾波的方法，其中使該第三開關電容網路與該第四開關電容網路的取樣率不同於該第一開關電容網路與該第二開關電容網路的取樣率，以調變該電荷域濾波器的等化後頻率。
  41. 如申請專利範圍第38項所述電荷域濾波的方法，其中該第一開關電容網路、該第二開關電容網路、該第三開關電容網路與該第四開關電容網路內部的子開關電容網路進行時間交錯操作，以減低摺疊頻率，濾除來自子開關電容網路的時脈饋通，以及改善辛格函數失真。
  42. 如申請專利範圍第38項所述電荷域濾波的方法，其中該第三開關電容網路的模式控制端接收一第一模 式信號以設定該第三開關電容網路的脈衝響應模式；以及該第四開關電容網路的模式控制端接收一第二模式信號以設定該第四開關電容網路的脈衝響應模式。
  43. 如申請專利範圍第42項所述電荷域濾波的方法，其中該第三開關電容網路與該第四開關電容網路的脈衝響應模式包括無限脈衝響應模式或有限脈衝響應模式，而該第一開關電容網路與該第二開關電容網路支持有限脈衝響應濾波器或無限脈衝響應濾波器。
  44. 如申請專利範圍第43項所述電荷域濾波的方法，其中該第三開關電容網路與該第四開關電容網路的無限脈衝響應模式被致能，以便調整振幅的準位。
TW100146228A 2011-12-14 2011-12-14 電荷域濾波器及其方法 TWI478490B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100146228A TWI478490B (zh) 2011-12-14 2011-12-14 電荷域濾波器及其方法
US13/364,245 US8710920B2 (en) 2011-12-14 2012-02-01 Charge domain filter and method thereof
CN201210031192.3A CN103166594B (zh) 2011-12-14 2012-02-09 电荷域滤波器及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100146228A TWI478490B (zh) 2011-12-14 2011-12-14 電荷域濾波器及其方法

Publications (2)

Publication Number Publication Date
TW201325079A TW201325079A (zh) 2013-06-16
TWI478490B true TWI478490B (zh) 2015-03-21

Family

ID=48589373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146228A TWI478490B (zh) 2011-12-14 2011-12-14 電荷域濾波器及其方法

Country Status (3)

Country Link
US (1) US8710920B2 (zh)
CN (1) CN103166594B (zh)
TW (1) TWI478490B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8611437B2 (en) 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
US9170980B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9153314B2 (en) * 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9153539B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9147447B2 (en) 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9076551B2 (en) 2013-03-15 2015-07-07 Nvidia Corporation Multi-phase ground-referenced single-ended signaling
US9171607B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
TWI548210B (zh) 2014-01-13 2016-09-01 財團法人工業技術研究院 電荷域濾波裝置及其操作方法
US9294118B2 (en) * 2014-01-29 2016-03-22 Analog Devices, Inc. Multi-input analog-to-digital converter
EP3105854B1 (en) * 2014-09-05 2020-11-11 Huawei Technologies Co. Ltd. A charge sharing filter
EP3067835B1 (en) * 2015-03-10 2017-12-27 EM Microelectronic-Marin SA Dual frequency hf-uhf identification device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535288B2 (en) * 2006-07-06 2009-05-19 Sony Corporation Charge domain filter device
US20090134938A1 (en) * 2007-11-26 2009-05-28 Sachio Iida Charge Domain Filter Circuit
US20090161801A1 (en) * 2007-12-24 2009-06-25 Industrial Technology Research Institute Receiver with discrete-time filtering and down-conversion
US20110291750A1 (en) * 2010-05-31 2011-12-01 Industrial Technology Research Institute Charge domain filter and bandwidth compensation circuit thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006813B2 (en) 2001-08-15 2006-02-28 Texas Instruments Incorporated Efficient charge transfer using a switched capacitor resistor
US6856925B2 (en) 2001-10-26 2005-02-15 Texas Instruments Incorporated Active removal of aliasing frequencies in a decimating structure by changing a decimation ratio in time and space
JP2006295343A (ja) 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタ及びフィードバックシステム
JP2007324659A (ja) 2006-05-30 2007-12-13 Sony Corp チャージドメインフィルタ回路
TW200827755A (en) 2006-09-11 2008-07-01 Sony Corp Charge sampling filter circuit and charge sampling method
JP2009021870A (ja) 2007-07-12 2009-01-29 Sony Corp 信号生成装置、フィルタ装置、信号生成方法およびフィルタ方法
JP2009027389A (ja) 2007-07-18 2009-02-05 Sony Corp 信号処理装置、フィルタ装置、信号処理方法、およびフィルタ方法
JP4683037B2 (ja) 2007-11-26 2011-05-11 ソニー株式会社 チャージドメインフィルタ回路
US8188753B2 (en) * 2009-02-18 2012-05-29 Analog Devices, Inc. Analog computation
JP2010268135A (ja) * 2009-05-13 2010-11-25 Sony Corp フィルタ回路及び通信装置
TWI384753B (zh) * 2009-11-20 2013-02-01 Ind Tech Res Inst 電荷域濾波器與濾波裝置
CN102088275A (zh) * 2009-12-08 2011-06-08 财团法人工业技术研究院 电荷域滤波器与滤波装置
US8339215B2 (en) * 2010-04-11 2012-12-25 Industrial Technology Research Institute Charge domain filter with controllable transfer functions and transfer function control methods thereof
CN102315832B (zh) * 2010-07-01 2014-04-23 财团法人工业技术研究院 电荷域滤波装置及其频宽补偿电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535288B2 (en) * 2006-07-06 2009-05-19 Sony Corporation Charge domain filter device
US20090134938A1 (en) * 2007-11-26 2009-05-28 Sachio Iida Charge Domain Filter Circuit
US20090161801A1 (en) * 2007-12-24 2009-06-25 Industrial Technology Research Institute Receiver with discrete-time filtering and down-conversion
US20110291750A1 (en) * 2010-05-31 2011-12-01 Industrial Technology Research Institute Charge domain filter and bandwidth compensation circuit thereof

Also Published As

Publication number Publication date
CN103166594B (zh) 2015-10-07
TW201325079A (zh) 2013-06-16
CN103166594A (zh) 2013-06-19
US8710920B2 (en) 2014-04-29
US20130154725A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
TWI478490B (zh) 電荷域濾波器及其方法
TWI443966B (zh) 電荷域濾波裝置及頻寬補償電路
US8040264B2 (en) Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
US7535288B2 (en) Charge domain filter device
CN103117723B (zh) 电荷域滤波器及其方法
US5325322A (en) High-speed programmable analog transversal filter having a large dynamic range
KR20160140571A (ko) 스위치 모드 연산 증폭기에 대한 회로 및 방법
WO2011016969A1 (en) Analog to digital converter
EP2081294B1 (en) Programmable filter circuits and methods
US20100179977A1 (en) Sampled filter with finite impulse response
US7916057B2 (en) Complex-admittance digital-to-analog converter
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
CN102315832B (zh) 电荷域滤波装置及其频宽补偿电路
US10483947B2 (en) Anti-aliasing filter
EP1766777A2 (en) Improved integrated circuit implementation for power and area efficient adaptive equalization
TWI548210B (zh) 電荷域濾波裝置及其操作方法
Perez-Aloe et al. Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations
Sun et al. Analysis and implementation of uniform quadrature bandpass sampling
US8369817B2 (en) Analog FIR filter
TW202301799A (zh) 放大電路
Gysel et al. Highly programmable switched-capacitor filters using biquads with nonuniform internal clocks
Duppils et al. Realization of fully programmable narrow-band FIR filters with SC technique