CN103166594B - 电荷域滤波器及其方法 - Google Patents

Abstract

一种电荷域滤波器及其方法。电荷域滤波器包括放大器以及第一至第四开关电容网路。第一与第二开关电容网路的输入端分别耦接至放大器的第一与第二输出端。第三开关电容网路的输入端与输出端分别耦接至第一与第二开关电容网路的输出端。第四开关电容网路的输入端与输出端分别耦接至第二与第一开关电容网路的输出端。第三开关电容网路的模式控制端接收第一模式信号，以设定第三开关电容网路的脉冲响应模式。第四开关电容网路的模式控制端接收第二模式信号，以设定第四开关电容网路的脉冲响应模式。

Description

电荷域滤波器及其方法

技术领域

本发明是有关于一种滤波器，且特别是有关于一种电荷域滤波器(charge-domain filter，CDF)。

背景技术

传统的开关电容网路(switched-capacitor network)为离散时间信号处理(discrete time signal processing)中常见的一种电路，其中包括多个开关与多个电容。开关电容网路常见于滤波技术中。相较于电容电阻式类比滤波电路，开关电容网路的滤波效果主要由其中各电容的间的尺寸比例来决定。纵使因更改工艺而改变了各电容的面积，由于各电容的间的尺寸比例关系不会随着工艺的更动而改变，所以开关电容网路的滤波效果依然不变。因此，开关电容网路相当适合制作于晶片中。然而，传统的电荷域滤波器大多没有采用频带宽度补偿电路，而导致其频宽较窄。

发明内容

本发明提供一种电荷域滤波装置及其方法，以补偿频宽并改善辛格函数失真(Sinc-function distortion)。

本发明实施例提出一种电荷域滤波器，包括一放大器、至少一第一开关电容网路、至少一第二开关电容网路、至少一第三开关电容网路以及至少一第四开关电容网路。第一开关电容网路的输入端耦接至放大器的第一输出端。第二开关电容网路的输入端耦接至放大器的第二输出端。第三开关电容网路的输入端耦接至第一开关电容网路的输出端。第三开关电容网路的输出端耦接至第二开关电容网路的输出端。第三开关电容网路的模式控制端接收第一模式信号，以设定第三开关电容网路的脉冲响应模式。第四开关电容网路的输入端耦接至第二开关电容网路的输出端。第四开关电容网路的输出端耦接至第一开关电容网路的输出端。第四开关电容网路的模式控制端接收第二模式信号，以设定第四开关电容网路的脉冲响应模式。

该放大器为转导放大器或运算放大器。

该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路、该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。

在有限脉冲响应模式中，该第三开关电容网路与该第四开关电容网路提供所需要的频率响应，以等化在特定的频率的振幅。

该第三开关电容网路与该第四开关电容网路的无限脉冲响应模式被启动，以便调整振幅的准位。

使该第三开关电容网路与该第四开关电容网路的取样率不同于该第一开关电容网路与该第二开关电容网路的取样率，以调变该电荷域滤波器的等化后频率。

该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路四者其中一个网路包括：多个取样单元，所述多个取样单元的取样端耦接至该网路的输入端，所述多个取样单元各自以不同相位对该网路的输入端进行取样；以及一加总单元，其输入端耦接至所述多个取样单元的输出端，该加总单元加总所述多个取样单元的取样结果。

所述多个取样单元的其中一个取样单元包括：一取样开关，其第一端耦接至该网路的输入端；一取样电容，耦接至该取样开关的第二端；一重置开关，其第一端耦接至该取样电容，该重置开关的第二端耦接至一参考电压；以及一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

该加总单元包括：一加总电容，耦接至所述多个取样单元的输出端。

该加总单元还包括：一第一开关，其第一端耦接至所述多个取样单元的输出端；以及一第一电容，耦接至该第一开关的第二端。

该加总单元还包括：一第二开关，其第一端耦接至该加总电容；以及一第三开关，其第一端耦接至该第二开关的第二端，该第三开关的第二端耦接至一参考电压，该第三开关的控制端接收一模式信号。

所述多个取样单元的其中一个取样单元包括：一取样开关，其第一端耦接至该网路的输入端；一取样电容，耦接至该取样开关的第二端；一第一开关，其第一端耦接至该取样电容；一第一电容，耦接至该第一开关的第二端；一重置开关，其第一端耦接至该取样电容；一第二开关，其第一端耦接至该重置开关的第二端，该第二开关的第二端耦接至一参考电压，该第二开关的控制端接收一模式信号；以及一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

所述多个取样单元的其中一个取样单元包括：一第一取样开关，其第一端耦接至该网路的输入端；一第一取样电容，耦接至该第一取样开关的第二端；一第一重置开关，其第一端耦接至该第一取样电容，该第一重置开关的第二端耦接至一参考电压；一第二取样开关，其第一端耦接至该第一取样电容；一第二取样电容，耦接至该第二取样开关的第二端；一第二重置开关，其第一端耦接至该第二取样电容，该第二重置开关的第二端耦接至该参考电压；以及一输出开关，其第一端耦接至所述第二取样电容，该输出开关的第二端耦接至该加总单元的输入端。

进一步包括：一第二电容，其第一端耦接至该第一开关电容网路的输出端，该第二电容的第二端耦接至一参考电压；以及一第三电容，其第一端耦接至该第二开关电容网路的输出端，该第三电容的第二端耦接至该参考电压。

该第二电容与该第三电容为寄生电容。

另本发明实施例提出一种电荷域滤波的方法，包括：提供一放大器、至少一第一开关电容网路、至少一第二开关电容网路、至少一第三开关电容网路与至少一第四开关电容网路；通过该放大器将一输入信号转换为一第一输入信号与一第二输入信号；通过所述至少一第一开关电容网路取样该第一输入信号；通过所述至少一第二开关电容网路取样该第二输入信号；加总该第一开关电容网路的输出与该第四开关电容网路的输出，以获得一第一加总结果；加总该第二开关电容网路的输出与该第三开关电容网路的输出，以获得一第二加总结果；通过所述至少一第三开关电容网路取样该第一加总结果；通过所述至少一第四开关电容网路取样该第二加总结果；通过一第一模式信号设定该第三开关电容网路的脉冲响应模式；以及通过一第二模式信号以设定该第四开关电容网路的脉冲响应模式。

该放大器为转导放大器或运算放大器。

该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路与该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。

在有限脉冲响应模式中，该第三开关电容网路与该第四开关电容网路提供所需要的频率响应，以等化在特定的频率的振幅。

该第三开关电容网路与该第四开关电容网路的无限脉冲响应模式被启动，以便调整振幅的准位。

使该第三开关电容网路与该第四开关电容网路的取样率不同于该第一开关电容网路与该第二开关电容网路的取样率，以调变该电荷域滤波器的等化后频率。

该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

另本发明实施例提出一种电荷域滤波器，包括：一输入放大器，具有一第一输出端与第二输出端；至少一第一开关电容网路，其输入端耦接至该输入放大器的第一输出端；至少一第二开关电容网路，其输入端耦接至该输入放大器的第二输出端；至少一第三开关电容网路，其输入端耦接至该第一开关电容网路的输出端；至少一第四开关电容网路，其输入端耦接至该第二开关电容网路的输出端；一第一输出放大器，其第一输入端耦接至该第三开关电容网路的输出端，该第一输出放大器的第二输入端耦接至该第二开关电容网路的输出端，该第一输出放大器的输出端做为该电荷域滤波器的第一输出端；以及一第二输出放大器，其第一输入端耦接至该第四开关电容网路的输出端，该第二输出放大器的第二输入端耦接至该第一开关电容网路的输出端，该第二输出放大器的输出端做为该电荷域滤波器的第二输出端。

该输入放大器、该第一输出放大器与该第二输出放大器为转导放大器或运算放大器。

使该第三开关电容网路与该第四开关电容网路的取样率不同于该第一开关电容网路与该第二开关电容网路的取样率，以调变该电荷域滤波器的等化后频率。

该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

该第三开关电容网路的模式控制端接收一第一模式信号以设定该第三开关电容网路的脉冲响应模式；以及该第四开关电容网路的模式控制端接收一第二模式信号以设定该第四开关电容网路的脉冲响应模式。

该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路与该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。

在有限脉冲响应模式中，该第三开关电容网路与该第四开关电容网路提供所需要的频率响应，以等化在特定的频率的振幅。

该第三开关电容网路与该第四开关电容网路的无限脉冲响应模式被启动，以便调整振幅的准位。

该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路四者其中一个网路包括：多个取样单元，所述多个取样单元的取样端耦接至该网路的输入端，所述多个取样单元各自以不同相位对该网路的输入端进行取样；以及一加总单元，其输入端耦接至所述多个取样单元的输出端，该加总单元加总所述多个取样单元的取样结果。

所述多个取样单元的其中一个取样单元包括：一取样开关，其第一端耦接至该网路的输入端；一取样电容，耦接至该取样开关的第二端；一重置开关，其第一端耦接至该取样电容，该重置开关的第二端耦接至一参考电压；以及一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

该加总单元包括：一加总电容，耦接至所述多个取样单元的输出端。

该加总单元还包括：一第一开关，其第一端耦接至所述多个取样单元的输出端；以及一第一电容，耦接至该第一开关的第二端。

该加总单元还包括：一第二开关，其第一端耦接至该加总电容；以及一第三开关，其第一端耦接至该第二开关的第二端，该第三开关的第二端耦接至一参考电压，该第三开关的控制端接收一模式信号。

所述多个取样单元的其中一个取样单元包括：一取样开关，其第一端耦接至该网路的输入端；一取样电容，耦接至该取样开关的第二端；一第一开关，其第一端耦接至该取样电容；一第一电容，耦接至该第一开关的第二端；一重置开关，其第一端耦接至该取样电容；一第二开关，其第一端耦接至该重置开关的第二端，该第二开关的第二端耦接至一参考电压，该第二开关的控制端接收一模式信号；以及一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

所述多个取样单元的其中一个取样单元包括：一第一取样开关，其第一端耦接至该网路的输入端；一第一取样电容，耦接至该第一取样开关的第二端；一第一重置开关，其第一端耦接至该第一取样电容，该第一重置开关的第二端耦接至一参考电压；一第二取样开关，其第一端耦接至该第一取样电容；一第二取样电容，耦接至该第二取样开关的第二端；一第二重置开关，其第一端耦接至该第二取样电容，该第二重置开关的第二端耦接至该参考电压；以及一输出开关，其第一端耦接至所述第二取样电容，该输出开关的第二端耦接至该加总单元的输入端。

进一步包括：一第二电容，其第一端耦接至该第一开关电容网路的输出端，该第二电容的第二端耦接至一参考电压；以及一第三电容，其第一端耦接至该第二开关电容网路的输出端，该第三电容的第二端耦接至该参考电压。

该第二电容与该第三电容为寄生电容。

另本发明实施例提出一种电荷域滤波的方法，包括：提供一输入放大器、至少一第一开关电容网路、至少一第二开关电容网路、至少一第三开关电容网路、至少一第四开关电容网路、一第一输出放大器与一第二输出放大器；通过该输入放大器将一输入信号转换为一第一输入信号与一第二输入信号；通过所述至少一第一开关电容网路取样该第一输入信号；通过所述至少一第二开关电容网路取样该第二输入信号；通过所述至少一第三开关电容网路取样该第一开关电容网路的输出；通过所述至少一第四开关电容网路取样该第二开关电容网路的输出；通过该第一输出放大器接收并放大该第三开关电容网路的输出与该第二开关电容网路的输出，以提供该电荷域滤波器的第一输出；以及通过该第二输出放大器接收并放大该第四开关电容网路的输出与该第一开关电容网路的输出，以提供该电荷域滤波器的第二输出。

该输入放大器、该第一输出放大器与该第二输出放大器为转导放大器或运算放大器。

使该第三开关电容网路与该第四开关电容网路的取样率不同于该第一开关电容网路与该第二开关电容网路的取样率，以调变该电荷域滤波器的等化后频率。

该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

该第三开关电容网路的模式控制端接收一第一模式信号以设定该第三开关电容网路的脉冲响应模式；以及该第四开关电容网路的模式控制端接收一第二模式信号以设定该第四开关电容网路的脉冲响应模式。

该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路与该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。

在有限脉冲响应模式中，该第三开关电容网路与该第四开关电容网路提供所需要的频率响应，以等化在特定的频率的振幅。

该第三开关电容网路与该第四开关电容网路的无限脉冲响应模式被启动，以便调整振幅的准位。

基于上述，本发明实施例中电荷域滤波器及其方法利用第三与第四开关电容网路来改善第一与第二开关电容网路的辛格函数失真。因此，此具有频带宽度补偿的电荷域滤波器可以满足所要求频带宽度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是依照本发明的实施例说明一种电荷域滤波装置的功能方块示意图。

图2是依照本实施例说明图1所示开关电容网路的功能方块示意图。

图3是依照本实施例说明图2所示子开关电容网路的电路示意图。

图4是依照本发明的实施例说明图3中时脉输入端CK₁～CK_M的信号与启动信号EN的时序示意图。

图5是依照本发明另一实施例说明图1所示开关电容网路140的功能方块示意图。

图6是依照本发明的又一实施例说明图1所示开关电容网路的功能方块示意图。

图7是依照本发明的实施例说明图5中时脉信号clkb₁～clkb_N与启动信号ENB的时序示意图。

图8是依照本发明的另一实施例说明图1所示开关电容网路的功能方块示意图。

图9是依照本发明的实施例说明图7中时脉信号clkb₁～clkb_N的时序示意图。

图10是依照另一实施例说明一种电荷域滤波器的功能方块示意图。

附图标记说明

100、900：电荷域滤波器

110、910、920：放大器

120、130、140、150、120_1、120_2、120_(X-1)、120_X、140_1、140_2、140_(Y-1)、140_Y：开关电容网路

160、170：电容

310_1、310_2、310_(M-2)、510_1、510_2、510_3、510_N、705、710_1～710_(N-2)：取样单元

320、520、720：加总单元

C₁、C₂、C_M-2、C_N-1、C_b1、C_b2、C_b3、C_bN、C₁₁、C₁₂：取样电容

CK₁、CK₂、…、CK_M：时脉输入端

CK₁、CK₂、…、CK_N：时脉输入端

clka₁～clka_M、clkb₁～clkb_N：时脉信号

C_sum、C_ob1：加总电容

C’_sum、C_IIRb1、C_IIRb2、C_IIRb3、C_IIRb(N-2)：电容

EN、ENB：启动信号

I_IFP2、I_IFB2：电流

Iin：输入端

Iout、OUTB、OUTP：输出端

S1、S2：模式信号

SW1、SW2、SW3、PSb1、ENS_b1、ENS_b2、ENS_b3、ENS_b(N-2)：开关

SW_out、SS_b1、M_SS1：输出开关

SW_rst、RS_b1、M_SR11、M_SR12、M_SR2、M_SR(N-1)：重置开关

SW_smp、S_b1、M_S11、M_S12、M_S2、M_S(N-1)：取样开关

V_IFP、V_IFB、V_IN：输入信号

V_IIRb：控制信号

具体实施方式

图1是依照本发明的实施例说明一种电荷域滤波装置100的功能方块示意图。电荷域滤波器100包括放大器110、至少一第一开关电容网路120、至少一第二开关电容网路130、至少一第三开关电容网路140以及至少一第四开关电容网路150。放大器110的第一输入端与第二输入端作为该电荷域滤波器100的输入端，以分别接收输入信号V_IFP与V_IFB。放大器110将输入信号V_IFP与V_IFB转换为第一输入信号与第二输入信号。例如，放大器110可以是转导放大器(transconductance amplifier，TA)、运算放大器(operation amplifier，OP-AMP)或任何可进行信号相加的电路/装置等。转导放大器可以将输入信号V_IFP与V_IFB从电压转变为第一输入信号I_IFP2与第二输入信号I_IFB2给第一开关电容网路120与第二开关电容网路130。

于本实施例中，第一开关电容网路120有X个，第二开关电容网路130有X个，第三开关电容网路140有Y个，第四开关电容网路150有Y个，其中X与Y为大于0的整数。第一开关电容网路120的输入端耦接至放大器110的第一输出端，以接收/取样电流I_IFP2。第二开关电容网路130的输入端耦接至放大器110的第二输出端，以接收/取样电流I_IFB2。第三开关电容网路140的输入端耦接至第一开关电容网路120的输出端，以接收/取样第一开关电容网路120的输出。第三开关电容网路140的输出端耦接至第二开关电容网路130的输出端。第三开关电容网路140的模式控制端接收第一模式信号S1，以设定第三开关电容网路140的脉冲响应模式。第四开关电容网路150的输入端耦接至第二开关电容网路130的输出端。第四开关电容网路150的输出端耦接至第一开关电容网路120的输出端。第四开关电容网路150的模式控制端接收第二模式信号S2，以设定第四开关电容网路150的脉冲响应模式。其中，第三开关电容网路140的输出端作为电荷域滤波器100的第一输出端OUTB，而第四开关电容网路150的输出端作为电荷域滤波器100的第二输出端OUTP。

于本实施例中，电荷域滤波器100更包括电容160与电容170。电容160的第一端耦接至第一开关电容网路120的输出端。电容160的第二端耦接至参考电压。电容170的第一端耦接至第二开关电容网路130的输出端。电容170的第二端耦接至参考电压。所述参考电压可以是接地电压或是其他固定电压。然而，依照实际产品的设计需求，电容160与电容170有多种不同的实现方式。例如在一些实施例中，电容160与电容170可以是寄生电容。在另一些实施例中，电容160可以结合至第一开关电容网路120内部的加总电容中，而电容170则可以结合至第二开关电容网路130内部的加总电容中。在其他实施例中，电容160可能被结合至第四开关电容网路150内部的加总电容中，而电容170则可能被结合至第三开关电容网路140内部的加总电容中。所述加总电容容后详述。因此，在不同的实施例中，电容160与电容170可能会被省略。

此电荷域滤波器100使用于减低折迭频率(folding frequencies)与开关电容网路的漏电流(leakages)，以及使用于补偿辛格函数失真(Sinc-functiondistortion)。此电荷域滤波器100中，开关电容网路120、130与开关电容网路140、150内部的子开关电容网路各自依据时脉信号clka₁～clka_M或时脉信号clkb₁～clkb_N进行时间交错操作(time-interleaving operation)，其中M与N为大于0的整数。相位互不相同的时脉信号clka₁～clka_M以时间交错方式驱动开关电容网路120与130，而相位互不相同的时脉信号clkb₁～clkb_N以时间交错方式驱动开关电容网路140与150。时间交错操作可以减低折迭频率，滤除来自子开关电容网路的时脉馈通(clock feed-through)，以及改善辛格函数失真。当使用条件M＝N时，开关电容网路120、130与开关电容网路140、150可以只采用相同的时脉样式(clock pattern)而不需额外要求时脉波形。可以节省来自于时脉产生电路的功率电流。在其他实施例中，M可以不等于N。

针对开关电容网路，在一些实施例中，开关电容网路120与130支持有限脉冲响应(Finite Impulse Response，以下称FIR)滤波器或无限脉冲响应(Infinite Impulse Response，以下称IIR)滤波器。由于辛格函数的本质失真导因于开关电容网路内的取样器(sampler)，导致降低了开关电容网路120与130的频带宽度。因而开关电容网路140与150主要支持另一个FIR或IIR滤波器，以便抵销失真。在FIR模式中，开关电容网路140与150提供所需要的频率响应，以等化(equalize)在特定的频率的振幅(amplitude)，所以电荷域滤波器100将获得平坦的频带宽度(flat bandwidth)。因为工艺变异(process variations)可能会影响等化后的振幅，开关电容网路140与150的IIR模式可以被启动以便调整振幅的准位。因此，通过相同的时脉样式，电荷域滤波器100可以实现功率等化器。另外，若开关电容网路140与150使用不同的取样率，也就是开关电容网路140与150的取样率大于或小于开关电容网路120与130的取样率，则电荷域滤波器100等化后的频率可以被调变。因此开关电容网路140与150在不同频率变动此功率准位，实现频率等化器。因此，此电荷域滤波器100在可以在频率响应图中提供二维补偿。

基于上述，本发明实施例中电荷域滤波器100利用第三开关电容网路140与第四开关电容网路150来改善第一开关电容网路120与第二开关电容网路130的辛格函数失真。此电荷域滤波器100可以依据设计需求而实现于频率响应图中的X-轴(频率)补偿及/或Y-轴(功率或增益)补偿。第三开关电容网路140与第四开关电容网路150依照模式信号S1与S2来设定脉冲响应模式，例如设定为FIR模式或IIR模式。在一些实施例中，第三开关电容网路140与第四开关电容网路150依照模式信号S1与S2提供可调权重系数(tunable-weight coefficient)或依照可调取样率以改变功率准位至所需频率，实现了X-轴补偿(又可称为频率等化器)。在另一些实施例中，第三开关电容网路140与第四开关电容网路150依照模式信号调整IIR滤波器(或FIR滤波器)的频带宽度以改变功率至所需准位，以实现Y-轴补偿(又可称为功率等化器)。因此，此具有频带宽度补偿的电荷域滤波器100可以满足所要求频带宽度，以改善辛格函数失真。

任何开关电容网路或是任何电荷域滤波器皆可用来实现上述开关电容网路120与130。例如，图2是依照本实施例说明图1所示开关电容网路120的功能方块示意图。开关电容网路130可以参照开关电容网路120的相关说明。开关电容网路120包括多个开关电容网路120_1、120_2、…、120_(X-1)、120_X。于本实施例中，开关电容网路120的数量X等于时脉信号的数量M。在其他实施例中，M可以不等于X。放大器110的输入端接收输入信号V_IN，例如图1所示输入信号V_IFP与V_IFB。放大器110的输出端连接至开关电容网路120_1～120_X的输入端Iin。开关电容网路120_1～120_X的输出端Iout做为开关电容网路120的输出端。开关电容网路120_1～120_X无须全由同一型式的电路实现。例如，开关电容网路120_1～120_X的部份或全部可以是时脉效率电荷域滤波器(clock-efficient charge-domain filter，CECDF)。通过设计开关电容网路120_1～120_X的结构，可使电荷域滤波器100产生不同的滤波效果。

于本实施例中，开关电容网路120_1～120_X的阶数长度(tap-length)为M。也就是说，开关电容网路120_1～120_X各自具有M个时脉输入端CK₁、CK₂、…、CK_M，以各自接收时脉信号clka₁～clka_M。时脉产生器提供该些时脉信号clka₁～clka_M给开关电容网路120_1～120_X，其中前述时脉信号clka₁～clka_M具有不同相位。每一个开关电容网路接收上述时脉信号clka1～clkaM的顺序互不相同。例如，开关电容网路120_1的时脉输入端CK₁～CK_M分别接收时脉信号clka₁、clka₂、…、clka_M，开关电容网路120_2的时脉输入端CK₁～CK_M分别接收时脉信号clka_M、clka₁、clka₂、…、clka_(M-1)。以此类推，开关电容网路120_(X-1)的时脉输入端CK₁～CK_M分别接收时脉信号clka₃、clka₄、…、clka_M、clka₁、clka₂，开关电容网路120_X的时脉输入端CK₁～CK_M分别接收时脉信号clka₂、clka₃、…、clka_M、clka₁。

本实施例可以用任何方式实现开关电容网路120_1～120_X，不限于此。例如，开关电容网路120_1～120_X可以依照图3、图6或图8的相关说明实现的。

图3是依照本实施例说明图2所示开关电容网路120_1的电路示意图。其他开关电容网路120_2～120_X的实现方式可以参照开关电容网路120_1的相关说明。开关电容网路120_1包括多个取样单元310_1、310_2、…、310_(M-2)以及加总单元320。取样单元310_1～310_(M-2)的取样端连接至开关电容网路120_1的输入端Iin。所述多个取样单元310_1～310_(M-2)各自以不同相位对开关电容网路120_1的输入端Iin进行取样。加总单元320的输入端连接至所述多个取样单元310_1～310_(M-2)的输出端，以加总取样单元310_1～310_(M-2)的取样结果，并将加总结果输出至开关电容网路120_1的输出端Iout。

在此说明取样单元310_1的实施范例，其他取样单元310_2～310_(M-2)可以参照取样单元310_1的相关说明以及参照图3的发明内容。取样单元310_1包括取样开关SW_smp、取样电容C₁、重置开关SW_rst以及输出开关SW_out。取样开关SW_smp的控制端连接至开关电容网路1201的时脉输入端CK₁以接收时脉信号clka₁。取样开关SW_smp的第一端做为取样单元310_1的输入端，以连接至开关电容网路120_1的输入端Iin。取样电容C₁的第一端连接至取样开关SW_smp的第二端。重置开关SW_rst的第一端连接至取样电容C₁的第一端。重置开关SW_rst的第二端与取样电容C₁的第二端连接至参考电压(例如接地电压)。重置开关SW_rst的控制端连接至开关电容网路120_1的时脉输入端CK_M以接收时脉信号clka_M。输出开关SW_out的控制端连接至开关电容网路120_1的时脉输入端CK_(M-1)以接收时脉信号clkb_(M-1)。输出开关SW_out的第一端连接至取样电容C₁的第一端，输出开关SW_out的第二端做为取样单元310_1的输出端，以连接至加总单元320的输入端。

上述取样单元310_2～310_(M-2)的取样开关的控制端分别连接至开关电容网路120_1的时脉输入端CK₂～CK_(M-2)。图4是依照本发明的实施例说明图1与图2中时脉信号clka₁～clka_M与启动信号EN的时序示意图。请参照图2与图4，对于开关电容网路120_1而言，开关电容网路120_1的时脉输入端CK₁～CK_M分别接收时脉信号clka₁、clka₂、…、clka_M。请参照图3与图4，取样单元310_1～310(M-2)依照时脉输入端clka₁～clka_(M-2)的驱动时序轮流对开关电容网路120_1的输入端Iin进行取样，并将取样结果存放在取样电容C₁、C₂、…、C_M-2。当取样单元310_1～310_(M-2)都完成取样后，时脉输入端CK_(M-1)的时脉信号clka_(M-1)会触发取样单元310_1～310_(M-2)将各自的取样结果输出给加总单元320。在取样单元310_1～310_(M-2)将各自的取样结果输出给加总单元320之后，时脉输入端CK_M的时脉信号clka_M会触发取样单元310_1～310_(M-2)将各自的取样结果重置(reset)为某一初始值(例如0伏特)。

如图3所绘示，加总单元320包括加总电容C_sum、开关SW1、电容C’_sum、开关SW2以及开关SW3。加总电容C_sum的第一端连接至取样单元310_1～310_(M-2)的输出端。当取样单元310_1～310_(M-2)的输出开关导通(turn on)时，加总电容C_sum可以将取样单元310_1～310_(M-2)的取样结果加总。

开关SW1的第一端连接至取样单元310_1～310_(M-2)的输出端，而开关SW1的控制端受控于控制信号V_IIR。电容C’_sum的第一端连接至开关SW1的第二端，而电容C’_sum的第二端连接至参考电压(例如接地电压)。控制信号V_IIR被用于选择指定频带宽度。通过控制信号V_IIR可以控制开关SW1导通与否，进而等效地改变加总电容C_sum的电容值。由于改变加总电容C_sum的等效电容值，故可以改变所需频宽。因此，开关SW1与电容C’_sum又可称为频宽程设电路(bandwidth programming circuit)。

开关SW2的第一端连接至加总电容C_sum的第一端，而开关SW2的控制端连接至开关电容网路120_1的时脉输入端CK_M。开关SW3的第一端连接至开关SW2的第二端。开关SW3的第二端连接至参考电压(例如接地电压)。开关SW3的控制端受控于启动信号EN。通过启动信号EN的操作，开关电容网路120_1可以被程设为无限脉冲响应(IIR)滤波器或有限脉冲响应(FIR)滤波器。若针对窄频带(narrow band)而使启动信号EN为低准位，则开关SW2对加总电容C_sum的重置操作会被禁能(disable)，使得在下一个加总期间(summation period)前，电荷被保持在电容C_sum及/或C’_sum。也就是说，在启动信号EN为低准位时，开关电容网路120_1可以视为IIR滤波器。此IIR滤波器于z域(z domain)的转移函数(transfer function)如下：

$H_{\mathrm{IIR}}\left(z\right)=\frac{\left(\frac{\underset{i=1}{\overset{M-2}{\mathrm{\Σ}}}{C}_{(M-1-i)}{z}^{-(i-1)}}{C_{\mathrm{sum}}+\underset{i=1}{\overset{M-2}{\mathrm{\Σ}}}{C}_i}\right)}{(1-\frac{C_{\mathrm{sum}}{z}^{-(M-1)}}{C_{\mathrm{sum}}+\underset{i=1}{\overset{M-2}{\mathrm{\Σ}}}{C}_i})}---\left(1\right)$

若针对宽频带(wide band)而使启动信号EN为高准位，则开关SW2对加总电容C_sum的重置操作会被启动(enable)，而在下一个加总期间之前丢弃电容C_sum及/或C’_sum的电荷。也就是说，在启动信号EN为高准位时，开关电容网路120_1可以视为FIR滤波器。此FIR滤波器于z域的转移函数如下：

$H_{\mathrm{FIR}}\left(z\right)=\left(\frac{\underset{i=1}{\overset{M-2}{\mathrm{\Σ}}}{C}_{(M-1-i)}{z}^{-(i-1)}}{C_{\mathrm{sum}}+\underset{i=1}{\overset{M-2}{\mathrm{\Σ}}}{C}_i}\right)---\left(2\right)$

所以，上述开关SW2与开关SW3可以称为FIR/IIR滤波器选择电路。设计者可以选择系数，以设计FIR或IIR滤波器。此外，依照函数(1)，控制信号V_IIR控制开关SW1的电阻以改变电容C’_sum所储存的电荷，有效地改变加总电容C_sum的等效电容值，进而调变IIR滤波器的频率响应。依照函数(1)与函数(2)，信号频宽是可程设的。应用本实施例者可以依据设计需求而省略上述FIR/IIR滤波器选择电路(即开关SW2与SW3)与/或上述频宽程设电路(即开关SW1与电容C’_sum)。已过滤的输出信号(开关电容网路1201的输出端Iout信号)被下转换(down-converted)至基频带(baseband)。

依照设计需求，在一些实施例中，图1所示开关电容网路120与130内的开关SW1与电容C’_sum可能会被省略，以及/或者开关电容网路120与130内的开关SW2与SW3可能会被省略。若开关电容网路120与130内的开关SW2与SW3被省略，则开关电容网路120与130固定操作在IIR滤波器模式。

开关电容网路140与150可以是一个开关电容网路或是多个开关电容网路。例如，图1所示开关电容网路140与150的实现方式可以参照图2至图4的相关说明。在此状况下，图1所示模式信号S1与S2可以包含控制信号V_IIR与/或启动信号EN。因此，系统可以通过模式信号S1而设定开关电容网路140的脉冲响应模式，以及/或者通过模式信号S2而设定开关电容网路150的脉冲响应模式。例如，将开关电容网路140与/或150设定为FIR模式或IIR模式，或是调整开关电容网路140与/或150的频带宽度。

任何开关电容网路或是任何电荷域滤波器皆可用来实现图1中开关电容网路140与150。例如，图5是依照本发明另一实施例说明图1所示开关电容网路140的功能方块示意图。开关电容网路150可以参照开关电容网路140的相关说明。开关电容网路140包括多个开关电容网路140_1、140_2、…、140_(Y-1)、140_Y。于本实施例中，开关电容网路140的数量Y等于时脉信号的数量N。在其他实施例中，N可以不等于Y。开关电容网路140_1～140_Y的输入端Iin做为开关电容网路140的输入端。开关电容网路140_1～140_Y的输出端Iout做为开关电容网路140的输出端。开关电容网路140_1～140_Y无须全由同一型式的电路实现。例如，开关电容网路140_1～140_Y的部份或全部可以是时脉效率电荷域滤波器。通过设计开关电容网路140_1～140_Y的结构，可使电荷域滤波器100产生不同的滤波效果。

于本实施例中，开关电容网路140_1～140_Y的阶数长度为N。也就是说，开关电容网路140_1～140_Y各自具有N个时脉输入端CK₁、CK₂、…、CK_N，以各自接收时脉信号clkb₁～clkb_N。时脉产生器提供该些时脉信号clkb₁～clkb_N给开关电容网路140_1～140_Y，其中前述时脉信号clkb₁～clkb_N具有不同相位。每一个开关电容网路接收上述时脉信号clkb₁～clkb_N的顺序互不相同。例如，开关电容网路140_1的时脉输入端CK₁～CK_N分别接收时脉信号clkb₁、clkb₂、…、clkb_N，开关电容网路140_2的时脉输入端CK₁～CK_N分别接收时脉信号clkb_N、clkb₁、clkb₂、…、clkb_(N-1)。以此类推，开关电容网路140_(Y-1)的时脉输入端CK₁～CK_N分别接收时脉信号clkb₃、clkb₄、…、clkb_N、clkb₁、clkb₂，开关电容网路140_Y的时脉输入端CK₁～CK_N分别接收时脉信号clkb₂、clkb₃、…、clkb_N、clkb₁。

本实施例可以用任何方式实现开关电容网路140_1～140_Y，不限于此。例如，开关电容网路140_1～140_Y可以依照图3、图6或图8的相关说明实现。

图6是依照本实施例说明图5所示开关电容网路140_1的电路示意图。其他开关电容网路140_2～140_Y的实现方式可以参照开关电容网路140_1的相关说明。开关电容网路140_1包括多个取样单元510_1～510_(N-2)以及加总单元520。图6中绘示了该网路140_1的输入端Iin处的寄生电容(parasiticcapacitor)Cp。

取样单元510_1、510_2、510_3、…、510_(N-2)的取样端耦接至该网路140_1的输入端Iin。所述多个取样单元510_1～510_(N-2)各自以不同相位对该网路140_1的输入端Iin进行取样。加总单元520的输入端耦接至所述多个取样单元510_1～510_(N-2)的输出端。加总单元520加总所述多个取样单元510_1～510_(N-2)的取样结果。

在此说明取样单元510_1的实施范例，其他取样单元510_2～510_(N-2)可以参照取样单元510_1的相关说明以及参照图6的发明内容。取样单元510_1包括取样开关S_b1、取样电容C_b1、开关PS_b1、电容C_IIRb1、开关ENS_b1、重置开关RS_b1以及输出开关SS_b1。取样开关S_b1的控制端连接至开关电容网路140_1的时脉输入端CK₁以接收时脉信号clkb₁。取样开关S_b1的第一端耦接至网路140_1的输入端Iin。取样电容C_b1的第一端耦接至取样开关S_b1的第二端。取样电容C_b1的第二端耦接至参考电压(例如接地电压或是其他固定电压)。

在本实施例中，图1所示模式信号S1可以包含控制信号V_IIRb与/或启动信号ENB。开关PS_b1的控制端连接至开关电容网路140的控制端以接收控制信号V_IIRb。开关PS_b1的第一端耦接至取样电容C_b1的第一端。电容C_IIRb1的第一端耦接至开关PS_b1的第二端。电容C_IIRb1的第二端耦接至参考电压。

重置开关RS_b1的控制端耦接至开关电容网路140_1的时脉输入端CK_N以接收时脉信号clkb_N。重置开关RS_b1的第一端耦接至取样电容C_b1的第一端。开关ENS_b1的第一端耦接至重置开关RS_b1的第二端。开关ENS_b1的第二端耦接至参考电压。开关ENS_b1的控制端接收模式信号S1的启动信号ENB。

输出开关SS_b1的控制端耦接至开关电容网路140_1的时脉输入端CK_N-1以接收时脉信号clkb(N-1)。输出开关SS_b1的第一端耦接至所述取样电容C_b1的第一端。输出开关SS_b1的第二端作为取样单元510_1的输出端，以便耦接至加总单元520的输入端。

于本实施例中，加总单元520包括加总电容C_ob1。加总电容C_ob1的第一端耦接至所述多个取样单元510_1～510_(N-2)的输出端。加总电容C_ob1的第二端耦接至参考电压(例如接地电压或是其他固定电压)。在其他实施例中，加总单元520的实现方式可以参照图3所示加总单元320的相关说明。

图7是依照本发明的实施例说明图1与图5中时脉信号clkb₁～clkb_N与启动信号ENB的时序示意图。请参照图5与图7，对于开关电容网路140_1而言，开关电容网路140_1的时脉输入端CK₁～CK_N分别接收时脉信号clkb₁、clkb₂、…、clkb_N。请参照图6与图7，基于时脉信号clkb₁～clkb_(N-2)的触发，取样单元510_1～510_(N-2)依序轮流对开关电容网路140_1的输入端Iin进行取样，并将取样结果存放在取样电容，例如取样单元510_1将取样结果存放在取样电容C_b1。基于参考输入寄生电容C_p，控制信号V_IIRb用于选择指定频带宽度。基于控制信号V_IIRb，取样单元510_1～510_(N-2)的取样电容量可以被改变，进而改变所需频带宽度。

当取样单元510_1～510_(N-2)都完成取样后，时脉输入端CK_(N-1）的时脉信号clkb_(N-1)会触发取样单元510_1～510_(N-2)将各自的取样结果输出给加总单元520。在取样单元510_1～510_(N-2)将各自的取样结果输出给加总单元520之后，经由启动信号ENB的控制而启动或禁能开关ENS_b1、ENS_b2、ENS_b3、…、ENS_b(N-2)，开关电容网路140的每一个分支(branch)可以执行FIR或IIR滤波器。在开关ENS_b1～ENS_b(N-2)为导通的前提下，时脉输入端CK_N的时脉信号clkb_(N)会触发取样单元510_1～510_(N-2)将各自的取样结果重置为某一初始值(例如0伏特)。也就是说，通过启动信号ENB的操作，开关电容网路140可以被程设为IIR滤波器或FIR滤波器。

若针对窄频带(narrow band)而使启动信号EN为低准位，则对取样电容C_b1-C_b(N-2)的重置操作会被禁能，使得在下一个取样期间前，电荷被保持在取样单元510_1～510_(N-2)的取样电容C_b1-C_b(N-2)。也就是说，在启动信号EN为低准位时，开关电容网路140可以视为IIR滤波器。若ENB为低准位(用于可调节功率峰值)，开关ENS_b1-ENS_b(N-2)被关闭(turned off)并且电荷被保持于取样电容C_b1-C_b(N-2)与电容C_IIRb1-C_IIRb(N-2)。于此状态中，第二开关电容网路的每一个分支(branch)执行记忆电荷再分配(memory-charge redistribution)以将功率锋值拉升至所需准位，此IIR滤波器于z域的转移函数如下：

${\mathrm{Hbi}}_{\mathrm{IIR}\_\mathrm{mod}e\left(z\right)}=\frac{V_{\mathrm{bi}}\left(z\right)}{\mathrm{Iin}\left(z\right)}=\frac{\left(\frac{C_p}{C_p+C_{\mathrm{IIRbi}}+C_{\mathrm{bi}}}\right)}{(1-\frac{(C_{\mathrm{IIRbi}}+C_{\mathrm{bi}})z^{-N}}{C_p+C_{\mathrm{IIRbi}}+C_{\mathrm{bi}}})}---\left(3\right)$

若启动信号ENB为启动状态(例如高准位，用于固定功率峰值)，则开关ENS_b1-ENS_b(N-2)被打开(turned on)，时脉输入端CK_N的时脉信号clkb_N会触发取样单元510_1～510_N将各自的取样结果重置为某一初始值(例如0伏特)。也就是说，针对宽频带(wide band)而使启动信号EN为高准位，则对取样电容C_b1-C_b(N-2)的重置操作会被启动，而在下一个取样期间之前丢弃在取样单元510_1～510_(N-2)的取样电容C_b1-C_b(N-2)的电荷。在启动信号EN为高准位时，开关电容网路140可以视为FIR滤波器。于此状态中，基于电容比率(capacitorratio)，开关电容网路140的每一个分支(branch)执行电荷再分配(chargeredistribution)以将功率锋值拉升至所需准位，此FIR滤波器于z域的转移函数如下：

${\mathrm{Hbi}}_{\mathrm{FIR}\_\mathrm{mode}\left(z\right)}=\frac{V_{\mathrm{bi}}\left(z\right)}{\mathrm{Iin}\left(z\right)}=\frac{C_p}{C_p+C_{\mathrm{bi}}}---\left(4\right)$

因此，经由如图6所示分支权重的结合(combinati on of branchweighting)，等化器(equalizer)的频率响应可以被控制，如同转移函数(1)与转移函数(2)。例如，等化器(开关电容网路140)可以进行FIR模式或IIR模式补偿，转移函数如下：

$H_{\mathrm{FIR}\_\mathrm{mode}\left(z\right)}=\frac{\mathrm{Iout}\left(z\right)}{-\mathrm{Iin}\left(z\right)}=\frac{-\left(\frac{\underset{i=1}{\overset{N-2}{\mathrm{\Σ}}}{\mathrm{Hbi}}_{\mathrm{FIR}\_\mathrm{mode}\left(z\right)(N-1-i)}{Z}^{-(i-1)}}{C_{\mathrm{Ob}1}+\underset{i=1}{\overset{N-2}{\mathrm{\Σ}}}{\mathrm{Hbi}}_{\mathrm{FIR}\_\mathrm{mode}\left(z\right)}}\right)}{(1-\frac{C_{\mathrm{Ob}1}{Z}^{-N}}{C_{\mathrm{Ob}1}+\underset{i=1}{\overset{N-2}{\mathrm{\Σ}}}{\mathrm{Hbi}}_{\mathrm{FIR}\_\mathrm{mode}\left(z\right)}})}---\left(5\right)$

$H_{\mathrm{IIR}\_\mathrm{mode}\left(z\right)}=\frac{\mathrm{Iout}\left(z\right)}{-\mathrm{Iin}\left(z\right)}=\frac{-\left(\frac{\underset{i=1}{\overset{N-2}{\mathrm{\Σ}}}{\mathrm{Hbi}}_{\mathrm{IIR}\_\mathrm{mode}\left(z\right)(N-1-i)}{Z}^{-(i-1)}}{C_{\mathrm{Ob}1}+\underset{i=1}{\overset{N-2}{\mathrm{\Σ}}}{\mathrm{Hbi}}_{\mathrm{IIR}\_\mathrm{mode}\left(z\right)}}\right)}{(1-\frac{C_{\mathrm{Ob}1}{Z}^{-N}}{C_{\mathrm{Ob}1}+\underset{i=1}{\overset{N-2}{\mathrm{\Σ}}}{\mathrm{Hbi}}_{\mathrm{IIR}\_\mathrm{mode}\left(z\right)}})}---\left(6\right)$

因此，请参照图1、图3与图6与转移函数(1)-(6)，此电荷域滤波器100可以依据设计需求而实现于频率响应图中的X-轴(频率)补偿及/或Y-轴(功率或增益)补偿。开关电容网路120与130提供频率响应来支持FIR滤波器或IIR滤波器。由于不希望得到的辛格函数失真(来自于开关电容网路120与130的取样器)，开关电容网路140与150依照模式信号来设定脉冲响应模式，以便用来补偿此失真。在一些实施例中，开关电容网路140与150依照模式信号支持FIR滤波器或IIR滤波器而提供可调权重系数(tunable-weightcoefficient)以改变功率准位至所需频率，实现了X-轴补偿(又可称为频率等化器)。另一方面，依照转移函数(5)-(6)，因为开关电容网路140与150的系数是相关于取样频率fs，通过调变输入取样率可以变动补偿频率，而实现频率等化器。

在另一些实施例中，开关电容网路140与150依照模式信号调整IIR滤波器(或FIR滤波器)的频带宽度而改变功率至所需准位，以实现Y-轴补偿(又可称为功率等化器)。因此，本实施例可以实现于频率响应图中二维(2-D)频带宽度补偿的电荷域滤波器100。此具有频带宽度补偿的电荷域滤波器100因此可以满足所要求频带宽度，且可以改善辛格函数失真。

图8是依照另一实施例说明图5所示开关电容网路140的功能方块示意图。其他开关电容网路140_2～140_Y可以参照开关电容网路140_1的相关说明。开关电容网路140_1包括取样单元705、多个取样单元710_1～710_(N-2)以及加总单元720。取样单元710_1包括取样开关M_S2、取样电容C₂、重置开关M_SR2以及输出开关M_SS2。以此类推，取样单元710_(N-2)包括取样开关M_S(N-1)、取样电容C_N-1、重置开关M_SR(N-1)以及输出开关M_SS(N-1)。其中，取样单元710_1～710_(N-2)的实施细节可以参照图3所示取样单元310_1的相关说明而类推。加总单元720的实施细节可以参照图3所示加总单元320与图5所示加总单元520的相关说明而类推。

请参照图8，取样单元705包括第一取样开关M_S11、第一取样电容C₁₁、第一重置开关M_SR11、第二取样开关M_S12、第二取样电容C₁₂、第二重置开关M_SR12以及输出开关M_SS1。第一取样开关M_S11的第一端耦接至该网路140的输入端Iin。第一取样电容C₁₁的第一端耦接至第一取样开关M_S11的第二端。第一取样电容C₁₁的第二端耦接至参考电压(例如接地电压或是其他固定电压)。第一重置开关M_SR11的第一端耦接至第一取样电容C₁₁的第一端。第一重置开关M_SR11的第二端耦接至参考电压。

第二取样开关M_S12的第一端耦接至第一取样电容C₁₁的第一端。第二取样电容C₁₂的第一端耦接至第二取样开关M_S12的第二端。第二取样电容C₁₂的第二端耦接至参考电压。第二重置开关M_SR12的第一端耦接至第二取样电容C₁₂的第一端。第二重置开关M_SR12的第二端耦接至参考电压。输出开关M_SS1的第一端耦接至第二取样电容C₁₂的第一端。输出开关M_SS1的第二端耦接至加总单元720的输入端。

图9是依照本发明的实施例说明图8中时脉信号时脉输入端CK₁～CK_N所接收clkb₁～clkb_N的时序示意图。时脉信号clkb₁～clkb_N负责控制图8内各开关的动作。时脉信号clkb₁～clkb_N彼此的作用区间(duty cycle)相连但不重迭。各作用区间的宽度(1/fs)可为至少一个时脉相位。时脉输入端CK₁～CK_(N-1)的时脉信号clkb₁～clkb_(N-1)轮番启动取样开关M_S11与取样开关M_S2～M_S(N-1)，以便取样电容C₁₁及取样电容C₂～C_N-1轮番取样输入端Iin所接收的输入信号。取样开关M_S12由时脉输入端CK_k的时脉信号clkb_k控制，其中时脉输入端CK_k为时脉输入端CK₂～CK_(N-1)中择一，以便让取样电容C₁₁的电荷先于一电荷加总相位倾倒至取样电容C₁₂。时脉输入端CK_N的时脉信号clkb_N提供电荷加总相位，以便控制输出开关M_SS1～M_SS(N-1)将电荷自取样电容C₁₂及取样电容C₂～C_N-1移转至电荷加总电容C_S。

图8所示开关电容网路140_1使取样电容放电后马上充电/取样。举例说明，取样电容C₂的重置开关M_SR2由时脉输入端CK₁的时脉信号clkb₁控制，而取样电容C₂的取样开关M_S2由时脉输入端CK₂的时脉信号clkb₂控制；如此一来，取样电容C₂放电后马上在下一个时脉便立即充电/取样。同样地，开关电容网路710_(N-2)的重置开关M_SR(N-1)依照同样观念动作。重置开关M_SR(N-1)可由时脉输入端CK₁～CK_(N-2)的时脉信号clkb₁～clkb_(N-2)中任一时脉信号控制。取样电容CN-1将在较早充电的取样电容C11或C2～CN-2的取样相位中放电。

至于取样单元705内的取样电容C₁₁与C₁₂的重置动作，则遵循下述设计。重置开关M_SR11的控制信号将落后时脉输入端CK_k的时脉信号clkb_k、且同相或领先时脉输入端CK_N的时脉信号clkb_N。重置开关M_SR12的控制信号可同相或落后时脉输入端CK₁的时脉信号clkb₁、且领先时脉输入端CK_(k-1)的时脉信号clkb_(k-1)。

图10是依照另一实施例说明一种电荷域滤波器900的功能方块示意图。图10所示电荷域滤波器900可以参照图1至图9的相关说明。不同于图1所示实施例之处，在于图10所示电荷域滤波器900还包括第一输出放大器910以及第二输出放大器920。输入放大器110的第一输出端与第二输出端分别耦接至第一开关电容网路120与第二开关电容网路130的输入端。第三开关电容网路140的输入端耦接至第一开关电容网路120的输出端。第四开关电容网路150的输入端耦接至第二开关电容网路130的输出端。

第一输出放大器910的第一输入端耦接至第三开关电容网路140的输出端。第一输出放大器910的第二输入端耦接至第二开关电容网路130的输出端。第一输出放大器910的输出端做为电荷域滤波器900的第一输出端。第二输出放大器920的第一输入端耦接至第四开关电容网路150的输出端。第二输出放大器920的第二输入端耦接至第一开关电容网路120的输出端。第二输出放大器920的输出端做为电荷域滤波器900的第二输出端。

输入放大器110、第一输出放大器910与第二输出放大器920可以是转导放大器或运算放大器。与图1所示电荷域滤波器100相比，电荷域滤波器900加入放大器910与放大器920会有不同的补偿效果。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围以权利要求书为准。

Claims (36)

1.一种电荷域滤波器，包括：

一放大器，具有一第一输出端与第二输出端；

至少一第一开关电容网路，其输入端耦接至该放大器的第一输出端；

至少一第二开关电容网路，其输入端耦接至该放大器的第二输出端；

其特征在于，该电荷域滤波器还包括：

至少一第三开关电容网路，其输入端耦接至该第一开关电容网路的输出端，该第三开关电容网路的输出端耦接至该第二开关电容网路的输出端，该第三开关电容网路的模式控制端接收一第一模式信号以设定该第三开关电容网路的脉冲响应模式；以及

至少一第四开关电容网路，其输入端耦接至该第二开关电容网路的输出端，该第四开关电容网路的输出端耦接至该第一开关电容网路的输出端，该第四开关电容网路的模式控制端接收一第二模式信号以设定该第四开关电容网路的脉冲响应模式。

2.如权利要求1所述的电荷域滤波器，其特征在于，该放大器为转导放大器或运算放大器。

3.如权利要求1所述的电荷域滤波器，其特征在于，该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路、该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。

4.如权利要求1所述的电荷域滤波器，其特征在于，该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

5.如权利要求1所述的电荷域滤波器，其特征在于，该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路四者其中一个网路包括：

多个取样单元，所述多个取样单元的取样端耦接至该网路的输入端，所述多个取样单元各自以不同相位对该网路的输入端进行取样；以及

一加总单元，其输入端耦接至所述多个取样单元的输出端，该加总单元加总所述多个取样单元的取样结果。

6.如权利要求5所述的电荷域滤波器，其特征在于，所述多个取样单元的其中一个取样单元包括：

一取样开关，其第一端耦接至该网路的输入端；

一取样电容，耦接至该取样开关的第二端；

一重置开关，其第一端耦接至该取样电容，该重置开关的第二端耦接至一参考电压；以及

一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

7.如权利要求5所述的电荷域滤波器，其特征在于，该加总单元包括：

一加总电容，耦接至所述多个取样单元的输出端。

8.如权利要求7所述的电荷域滤波器，其特征在于，该加总单元还包括：

一第一开关，其第一端耦接至所述多个取样单元的输出端；以及

一第一电容，耦接至该第一开关的第二端。

9.如权利要求7所述的电荷域滤波器，其特征在于，该加总单元还包括：

一第二开关，其第一端耦接至该加总电容；以及

一第三开关，其第一端耦接至该第二开关的第二端，该第三开关的第二端耦接至一参考电压，该第三开关的控制端接收一模式信号。

10.如权利要求5所述的电荷域滤波器，其特征在于，所述多个取样单元的其中一个取样单元包括：

一取样开关，其第一端耦接至该网路的输入端；

一取样电容，耦接至该取样开关的第二端；

一第一开关，其第一端耦接至该取样电容；

一第一电容，耦接至该第一开关的第二端；

一重置开关，其第一端耦接至该取样电容；

一第二开关，其第一端耦接至该重置开关的第二端，该第二开关的第二端耦接至一参考电压，该第二开关的控制端接收一模式信号；以及

一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

11.如权利要求5所述的电荷域滤波器，其特征在于，所述多个取样单元的其中一个取样单元包括：

一第一取样开关，其第一端耦接至该网路的输入端；

一第一取样电容，耦接至该第一取样开关的第二端；

一第一重置开关，其第一端耦接至该第一取样电容，该第一重置开关的第二端耦接至一参考电压；

一第二取样开关，其第一端耦接至该第一取样电容；

一第二取样电容，耦接至该第二取样开关的第二端；

一第二重置开关，其第一端耦接至该第二取样电容，该第二重置开关的第二端耦接至该参考电压；以及

一输出开关，其第一端耦接至所述第二取样电容，该输出开关的第二端耦接至该加总单元的输入端。

12.如权利要求1所述的电荷域滤波器，其特征在于，进一步包括：

一第二电容，其第一端耦接至该第一开关电容网路的输出端，该第二电容的第二端耦接至一参考电压；以及

一第三电容，其第一端耦接至该第二开关电容网路的输出端，该第三电容的第二端耦接至该参考电压。

13.如权利要求12所述的电荷域滤波器，其特征在于，该第二电容与该第三电容为寄生电容。

14.一种电荷域滤波的方法，包括：

提供一放大器、至少一第一开关电容网路与至少一第二开关电容网路；

通过该放大器将一输入信号转换为一第一输入信号与一第二输入信号；

通过所述至少一第一开关电容网路取样该第一输入信号；

通过所述至少一第二开关电容网路取样该第二输入信号；

其特征在于，该电荷域滤波的方法还包括：

提供至少一第三开关电容网路与至少一第四开关电容网路；

加总该第一开关电容网路的输出与该第四开关电容网路的输出，以获得一第一加总结果；

加总该第二开关电容网路的输出与该第三开关电容网路的输出，以获得一第二加总结果；

通过所述至少一第三开关电容网路取样该第一加总结果；

通过所述至少一第四开关电容网路取样该第二加总结果；

由该第三开关电容网路的模式控制端接收一第一模式信号以设定该第三开关电容网路的脉冲响应模式；以及

由该第四开关电容网路的模式控制端接收一第二模式信号以设定该第四开关电容网路的脉冲响应模式。

15.如权利要求14所述电荷域滤波的方法，其特征在于，该放大器为转导放大器或运算放大器。

16.如权利要求14所述电荷域滤波的方法，其特征在于，该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路与该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。

17.如权利要求14所述电荷域滤波的方法，其特征在于，该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

18.一种电荷域滤波器，包括：

一输入放大器，具有一第一输出端与第二输出端；

至少一第一开关电容网路，其输入端耦接至该输入放大器的第一输出端；

至少一第二开关电容网路，其输入端耦接至该输入放大器的第二输出端；

其特征在于，该电荷域滤波器还包括：

至少一第三开关电容网路，其输入端耦接至该第一开关电容网路的输出端；

至少一第四开关电容网路，其输入端耦接至该第二开关电容网路的输出端；

一第一输出放大器，其第一输入端耦接至该第三开关电容网路的输出端，该第一输出放大器的第二输入端耦接至该第二开关电容网路的输出端，该第一输出放大器的输出端做为该电荷域滤波器的第一输出端；以及

一第二输出放大器，其第一输入端耦接至该第四开关电容网路的输出端，该第二输出放大器的第二输入端耦接至该第一开关电容网路的输出端，该第二输出放大器的输出端做为该电荷域滤波器的第二输出端。

19.如权利要求18所述的电荷域滤波器，其特征在于，该输入放大器、该第一输出放大器与该第二输出放大器为转导放大器或运算放大器。

20.如权利要求18所述的电荷域滤波器，其特征在于，该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

21.如权利要求18所述的电荷域滤波器，其特征在于，该第三开关电容网路的模式控制端接收一第一模式信号以设定该第三开关电容网路的脉冲响应模式；以及该第四开关电容网路的模式控制端接收一第二模式信号以设定该第四开关电容网路的脉冲响应模式。

22.如权利要求21所述的电荷域滤波器，其特征在于，该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路与该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。

23.如权利要求21所述的电荷域滤波器，其特征在于，该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路四者其中一个网路包括：

多个取样单元，所述多个取样单元的取样端耦接至该网路的输入端，所述多个取样单元各自以不同相位对该网路的输入端进行取样；以及

一加总单元，其输入端耦接至所述多个取样单元的输出端，该加总单元加总所述多个取样单元的取样结果。

24.如权利要求23所述的电荷域滤波器，其特征在于，所述多个取样单元的其中一个取样单元包括：

一取样开关，其第一端耦接至该网路的输入端；

一取样电容，耦接至该取样开关的第二端；

一重置开关，其第一端耦接至该取样电容，该重置开关的第二端耦接至一参考电压；以及

一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

25.如权利要求23所述的电荷域滤波器，其特征在于，该加总单元包括：

一加总电容，耦接至所述多个取样单元的输出端。

26.如权利要求25所述的电荷域滤波器，其特征在于，该加总单元还包括：

一第一开关，其第一端耦接至所述多个取样单元的输出端；以及

一第一电容，耦接至该第一开关的第二端。

27.如权利要求25所述的电荷域滤波器，其特征在于，该加总单元还包括：

一第二开关，其第一端耦接至该加总电容；以及

一第三开关，其第一端耦接至该第二开关的第二端，该第三开关的第二端耦接至一参考电压，该第三开关的控制端接收一模式信号。

28.如权利要求23所述的电荷域滤波器，其特征在于，所述多个取样单元的其中一个取样单元包括：

一取样开关，其第一端耦接至该网路的输入端；

一取样电容，耦接至该取样开关的第二端；

一第一开关，其第一端耦接至该取样电容；

一第一电容，耦接至该第一开关的第二端；

一重置开关，其第一端耦接至该取样电容；

一第二开关，其第一端耦接至该重置开关的第二端，该第二开关的第二端耦接至一参考电压，该第二开关的控制端接收一模式信号；以及

一输出开关，其第一端耦接至所述取样电容，该输出开关的第二端耦接至该加总单元的输入端。

29.如权利要求23所述的电荷域滤波器，其特征在于，所述多个取样单元的其中一个取样单元包括：

一第一取样开关，其第一端耦接至该网路的输入端；

一第一取样电容，耦接至该第一取样开关的第二端；

一第一重置开关，其第一端耦接至该第一取样电容，该第一重置开关的第二端耦接至一参考电压；

一第二取样开关，其第一端耦接至该第一取样电容；

一第二取样电容，耦接至该第二取样开关的第二端；

一第二重置开关，其第一端耦接至该第二取样电容，该第二重置开关的第二端耦接至该参考电压；以及

一输出开关，其第一端耦接至所述第二取样电容，该输出开关的第二端耦接至该加总单元的输入端。

30.如权利要求18所述的电荷域滤波器，其特征在于，进一步包括：

一第二电容，其第一端耦接至该第一开关电容网路的输出端，该第二电容的第二端耦接至一参考电压；以及

一第三电容，其第一端耦接至该第二开关电容网路的输出端，该第三电容的第二端耦接至该参考电压。

31.如权利要求30所述的电荷域滤波器，其特征在于，该第二电容与该第三电容为寄生电容。

32.一种电荷域滤波的方法，包括：

提供一输入放大器、至少一第一开关电容网路与至少一第二开关电容网路；

通过该输入放大器将一输入信号转换为一第一输入信号与一第二输入信号；

通过所述至少一第一开关电容网路取样该第一输入信号；

通过所述至少一第二开关电容网路取样该第二输入信号；

其特征在于，该电荷域滤波的方法还包括：

提供至少一第三开关电容网路、至少一第四开关电容网路、一第一输出放大器与一第二输出放大器；

通过所述至少一第三开关电容网路取样该第一开关电容网路的输出；

通过所述至少一第四开关电容网路取样该第二开关电容网路的输出；

通过该第一输出放大器接收并放大该第三开关电容网路的输出与该第二开关电容网路的输出，以提供该电荷域滤波器的第一输出；以及

通过该第二输出放大器接收并放大该第四开关电容网路的输出与该第一开关电容网路的输出，以提供该电荷域滤波器的第二输出。

33.如权利要求32所述电荷域滤波的方法，其特征在于，该输入放大器、该第一输出放大器与该第二输出放大器为转导放大器或运算放大器。

34.如权利要求32所述电荷域滤波的方法，其特征在于，该第一开关电容网路、该第二开关电容网路、该第三开关电容网路与该第四开关电容网路内部的子开关电容网路进行时间交错操作，以减低折迭频率，滤除来自子开关电容网路的时脉馈通，以及改善辛格函数失真。

35.如权利要求32所述电荷域滤波的方法，其特征在于，该第三开关电容网路的模式控制端接收一第一模式信号以设定该第三开关电容网路的脉冲响应模式；以及该第四开关电容网路的模式控制端接收一第二模式信号以设定该第四开关电容网路的脉冲响应模式。

36.如权利要求35所述电荷域滤波的方法，其特征在于，该第三开关电容网路与该第四开关电容网路的脉冲响应模式包括无限脉冲响应模式或有限脉冲响应模式，而该第一开关电容网路与该第二开关电容网路支持有限脉冲响应滤波器或无限脉冲响应滤波器。