JP2008017220A - チャージドメインフィルタ回路 - Google Patents
チャージドメインフィルタ回路 Download PDFInfo
- Publication number
- JP2008017220A JP2008017220A JP2006187057A JP2006187057A JP2008017220A JP 2008017220 A JP2008017220 A JP 2008017220A JP 2006187057 A JP2006187057 A JP 2006187057A JP 2006187057 A JP2006187057 A JP 2006187057A JP 2008017220 A JP2008017220 A JP 2008017220A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- filter circuit
- switch
- capacitor
- signal phi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
Abstract
【課題】低域成分を効率良く通過させることができ、さらに、その周波数特性を自在に変更可能な、新規かつ改良されたチャージドメインフィルタ回路を提供すること。
【解決手段】入力電圧を電流に変換して出力するトランスコンダクタ102、104、106、108と、周波数特性がSINC関数であるSINCフィルタ回路120と、を含み、充電時間に対応するインパルス応答と、トランスコンダクタンスの重み付けに対応するインパルス応答との畳み込みを行ってインパルス応答を生成することを特徴とする、チャージドメインフィルタ回路100が提供される。
【選択図】図1
【解決手段】入力電圧を電流に変換して出力するトランスコンダクタ102、104、106、108と、周波数特性がSINC関数であるSINCフィルタ回路120と、を含み、充電時間に対応するインパルス応答と、トランスコンダクタンスの重み付けに対応するインパルス応答との畳み込みを行ってインパルス応答を生成することを特徴とする、チャージドメインフィルタ回路100が提供される。
【選択図】図1
Description
本発明は、チャージドメインフィルタ回路に関する。
RF(Radio Frequency;高周波)回路とデジタル回路とを、CMOS(Complementary Metal Oxide Semiconductor)回路の一つのチップに収めた、無線通信用SoC(System On Chip)において、RF回路を小型化および低消費電力化するために、高速クロックによる電流モードサンプリングや、スイッチト・キャパシタ回路などのアナログ離散時間信号処理技術を用いて、フィルタリングやデシメーションを行う技術の開発が行われている(非特許文献1参照)。
また、オペアンプを用いずに、トランスコンダクタとスイッチだけで、周波数特性がSINC関数特性を有するSINCフィルタ回路を構成する、チャージドメインフィルタ回路が考案されている(非特許文献2参照)。チャージドメインフィルタ回路は、トランスコンダクタとスイッチだけでフィルタを構成するために、GHz帯のRF信号を直接サンプリングしたり、フィルタリングしたりすることが可能である。以下、SINCフィルタ回路を構成するチャージドメインフィルタ回路について説明する。
図17は、従来のSINCフィルタ回路を構成するチャージドメインフィルタ回路の構成について説明する説明図である。図17に示したように、従来のSINCフィルタ回路を構成するチャージドメインフィルタ回路10は、トランスコンダクタ12と、第1のスイッチ14と、第2のスイッチ16と、第3のスイッチ18と、キャパシタ20a、20b、20c、20dと、を含んで構成される。
図18は、図17に示したチャージドメインフィルタ回路10に印加するクロック信号のタイミングチャートについて説明する説明図である。図18に示した4種類の位相の異なるクロック信号φ1、φ2、φ3、φ4は、チャージドメインフィルタ回路10の第1のスイッチ14、第2のスイッチ16および第3のスイッチ18の動作を制御するためのものである。
トランスコンダクタ12は、入力信号の電圧に比例した電流を出力するものである。
第1のスイッチ14は、トランスコンダクタ12からの出力電流を各キャパシタに印加してキャパシタの充電を行う際に、充電を行うキャパシタを選択するためのものである。図17に示したチャージドメインフィルタ回路10においては、第1のスイッチ14は4種類のクロック信号φ1、φ2、φ3、φ4によって端子が切り換えられ、端子が切り換えられることによって各キャパシタの充電を行う。
第2のスイッチ16は、残留した電荷を取り除いて初期化を行うキャパシタを選択するためのものである。図17に示したチャージドメインフィルタ回路10においては、第2のスイッチ16は4種類のクロック信号φ1、φ2、φ3、φ4によって端子が切り換えられる。第2のスイッチ16の端子を切り換えることで各キャパシタが接地され、キャパシタに過去の信号による電荷が残留しないように、残留した電荷を取り除いて初期化を行う。
第3のスイッチ18は、各キャパシタに充電された電荷を後段の回路に出力するために、キャパシタを選択するためのものである。図17に示したチャージドメインフィルタ回路10においては、第3のスイッチ18は4種類のクロック信号φ1、φ2、φ3、φ4によって端子が切り換えられ、端子が切り換えられることによって、各キャパシタに充電された電荷は後段の回路に出力される。
第1のスイッチ14、第2のスイッチ16、および第3のスイッチ18に示した端子φ1、φ2、φ3、φ4は、クロック信号φ1、φ2、φ3、φ4がそれぞれオンになった際に接続される端子を意味している。
トランスコンダクタ12が出力する入力信号の電圧に比例した電流は、第1のスイッチ14によって選択された1つのキャパシタに時間tだけ印加される。時間tだけ印加された結果、チャージドメインフィルタ回路10は、選択されたキャパシタに蓄えられた電荷が後段の回路に出力されることでサンプリングされる。例えば、第1のキャパシタ20aは、クロック信号φ1によって第1のスイッチ14が制御されてトランスコンダクタ12から出力される電流によって充電されると、クロック信号φ2によって第3のスイッチ18が制御されて、蓄えられた電荷を後段の回路に出力する。そして第1のキャパシタ20aは、クロック信号φ4によって第2のスイッチが制御されて接地されることで、残留していた電荷を放出して初期化される。
キャパシタ20a、20b、20c、20dは、第1のスイッチ14、第2のスイッチ16、第3のスイッチ18の動作によって、時間tでのサンプリング動作をそれぞれ繰り返す。入力信号が矩形の時間窓tによってサンプリングされるため、チャージドメインフィルタ回路10の周波数特性は図19に示したような特性を有する。図19に示したように、チャージドメインフィルタ回路10の周波数特性はSINC関数のような特性を有することから、この回路はSINCフィルタ回路と呼ばれる。
L.Richard Carley and Tamal Mukherjee, "High-Speed Low-PowerIntegrating CMOS Sample-and-Hold Amplifier Architecture," Proceedings of IEEE1995 Custom Integrated Circuits Conference, pp 543-546, May 1995.
J. Yuan, "A Charge Sampling Mixer with Embedded Filter Functionfor Wireless Applications", Proceedings of IEEE 2000 InternationalConference on Microwave and Millimeter Wave Technology, pp. 315-318, Sept.,2000.
A. Mirzaie, R. Bagheri, S.Chehrazi and A. A. Abidi, "ASecond-Order Anti-Aliasing Prefilter for an SDR Receiver", Proceedings ofIEEE 2005 Custom Integrated Circuits Conference, pp. 629-632, Sept., 2005.
しかし、従来のチャージドメインSINCフィルタ回路は低域通過フィルタとしての特性は悪い。図17に示した従来のSINCフィルタ回路においては、例えばサンプリング周期tをt=1nsとした場合には、周波数が1/t〜1/2t、つまり1GHz〜2GHzの範囲のセカンドローブは、−13db程度と大きくなってしまう問題がある。
チャージドメインフィルタ回路では、サンプリングレートを変えずに高次のフィルタリングを行うのは容易ではない。非特許文献3に記載されている方法によれば、周波数特性をSINCの2乗にして低域成分の特性を向上させているが、FIR(Finite Impulse Response;有限インパルス応答)フィルタのように周波数特性を自在に変更することは出来ず、応用が困難であった。
中心周波数や帯域幅の異なる複数の無線通信サービスの利用を1つの端末で実現しようとする場合には、従来においては、利用するサービスに応じたフィルタ回路を用意する必要があり、RF回路の規模は利用しようとするサービスが増えると、それに伴って大きくなってしまう問題がある。そのため、回路規模を増大せずに様々な中心周波数や帯域幅を有する無線通信サービスを利用することは困難であった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、低域成分を効率良く通過させることができ、さらに、その周波数特性を自在に変更可能な、新規かつ改良されたチャージドメインフィルタ回路を提供することにある。
上記課題を解決するために、本発明のある観点によれば、入力電圧を電流に変換して出力する複数のトランスコンダクタと、複数のトランスコンダクタからの出力が入力され、周波数特性がSINC関数であるSINCフィルタ回路と、を含んで構成され、SINCフィルタ回路はキャパシタを含み、キャパシタの充電時間に対応するインパルス応答と、複数のトランスコンダクタのトランスコンダクタンスの重み付けに対応するインパルス応答との畳み込みを行ってインパルス応答を生成することを特徴とする、チャージドメインフィルタ回路が提供される。
かかる構成によれば、複数のトランスコンダクタは入力電圧を電流に変換して出力し、SINCフィルタ回路はSINC関数特性を持つ周波数特性を有し、チャージドメインフィルタ回路のインパルス応答は、充電時間に対応するインパルス応答と、トランスコンダクタンスの重み付けに対応するインパルス応答とを畳み込んで生成される。その結果、本発明のある観点によるチャージドメインフィルタ回路によれば、充電時間とトランスコンダクタンスの重み付けを変化させることで周波数特性を自在に変更することができる。
上記畳み込みは、複数のトランスコンダクタの出力電流を、位相の異なる複数の矩形窓で切り出して加算することによって行ってもよい。かかる構成によれば、トランスコンダクタンスの重み付けに対応するインパルス応答は、複数のトランスコンダクタの出力電流を、位相の異なる複数の矩形窓で切り出して加算することによって得られる。その結果、トランスコンダクタの出力電流の加算によってトランスコンダクタンスの重み付けに対応するインパルス応答が変化し、チャージドメインフィルタ回路の周波数特性を変更することができる。
上記畳み込みは、SINCフィルタ回路において異なる位相でサンプリングしたキャパシタの電荷を加算することによって行ってもよい。かかる構成によれば、充電時間に対応するインパルス応答は、異なる位相でサンプリングした電荷を加算することによって得られる。その結果、異なる位相でサンプリングした電荷の加算によって充電時間に対応するインパルス応答が変化し、チャージドメインフィルタ回路の周波数特性を変更することができる。
複数のトランスコンダクタとSINCフィルタ回路との間に、スイッチ部をさらに含んでいてもよい。かかる構成によれば、スイッチ部は所定のタイミングでスイッチの開閉を行い、複数のトランスコンダクタからの出力電流のSINCフィルタ回路への印加を制御する。その結果、本発明のある観点によるチャージドメインフィルタ回路を用いて所定の帯域幅においてフィルタリングを行うバンドパスチャージサンプリングを行うことができる。
以上説明したように本発明によれば、低域成分を効率良く通過させることができ、さらに周波数特性を自在に変更可能な、新規かつ改良されたチャージドメインフィルタ回路を提供することができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
(第1の実施形態)
まず、本発明の第1の実施形態にかかるチャージドメインフィルタ回路について説明する。
まず、本発明の第1の実施形態にかかるチャージドメインフィルタ回路について説明する。
図1は、本発明の第1の実施形態に係るチャージドメインフィルタ回路について説明する説明図である。図1に示したように、本発明の第1の実施形態に係るチャージドメインフィルタ回路100は、トランスコンダクタ102、104、106、108と、スイッチ110a、110b、110c、110dと、加算器112a、112bと、SINCフィルタ回路120と、を含んで構成される。
SINCフィルタ回路120は、さらに、第1のスイッチ122a、122bと、第2のスイッチ124と、第3のスイッチ126と、キャパシタ128a、128b、128c、128dと、を含んで構成される。
トランスコンダクタ102、104、106、108は、入力信号の電圧に比例した電流を出力する。本実施形態においては、トランスコンダクタを4つ用いてチャージドメインフィルタ回路を構成しているが、本発明を実施する上ではトランスコンダクタの数は4つに限られない。また、トランスコンダクタのトランスコンダクタンスは全て同じ値を有していてもよく、異なる値を有していてもよい。以下では、4つのトランスコンダクタのトランスコンダクタンスは全て同じ値を有するものとして説明する。
スイッチ110a、110b、110c、110dは、トランスコンダクタからの出力を加算器に入力する際に、入力の対象となる加算器を選択するものである。スイッチ110a、110b、110c、110dは、それぞれ位相の異なるクロック信号によって端子が切り換えられる。本実施形態においては、8種類の位相の異なるクロック信号によって各スイッチの端子を切り換えるが、本発明を実施する上ではスイッチの数はこれに限られない。
加算器112a、112bは、トランスコンダクタからの出力を加算して出力するものである。出力を加算する対象となるトランスコンダクタは、スイッチ110a、1110b、110c、110dによって選択される。
SINCフィルタ回路120は、入力された信号のフィルタリングを行って出力するものである。SINCフィルタ回路120は2つの入力信号を用いてフィルタリングを行う。
第1のスイッチ122aおよび122bは、充電対象となるキャパシタを選択するものである。第1のスイッチ122aはキャパシタ128a、128cのどちらかを選択し、第1のスイッチ122bはキャパシタ128b、128dのどちらかを選択する。本実施形態においては、第1のスイッチ122aおよび122bは、4種類の位相の異なるクロック信号によって端子が切り換えられる。
第2のスイッチ124は、初期化の対象となるキャパシタを選択するためのスイッチである。第2のスイッチ124によって、SINCフィルタ回路120の各キャパシタの残留電荷を取り除くための初期化を行う際に、初期化を行うキャパシタを選択する。本発明の第1の実施形態に係るチャージドメインフィルタ回路100においては、4種類のクロック信号によって第2のスイッチ124の端子が切り換えられる。第2のスイッチ124の端子を切り換えることによって、キャパシタに過去の信号による電荷が残留しないように、切り換えられた端子に接続されたキャパシタの初期化を行う。
第3のスイッチ126は、電荷を後段の回路に出力するキャパシタを選択するためのスイッチである。第3のスイッチ126によって、SINCフィルタ回路120の各キャパシタに充電された電荷を後段の回路に出力するために、電荷を出力するキャパシタを選択する。本発明の第1の実施形態に係るチャージドメインフィルタ回路100においては、4種類のクロック信号によって端子が切り換えられて、切り換えられた端子に接続されたキャパシタに充電された電荷を後段の回路に出力する。
キャパシタ128a、128b、128c、128dは、電荷を蓄積するものである。電荷は、トランスコンダクタからの出力電流によって蓄積される。キャパシタ128a、128b、128c、128dは、同じ容量を有していることが望ましい。
以上、本発明の第1の実施形態に係るチャージドメインフィルタ回路の構成について説明した。次に、本発明の第1の実施形態に係るチャージドメインフィルタ回路の動作について説明する。
図2は、本発明の第1の実施形態に係るチャージドメインフィルタ回路に入力するクロック信号について説明する説明図である。図2に示したように、本発明の第1の実施形態に係るチャージドメインフィルタ回路には、16種類のクロック信号が入力される。以下、本発明の第1の実施形態に係るチャージドメインフィルタ回路に入力されるクロック信号について説明する。
クロック信号φW0、φW45、φW90、φW135、φW180、φW225、φW270、φW315は、スイッチ110a、110b、110c、110dに対して入力される。スイッチ110aにはクロック信号φW0およびφW180が、スイッチ110bにはクロック信号φW45およびφW225が、スイッチ110cにはクロック信号φW90およびφW270が、スイッチ110dにはクロック信号φW135およびφW315が、それぞれ入力される。
クロック信号φW0とφW180、クロック信号φW45とφW225、クロック信号φW90とφW270、クロック信号φW135とφW315は、それぞれ対応関係にあり、クロック信号φW0がオンになっている間は、クロック信号φW180はオフになっている。同様に、クロック信号φW45がオンになっている間は、クロック信号φW225はオフになっており、クロック信号φW90がオンになっている間は、クロック信号φW270はオフになっており、クロック信号φW135がオンになっている間は、クロック信号φW315はオフになっている。
このように、1つのスイッチに対して2種類のクロック信号を入力することで、スイッチに設けられた端子の切り換えを行うことができる。
以上、本発明の第1の実施形態に係るチャージドメインフィルタ回路に入力されるクロック信号について説明した。次に、チャージドメインフィルタ回路にクロック信号が入力された際の、チャージドメインフィルタ回路の各部の動作について説明する。
スイッチ110aは、クロック信号φW0がオンになったときに、クロック信号φW0に対応する端子に接続する。そして、クロック信号φW0がオンになってから時間tが経過してクロック信号φW0がオフになり、クロック信号φW180がオンになると、スイッチ110aは、クロック信号φW180に対応する端子に接続する。
その他のスイッチも、2種類のクロック信号によって端子が切り換えられる。スイッチ110bは、クロック信号φW45がオンになったときに、クロック信号φW45に対応する端子に接続する。そして、クロック信号φW45がオンになってから時間tが経過してクロック信号φW45がオフになり、クロック信号φW225がオンになると、スイッチ110bは、クロック信号φW225に対応する端子に接続する。
同様に、スイッチ110cは、クロック信号φW90がオンになったときに、クロック信号φW90に対応する端子に接続し、スイッチ110dは、クロック信号φW135がオンになったときに、クロック信号φW135に対応する端子に接続する。そして、スイッチ110cは、クロック信号φW90がオンになってから時間tが経過してクロック信号φW90がオフになり、クロック信号φW270がオンになると、クロック信号φW270に対応する端子に接続し、スイッチ110dは、クロック信号φW135がオンになってから時間tが経過してクロック信号φW135がオフになり、クロック信号φW315がオンになると、クロック信号φW315に対応する端子に接続する。
スイッチ110a、110b、110c、110dからの出力は、加算器112a、112bのどちらかに入力される。つまり、各スイッチに入力されたクロック信号のオン、オフの状態によって加算される信号が選択されることになる。
例えば、クロック信号φW0、φW45、φW90、φW135がオンになっている場合は、4つのトランスコンダクタからの出力は全て加算器112aに入力される。また、クロック信号φW0、φW45、φW270、φW315がオンになっている場合には、トランスコンダクタ102、104からの出力は加算器112aに入力され、トランスコンダクタ106、108からの出力は加算器112bに入力される。
図2のGm_phase1は加算器112aから出力される信号の大きさと時間との関係を示したものであり、図2のGm_phase2は加算器112bから出力される信号の大きさと時間との関係を示したものである。Gm_phase1およびGm_phase2に示したように、加算器112a、112bからの出力は、時間と共に段階的に変化する。
例えば、φW0、φW45、φW90、φW135がオンになっている場合は、4つのトランスコンダクタからの出力は全て加算器112aに入力されるため、Gm_phase1は一番大きな値を有している。また、φW0、φW45、φW270、φW315がオンになっている場合は、トランスコンダクタ102、104からの出力が加算器112aに、トランスコンダクタ106、108からの出力が加算器112bにそれぞれ入力されるため、Gm_phase1とGm_phase2とは同じ値を有することになる。
時間と共に変化する加算器112a、112bからの出力を、SINCフィルタ回路120に所定のタイミングで入力することで、SINCフィルタ回路の周波数特性の改善を図ることができる。そして、SINCフィルタ回路120への入力は、第1のスイッチ122a、122bと、クロック信号φC0、φC90、φC180、φC270によって制御される。クロック信号φC0とφC180とが対応関係にあり、クロック信号φC90とφC270とが対応関係にある。
まず、クロック信号φC0がオフからオンになると、第1のスイッチ122aは、クロック信号φC0に対応する端子に接続される。その結果、加算器112aからの出力は、キャパシタ128aに入力され、電荷がキャパシタ128aに蓄積される。
ここで、加算器112aからの出力は時間の経過とともに段階的に変化するので、キャパシタ128aに入力される電流も時間の経過とともに段階的に変化する。
クロック信号φC0がオンになってから時間2tが経過すると、クロック信号φC0がオフとなり、クロック信号φC180がオンとなる。従って、加算器112aからの出力は、キャパシタ128cに入力され、電荷がキャパシタ128cに蓄積される。キャパシタ128cに入力される電流もキャパシタ128aに入力される電流同様に段階的に変化する。
クロック信号φC180がオンになってから時間2tが経過すると、クロック信号φC180がオフとなり、クロック信号φC0がオンとなる。このように、周期2tでクロック信号φC0とクロック信号φC180とがオン、オフを繰り返すことで、キャパシタ128a、128cへの充電が繰り返されることになる。
一方、第1のスイッチ122bは、クロック信号φC90がオフからオンになると、クロック信号φC90に対応する端子に接続される。その結果、加算器112bからの出力は、キャパシタ128bに入力され、電荷がキャパシタ128bに蓄積される。加算器112bからの出力も、加算器112aからの出力同様に段階的に変化するので、キャパシタ128bに入力される電流も段階的に変化する。
クロック信号φC90がオンになってから時間2tが経過すると、クロック信号φC90がオフに変化して、クロック信号φC270がオンに変化する。従って、加算器112bからの出力は、キャパシタ128dに入力され、電荷がキャパシタ128dに蓄積される。キャパシタ128dに入力される電流もキャパシタ128bに入力される電流同様に段階的に変化する。
キャパシタ128a、128b、128c、128dに蓄えられた電荷は、第3のスイッチ126によって後段の回路に出力される。そして、電荷の出力タイミングはクロック信号φ1、φ2、φ3、φ4の4つのクロック信号によって制御される。
例えば、キャパシタ128aは、クロック信号φC0がオンからオフに変化した後、クロック信号φ1がオフからオンに変化し、第3のスイッチ126はクロック信号φ1に対応する端子に接続される。すると、キャパシタ128aに蓄えられていた電荷は、第3のスイッチ126を通って後段の回路に出力される。
クロック信号φ1がオンに変化してから時間tが経過すると、クロック信号φ1はオンからオフに変化する。クロック信号φ1がオフに変化すると、クロック信号φ2がオンに変化する。クロック信号φ2がオンに変化すると、第3のスイッチ126はクロック信号φ2に対応する端子に接続される。すると、キャパシタ128bに蓄えられていた電荷は、第3のスイッチ126を通って後段の回路に出力される。
ここで、キャパシタ128bは、第1のスイッチ122bがクロック信号φC90に対応する端子に接続されている時に、加算器112bから出力される電流によって電荷が蓄えられる。そのクロック信号φC90は、クロック信号φ2がオフからオンに変化するタイミングで、オンからオフに変化する。従って、クロック信号φ2がオンに変化したとき、クロック信号φC90のオンによってキャパシタ128bに蓄えられた電荷が、第3のスイッチ126によって後段の回路に出力される。
クロック信号φ2がオンに変化してから時間tが経過すると、クロック信号φ2はオンからオフに変化する。クロック信号φ2がオフに変化すると、クロック信号φ3がオンに変化する。クロック信号φ3がオンに変化すると、第3のスイッチ126はクロック信号φ3に対応する端子に接続される。すると、キャパシタ128cに蓄えられていた電荷は、第3のスイッチ126を通って後段の回路に出力される。
ここで、キャパシタ128cは、第1のスイッチ122aがクロック信号φC180に対応する端子に接続されている時に、加算器112aから出力される電流によって電荷が蓄えられる。そのクロック信号φC180は、クロック信号φ3がオフからオンに変化するタイミングで、オンからオフに変化する。従って、クロック信号φ3がオンに変化したとき、クロック信号φC180のオンによってキャパシタ128cに蓄えられた電荷が、第3のスイッチ126によって後段の回路に出力される。
クロック信号φ3がオフからオンに変化してから時間tが経過すると、クロック信号φ3はオンからオフに変化する。クロック信号φ3がオフに変化すると、クロック信号φ4がオンに変化する。クロック信号φ4がオンに変化すると、第3のスイッチ126はクロック信号φ4に対応する端子に接続される。すると、キャパシタ128dに蓄えられていた電荷は、第3のスイッチ126を通って後段の回路に出力される。
ここで、キャパシタ128dは、第1のスイッチ122bがクロック信号φC270に対応する端子に接続されている時に、加算器112bから出力される電流によって電荷が蓄えられる。そのクロック信号φC270は、クロック信号φ4がオフからオンに変化するタイミングで、オンからオフに変化する。従って、クロック信号φ4がオンに変化したとき、クロック信号φC270のオンによってキャパシタ128dに蓄えられた電荷が、第3のスイッチ126によって後段の回路に出力される。
クロック信号φ4がオフからオンに変化してから時間tが経過すると、クロック信号φ1はオンからオフに変化する。このように、クロック信号φ1〜φ4のオン・オフ動作を繰り返すことで、キャパシタ128a、128b、128c、128dに蓄えられていた電荷は順次後段の回路に出力される。
各キャパシタから後段の回路へ電荷が出力されると、キャパシタを接地することによって、キャパシタに残留している電荷を取り除いて初期化を行う。各キャパシタの初期化は、第2のスイッチ124を介して行う。
クロック信号φ1がオフになってクロック信号φ2がオンに変化した時、第2のスイッチ124はクロック信号φ2に対応する端子に接続される。すると、キャパシタ128aは第2のスイッチ124を介して接地されるため、キャパシタ128aに残留していた電荷が放出されて初期化される。
クロック信号φ2がオンになってから時間tが経過して、クロック信号φ2がオンからオフに変化すると、クロック信号φ3がオフからオンに変化する。クロック信号φ3がオンに変化すると、第2のスイッチ124はクロック信号φ3に対応する端子に接続される。すると、キャパシタ128bは第2のスイッチ124を介して接地されるため、キャパシタ128bに残留していた電荷が放出されて初期化される。
クロック信号φ3がオンになってから時間tが経過して、クロック信号φ3がオンからオフに変化すると、クロック信号φ4がオフからオンに変化する。クロック信号φ4がオンに変化すると、第2のスイッチ124はクロック信号φ4に対応する端子に接続される。すると、キャパシタ128cは第2のスイッチ124を介して接地されるため、キャパシタ128cに残留していた電荷が放出されて初期化される。
クロック信号φ4がオンになってから時間tが経過して、クロック信号φ4がオンからオフに変化すると、クロック信号φ1がオフからオンに変化する。クロック信号φ1がオンに変化すると、第2のスイッチ124はクロック信号φ1に対応する端子に接続される。すると、キャパシタ128dは第2のスイッチ124を介して接地されるため、キャパシタ128cに残留していた電荷が放出されて初期化される。
このように、クロック信号φ1〜φ4のオン・オフ動作を繰り返すことで、キャパシタ128a、128b、128c、128dに残留していた電荷が放出され、各キャパシタの初期化が行われる。
上記のように、キャパシタ128a、128b、128c、128dが時間tで充電、出力、初期化動作を繰り返すので、サンプリング動作は時間tごとに途切れなく遂行される。
図1に示したチャージドメインフィルタ回路100において、入力から加算器112aまでを一つのトランスコンダクタとみなすと、図2のGm_phase1に示したように周期2tで階段状の三角波でトランスコンダクタンスが変化していることになる。同様に、入力から加算器112bまでを一つのトランスコンダクタとみなすと、図2のGm_phase2に示したように、Gm_phase1とは異なる位相を有する、周期2tで階段状の三角波でトランスコンダクタンスが変化していることになる。従って、チャージドメインフィルタ回路100は、三角波の窓で連続時間信号を切り出した後、SINCフィルタ回路120で積分していることになる。
図3は、本発明の第1の実施形態に係るチャージドメインフィルタ回路のインパルス応答の様子について説明する説明図である。上述したように、チャージドメインフィルタ回路100は、三角波の窓で連続時間信号を切り出した後、SINCフィルタ回路120で積分している、これは図3の(b)に示した三角波状のインパルス応答を畳み込んだことと等価になる。従って、チャージドメインフィルタ回路100はFIRフィルタとして動作する。
そして、図3の(b)に示した三角波状のインパルス応答は、図3の(a)に示した2つの矩形インパルス応答を畳み込んだものである。ここで、2つの矩形インパルス応答は、パルス幅とトランスコンダクタの数に対応する。本実施形態においては、パルス幅が4クロック、トランスコンダクタの数が4つであるので、インパルスの数が共に4本の矩形インパルス応答となる。
2つの矩形インパルス応答を畳み込むので、チャージドメインフィルタ回路100の周波数応答はSINCの2乗の特性を有する。図4は、本発明の第1の実施形態に係るチャージドメインフィルタ回路100の、サンプリング周期tをt=1nsとした場合の周波数応答について説明する説明図である。図4に示したように、チャージドメインフィルタ回路100の周波数特性は、図18に示した従来のSINCフィルタ回路の周波数特性に比べて、周波数1/t〜2/t、すなわち周波数が1GHz〜2GHzの間のセカンドローブにおける周波数特性が落ち込んでいるのが分かる。
ここで、本発明の一実施形態に係るチャージドメインフィルタ回路100は、トランスコンダクタのトランスコンダクタンスの大きさを変化させることで、周波数特性を変化させることができる。
図5は、本発明の第1の実施形態に係るチャージドメインフィルタ回路のインパルス応答の様子について説明する説明図である。例えば、トランスコンダクタ104、106のトランスコンダクタンスが、トランスコンダクタ102、108のトランスコンダクタンスの2倍である場合は、図5の(a)のGmに示すように、台形のインパルス応答となる。従って、トランスコンダクタンスを変化させた場合のチャージドメインフィルタ回路100のインパルス応答は図5の(b)に示すような形となり、このときのチャージドメインフィルタ回路100の周波数特性は図6に示したようなグラフになる。
以上説明したように、本発明の第1の実施形態に係るチャージドメインフィルタ回路によれば、トランスコンダクタンスの重み付けによって周波数特性を自在に変更することができる。
(第2の実施形態)
本発明の第1の実施形態では、トランスコンダクタからの出力電流の加算タイミングを制御することで、周波数特性を自在に変更することができるチャージドメインフィルタ回路について説明した。本発明の第2の実施形態では、SINCフィルタ回路からの出力電荷の加算タイミングを制御することで、周波数特性を自在に変更することができるチャージドメインフィルタ回路について説明する。
本発明の第1の実施形態では、トランスコンダクタからの出力電流の加算タイミングを制御することで、周波数特性を自在に変更することができるチャージドメインフィルタ回路について説明した。本発明の第2の実施形態では、SINCフィルタ回路からの出力電荷の加算タイミングを制御することで、周波数特性を自在に変更することができるチャージドメインフィルタ回路について説明する。
図7は、本発明の第2の実施形態に係るチャージドメインフィルタ回路について説明する説明図である。以下、図7を用いて本発明の第2の実施形態に係るチャージドメインフィルタ回路について説明する。
図7に示したように、本発明の第2の実施形態に係るチャージドメインフィルタ回路200は、トランスコンダクタ202、204、206、208と、SINCフィルタ回路220、240、260、280と、を含んで構成される。
SINCフィルタ回路220は、第1のスイッチ222と、第2のスイッチ224と、第3のスイッチ226と、キャパシタ228a、228b、228c、228dと、を含んで構成される。同様に、SINCフィルタ回路240は、第1のスイッチ242と、第2のスイッチ244と、第3のスイッチ246と、キャパシタ248a、248b、248c、248dと、を含み、SINCフィルタ回路260は、第1のスイッチ262と、第2のスイッチ264と、第3のスイッチ266と、キャパシタ268a、268b、268c、268dと、を含み、SINCフィルタ回路280は、第1のスイッチ282と、第2のスイッチ284と、第3のスイッチ286と、キャパシタ288a、288b、288c、288dと、を含んで構成される。
トランスコンダクタ202、204、206、208は、入力信号の電圧に比例した電流を出力する。本実施形態においては、トランスコンダクタを4つ用いてチャージドメインフィルタ回路を構成しているが、本発明を実施する上ではトランスコンダクタの数は4つに限られない。また、トランスコンダクタのトランスコンダクタンスは全て同じ値を有していてもよく、異なる値を有していてもよい。以下では、4つのトランスコンダクタのトランスコンダクタンスは全て同じ値を有するものとして説明する。
第1のスイッチ222、242、262および282は、充電対象となるキャパシタを選択するものである。第1のスイッチ222はキャパシタ228a、228b、228c、228dのいずれかを選択する。同様に、第2のスイッチ242はキャパシタ248a、248b、248c、248dのいずれかを選択し、第2のスイッチ262はキャパシタ268a、268b、268c、268dのいずれかを選択し、第2のスイッチ282はキャパシタ288a、288b、288c、288dのいずれかを選択する。本実施形態においては、第1のスイッチ222、242、262および282は、それぞれ4つの端子を有し、4種類の位相の異なるクロック信号によって端子が切り換えられるものとする。
第2のスイッチ224、244、264、284は、初期化対象のキャパシタを選択するためのスイッチである。第2のスイッチ224、244、264、284によって、SINCフィルタ回路220、240、260、280の各キャパシタの残留電荷を取り除くための初期化を行う際に、初期化を行うキャパシタを選択する。本実施形態に係るチャージドメインフィルタ回路200においては、4種類のクロック信号によって端子が切り換えられて、キャパシタに過去の信号による電荷が残留しないように、切り換えられた端子に接続されたキャパシタの初期化を行う。なお、本発明を実施する上で端子の数はこれに限られない。
第3のスイッチ226、246、266、286は、電荷を出力するキャパシタを選択するためのスイッチである。第3のスイッチ226、246、266、286によって、SINCフィルタ回路220、240、260、280の各キャパシタに充電された電荷を後段の回路に出力するために、電荷を出力するキャパシタを選択する。本実施形態に係るチャージドメインフィルタ回路200においては、4種類のクロック信号によって端子が切り換えられて、切り換えられた端子に接続されたキャパシタに充電された電荷を後段の回路に出力する。
なお、本発明を実施する上では、各スイッチの数や、各スイッチにおける端子の数は上記で示した数に限られない。
キャパシタ228a、228b、228c、228d、248a、248b、248c、248d、268a、268b、268c、268d、288a、288b、288c、288dは、電荷を蓄積するものである。各キャパシタは同じ容量を有していることが望ましい。なお、本実施形態においては1つのSINCフィルタ回路あたり4つのキャパシタを含んで構成されているが、SINCフィルタ回路あたりのキャパシタの数はこれに限られない。
以上、本発明の第2の実施形態に係るチャージドメインフィルタ回路の構成について説明した。次に、本発明の第2の実施形態に係るチャージドメインフィルタ回路の動作について説明する。
図8は、本発明の第2の実施形態に係るチャージドメインフィルタ回路に入力するクロック信号について説明する説明図である。チャージドメインフィルタ回路200は、クロック信号φ1〜φ16の16種類のクロック信号が入力される。
第1のスイッチ222は、4種類のクロック信号φ1、φ5、φ9、φ13によって制御される。クロック信号φ1がオフからオンに変化すると、第1のスイッチ222は、クロック信号φ1に対応する端子に接続される。
第1のスイッチ222がクロック信号φ1に対応する端子に接続されると、トランスコンダクタ202からの出力電流がキャパシタ228aに入力される。トランスコンダクタ202からの出力電流がキャパシタ228aに入力されることにより、キャパシタ228aにはトランスコンダクタ202からの出力電流によって電荷が蓄積される。
時間tが経過して、クロック信号φ1がオンからオフに変化すると、クロック信号φ5がオンからオフに変化する。クロック信号φ5がオフからオンに変化すると、第1のスイッチ222は、クロック信号φ5に対応する端子に接続される。
第1のスイッチ222がクロック信号φ5に対応する端子に接続されると、トランスコンダクタ202からの出力電流がキャパシタ228bに入力される。トランスコンダクタ202からの出力電流がキャパシタ228bに入力されることにより、キャパシタ228bにはトランスコンダクタ202からの出力電流によって電荷が蓄積される。
さらに時間tが経過して、クロック信号φ5がオンからオフに変化すると、クロック信号φ9がオンからオフに変化する。クロック信号φ9がオフからオンに変化すると、第1のスイッチ222は、クロック信号φ9に対応する端子に接続される。
第1のスイッチ222がクロック信号φ9に対応する端子に接続されると、トランスコンダクタ202からの出力電流がキャパシタ228cに入力される。トランスコンダクタ202からの出力電流がキャパシタ228cに入力されることにより、キャパシタ228cにはトランスコンダクタ202からの出力電流によって電荷が蓄積される。
さらに時間tが経過して、クロック信号φ9がオンからオフに変化すると、クロック信号φ13がオンからオフに変化する。クロック信号φ13がオフからオンに変化すると、第1のスイッチ222は、クロック信号φ13に対応する端子に接続される。
第1のスイッチ222がクロック信号φ13に対応する端子に接続されると、トランスコンダクタ202からの出力電流がキャパシタ228dに入力される。トランスコンダクタ202からの出力電流がキャパシタ228dに入力されることにより、キャパシタ228dにはトランスコンダクタ202からの出力電流によって電荷が蓄積される。
さらに時間tが経過して、クロック信号φ13がオンからオフになると、クロック信号φ1がオンからオフに変化する。このように、クロック信号φ1、φ5、φ9、φ13のオン・オフを繰り返すことで、第1のスイッチ222は接続する端子が切り換えられ、トランスコンダクタ202からの出力電流によって、キャパシタ228a、228b、228c、228dに順次電荷が蓄積される。
このように、SINCフィルタ回路220の各キャパシタには、4種類のクロック信号φ1、φ5、φ9、φ13のオン・オフの繰り返しによって電荷が蓄積される。同様に、SINCフィルタ回路240、260、280の各キャパシタにもクロック信号のオン・オフの繰り返しによって電荷が蓄積される。しかし、これらのキャパシタへの電荷の蓄積は、SINCフィルタ回路220の第1のスイッチ222に入力されるクロック信号とは異なる位相を有するクロック信号のオン・オフによって制御される。
例えば、SINCフィルタ回路240の第1のスイッチ242には、4種類のクロック信号φ2、φ6、φ10、φ14が入力される。これらのクロック信号は、図8に示したように、クロック信号φ1、φ5、φ9、φ13と比べてt/4ずれている位相を有する。
また、SINCフィルタ回路260の第1のスイッチ262には、クロック信号φ3、φ7、φ11、φ15が入力され、これらのクロック信号は、図8に示したように、クロック信号φ1、φ5、φ9、φ13と比べてt/2ずれている位相を有する。そして、SINCフィルタ回路280の第1のスイッチ282には、クロック信号φ4、φ8、φ12、φ16が入力され、これらのクロック信号は、図8に示したように、クロック信号φ1、φ5、φ9、φ13と比べて3t/4ずれている位相を有する。
このように、位相が異なるクロック信号をSINCフィルタ回路に入力することによって、各SINCフィルタ回路のキャパシタの充電タイミングをずらすことができる。
キャパシタに蓄積された電荷は、第3のスイッチ226、246、266、286によって後段の回路に出力される。第3のスイッチ226、246、266、286は、4種類の位相の異なるクロック信号φ1、φ5、φ9、φ13のオン・オフによって端子が切り換えられ、各キャパシタに蓄えられている電荷を後段の回路に出力させる。ここで、クロック信号φ1、φ5、φ9、φ13は、第1のスイッチ222に入力されるクロック信号と同じものである。
クロック信号φ1がオンになっている間、トランスコンダクタ202からの出力電流によって蓄えられたキャパシタ228aの電荷は、クロック信号φ9がオンになっている時に後段の回路に出力される。同様に、キャパシタ228bの電荷はクロック信号φ13がオンになっている時に、キャパシタ228cの電荷はクロック信号φ1がオンになっている時に、キャパシタ228dの電荷はクロック信号φ5がオンになっている時に、それぞれ後段の回路に出力される。
ここで、後段の回路には、SINCフィルタ回路220のキャパシタに蓄えられた電荷だけでなく、SINCフィルタ回路240、260、280のキャパシタに蓄えられた電荷も出力される。SINCフィルタ回路240の第3のスイッチ246、SINCフィルタ回路260の第3のスイッチ264、SINCフィルタ回路280の第3のスイッチ284も、SINCフィルタ回路220の第3のスイッチ224と同様に、クロック信号φ1、φ5、φ9、φ13のオン・オフによって端子が切り換えられる。
キャパシタ228a、248a、268a、288aは、それぞれ位相の異なるクロック信号φ1、φ2、φ3、φ4の入力によって充電されるが、出力はクロック信号φ9がオンになったタイミングで同時に行われる。従って、キャパシタ228a、248a、268a、288aに蓄えられた電荷が加算されて後段の回路に出力されることになる。
その他のキャパシタも同様に、位相の異なるクロック信号の入力によって電荷が蓄積され、蓄積された電荷は同じクロック信号の入力によって後段の回路に出力される。キャパシタ228b、248b、268b、288bは、それぞれ位相の異なるクロック信号φ5、φ6、φ7、φ8の入力によって充電され、出力はクロック信号φ13がオンになったタイミングで同時に行われる。キャパシタ228c、248c、268c、288cは、それぞれ位相の異なるクロック信号φ9、φ10、φ11、φ12の入力によって充電され、出力はクロック信号φ1がオンになったタイミングで同時に行われる。そして、キャパシタ228d、248d、268d、288dは、それぞれ位相の異なるクロック信号φ13、φ14、φ15、φ16の入力によって充電され、出力はクロック信号φ5がオンになったタイミングで同時に行われる。
第3のスイッチ226、246、266、286を介して各キャパシタから後段の回路へ電荷が出力されると、各キャパシタに残留している電荷をキャパシタの接地によって取り除いて初期化を行う。各キャパシタの初期化は、第2のスイッチ224、244、264、284を介して行う。第2のスイッチは4種類の位相の異なるクロック信号φ1、φ5、φ9、φ13のオン・オフによって端子が切り換えられる。
クロック信号φ9がオフになってクロック信号φ13がオンになった時、第2のスイッチ224はクロック信号φ13に対応する端子に接続される。すると、キャパシタ228aは第2のスイッチ224を介して接地されるため、キャパシタ228aに残留していた電荷が放出されて初期化される。クロック信号φ9がオフになってクロック信号φ13がオンになると、第2のスイッチ244、264、284も同様にクロック信号φ13に対応する端子に接続されるため、キャパシタ248a、268a、288aに残留していた電荷も同様に放出されて初期化される。
クロック信号φ13がオンになってから時間tが経過して、クロック信号φ13がオンからオフに変化すると、クロック信号φ1がオフからオンに変化する。クロック信号φ1がオンになると、第2のスイッチ224はクロック信号φ1に対応する端子に接続される。すると、キャパシタ228bは第2のスイッチ224を介して接地されるため、キャパシタ228bに残留していた電荷が放出されて初期化される。クロック信号φ13がオフになってクロック信号φ1がオンになると、第2のスイッチ244、264、284も同様にクロック信号φ1に対応する端子に接続されるため、キャパシタ248b、268b、288bに残留していた電荷も同様に放出されて初期化される。
クロック信号φ1がオンになってから時間tが経過して、クロック信号φ1がオンからオフに変化すると、クロック信号φ5がオフからオンに変化する。クロック信号φ5がオンに変化すると、第2のスイッチ224はクロック信号φ5に対応する端子に接続される。すると、キャパシタ228cは第2のスイッチ224を介して接地されるため、キャパシタ228bに残留していた電荷が放出されて初期化される。クロック信号φ1がオフになってクロック信号φ5がオンになると、第2のスイッチ244、264、284も同様にクロック信号φ5に対応する端子に接続されるため、キャパシタ248c、268c、288cに残留していた電荷も同様に放出されて初期化される。
クロック信号φ5がオンになってから時間tが経過して、クロック信号φ5がオンからオフに変化すると、クロック信号φ9がオフからオンに変化する。クロック信号φ9がオンに変化すると、第2のスイッチ224はクロック信号φ9に対応する端子に接続される。すると、キャパシタ228dは第2のスイッチ224を介して接地されるため、キャパシタ228bに残留していた電荷が放出されて初期化される。クロック信号φ5がオフになってクロック信号φ9がオンになると、第2のスイッチ244、264、284も同様にクロック信号φ9に対応する端子に接続されるため、キャパシタ248c、268c、288cに残留していた電荷も同様に放出されて初期化される。
このように、クロック信号φ1、φ5、φ9、φ13のオン・オフ動作を繰り返すことで、SINCフィルタ回路220のキャパシタ228a、228b、228c、228dに残留していた電荷が放出され、各キャパシタの初期化が行われる。同様に、SINCフィルタ回路240、260、280の各キャパシタの初期化処理も、第2のスイッチ244、264、284にクロック信号φ1、φ5、φ9、φ13を入力することによって行われる。
上記のように、各キャパシタが充電、出力、初期化を途切れなく繰り返す。図8のDumpφ9は、第3のスイッチ226、246、266、286にクロック信号φ9が入力された場合における、後段の回路へ出力する電荷量全体の変化を示している。例えば、キャパシタ228a、248a、268a、288aに注目した場合、各キャパシタへの充電タイミングはクロック信号φ1〜φ4によって制御される。クロック信号φ1〜φ4はそれぞれ異なる位相を有するため、クロック信号φ9が入力された場合における後段の回路へ出力する電荷量は、時間とともに段階的に変化する。従って、キャパシタ228a、248a、268a、288aの電荷の合計は、図8のDumpφ9のような三角波の窓で連続時間信号を切り出した後に積分したことになる。
同様に、キャパシタ228b、248b、268b、288bの電荷の合計は、図8のDumpφ13のような三角波の窓で連続時間信号を切り出した後に積分したことになり、キャパシタ228c、248c、268c、288cの電荷の合計は、図8のDumpφ1のような三角波の窓で連続時間信号を切り出した後に積分したことになり、キャパシタ228d、248d、268d、288dの電荷の合計は、図8のDumpφ5のような三角波の窓で連続時間信号を切り出した後に積分したことになる。そのため、サンプリングとFIRフィルタのフィルタリング動作も、時間tごとに途切れなく遂行される。
図7に示したチャージドメインフィルタ回路200も、本発明の第1の実施形態で示したチャージドメインフィルタ回路100と同様に、インパルス応答は2つの矩形インパルスを畳み込んだものとなる。そして、チャージドメインフィルタ回路200のインパルス応答は、図3の(b)に示したものと同様に三角波状のインパルス応答となる。従って、チャージドメインフィルタ回路200はFIRフィルタとして動作し、チャージドメインフィルタ回路200の周波数特性は、サンプリング周期tをt=1nsとした場合に、図4に示したチャージドメインフィルタ回路100の周波数応答と同様の特性を有することになる。
ここで、本発明の第2の実施形態に係るチャージドメインフィルタ回路200の周波数特性も、トランスコンダクタのトランスコンダクタンスの値を変化させることで変化させることができる。
例えば、トランスコンダクタ204、206のトランスコンダクタンスが、トランスコンダクタ202、208のトランスコンダクタンスの2倍である場合は、図5の(a)のGmに示すように、台形のインパルス応答となる。従って、トランスコンダクタンスを変化させた場合のチャージドメインフィルタ回路200のインパルス応答も、本発明の第1の実施形態に係るチャージドメインフィルタ回路100のインパルス応答と同様に、図5の(b)に示すような形となる。従って、チャージドメインフィルタ回路200の周波数特性も、図6に示したようなグラフになる。
すなわち、本発明の第2の実施形態に係るチャージドメインフィルタ回路も、トランスコンダクタンスの重み付けを変更することで周波数特性を変更することが可能なFIRフィルタとなる。
以上説明したように、本発明の第2の実施形態に係るチャージドメインフィルタ回路によっても、トランスコンダクタンスの重み付けによって周波数特性を自在に変更することができる。
上記のように、重み付けされたトランスコンダクタンスと、電流を積分する矩形の窓とを畳み込むことで、FIRフィルタのインパルス応答を生成することができる。そこで、トランスコンダクタの重み付けや、キャパシタの充電を行うクロックがオンとなる時間を変化させることで、様々な形にFIRフィルタのインパルス応答を生成することができる。
(応用例1)
図9はインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を3クロックとして、トランスコンダクタを5つ設け、そのうちの3つを、他の2つの2倍のトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図9の(b)のような形になる。図9の(b)のインパルス応答は、図5の(b)に示したインパルス応答と同じ形である。従って、この場合の周波数特性も、サンプリング周期tをt=1nsとした場合に、図6に示したようなグラフとなる。
図9はインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を3クロックとして、トランスコンダクタを5つ設け、そのうちの3つを、他の2つの2倍のトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図9の(b)のような形になる。図9の(b)のインパルス応答は、図5の(b)に示したインパルス応答と同じ形である。従って、この場合の周波数特性も、サンプリング周期tをt=1nsとした場合に、図6に示したようなグラフとなる。
(応用例2)
図10は別のインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を5クロックとして、トランスコンダクタを3つ設け、全て同じトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図10の(b)のような形になる。この場合の周波数特性は、サンプリング周期tをt=1nsとした場合に、図11に示したグラフとなる。
図10は別のインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を5クロックとして、トランスコンダクタを3つ設け、全て同じトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図10の(b)のような形になる。この場合の周波数特性は、サンプリング周期tをt=1nsとした場合に、図11に示したグラフとなる。
(応用例3)
図12はさらに別のインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を4クロックとして、トランスコンダクタを4つ設け、そのうちの2つを、他の2つの2倍のトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図12の(b)のような形になる。この場合の周波数特性は、サンプリング周期tをt=1nsとした場合に、図13に示したグラフとなる。
図12はさらに別のインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を4クロックとして、トランスコンダクタを4つ設け、そのうちの2つを、他の2つの2倍のトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図12の(b)のような形になる。この場合の周波数特性は、サンプリング周期tをt=1nsとした場合に、図13に示したグラフとなる。
(応用例4)
図14はさらに別のインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を4クロックとして、トランスコンダクタを4つ設け、そのうちの1つを、他の3つとは逆の極性のトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図14の(b)のような形になる。この場合の周波数特性は、サンプリング周期tをt=1nsとした場合に、図15に示したグラフとなる。
図14はさらに別のインパルス応答の一例について説明する説明図である。キャパシタの充電を行うクロックのパルス幅を4クロックとして、トランスコンダクタを4つ設け、そのうちの1つを、他の3つとは逆の極性のトランスコンダクタンスを有するトランスコンダクタにした場合、インパルス応答は図14の(b)のような形になる。この場合の周波数特性は、サンプリング周期tをt=1nsとした場合に、図15に示したグラフとなる。
このように、キャパシタの充電を行うクロックのパルス幅やトランスコンダクタのトランスコンダクタンスを変化させることで、様々な周波数特性を得ることができる。従って、通過させようとする信号の帯域や用途に合わせてトランスコンダクタンスやキャパシタの充電時間を調整することによって、1つの回路で様々な帯域の信号を通過させることが可能となり、回路規模を増大させずに複数の無線通信サービスを利用することができる。
(第3の実施形態)
本発明の別の応用例として、本発明の第3の実施形態にかかるチャージドメインフィルタ回路を用いたバンドパスチャージサンプリング(BPCS、非特許文献2参照)について述べる。
本発明の別の応用例として、本発明の第3の実施形態にかかるチャージドメインフィルタ回路を用いたバンドパスチャージサンプリング(BPCS、非特許文献2参照)について述べる。
図16は、本発明の第3の実施形態に係るチャージドメインフィルタ回路について説明する説明図である。図16に示したように、本発明の第3の実施形態に係るチャージドメインフィルタ回路300は、トランスコンダクタ302、304、306、308と、スイッチ310a、310b、310c、310dと、加算器312a、312bと、SINCフィルタ回路320と、第1スイッチ部330と、第2スイッチ部340と、を含んで構成される。
SINCフィルタ回路320は、さらに、第1のスイッチ322a、322bと、第2のスイッチ324と、第3のスイッチ326と、キャパシタ328a、328b、328c、328dと、を含んで構成される。第1スイッチ部330は、スイッチ332a、332bを含み、第2スイッチ部340は、スイッチ342a、342bを含む。
第1スイッチ部330および第2スイッチ部340は、トランスコンダクタからのSINCフィルタ回路320への出力を制御するものである。第1スイッチ部330は、トランスコンダクタからの出力を制御し、第2スイッチ部340は、トランスコンダクタからの出力の逆相の出力を制御する。
第1スイッチ部330と第2スイッチ部340には、それぞれ正反対の位相のクロック信号が入力される。つまり、第1スイッチ部330にオンのクロック信号が入力されている時には第2スイッチ部340にはクロック信号が入力されず、第2スイッチ部340にオンのクロック信号が入力されている時には、第1スイッチ部330にはオンのクロック信号は入力されない。
第1スイッチ部330と第2スイッチ部340に入力するクロック信号のオン・オフを繰り返すことで、トランスコンダクタからの出力と、トランスコンダクタからの出力の逆相の出力とが、交互にSINCフィルタ回路320へ入力される。すなわち、第1スイッチ部330と第2スイッチ部340に入力するクロック信号が乗算されるので、周波数変換が行われる。従って、チャージドメインフィルタ回路300は、所定の周波数を中心としたフィルタリング特性を有するフィルタ回路となる。
以上説明したように、本発明の第3の実施形態にかかるチャージドメインフィルタ回路によれば、所定の周波数を中心としたバンドパスチャージサンプリングを行うことができる。周波数特性は、第1の実施形態および第2の実施形態同様に、トランスコンダクタンスの値や、キャパシタへの充電時間を変化させることによって自在に変化させることができる。従って、通過させようとする信号の帯域や用途に合わせてトランスコンダクタンスやキャパシタの充電時間を調整することによって、1つの回路で様々な帯域の信号を通過させることが可能となり、回路規模を増大させずに複数の無線通信サービスを利用することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
100、200、300 チャージドメインフィルタ回路
102、104、106、108、202、204、206、208、302、304、306、308 トランスコンダクタ
120、220、240、260、280、320 SINCフィルタ回路
330 第1スイッチ部
340 第2スイッチ部
102、104、106、108、202、204、206、208、302、304、306、308 トランスコンダクタ
120、220、240、260、280、320 SINCフィルタ回路
330 第1スイッチ部
340 第2スイッチ部
Claims (4)
- 入力電圧を電流に変換して出力する複数のトランスコンダクタと;
前記複数のトランスコンダクタからの出力が入力され、周波数特性がSINC関数であるSINCフィルタ回路と;
を含んで構成され、
前記SINCフィルタ回路はキャパシタを含み、
前記キャパシタの充電時間に対応するインパルス応答と、前記複数のトランスコンダクタのトランスコンダクタンスの重み付けに対応するインパルス応答との畳み込みを行ってインパルス応答を生成することを特徴とする、チャージドメインフィルタ回路。 - 前記畳み込みは、前記複数のトランスコンダクタの出力電流を、位相の異なる複数の矩形窓で切り出して加算することによって行うことを特徴とする、請求項1に記載のチャージドメインフィルタ回路。
- 前記畳み込みは、前記SINCフィルタ回路において異なる位相でサンプリングした前記キャパシタの電荷を加算することによって行うことを特徴とする、請求項1に記載のチャージドメインフィルタ回路。
- 前記複数のトランスコンダクタと前記SINCフィルタ回路との間にスイッチ部をさらに含むことを特徴とする、請求項1に記載のチャージドメインフィルタ回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006187057A JP2008017220A (ja) | 2006-07-06 | 2006-07-06 | チャージドメインフィルタ回路 |
DE602007002335T DE602007002335D1 (de) | 2006-07-06 | 2007-06-14 | Filtervorrichtung, operierend im Ladungsträgermodus |
EP07252416A EP1876707B1 (en) | 2006-07-06 | 2007-06-14 | Charge domain filter device |
US11/769,594 US7535288B2 (en) | 2006-07-06 | 2007-06-27 | Charge domain filter device |
KR1020070067668A KR20080005111A (ko) | 2006-07-06 | 2007-07-05 | 차지 도메인 필터장치 |
CN2010101157026A CN101795122B (zh) | 2006-07-06 | 2007-07-06 | 电荷域滤波装置 |
CN2007101228829A CN101102099B (zh) | 2006-07-06 | 2007-07-06 | 电荷域滤波装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006187057A JP2008017220A (ja) | 2006-07-06 | 2006-07-06 | チャージドメインフィルタ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008017220A true JP2008017220A (ja) | 2008-01-24 |
Family
ID=38582338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006187057A Pending JP2008017220A (ja) | 2006-07-06 | 2006-07-06 | チャージドメインフィルタ回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7535288B2 (ja) |
EP (1) | EP1876707B1 (ja) |
JP (1) | JP2008017220A (ja) |
KR (1) | KR20080005111A (ja) |
CN (2) | CN101102099B (ja) |
DE (1) | DE602007002335D1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272830A (ja) * | 2008-05-02 | 2009-11-19 | Sony Corp | 通信装置 |
CN102361437A (zh) * | 2011-10-25 | 2012-02-22 | 西北师范大学 | 自适应低通滤波器 |
US8633617B2 (en) | 2009-04-21 | 2014-01-21 | Sony Corporation | Filter circuit and communication apparatus |
CN103605304A (zh) * | 2013-11-09 | 2014-02-26 | 电子科技大学 | 一种多路微弱信号采集处理电路 |
CN103715917A (zh) * | 2014-01-20 | 2014-04-09 | 电子科技大学 | 一种电容降压电路 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008038573B4 (de) * | 2007-09-28 | 2017-02-09 | Infineon Technologies Ag | Schaltungsanordnung, Integrationsschaltung und Verfahren zum Integrieren eines Spannungssignals |
WO2009137227A2 (en) * | 2008-04-11 | 2009-11-12 | Massachusetts Institute Of Technology | Analog logic automata |
US20100048145A1 (en) * | 2008-08-22 | 2010-02-25 | Stmicroelectronics S.A. | Analog fir filter |
US8369817B2 (en) * | 2008-08-22 | 2013-02-05 | Stmicroelectronics S.A. | Analog FIR filter |
TWI376888B (en) * | 2008-11-26 | 2012-11-11 | Ind Tech Res Inst | Down-conversion filter and communication receiving apparatus |
TWI384753B (zh) * | 2009-11-20 | 2013-02-01 | Ind Tech Res Inst | 電荷域濾波器與濾波裝置 |
KR101386242B1 (ko) * | 2009-12-18 | 2014-04-17 | 한국전자통신연구원 | 이산 시간 필터 장치 및 이를 포함하는 이산 시간 수신기 시스템 |
WO2011082482A1 (en) * | 2010-01-08 | 2011-07-14 | Kaben Wireless Silicon Inc. | Multi-layer switching in charge -domain or sampling if filters |
US8324961B2 (en) | 2010-05-31 | 2012-12-04 | Industrial Technology Research Institute | Charge domain filter and bandwidth compensation circuit thereof |
CN102315832B (zh) * | 2010-07-01 | 2014-04-23 | 财团法人工业技术研究院 | 电荷域滤波装置及其频宽补偿电路 |
WO2012083460A1 (en) * | 2010-12-23 | 2012-06-28 | Kaben Wireless Silicon Inc. | Multiple filters with low voltage and charge domain sampling |
TWI437817B (zh) | 2011-11-16 | 2014-05-11 | Ind Tech Res Inst | 電荷域濾波器及其方法 |
TWI478490B (zh) * | 2011-12-14 | 2015-03-21 | Ind Tech Res Inst | 電荷域濾波器及其方法 |
US9374111B2 (en) * | 2012-04-09 | 2016-06-21 | Regents Of The University Of Minnesota | Multi-stage charge re-use analog circuits |
TWI548210B (zh) | 2014-01-13 | 2016-09-01 | 財團法人工業技術研究院 | 電荷域濾波裝置及其操作方法 |
CN109375803B (zh) * | 2018-09-29 | 2021-01-05 | 基合半导体(宁波)有限公司 | 一种触摸屏及移动终端 |
FR3115431B1 (fr) | 2020-10-16 | 2023-11-24 | Commissariat Energie Atomique | Filtre coupe-bande avec intégrations fenêtrées successives, dispositif de filtrage passe-bande, système de détection de fréquence et procédé de traitement associés |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003510933A (ja) * | 1999-09-28 | 2003-03-18 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 種々の電荷サンプリング回路 |
JP2007189666A (ja) * | 2005-12-13 | 2007-07-26 | Matsushita Electric Ind Co Ltd | サンプリングフィルタ装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3084668B2 (ja) * | 1996-06-13 | 2000-09-04 | 株式会社ジーデイーエス | 電荷信号を用いたフィルター装置 |
US5764100A (en) * | 1997-02-13 | 1998-06-09 | Motorola, Inc. | Filter |
US6472932B2 (en) * | 2000-01-31 | 2002-10-29 | Matsushita Electric Industrial Co., Ltd. | Transconductor and filter circuit |
US6829311B1 (en) * | 2000-09-19 | 2004-12-07 | Kaben Research Inc. | Complex valued delta sigma phase locked loop demodulator |
US6856925B2 (en) * | 2001-10-26 | 2005-02-15 | Texas Instruments Incorporated | Active removal of aliasing frequencies in a decimating structure by changing a decimation ratio in time and space |
US6606049B1 (en) * | 2002-08-02 | 2003-08-12 | Ami Semiconductor, Inc. | Analog to digital converters based on transconveyance amplifiers |
US20050233725A1 (en) * | 2004-04-20 | 2005-10-20 | Khurram Muhammad | Image reject filtering in a direct sampling mixer |
-
2006
- 2006-07-06 JP JP2006187057A patent/JP2008017220A/ja active Pending
-
2007
- 2007-06-14 DE DE602007002335T patent/DE602007002335D1/de active Active
- 2007-06-14 EP EP07252416A patent/EP1876707B1/en not_active Expired - Fee Related
- 2007-06-27 US US11/769,594 patent/US7535288B2/en not_active Expired - Fee Related
- 2007-07-05 KR KR1020070067668A patent/KR20080005111A/ko not_active Application Discontinuation
- 2007-07-06 CN CN2007101228829A patent/CN101102099B/zh not_active Expired - Fee Related
- 2007-07-06 CN CN2010101157026A patent/CN101795122B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003510933A (ja) * | 1999-09-28 | 2003-03-18 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 種々の電荷サンプリング回路 |
JP2007189666A (ja) * | 2005-12-13 | 2007-07-26 | Matsushita Electric Ind Co Ltd | サンプリングフィルタ装置 |
Non-Patent Citations (1)
Title |
---|
JPN6012023025; Sami Karvonen,Thomas Riley,Juha Kostamovaara: 'CHARGE SAMPLING MIXER WITH DeltaSigma QUANTIZED IMPULSE RE' IEEE International Symposium on Circuits and Syste vol.1, 2002, p.I-129〜I-131, IEEE * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272830A (ja) * | 2008-05-02 | 2009-11-19 | Sony Corp | 通信装置 |
JP4548512B2 (ja) * | 2008-05-02 | 2010-09-22 | ソニー株式会社 | 通信装置 |
US8335285B2 (en) | 2008-05-02 | 2012-12-18 | Sony Corporation | Communication apparatus |
US8633617B2 (en) | 2009-04-21 | 2014-01-21 | Sony Corporation | Filter circuit and communication apparatus |
CN102361437A (zh) * | 2011-10-25 | 2012-02-22 | 西北师范大学 | 自适应低通滤波器 |
CN103605304A (zh) * | 2013-11-09 | 2014-02-26 | 电子科技大学 | 一种多路微弱信号采集处理电路 |
CN103715917A (zh) * | 2014-01-20 | 2014-04-09 | 电子科技大学 | 一种电容降压电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101102099A (zh) | 2008-01-09 |
KR20080005111A (ko) | 2008-01-10 |
CN101795122B (zh) | 2012-08-29 |
CN101795122A (zh) | 2010-08-04 |
CN101102099B (zh) | 2010-10-13 |
US20080007326A1 (en) | 2008-01-10 |
US7535288B2 (en) | 2009-05-19 |
EP1876707B1 (en) | 2009-09-09 |
EP1876707A1 (en) | 2008-01-09 |
DE602007002335D1 (de) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008017220A (ja) | チャージドメインフィルタ回路 | |
US7079826B2 (en) | Digitally controlled analog RF filtering in subsampling communication receiver architecture | |
JP3392670B2 (ja) | サンプリング装置 | |
US7636012B2 (en) | Charge domain filter device | |
JP5078988B2 (ja) | 離散時間ダイレクトサンプリング回路及び受信機 | |
JP2011055151A (ja) | ダイレクトサンプリング回路及び受信機 | |
US7003276B2 (en) | Subsampling communication receiver architecture with gain control and RSSI generation | |
US20110170640A1 (en) | Sampling circuit and receiver | |
US6963732B2 (en) | Subsampling communication receiver architecture with relaxed IFA readout timing | |
Zhou et al. | A quadrature charge-domain sampling mixer with embedded FIR, IIR, and N-path filters | |
JP5038069B2 (ja) | フィルタ回路及びこれを用いた通信用半導体装置 | |
JP5515743B2 (ja) | 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法 | |
Yli-Kaakinen et al. | Multirate charge-domain filter design for RF-sampling multi-standard receiver | |
Latiri et al. | A reconfigurable RF sampling receiver for multistandard applications | |
Jeong et al. | Double‐sharpened decimation filter employing a pre‐droop compensator for multistandard wireless applications | |
Pereira et al. | Optimum design and implementation of IIR SC filters using small-order FIR cells | |
JP5114870B2 (ja) | フィルタ回路、フィルタリング方法およびコンピュータプログラム | |
WO2012008106A1 (ja) | ダイレクトサンプリング回路 | |
Poulose Jacob et al. | Decimation Filter Design Toolbox for Multi-Standard Wireless Transceivers using MATLAB. | |
US20100202496A1 (en) | Reconfigurable transform domain receiver | |
WO2007049199A1 (en) | Electronic device for receiving rf signals and method for rf sampling | |
JP2008219413A (ja) | 可変フィルタ | |
Choi et al. | A programmable discrete-time filter employing hardware-efficient two-dimensional implementation method | |
Dolecek et al. | Stepped triangular CIC decimation filter for SDR applications | |
Nanda et al. | Digitally intensive receiver design: opportunities and challenges |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |