KR20080005111A - 차지 도메인 필터장치 - Google Patents

차지 도메인 필터장치 Download PDF

Info

Publication number
KR20080005111A
KR20080005111A KR1020070067668A KR20070067668A KR20080005111A KR 20080005111 A KR20080005111 A KR 20080005111A KR 1020070067668 A KR1020070067668 A KR 1020070067668A KR 20070067668 A KR20070067668 A KR 20070067668A KR 20080005111 A KR20080005111 A KR 20080005111A
Authority
KR
South Korea
Prior art keywords
clock signal
switch
charge
capacitor
state
Prior art date
Application number
KR1020070067668A
Other languages
English (en)
Inventor
사치오 이이다
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080005111A publication Critical patent/KR20080005111A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Abstract

각각의 입력전압을 전류로 변환하고 출력하는 복수의 트랜스컨덕터(transconductor)와 복수의 커패시터를 반복적으로 충전 및 방전시킴으로써 상기 복수의 트랜스컨덕터로부터의 출력신호를 필터링하는 필터부(filter unit)를 포함하며, 상기 커패시터들이 충전되는 충전시간 길이(charge time length)에 대응하는 제 1 임펄스(first impulse)와 각 상기 복수의 트랜스컨덕터에 대응하는 제 2 임펄스의 컨벌루션을 통하여 임펄스 응답(impulse response)이 얻어지는 차지 도메인 필터장치(charge domain filter device)가 제공된다.

Description

차지 도메인 필터장치{Charge domain filter device}
본 발명은 2006년 7월 6일 일본 특허청에 출원된 일본특허공보 JP 2006-187057호에 관련된 주제와, 참조로서 여기에 포함된 모든 내용을 포함한다.
본 발명은, 전하 영역 동작(charge domain operation)에 의해 설계된 필터장치(이하, 차지 도메인 필터장치(charge domain filter device)라 한다)에 관한 것이다.
RF(Radio Frequency；고주파) 회로와 디지털 회로를, 단일의 CMOS (Complementary Metal Oxide Semiconductor) 회로 칩에 내장함으로써 달성되는 무선통신에 사용되는 SoC(system-on-chip)는, RF회로가 컴팩트한 유닛으로서 설치되고 RF회로에 있어서 더 나은 에너지 효율을 확보하도록 할 것이 요구된다. 이러한 요구에 응답하기 위해, 비특허 참고문헌(non-patent Reference Literature) 1에 개시된 바와 같이, 고속 클럭(high-speed clock)에 의한 전류 모드 샘플링(current mode sampling) 및 스위치드 커패시터 회로(switched capacitor circuit)와 같은 아날로그 이산-시간 신호처리기술(analog discrete-time signal processing technologies)의 적용을 통해 달성된 필터링 및 데시메이션(decimation) 기술의 개 발이 활발하게 행해지고 있다.
또한, OP앰프(operational amplifier)를 이용하지 않고, SINC 함수 특성의 주파수 특성을 가지는 SINC 필터회로를 구성하기 위해, 트랜스컨덕터(transconductor)와 스위치만을 포함하는 차지 도메인 필터회로(charge domain filter circuit)가 비특허 참조문헌 2 또는 비특허 참조문헌 3에 개시된 바와 같이 제안되었다. 이러한 차지 도메인 필터회로의 필터는 트랜스컨덕터와 스위치만으로 구성되므로, GHz대의 RF신호가 차지 도메인 필터회로로 직접 샘플링 또는 필터링 될 수 있다. 이하, SINC 필터회로를 구성하는 차지 도메인 필터회로에 대하여 설명한다.
도 17은, 종래의 SINC 필터회로를 구성하는 차지 도메인 필터장치에 적용되는 구성을 나타내고 있다. 도 17에 나타낸 바와 같이, 종래에 제안된 SINC 필터회로를 구성하는 차지 도메인 필터회로(10)는, 트랜스컨덕터(12), 제 1 스위치(14), 제 2 스위치(16), 제 3 스위치(18) 및 커패시터(20a, 20b, 20c, 20d)를 포함한다.
도 18은, 도 17에 나타낸 차지 도메인 필터회로(10)에 인가되는 클럭신호의 타이밍 차트를 나타낸다. 도 18에 나타낸 4 종류의 위상이 다른 클럭신호(φ1, φ2, (φ3), φ4)는, 차지 도메인 필터회로(10)의 제 1 스위치(14), 제 2 스위치(16) 및 제 3 스위치(18)의 동작을 제어하기 위해 사용된다.
트랜스컨덕터(12)는, 입력신호의 전압에 비례하는 전류를 출력한다.
트랜스컨덕터(12)로부터의 출력전류를 인가함으로써 충전되는 특정한 커패시 터는 제 1 스위치(14)를 통하여 선택된다. 도 17에 나타낸 차지 도메인 필터회로(10)에 있어서, 제 1 스위치(14)는 4 종류의 클럭신호(φ1, φ2, φ3, φ4)에 근거하여 특정한 단자로 스위치되고 선택된 단자에 대응하는 커패시터가 충전된다.
잔류 전하(residual charge)를 일소함(purging)으로써 초기화되는 특정한 커패시터는 제 2 스위치(16)를 통하여 선택된다. 도 17에 나타낸 차지 도메인 필터회로(10)에 있어서 제 2 스위치(16)는 4 종류의 클럭신호(φ1, φ2, φ3, φ4)에 근거하여 특정한 단자로 스위치된다. 제 2 스위치(16)에서 선택된 단자에 대응하는 각 커패시터는 접지되고(ground) 커패시터에 과거의 신호로 인한 잔류 전하를 일소하도록 잔류 전하를 일소함으로써 초기화된다.
후단의 회로에 출력하기 위해 충전된 전하를 유지하는(holding) 특정한 커패시터는 제 3 스위치(18)를 통하여 선택된다. 도 17에 나타낸 차지 도메인 필터회로(10)에 있어서 제 3 스위치(18)는 4 종류의 클럭신호(φ1, φ2, φ3, φ4)에 근거하여 특정한 단자로 스위치 되고 대응하는 커패시터에 충전된 전하는 도 17에 나타낸 차지 도메인 필터회로(10)의 후단의 회로에 출력된다.
각 스위치, 즉, 제 1 스위치(14), 제 2 스위치(16) 및 제 3 스위치(18)의 단자(φ1, φ2, φ3, φ4)는 대응하는 클럭신호(φ1, φ2, φ3, φ4)가 온 상태로 들어갈 때에 접속된다.
트랜스컨덕터(12)로부터 출력되는, 입력신호의 전압에 비례하는 전류는, 제 1 스위치(14)에 의해 선택된 1개의 커패시터에 시간 길이(t)에 걸쳐 인가되고, 시간 길이(t)에 걸쳐 커패시터에서 집적되며(integrated), 전하로서 축적된다. 그 후, 선택된 커패시터에 축적된 전하가 샘플링을 위해 후단의 회로에 출력된다. 예를 들면, 제 1 스위치(14)가 클럭신호(φ1)로 제어되고 제 1 커패시터(20a)가 트랜스컨덕터(12)로부터 출력되는 전류로 충전되면, 제 3 스위치(18)는 축적된 전하를 후단의 회로에 출력하도록 클럭신호(φ2)로 제어된다. 이어서, 제 2 스위치는 클럭신호(φ4)로 제 1 커패시터(20a)를 접지시키도록 제어되며, 그 결과, 잔류 전하는 방출되고 제 1 커패시터는 초기화된다.
커패시터(20a, 20b, 20c, 20d)는 제 1 스위치(14), 제 2 스위치(16), 제 3 스위치(18)의 동작에 응답하여 시간 간격(t)에 걸쳐 샘플링 동작을 각각 반복적으로 행한다. 따라서 입력신호는 구형의 시간 윈도우(rectangular time window)(t)로 샘플링되고, 주파수 특성으로 인한 1/t의 적분곱(integral multiple)에 해당하는 위치에 노치(notch)가 발생하므로, 차지 도메인 필터회로(10)는 SINC 필터로서 기능할 수 있다. 예를 들면, t=1ns, 노치가 1GHz(즉, 1/t의 적분곱에 대응하는 위치)에서 발생한다고 가정하면, 차지 도메인 필터(10)는 도 19에 나타낸 바와 같은 그러한 주파수 특성을 달성하는 SINC 필터로서 기능 할 수 있다.
[비특허 참조문헌 1] L.Richard Carley and Tamal Mukherjee, "High-Speed Low-Power Integrating CMOS Sample-and-Hold Amplifier Architecture," Proceedings of IEEE 1995 Custom Integrated Circuits Conference, pp 543-546, May 1995.
[비특허 참조문헌 2] J. Yuan, "A Charge Sampling Mixer with Embedded Filter Function for Wireless Applications", Proceedings of IEEE 2000 International Conference on Microwave and Millimeter Wave Technology, pp.315-318, Sept.,2000.
[비특허 참조문헌 3] A. Mirzaie, R. Bagheri, S.Chehrazi and A. A. Abidi, "A Second-Order Antialiasing Prefilter for an SDR Receiver", Proceedings of IEEE 2005 Custom Integrated Circuits Conference, pp.629-632, Sept., 2005.
그러나, 종래의 차지 도메인 SINC 필터회로는 저역 통과 필터로서 우수한 특성은 얻지 못한다. 예를 들면, 도 17에 나타낸 종래의 SINC 필터회로의 샘플링 주기(t)를 1ns라 가정하면, 1/t ~ 1/2t의 주파수 범위에 걸쳐, 즉 1GHz ~ 2GHz의 범위에 걸쳐 제 2 로브(second lobe)가 -13db 정도로 커지는 일이 발생한다.
차지 도메인 필터회로에 있어서 샘플링 비율(sampling rate)을 변경하지 않고 고차의 필터링(high-order filtering)을 달성하는 것은 어렵다. 비특허 참조문헌 3에 기재되어 있는 방법에서는 주파수 특성을 SINC의 제곱까지 올리는 것으로 저역 성분 특성(low range component characteristic)이 개선되나, FIR(Finite Impulse Response；유한 임펄스 응답) 필터와 달리, 그 주파수 특성을 자유로이 변경할 수 없으므로, 그 적용 범위는 여전히 매우 제한적이다.
이는 부품을 교환 가능한(reconfigurable) RF 회로가 설계될 수 없고, 따라서 가변 중심 주파수(varying mean frequency)나 가변 대역폭(varying bandwidth)을 가지는 복수의 무선통신 서비스가 단일의 단말에서 사용되도록 하면, 그 단말은 서비스의 가입자 수에 일치하는 양의 필터회로를 장비할 필요가 있다. 이는, 또한, RF 회로의 축소에 난점을 제기하며 최종적으로 전체 기기에 있어서 대규모의 구성을 상정하게 한다.
따라서 본 발명은, 상기한 문제점을 감안하여 이루어진 것으로, 효율적으로 저역 성분을 통과시킬 수 있고, 동시에, 그 주파수 특성도 자유로이 조정할 수 있 는, 새롭고 개선된 차지 도메인 필터회로를 제공하기 위한 것이다.
본 발명의 실시예에 따르면, 차지 도메인 필터장치가 제공된다. 차지 도메인 필터장치는 입력전압을 각각 전류로 변환하고 전류를 출력하는 복수의 트랜스컨덕터(transconductor)와 복수의 커패시터를 반복적으로 충전 및 방전시킴으로써 복수의 트랜스컨덕터로부터의 출력신호를 필터링 하는 필터부(filter unit)를 포함한다. 차지 도메인 필터장치는 커패시터의 충전 시간 길이에 대응하는 제 1 임펄스(first impulse)와 각 복수의 트랜스컨덕터에 대응하는 제 2 임펄스(second impulse)의 컨벌루션(convolution)을 통하여 얻어지는 임펄스 응답을 가지며 제 1 임펄스가 가중되는(weighted) 차지 도메인 필터장치인 것을 특징으로 한다.
상기한 구성을 적용한 차지 도메인 필터장치에 있어서, 입력전압은 각각의 복수의 트랜스컨덕터에서 전류값으로 변환되고 트랜스컨덕터로부터의 출력신호는 필터부에서 필터링된다. 차지 도메인 필터장치의 임펄스 응답이 제 1 임펄스와 제 2 임펄스의 컨벌루션을 통해 얻어지므로, 주파수 특성은 충전 시간 길이와 트랜스컨덕턴스에 적용되는 가중치를 변경함으로써 자유롭게 조정될 수 있다.
제 1 임펄스와 제 2 임펄스의 컨벌루션을 통해 얻어진 신호는 필터부에 입력될 수 있고, 그러한 컨벌루션은 복수의 트랜스컨덕터로부터의 출력전류를 위상이 변화하는 것으로 가정하는 복수의 구형 윈도우로 잘라내고(slicing out) 그 후에 출력전류의 합을 산출함으로써 얻어질 수 있다. 이 경우, 트랜스컨덕턴스에 적용되는 특정한 가중치에 대응하는 임펄스 응답은 복수의 트랜스컨덕터로부터의 출 력전류를 위상이 변화하는 것으로 가정하는 복수의 구형 윈도우로 잘라내고 그 후 그들의 합을 계산함으로써 얻어질 수 있다. 결과적으로, 트랜스 컨덕턴스에 적용되는 가중치에 대응하는 임펄스 응답이, 트랜스컨덕터로부터의 출력전류의 합을계산함으로써 얻어지므로, 차지 도메인 필터장치의 주파수 특성이 조정될 수 있다.
컨벌루션은 여러 가지 위상에서 필터부에 의해 샘플링된 커패시터의 전하를 가산함으로써 얻어질 수 있다. 그러한 구성에 있어서, 충전 시간 길이에 대응하는 임펄스 응답은 다른 위상에서 샘플링된 전하의 합을 계산함으로써 얻어질 수 있다. 결과적으로, 다른 위상에서 샘플링된 전하의 합을 계산함으로써 얻어지는, 충전 시간에 대응하는 임펄스 응답이 변화될 수 있고, 차지 도메인 필터장치의 주파수 특성이 조정될 수 있다.
차지 도메인 필터장치는 복수의 트랜스컨덕터와 필터부 사이에 배치되는 스위치부(switch unit)를 더 포함할 수 있다. 이러한 차지 도메인 필터장치의 스위치부는 소정의 타이밍으로 스위치를 개폐하여 복수의 트랜스컨덕터로부터 필터부로의 출력전류의 인가를 제어하도록 한다. 따라서 본 발명의 실시예에서 얻어지는 차지 도메인 필터장치는 대역 통과 전하 샘플링(band pass charge sampling)에 사용될 수 있고 그것에 의해 신호는 특정한 대역폭(bandwidth)에 걸쳐 필터링 된다.
상기한 본 발명의 실시예에 따르면, 효율적으로 저역 성분을 통과시킬 수 있고, 또한 주파수 특성도 자유로이 조정할 수 있는, 새롭고 개선된 차지 도메인 필 터장치가 제공될 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 적합한 실시의 형태에 대하여 상세히 설명한다. 또한, 본 명세서 및 첨부된 도면에 있어서, 실질적으로 동일한 기능 및 구성을 가지는 구성요소에 대하여는 동일한 참조부호로 나타내고, 이들 구성요소에 대한 중복되는 설명은 생략한다.
(제 1 실시예)
우선, 본 발명의 제 1 실시예에서 얻어지는 차지 도메인 필터장치에 대하여 설명한다.
도 1은 본 발명의 제 1 실시예에서 얻어지는 차지 도메인 필터회로를 나타내고 있다. 도 1에 나타낸 바와 같이, 본 발명의 제 1 실시예의 차지 도메인 필터회로(100)는 트랜스컨덕터(transconductor)(102, 104, 106, 108), 스위치(switch)(110a, 110b, 110c, 110d), 가산기(adder)(112a, 112b), SINC 필터회로(SINC filter circuit)(120)를 포함한다.
SINC 필터회로(120)는 제 1 스위치(122a, 122b), 제 2 스위치(124). 제 3 스위치(126), 커패시터(128a, 128b, 128c, 128d)를 포함한다.
트랜스컨덕터(102, 104, 106, 108)는 입력신호의 전압에 비례하는 전류를 각각 출력한다. 본 실시 형태에 있어서 4개의 트랜스컨덕터가 차지 도메인 필터회로를 구성하기 위해 사용되었으나, 본 발명에 적용되는 차지 도메인 필터회로의 트 랜스컨덕터의 수는 4개로 한정되는 것은 아니다. 또한, 트랜스컨덕터는 서로 동일한 트랜스컨덕턴스 값을 가지는 것으로 가정할 수도 있고 또는 서로 다른 트랜스컨덕턴스 값을 가지는 것으로 가정할 수도 있다. 이하의 설명에서는 4개의 트랜스컨덕터의 트랜스컨덕턴스는 모두 같은 값을 가지는 것으로 가정하여 설명한다.
스위치(110a, 110b, 110c, 110d)를 통하여, 주어진 트랜스컨덕터로부터의 출력이 입력되는 가산기가 선택된다. 스위치(110a, 110b, 110c, 110d)에서, 단자(terminal)는 다른 위상의 클럭신호를 사용하여 스위치 된다. 본 실시예에서는, 개별 스위치에서의 단자 변경이 8종류의 다른 위상의 클럭신호를 사용하여 이루어지나, 본 발명은 스위치 수가 다른 경우에 대하여도 적용될 수 있다.
가산기(112a, 112b)는 트랜스컨덕터로부터의 출력의 합을 각각 계산하고 그 합을 출력한다. 출력이 가산되는 특정한 트랜스컨덕터는, 스위치(110a, 110b, 110c, 110d)를 통하여 선택된다.
SINC 필터회로(120)는 입력된 신호를 필터링하고 필터링된 출력을 제공한다. SINC 필터회로(120)는 2개의 입력 신호를 사용하여 필터링 동작을 실행한다.
제 1 스위치(122a, 122b)는 충전될 커패시터를 선택하기 위해 각각 사용된다. 커패시터(128a) 또는 커패시터(128c) 중 하나가 제 1 스위치(122a)를 통하여 선택되고, 반면, 커패시터(128b) 또는 커패시터(128d) 중 하나가 제 1 스위치(122b)를 통하여 선택된다. 제 1 스위치(122a, 122b)는 4 종류의 다른 위상의 클럭신호에 근거하여 특정한 단자로 스위치 된다.
초기화될 특정한 커패시터가 제 2 스위치(124)를 통하여 선택된다. 잔류 전하를 일소하기 위해 초기화되는 SINC 필터회로(120)의 특정한 커패시터가 제 2 스위치(124)를 통하여 선택된다. 본 발명의 제 1 실시예의 차지 도메인 필터회로(100)에 있어서 제 2 스위치(124)는 4 종류의 클럭신호에 근거하여 특정한 단자로 스위치 된다. 제 2 스위치(124)가 주어진 단자에 접속됨으로써, 과거의 신호에 의한 커패시터의 잔류 전하가 일소되도록 선택된 단자에 접속된 커패시터가 초기화된다.
후단의 회로에 출력될 전하를 유지하는 커패시터가 제 3 스위치(126)를 통하여 선택된다. SINC 필터회로(120)의 커패시터들 중, 후단의 회로에 출력될 전하가 축적되어 있는, 하나의 커패시터가 제 3 스위치(126)를 통하여 선택된다. 본 발명의 제 1 실시예의 차지 도메인 필터회로(100)에 있어서, 제 3 스위치는 4 종류의 클럭신호에 근거하여 단자들 중 하나와 접속되도록 스위치 되고, 선택된 단자에 접속된 커패시터에 충전된 전하는 후단의 회로에 출력된다.
전하는 커패시터(128a, 128b, 128c, 128d)에 축적된다. 전하는 트랜스컨덕터로부터의 출력전류로 축적된다. 커패시터(128a, 128b, 128c, 128d)의 커패시턴스는 서로 동일한 것이 바람직하다.
다음으로, 본 발명의 제 1 실시예의 차지 도메인 필터회로에서 실행되는 동작에 대하여, 상기한 구조를 적용하여 설명한다.
도 2는, 본 발명의 제 1 실시예의 차지 도메인 필터회로에 입력되는 클럭신호의 도표이다. 도 2에 나타낸 바와 같이, 본 발명의 제 1 실시예의 차지 도메인 필터회로에는 16 종류의 클럭신호가 입력된다. 이하, 본 발명의 제 1 실시예 의 차지 도메인 필터회로에 입력되는 클럭신호에 대하여 설명한다.
클럭신호(φW0, φW45, φW90, φW135, φW180, φW225, φW270, φW315)는 스위치(110a, 110b, 110c, 110d)에 입력된다. 클럭신호(φW0 및 φW180)가 스위치(110a)에 입력되고, 클럭신호(φW45 및 φW225)가 스위치(110b)에 입력되며, 클럭신호(φW90 및 φW270)가 스위치(110c)에 입력되고, 클럭신호(φW135 및 φW315)가 스위치(110d)에 입력된다.
클럭신호(φW0 및 φW180), 클럭신호(φW45 및 φW225), 클럭신호(φW90 및 φW270), 클럭신호(φW135 및 φW315)의 쌍은 각각 특정한 온/오프(ON/OFF) 관계를 유지한다. 즉, 클럭신호(φW0)가 온이 되어 있는 동안 클럭신호(φW180)는 오프 상태를 유지한다. 마찬가지로, 클럭신호(φW45)가 온이 되어 있는 동안 클럭신호(φW225)는 오프 상태를 유지하고, 클럭신호(φW90)가 온이 되어 있는 동안 클럭신호(φW270)는 오프상태를 유지하며, 클럭신호(φW135)가 온이 되어 있는 동안 클럭신호(φW315)는 오프상태를 유지한다.
상기한 바와 같이 각각의 스위치에 2 종류의 클럭신호를 입력함으로써, 스위치에 설치된 단자끼리 서로 스위치 될 수 있다.
클럭신호는 상기한 바와 같이 본 발명의 제 1 실시예에서 얻어지는 차지 도메인 필터회로에 입력된다. 다음으로, 차지 도메인 필터회로에 클럭신호가 입력 되었을 때의 응답으로, 차지 도메인 필터장치의 각 부에서 실행되는 동작에 대하여 설명한다.
스위치(110a)는, 클럭신호(φW0)가 온 상태로 들어갈 때 클럭신호(φW0)에 대응하는 단자와 접속된다. 그 후, 클럭신호(φW0)가 온이 되고 나서 시간(t)이 경과하면, 클럭신호(φW0)는 오프 상태가 되고 클럭신호(φW180)가 온 상태가 되며, 스위치(110a)는 클럭신호(φW180)에 대응하는 단자와 접속된다.
2 종류의 클럭신호로 각각 다른 스위치에서 특정한 단자가 선택된다. 즉, 스위치(110b)는 클럭신호(φW45)가 온이 되었을 때 클럭신호(φW45)에 대응하는 단자와 접속된다. 그 후, 클럭신호(φW45)가 온이 되고 나서 시간(t)이 경과하면, 클럭신호(φW45)는 오프 상태로 되고 클럭신호(φW225)는 온 상태가 되며, 스위치(110b)는 클럭신호(φW225)에 대응하는 단자와 접속된다.
마찬가지로, 스위치(110c)는 클럭신호(φW90)가 온이 되었을 때 클럭신호(φW90)에 대응하는 단자와 접속되고, 반면 스위치(110d)는 클럭신호(φW135)가 온이 되었을 때 클럭신호(φW135)에 대응하는 단자와 접속된다. 그 후, 클럭신호(φW90)가 온이 되고 나서 시간(t)이 경과하여 클럭신호(φW90)가 오프 상태로 되고 클럭신호(φW270)가 온 상태로 되면, 스위치(110c)는 클럭신호(φW270)에 대응하는 단자와 접속된다. 마찬가지로, 클럭신호(φW135)가 온이 되고 나서 시간(t)이 경과하여 클럭신호(φW135)가 오프 상태가 되고 클럭신호(φW315)가 온 상태로 되면, 스위치(110d)는 클럭신호(φW315)에 대응하는 단자와 접속된다.
스위치(110a, 110b, 110c, 110d)로부터의 출력은 가산기(112a) 또는 가산기(112b) 중 하나에 입력된다. 즉, 각각의 스위치에 입력된 클럭신호의 온, 오프 상태에 대응하여 가산되는 신호가 선택된다.
예를 들면, 클럭신호(φW0, φW45, φW90, φW135)가 온 상태인 경우, 4개의 트랜스컨덕터로부터의 출력은 모두 가산기(112a)에 입력된다. 반대로, 클럭신호(φW0, φW45, φW270, φW315)가 온 상태인 경우는, 트랜스컨덕터(102, 104)로부터의 출력은 가산기(112a)에 입력되고 트랜스컨덕터(106, 108)로부터의 출력은 가산기(112b)에 입력된다.
도 2의 Gm_phase1는 가산기(112a)로부터 출력되는 신호의 크기(level)와 시간 길이(time length)의 관계를 나타낸 것이며, 도 2의 Gm_phase2는 가산기(112b)로부터 출력되는 신호의 크기와 시간 길이의 관계를 나타낸 것이다. Gm_phase1 및 Gm_phase2에 나타낸 바와 같이, 가산기(112a, 112b)로부터의 출력은, 시간경과에 따라 단계적으로 변화한다.
예를 들면, 신호(φW0, φW45, φW90, φW135)가 온 상태인 경우, 4개의 트랜스컨덕터로부터의 출력은 모두 가산기(112a)에 입력되고, 따라서 Gm_phase1은 제일 큰 값을 가진다. 반대로, 신호(φW0, φW45, φW270, φW315)가 온 상태인 경우, 트랜스컨덕터(102, 104)로부터의 출력은 가산기(112a)에 입력되고, 트랜스컨덕터(106, 108)로부터의 출력은 가산기(112b)에 각각 입력되어, Gm_phase1과 Gm_phase2는 서로 동일한 값을 가지게 된다.
시간에 따라 변화하는 가산기(112a, 112b)로부터의 출력을, SINC 필터회로(120)에 소정의 타이밍으로 입력함으로써, SINC 필터회로의 주파수 특성은 개선될 수 있다. SINC 필터회로(120)에의 입력은 클럭신호(φC0, φC90, φC180, φC270)를 사용함으로써 제 1 스위치(122a, 122b)를 통하여 제어된다. 클럭신호(φC0 및 φC 1 80)가 서로 대응되어 사용되고, 반면, 클럭신호(φC90 및 φC270)이 서로 대응되어 사용된다.
클럭신호(φC0)가 오프 상태에서 온 상태로 천이되면, 제 1 스위치(122a)는 클럭신호(φC0)에 대응하는 단자에 접속된다. 결과적으로, 가산기(112a)로부터의 출력은 커패시터(128a)에 입력되고 전하가 커패시터(128a)에 축적된다.
가산기(112a)로부터의 출력이 시간의 경과에 따라 단계적으로 변화하므로, 커패시터(128a)에 입력되는 전류도 시간의 경과에 따라 단계적으로 변화한다.
클럭신호(φC0)가 온이 되고 나서 시간(2t)이 경과하면, 그 후 오프 상태로 천이하고, 따라서 클럭신호(φC180)가 온 상태로 된다. 가산기(112a)로부터의 출력은 따라서 커패시터(128c)에 입력되고 전하가 커패시터(128c)에 축적된다. 커 패시터(128c)에 입력되는 전류도, 커패시터(128a)에 입력되는 전류와 같이 단계적으로 변화한다.
클럭신호(φC180)가 온이 되고 나서 시간(2t)이 경과하면, 그 후 오프 상태로 천이하고, 따라서 클럭신호(φC0)가 온 상태로 된다. 상기한 바와 같이, 클럭신호(φC0)와 클럭신호(φC180)가 주기(2t)로 온, 오프 상태로 교대로 스위치 됨으로써, 커패시터(128a, 128c)는 반복적으로 충전된다.
클럭신호(φC90)가 오프 상태에서 온 상태로 천이하면, 다른 제 1 스위치(122b)는 클럭신호(φC90)에 대응하는 단자에 접속된다. 결과적으로, 가산기(112b)로부터의 출력은 커패시터(128b)에 입력되고 전하가 커패시터(128b)에 축적된다. 가산기(112b)로부터의 출력도 가산기(112a)로부터의 출력과 같이 단계적으로 변화하므로, 커패시터(128b)에 입력되는 전류도 단계적으로 변화한다.
클럭신호(φC90)가 온 상태로 되고 나서 시간(2t)이 경과하면 그 후 오프 상태로 천이하고, 따라서 클럭신호(φC270)가 온 상태로 된다. 가산기(112b)로부터의 출력은 따라서 커패시터(128d)에 입력되고 전하가 커패시터(128d)에 축적된다. 커패시터(128d)에 입력되는 전류도, 커패시터(128b)에 입력되는 전류와 같이 단계적으로 변화한다.
커패시터(128a, 128b, 128c, 128d)에 축적되는 전하는 제 3 스위치(126)를 통하여 후단의 회로에 출력된다. 전하의 출력 타이밍은 4개의 클럭신호(φ1, φ 2, (φ3), φ4)를 사용하여 제어된다.
예를 들면, 클럭신호(φC0)가 온 상태에서 오프 상태로 천이한 후, 클럭신호(φ1)가 오프 상태에서 온 상태로 천이하고, 그것에 의해 제 3 스위치(126)는 클럭신호(φ1)에 대응하는 단자에 접속된다. 이에 응답하여, 커패시터(128a)에 축적된 전하는 제 3 스위치(126)를 통하여 후단의 회로에 출력된다.
클럭신호(φ1)가 온 상태로 변화하고 나서 시간(t)이 경과하면 그 후 온 상테에서 오프 상태로 천이한다. 클럭신호(φ1)가 오프되면, 클럭신호(φ2)가 온 상태로 된다. 클럭신호(φ2)가 온 상태로 천이되면 제 3 스위치(126)는 클럭신호(φ2)에 대응하는 단자에 접속된다. 이에 응답하여, 커패시터(128b)에 축적된 전하는 제 3 스위치(126)를 통하여 후단의 회로에 출력된다.
제 1 스위치(122b)가 클럭신호(φC90)에 대응하는 단자에 접속되어 있을 때 전하는 가산기(112b)로부터 출력되는 전류로 커패시터(128b)에 축적된다. 클럭신호(φC90)는 클럭신호(φ2)가 오프 상태에서 온 상태로 스위치 되는 타이밍으로 온상태에서 오프 상태로 천이한다. 따라서, 클럭신호(φ2)가 온 상태로 천이하면, 클럭신호(φC90)의 온 상태로의 전환에 대한 응답으로 커패시터(128b)에 축적된 전하가 제 3 스위치(126)를 통하여 후단의 회로에 출력된다.
클럭신호(φ2)가 온 상태가 되고 나서 시간(t)이 경과하면 온 상태에서 오프 상태로 천이한다. 클럭신호(φ2)가 오프되면, 클럭신호(φ3)가 온 상태로 된다. 클럭신호(φ3)가 온 상태로 천이하면, 제 3 스위치(126)는 클럭신호(φ3)에 대응하는 단자에 접속된다. 이에 응답하여, 커패시터(128c)에 축적된 전하는 제 3 스위치(126)를 통하여 후단의 회로에 출력된다.
제 1 스위치(122a)가 클럭신호(φC180)에 대응하는 단자에 접속되고 있을 때 전하는 가산기(112a)로부터 출력되는 전류로 커패시터(128c)에 축적된다. 클럭신호(φ3)가 오프 상태에서 온 상태로 스위치 되는 타이밍으로 클럭신호(φC180)는 온 상태에서 오프 상태로 천이한다. 따라서, 클럭신호(φ3)가 온 상태로 천이하면, 클럭신호(φC180)의 온 상태로의 전환에 대한 응답으로 커패시터(128c)에 축적된 전하가 제 3 스위치(126)를 통하여 후단의 회로에 출력된다.
클럭신호(φ3)가 오프 상태에서 온 상태로 스위치 되고 나서 시간 (t)이 경과하면, 클럭신호(φ3)는 온상태에서 오프 상태로 천이한다. 클럭신호(φ3)가 오프 되면, 클럭신호(φ4)가 온 상태로 된다. 클럭신호(φ4)가 온 상태로 천이하면, 제 3 스위치(126)는 클럭신호(φ4)에 대응하는 단자에 접속된다. 이에 대한 응답으로, 커패시터(128d)에 축적된 전하는 제 3 스위치(126)를 통하여 후단의 회로에 출력된다.
제 1 스위치(122b)가 클럭신호(φC270)에 대응하는 단자에 접속되어 있을 때에 전하는 가산기(112b)로부터 출력되는 전류로 커패시터(128d)에 축적된다. 클럭신호(φC270)는 클럭신호(φ4)가 오프 상태에서 온 상태로 스위치 되는 타이밍으로, 온 상태에서 오프 상태로 천이한다. 따라서, 클럭신호(φ4)가 온 상태로 천이할 때, 클럭신호(φC270)의 온 상태로의 전환에 대한 응답으로 커패시터(128d)에 축적된 전하가 제 3 스위치(126)를 통하여 후단의 회로에 출력된다.
클럭신호(φ4)가 오프 상태에서 온 상태로 스위치 되고 나서 시간(t)이 경과하면, 클럭신호(φ1)는 온 상태에서 오프 상태로 천이한다. 상기한 바와 같이, 클럭신호(φ1~φ4)가 반복적으로 온/오프 상태로 설정되므로, 커패시터(128a, 128b, 128c, 128d)에 축적되어 있었던 전하는 차례로 후단의 회로에 출력된다.
후단의 회로에 축적된 전하를 출력하는 커패시터들은 커패시터 내의 잔류 전하를 일소함으로써 초기화(initialize)하기 위해 각각 접지된다. 커패시터들은 제 2 스위치(124)를 통하여 초기화된다.
클럭신호(φ1)가 오프 상태로 천이하고 클럭신호(φ2)가 온 상태로 천이하면, 제 2 스위치(124)는 클럭신호(φ2)에 대응하는 단자에 접속되게 된다. 결과적으로, 커패시터(128a)는 제 2 스위치(124)를 통하여 접지되고, 초기화를 위해 커 패시터(128a)의 잔류 전하가 방출된다.
클럭신호(φ2)가 온 상태로 되고 나서 시간(t)이 경과하여 온 상태에서 오프 상태로 천이하면, 클럭신호(φ3)가 오프 상태에서 온 상태로 천이한다. 클럭신호(φ3)의 온 상태로의 전환에 대한 응답으로, 제 2 스위치(124)는 클럭신호(φ3)에 대응하는 단자에 접속된다. 따라서 커패시터(128b)는 제 2 스위치(124)를 통하여 접지되고 초기화를 위해 커패시터(128b)의 잔류 전하가 방출된다.
클럭신호(φ3)가 온 상태로 되고 나서 시간(t)이 경과하여 온 상태에서 오프 상태로 천이하면, 클럭신호(φ4)가 오프 상태에서 온 상태로 천이한다. 클럭신호(φ4)의 온 상태로의 전환에 대한 응답으로, 제 2 스위치(124)는 클럭신호(φ4)에 대응하는 단자에 접속된다. 따라서, 커패시터(128c)는 제 2 스위치(124)를 통하여 접지되고 초기화를 위해 커패시터(128c)의 잔류 전하가 방출된다.
클럭신호(φ4)가 온 상태로 되고 나서 시간(t)이 경과하여 온 상태에서 오프 상태로 천이하면, 클럭신호(φ1)가 오프 상태에서 온 상태로 천이한다. 클럭신호(φ1)의 온 상태로의 전환에 대한 응답으로, 제 2 스위치(124)는 클럭신호(φ1)에 대응하는 단자에 접속된다. 따라서 커패시터(128d)는 제 2 스위치(124)를 통하여 접지되고 초기화를 위해 커패시터(128c)의 잔류 전하가 방출된다.
상기한 바와 같이, 클럭신호(φ1~φ4)가 반복적으로 온/오프 상태로 설정되 므로, 커패시터(128a, 128b, 128c, 128d)의 잔류 전하가 방출되고 따라서 각 커패시터가 초기화된다.
이상, 상기한 바와 같이, 커패시터(128a, 128b, 128c, 128d)가 시간 주기(t)로 충전, 출력, 초기화 과정을 반복하므로, 샘플링 동작은 시간 주기(t)에 걸쳐 계속적으로(continuously) 실행된다.
도 1에 나타낸 차지 도메인 필터회로(100)에 있어서, 입력으로부터 시작하는 동작 순서(operational sequence)에서 가산기(112a)에서의 동작까지가 하나의 트랜스컨덕터의 동작을 구성하는 것으로 가정하면, 도 2의 Gm_phase1에 나타낸 바와 같이, 트랜스컨덕턴스의 변화는 주기(2t)를 가지는 계단상의 삼각파(staged triangular wave)로 나타내진다. 마찬가지로, 입력으로부터 시작하는 동작 순서에서 가산기(112b)에서의 동작까지가 하나의 트랜스컨덕터의 동작을 구성하는 것으로 간주하면, 도 2의 Gm_phase2에 나타낸 바와 같이, 트랜스컨덕턴스의 변화는Gm_phase1과는 다른 위상을 가지는, 주기(2t)의 계단상의 삼각파로 나타내진다. 따라서, 삼각파의 창(window)으로 잘라내진(sliced out) 연속시간 신호는, 차지 도메인 필터회로(100)의 SINC 필터회로(120)에서 적분(integrate) 된다.
도 3a 및 3b는, 본 발명의 제 1 실시예의 차지 도메인 필터장치의 임펄스 응답이 어떻게 얻어지는지를 나타내는 도면이다. 상기한 바와 같이, 연속시간 신호는 삼각파의 창으로 잘라내어 지고 그 후 차지 도메인 필터회로(100)의 SINC 필터회로(120)에서 적분된다. 이러한 동작은 도 3b에 나타낸 삼각파형의(triangular wave) 임펄스 응답을 만들어내는 컨벌루션과 등가이다(equivalent). 따라서, 차지 도메인 필터회로(100)는 FIR 필터로서 동작한다.
도 3b에 나타낸 삼각파형의 임펄스 응답은, 도 3a에 나타낸 2개의 구형(rectangular) 임펄스 응답의 컨벌루션 결과이다. 구형 임펄스 응답 중 하나는 펄스폭에 대응하고 반면 다른 하나는 트랜스컨덕터의 수에 대응한다. 본 실시예에 있어서, 펄스폭은 4 클럭을 포함하고 4개의 트랜스컨덕터가 사용되었으므로, 2개의 구형 임펄스는 각각 4개의 임펄스신호를 포함한다.
2개의 구형 임펄스가 컨벌루션되므로, 차지 도메인 필터회로(100)의 주파수 응답은 SINC2과 같은 특성을 가진다. 도 4는, 샘플링 주기(t)를 t=1ns로 설정하여 얻어진 본 발명의 제 1 실시예의 차지 도메인 필터회로(100)의 주파수 응답을 나타내는 도면이다. 도 4에 나타낸 바와 같이, 차지 도메인 필터회로(100)의 주파수 특성은, 도 19에 나타낸 종래기술의 SINC 필터회로에서 관측되는 주파수 특성과 비교하여, 1/t ~ 2/t의 주파수범위, 즉, 1GHz ~ 2GHz의 주파수범위에서 제 2 로브(second lobe)에 걸쳐 더 낮은 값을 나타낸다.
본 발명의 실시예에서 얻어지는 차지 도메인 필터회로(100)의 주파수특성은, 트랜스컨덕터의 트랜스컨덕턴스의 크기(level)를 조정(adjust)함으로써 변경(alter) 될 수 있다.
도 5a 및 5b는, 본 발명의 제 1 실시예의 차지 도메인 필터장치의 임펄스 응답이 어떻게 변경될 수 있는지를 나타내는 도면이다. 예를 들면, 트랜스컨덕터(104, 106)의 트랜스 컨덕턴스가 트랜스컨덕터(102, 108)의 트랜스 컨덕턴스의 2 배인 경우는, 도 5a의 Gm으로 나타낸 바와 같이, 사다리꼴(trapezoidal)의 임펄스가 발생된다. 따라서, 차지 도메인 필터회로(100)의 임펄스 응답은 트랜스 컨덕턴스를 변화시킴으로써 도 5b에 나타낸 바와 같이 나타내지고, 이러한 환경하에서의 차지 도메인 필터회로(100)의 주파수 특성은 도 6에 나타낸 바와 같은 그래프로 나타내진다.
이상 상기한 바와 같이, 본 발명의 제 1 실시예에서 얻어지는 차지 도메인 필터회로에서의 주파수 특성은 트랜스 컨덕턴스에 가중치를 줌(weighting)으로써 자유로이 조절될 수 있다.
(제 2 실시예)
상기한 본 발명의 제 1 실시예에 대한 설명에서는, 트랜스컨덕터로부터 출력되는 전류가 가산되는 타이밍을 제어함으로써 주파수 특성이 자유로이 조절될 수 있는 차지 도메인 필터장치에 대하여 설명하였다. 이하, 본 발명의 제 2 실시예에서는, SINC 필터회로로부터 출력되는 전하가 가산되는 타이밍을 제어함으로써 주파수 특성이 자유로이 조절될 수 있는 차지 도메인 필터장치에 대하여 설명한다.
도 7은, 본 발명의 제 2 실시예에서 얻어지는 차지 도메인 필터회로를 나타내는 도면이다. 다음은 도 7을 참조하여 본 발명의 제 2 실시예에서 얻어지는 차지 도메인 필터회로에 대한 설명이다.
도 7에 나타낸 바와 같이, 본 발명의 제 2 실시예의 차지 도메인 필터회로(200)는 트랜스컨덕터(202, 204, 206, 208)와 SINC 필터회로(220, 240, 260, 280)를 포함하여 구성된다.
SINC 필터회로(220)는, 제 1 스위치(222), 제 2 스위치(224), 제 3 스위치(226), 커패시터(228a, 228b, 228c, 228d)를 포함하여 구성된다. 마찬가지로, SINC 필터회로(240)는 제 1 스위치(242), 제 2 스위치(244), 제 3 스위치(246), 커패시터(248a, 248b, 248c, 248d)를 포함하고, SINC 필터회로(260)는 제 1 스위치(262), 제 2 스위치(264), 제 3 스위치(266), 커패시터(268a, 268b, 268c, 268d)를 포함하며, SINC 필터회로(280)는 제 1 스위치(282), 제 2 스위치(284), 제 3 스위치(286), 커패시터(288a, 288b, 288c, 288d)를 포함하여 구성된다.
트랜스컨덕터(202, 204, 206, 208)는 각각 입력신호의 전압에 비례한 전류를 출력한다. 본 실시예에서는 차지 도메인 필터장치를 구성하기 위해 트랜스컨덕터를 4개 사용하였으나, 본 발명을 적용하는 차지 도메인 필터회로에 있어서 트랜스컨덕터의 수는 4개로 한정되지 않는다. 또한, 트랜스컨덕터는 서로 같은 트랜스컨덕턴스 값을 가지는 것으로 가정할 수도 있고, 또는 서로 다른 트랜스컨덕턴스 값을 가지는 것으로 가정할 수도 있다. 이하의 설명에서는 4개의 트랜스컨덕터는 모두 서로 동일한 트랜스컨덕턴스 값을 가지는 것으로 가정하여 설명한다.
전기적으로 충전되는 커패시터는 제 1 스위치(222, 242, 262, 282)를 통하여 선택된다. 커패시터(228a, 228b, 228c, 228d) 중에서 특정한 커패시터가 제 1 스위치(222)를 통하여 선택된다. 마찬가지로, 커패시터(248a, 248b, 248c, 248d) 중에서 특정한 커패시터가 제 1 스위치(242)를 통하여 선택되고, 커패시터(268a, 268b, 268c, 246d) 중에서 특정한 커패시터가 제 1 스위치(262)를 통하여 선택되고, 커패시터(288a, 288b, 288c, 288d) 중에서 특정한 커패시터가 제 1 스위치(282)를 통하여 선택된다. 본 실시예에서 제 1 스위치(222, 242, 262, 282)는 각각 위상이 다른 4개의 클럭신호를 사용하여 스위치되는 4개의 단자(terminal)를 가지는 것으로 가정한다.
초기화될 커패시터는 제 2 스위치(224, 244, 264, 284)를 통하여 선택된다. SINC 필터회로(220, 240, 260, 280)의, 잔류 전하를 없애기 위해 초기화되는 커패시터는, 제 2 스위치(224, 244, 264, 284)를 통하여 선택된다. 본 실시예에서 얻어지는 차지 도메인 필터장치(200)에 있어서, 4종류의 클럭신호에 의해 단자가 스위치되고, 선택된 단자에 접속된 커패시터는 과거의 신호에 의한 커패시터의 잔류전하를 일소하도록 초기화된다. 또한 본 발명은 단자의 수가 다른 제 2 스위치에 대하여도 적용될 수 있다.
전하가 출력되는 커패시터는 제 3 스위치(226, 246, 266, 286)를 통하여 선택된다. 충전된 전하가 후단의 회로에 출력되는, SINC 필터회로(220, 240, 260, 280)의 커패시터가, 제 3 스위치(226, 246, 266, 286)를 통하여 선택된다. 본 실시예에서 얻어지는 차지 도메인 필터장치(200)에 있어서, 4종류의 클럭신호를 사용하여 단자가 스위치되고, 선택된 단자에 접속된 커패시터에 충전된 전하는 후단의 회로에 출력된다.
본 발명에 있어서, 다양한 종류의 스위치의 수 및 각 종류의 스위치를 포함하는 단자의 수에 대하여는 상기한 예에 한정되지 않는다.
전하는 커패시터(228a, 228b, 228c, 228d, 248a, 248b, 248c, 248d, 268a, 268b, 268c, 268d, 288a, 288b, 288c, 288d)에 축적된다. 모든 커패시터는 동일한 커패시턴스를 가지고 있는 것이 바람직하다. 본 실시예에서 각 SINC 필터회로는 4개의 커패시터를 포함하고 있으나, 각 SINC 필터회로에 포함되는 커패시터의 수는 4개로 한정되지 않는다.
다음으로, 상기한 구조를 적용한, 본 발명의 제 2 실시예의 차지 도메인 필터회로에서 실행되는 동작에 대하여 설명한다.
도 8은, 본 발명의 제 2 실시예의 차지 도메인 필터회로에 입력되는 클럭신호의 차트를 나타낸다. 16종류의 클럭신호(φ1 ~ φ16)가 차지 도메인 필터회로(200)에 입력된다.
제 1 스위치(222)는 4종류의 클럭신호(φ1 ,φ5, φ9, φ13)에 근거하여 제어된다. 클럭신호(φ1)가 오프 상태에서 온 상태로 천이하면, 제 1 스위치(222)는 클럭신호(φ1)에 대응하는 단자에 접속된다.
제 1 스위치(222)가 클럭신호(φ1)에 대응하는 단자에 접속되면, 트랜스컨덕터(202)로부터 출력되는 전류는 커패시터(228a)에 입력된다. 그 후 커패시터(228a)는 트랜스컨덕터(202)로부터 출력되는 전류로 전기적으로 충전된다.
시간 길이(t)가 경과하여 클럭신호(φ1)가 온 상태로부터 오프 상태로 천이하면, 클럭신호(φ5)가 온 상태에서 오프 상태로 스위치된다. 클럭신호(φ5)의 오프 상태로부터 온 상태로 전환에 대한 응답으로, 제 1 스위치(222)는 클럭신호 (φ5)에 대응하는 단자에 접속된다.
제 1 스위치(222)가 클럭신호(φ5)에 대응하는 단자에 접속되면, 트랜스컨덕터(202)로부터 출력되는 전류는 커패시터(228b)에 입력된다. 커패시터(228b)는 그 후 트랜스컨덕터(202)로부터 출력되는 전류로 전기적으로 충전된다.
다시 시간 길이(t)가 경과하여 클럭신호(φ5)가 온 상태로부터 오프 상태로 천이하면, 클럭신호(φ9)가 오프 상태에서 온 상태로 스위치된다. 클럭신호(φ9)의 오프 상태로부터 온 상태로의 변화에 대한 응답으로, 제 1 스위치(222)는 클럭신호(φ9)에 대응하는 단자에 접속된다.
제 1 스위치(222)가 클럭신호(φ9)에 대응하는 단자에 접속되면, 트랜스컨덕터(202)로부터 출력되는 전류가 커패시터(228c)에 입력된다. 커패시터(228c)는 그 후 트랜스컨덕터(202)로부터 출력되는 전류로 전기적으로 충전된다.
또다시 시간 길이(t)가 경과하며 클럭신호(φ9)가 온 상태에서 오프 상태로 천이하면, 클럭신호(φ13)가 온 상태에서 오프 상태로 스위치된다. 클럭신호(φ13)의 오프 상태로부터 온 상태로의 변화에 대한 응답으로, 제 1 스위치(222)는 클럭신호(φ13)에 대응하는 단자에 접속된다.
제 1 스위치(222)가 클럭신호(φ13)에 대응하는 단자에 접속되면, 트랜스컨덕터(202)로부터 출력되는 전류가 커패시터(228d)에 입력된다. 커패시터(228d) 는 그 후 트랜스컨덕터(202)로부터 출력되는 전류로 전기적으로 충전된다.
다시 또 시간 길이(t)사 경과하고 클럭신호(φ13)가 온 상태로부터 오프 상태로 천이하면, 클럭신호(φ1)가 오프 상태에서 온 상태로 스위치된다. 상기한 바와 같이 클럭신호(φ1, φ5, φ9, φ13)를 온/오프 상태를 교대로 반복하도록 설정함으로써, 제 1 스위치(222)는 트랜스컨덕터(202)로부터 출력되는 전류로 커패시터(228a, 228b, 228c, 228d)에 차례로 전하를 축적하도록 다른 단자에 접속된다.
상기한 바와 같이, SINC 필터회로(220)의 각 커패시터는 4개의 클럭신호(φ1, φ5, φ9, φ13)를 온/오프 상태로 반복적으로 설정함으로써 전기적으로 충전된다. 마찬가지로, SINC 필터회로(240, 260, 280)의 각 커패시터는 클럭신호를 온/오프 상태로 반복적으로 설정함으로써 전기적으로 충전된다. 그러나 전하는 SINC 필터회로(220)의 제 1 스위치(222)에 입력되는 클럭신호와 다른 위상을 가지는 클럭신호의 온/오프 전환에 의해 다른 SINC 필터회로의 커패시터에 축적된다.
예를 들면, 4개의 클럭신호(φ2, φ6, φ10, φ14)가 SINC 필터회로(240)의 제 1 스위치(242)에 입력된다. 이러한 클럭신호는, 도 8에 나타낸 바와 같이, 각각 클럭신호(φ1, φ5, φ9, φ13)의 위상에 대하여 t/4만큼 오프셋(offset)을 가지는 위상을 가진다.
또한, 클럭신호(φ3, φ7, φ11, φ15)가 SINC 필터회로(260)의 제 1 스위치(262)에 입력된다. 이러한 클럭신호는, 도 8에 나타낸 바와 같이, 각각 클럭 신호(φ1, φ5, φ9, φ13)의 위상에 대하여 t/2만큼 오프셋된 위상을 가진다. 클럭신호(φ4, φ8, φ12, φ16)는 SINC 필터회로(280)의 제 1 스위치(282)에 입력된다. 이러한 클럭신호는, 도 8에 나타낸 바와 같이, 각각 클럭신호(φ1, φ5, φ9, φ13)의 위상에 대하여 3t/4 오프셋된 위상을 가진다.
위상이 다른 클럭신호를 SINC 필터회로에 입력함으로써, 각 SINC 필터회로의 커패시터가 충전되는 타이밍이 천이 될 수 있다.
커패시터에 축적된 전하는 제 3 스위치(226, 246, 266, 286)를 통하여 후단의 회로에 출력된다. 제 3 스위치(226, 246, 266, 286)의 단자는 위상이 다른 4개의 클럭신호(φ1, φ5, φ9, φ13)의 온/오프 전환에 의해 스위치되어 특정한 커패시터에 축적된 전하를 후단의 회로에 출력하도록 한다. 전하 출력을 위해 사용되는 클럭신호(φ1, φ5, φ9, φ13)는 제 1 스위치(222)에 입력되는 클럭신호와 동일하다.
클럭신호(φ1)가 온 상태로 유지되어 있는 동안 트랜스컨덕터(202)로부터 출력되는 전류로 커패시터(228a)에 축적된 전하는, 그 후 클럭신호(φ5)가 온이 상태로 설정될 때 후단의 회로에 출력된다. 마찬가지로, 커패시터(228b)의 전하, 커패시터(228c)의 전하, 커패시터(228d)의 전하는,각각 클럭신호(φ13)이 온 상태일 때, 클럭신호(φ1)이 온 상태일 때, 클럭신호(φ5)가 온 상태일 때 후단의 회로에 출력된다.
SINC 필터회로(220)의 커패시터에 축적된 전하뿐만 아니라, SINC 필터회로(240, 260, 280)의 커패시터에 축적된 전하도 후단의 회로에 출력된다. SINC 필터회로(220)의 제 3 스위치(224)의 단자, SINC 필터회로(240)의 제 3 스위치(246)의 단자, SINC 필터회로(260)의 제 3 스위치(264)의 단자, SINC 필터회로(280)의 제 3 스위치(284)의 단자는 클럭신호(φ1, φ5, φ9, φ13)의 온/오프 전환에 의해 스위치된다.
커패시터(228a, 248a, 268a, 288a)는 각각 위상이 다른 클럭신호(φ1, φ2, φ3, φ4)의 입력에 대한 응답으로 충전되는 반면, 이들 커패시터에 축적된 전하는 클럭신호(φ9)가 온 상태로 들어갈 때 동시에 출력된다. 따라서 커패시터(228a, 248a, 268a, 288a)에 축적된 전하는 가산되고(add up) 그들의 합이 후단의 회로에 출력된다.
각각의 다른 커패시터 집합의 커패시터도 마찬가지로, 위상이 다른 클럭신호의 입력에 대한 응답으로 충전되나 축적된 전하는 단일 클럭신호의 입력에 응답하여 후단의 회로에 출력된다. 커패시터(228b, 248b, 268b, 288b)는 각각 위상이 다른 클럭신호(φ5, φ6, φ7, φ8)의 입력에 응답하여 충전되는 반면, 이들 커패시터에 충전된 전하는 클럭신호(φ13)가 온 상태로 들어갈 때 동시에 출력된다. 커패시터(228c, 248c, 268c, 288c)는 각각 위상이 다른 클럭신호(φ9, φ10, φ11, φ 12)의 입력에 응답하여 충전되는 반면, 이들 커패시터에 충전된 전하는 클럭신호(φ1)가 온 상태로 들어갈 때 동시에 출력된다. 마찬가지로, 커패시터(228d, 248d, 268d, 288d)는 각각 위상이 다른 클럭신호(φ13, φ14, φ15, φ16)의 입력에 응답하여 충전되는 반면, 이들 커패시터에 충전된 전하는 클럭신호(φ5)가 온 상태로 들어갈 때 동시에 출력된다.
제 3 스위치(226, 246, 266, 286)를 통하여 각 커패시터의 전하가 후단의 회로에 출력되면, 각 커패시터에 남아있는 잔류 전하는 커패시터를 접지함으로써 커패시터를 초기화하도록 일소된다. 커패시터는 제 2 스위치(224, 244, 264, 284)를 통하여 초기화된다. 제 2 스위치의 단자는 4개의 위상이 다른 클럭신호(φ1, φ5, φ9, φ13)을 온/오프 전환함으로써 스위치된다.
클럭신호(φ9)가 오프되고 클럭신호(φ13)가 온 되면, 제 2 스위치(224)는 클럭신호(φ13)에 대응하는 단자에 접속된다. 그 결과, 커패시터(228a)는 제 2 스위치(224)를 통하여 접지되고, 커패시터(228a)에 존재하는 잔류 전하가 방전되어, 그것에 의해 커패시터를 초기화한다. 클럭신호(φ9)가 오프되고 클럭신호(φ13)가 온 되면, 다른 제 2 스위치(244, 264, 284)도 또한 클럭신호(φ13)에 대응하는 단자에 접속된다. 따라서 커패시터(248a, 268a, 288a)에 존재하는 잔류 전하도 방전되고, 그것에 의해 커패시터(248a, 268a, 288a)를 초기화한다.
클럭신호(φ13)가 온 상태로 되고 나서 시간 길이(t)가 경과하여 클럭신호(φ13)가 온상태에서 오프 상태로 스위치되면, 클럭신호(φ1)가 오프 상태에서 온 상태로 스위치된다. 클럭신호(φ1)가 온 되면, 제 2 스위치(224)는 클럭신호(φ1)에 대응하는 단자에 접속된다. 그 결과, 커패시터(228b)는 제 2 스위치(224)를 통하여 접지되고 커패시터(228b)에 존재하는 잔류 전하가 방전되어, 그것에 의해 커패시터(228b)를 초기화한다. 클럭신호(φ13)가 오프되고 클럭신호(φ1)가 온 되면, 다른 제 2 스위치(244, 264, 284)도 또한 클럭신호(φ1)에 대응하는 단자에 접속되고, 커패시터(248b, 268b , 288b)에 아직 남아있는 잔류 전하도 방전되어, 그것에 의해 커패시터(248b, 268b , 288b)를 초기화한다.
클럭신호(φ1)가 온 되고 나서 시간 길이(t)가 경과하여 온 상태에서 오프 상태로 스위치되면, 클럭신호(φ5)가 오프 상태에서 온 상태로 스위치된다. 클럭신호(φ5)가 온 상태로 스위치되면, 제 2 스위치(224)는 클럭신호(φ5)에 대응하는 단자에 접속된다. 그 결과, 커패시터(228c)는 제 2 스위치(224)를 통하여 접지되고 커패시터(228b)에 존재하는 잔류 전하가 방전되어, 그것에 의해 커패시터(228c)를 초기화한다. 클럭신호(φ1)가 오프 되고 클럭신호(φ5)가 온 되면, 다른 제 2 스위치(244, 264, 284)도 또한 클럭신호(φ5)에 대응하는 단자에 접속되고, 커패시터(248c, 268c, 288c)에 아직 남아있는 잔류 전하도 방전되어, 그것에 의해 커패시터(248c, 268c, 288c)를 초기화한다.
클럭신호(φ5)가 온 되고 나서 시간 길이(t)가 경과하여 클럭신호(φ5)가 온 상태에서 오프 상태로 스위치되면, 클럭신호(φ9)가 오프 상태에서 온 상태로 스위치된다. 클럭신호(φ9)가 온 상태로 들어가면, 제 2 스위치(224)는 클럭신호(φ9)에 대응하는 단자에 접속된다. 그 결과, 커패시터(228d)는 제 2 스위치(224)를 통하여 접지되고, 커패시터(228d)에 존재하는 잔류 전하가 방전되어, 그것에 의해 커패시터(228d)를 초기화한다. 클럭신호(φ5)가 오프되고 클럭신호(φ9)가 온 되면, 제 2 스위치(244, 264, 284)도 또한 클럭신호(φ9)에 대응하는 단자에 접속되고, 커패시터(248c, 268c, 288c)에 아직 남아있는 잔류 전하도 방출되어, 그것에 의해 커패시터(248c, 268c , 288c)를 초기화한다.
상기한 바와 같이, 클럭신호(φ1, φ5, φ9, φ13)를 반복적으로 온/오프 전환함으로써, SINC 필터회로(220)의 커패시터(228a, 228b, 228c, 228d)의 잔류 전하가 방전되고, 그것에 의해 각 커패시터를 초기화한다. 마찬가지로, SINC 필터회로(240, 260, 280)의 각 커패시터도 제 2 스위치(244, 264, 284)에 클럭신호(φ1, φ5, φ9, φ13)를 각각 입력함으로써 초기화된다.
상기한 바와 같이, 각 커패시터는 충전, 출력, 초기화를 중단없이 수행한다. 도 8의 Dump φ9는 제 3 스위치(226, 246, 266, 286)에 클럭신호(φ9)가 입력되었을 때 후단의 회로에 출력되는 총 전하량에 발생하는 변화를 나타낸다. 예를 들 면, 커패시터(228a, 248a, 268a, 288a)가 전기적으로 충전되는 타이밍은 클럭신호(φ1 ~ φ4)를 사용하여 제어된다. 클럭신호(φ1 ~ φ4)는 각각 다른 위상을 가지므로, 클럭신호(φ9)의 입력에 응답하여 후단의 회로에 출력되는 총 전하량은 시간에 따라 단계적으로 변화한다. 따라서 커패시터(228a, 248a, 268a, 288a)에 축적된 전하의 총합은 도 8의 Dump φ9으로 나타낸 바와 같은 삼각파의 창으로 연속시간 신호를 잘라내어 적분한 결과와 등가이다.
마찬가지로, 커패시터(228b, 248b, 268b, 288b)에 축적된 전하의 총합은 도 8의 Dump φ13으로 나타낸 바와 같은 삼각파의 창으로 연속시간 신호를 잘라내어 적분한 결과와 등가이고, 커패시터(228c, 248c, 268c, 288c)에 축적된 전하의 총합은 도 8의 Dump φ1로 나타낸 바와 같은 삼각파의 창으로 연속시간 신호를 잘라내어 적분한 결과와 등가이며, 커패시터(228d, 248d, 268d, 288d)에 축적된 전하의 총합은 도 8의 Dump φ5로 나타낸 바와 같은 삼각파의 창으로 연속시간 신호를 잘라내어 적분한 결과와 등가이다. 따라서 샘플링 동작 및 FIR 필터의 필터링 동작도 시간 간격(t)에 근거하여 중단없이(seamlessly) 실행된다.
본 발명의 제 1 실시예에 나타낸 차지 도메인 필터회로(100)와 마찬가지로, 차지 도메인 필터회로(200)의 임펄스 응답은 도 7에 나타낸 바와 같이 2개의 구형 임펄스의 컨벌루션을 통해 얻어진다. 차지 도메인 필터회로(200)에서 얻어진 임펄스 응답은, 도 3b에 나타낸 것과 같이 삼각파형의 임펄스 응답이 된다. 따라 서 차지 도메인 필터회로(200)는 FIR 필터로서 동작할 수 있고, 샘플링 주기(t)를 t=1ns로 가정하면, 차지 도메인 필터회로(200)는 도 4에 나타낸 차지 도메인 필터회로(100)의 주파수 응답과 유사한 주파수 특성을 가진다.
본 발명의 제 2 실시예의 차지 도메인 필터회로(200)의 주파수 특성도 트랜스컨덕터의 트랜스컨덕턴스의 레벨을 조절함으로써 변경될 수 있다.
예를 들면, 트랜스컨덕터(204, 206)의 트랜스컨덕턴스가 트랜스컨덕터(202, 208)의 트랜스컨덕턴스의 2배인 경우, 도 5a의 Gm으로 나타낸 바와 같이, 사다리꼴의 임펄스가 생성된다. 따라서, 차지 도메인 필터회로(200)의 임펄스 응답도 본 발명의 제 1 실시예의 차지 도메인 필터회로(100)의 임펄스 응답과 마찬가지가 된다. 결과적으로, 도 5b에 나타낸 바와 같이 트랜스컨덕턴스를 변화시킴으로써, 차지 도메인 필터회로(200)도, 또한, 도 6에 도시된 그래프에 나타낸 바와 같은 주파수 특성을 가지게 된다.
즉, 본 발명의 제 2 실시예의 차지 도메인 필터회로도, 또한, 트랜스컨덕턴스에 적용되는 가중치를 변화시킴으로써 그 주파수 특성을 조절할 수 있는 FIR 필터를 형성한다.
이상 설명한 바와 같이, 주파수 특성은 본 발명의 제 2 실시예에서 얻어지는 차지 도메인 필터회로에서 트랜스컨덕턴스에 가중치를 적용함으로써 자유롭게 조절될 수 있다.
상기한 바와 같이, 가중된 트랜스 컨덕턴스와 전류를 적분하기 위한 구형의 창의 컨벌루션을 통하여 FIR 필터의 임펄스 응답이 얻어질 수 있다. 따라서 트 랜스컨덕턴스에 적용된 가중치를 조절하거나, 커패시터를 충전하기 위해 사용되는 클럭이 온 상태로 유지되는 시간 길이를 변화시킴으로써, 여러 가지 형태의 임펄스 응답이 FIR 필터에서 얻어질 수 있다.
(응용예(application example) 1)
도 9a 및 9b는 임펄스 응답의 예를 나타내는 도면이다. 도 9a에 나타낸 바와 같이, 커패시터의 충전을 위해 사용되는 클럭의 펄스 폭이 3클럭이고 차지 도메인 필터회로가 5개의 트랜스컨덕터를 포함하며, 그 중 3개의 트랜스컨덕터가 나머지 2개의 트랜스컨덕턴스의 2배의 트랜스컨덕턴스를 가지는 것으로 가정하면, 도 9b에 나타낸 바와 같은 임펄스 응답이 얻어진다. 도 9b에 나타낸 임펄스 응답은 도 5b에 나타낸 임펄스 응답과 동일하다(identical). 따라서 샘플링 주기(t)를 t=1ns로 가정하면, 이러한 환경에서 얻어지는 주파수 특성도, 또한, 도 6에 그래프로 나타낸 바와 같다.
(응용예 2)
도 10a 및 10b는 임펄스 응답의 다른 예를 나타내는 도면이다. 도 10a에 나타낸 바와 같이, 커패시터를 충전하기 위해 사용되는 클럭의 펄스 폭이 5클럭이고 차지 도메인 필터회로가 모두 동일한 트랜스컨덕턴스를 가지는 3개의 트랜스컨덕터를 포함하면, 도 10b에 나타낸 바와 같은 임펄스 응답이 얻어진다. 샘플링 주기(t)를 t=1ns로 가정하면, 이러한 환경에서 얻어지는 주파수 특성은 도 11에 그래프로 나타낸 바와 같다.
(응용예 3)
도 12a 및 12b는 임펄스 응답의 또 다른 예를 나타내는 도면이다. 도 12a에 나타낸 바와 같이, 커패시터를 충전하기 위해 사용되는 클럭의 펄스 폭이 4클럭을 포함하고 차지 도메인 필터회로가 4개의 트랜스컨덕터를 포함하며 그 중의 2개는 나머지 2개의 2배의 트랜스컨덕턴스를 가지는 경우, 도 12b에 나타낸 바와 같은 임펄스 응답이 얻어진다. 샘플링 주기(t)를 t=1ns로 가정하면, 이러한 환경하에서 얻어지는 주파수 특성은 도 13의 그래프로 나타낸 바와 같다.
(응용예 4)
도 14a 및 14b는 임펄스 응답의 또 다른 예를 나타내는 도면이다. 도 14a에 나타낸 바와 같이, 커패시터를 충전하기 위해 사용되는 클럭의 펄스 폭이 4클럭을 포함하고 차지 도메인 필터회로가 4개의 트랜스컨덕터를 포함하며, 그 중의 하나의 트랜스컨덕터가 나머지 3개의 트랜스컨덕터의 극성(polarity)과 반대되는 극성의 트랜스컨덕턴스를 가지는 경우, 도 14b에 나타낸 바와 같은 임펄스 응답이 얻어진다. 샘플링 주기(t)를 t=1ns로 가정하면, 이러한 환경하에서 얻어지는 주파수 특성은 도 15에 그래프로 나타낸 바와 같다.
상기한 바와 같이, 커패시터를 충전하기 위해 사용되는 클럭의 펄스 폭이나 각 트랜스컨덕터의 트랜스컨덕턴스를 변화시킴으로써, 여러 가지의 주파수 특성을 얻을 수 있다. 다시 말하면, 통과시키려고 하는 신호의 대역이나 특정한 용도에 대응하여 트랜스컨덕턴스나 커패시터의 충전시간을 조정함으로써, 단일의 회로가 여러 가지 대역의 신호를 통과시키는 데 사용될 수 있고, 이는, 또한, 회로 규모를 증가시키지 않고 복수의 무선통신 서비스를 이용할 수 있도록 한다.
(제 3 실시예)
본 발명의 다른 응용예로서 본 발명의 제 3 실시예에서 얻어지는 차지 도메인 필터회로를 이용함으로써 실행되는 대역통과 전하 샘플링(Band Pass Chage Sampling ; BPCS, 비특허문헌 2 참조)에 대하여 설명한다.
도 16은, 본 발명의 제 3 실시예에서 얻어지는 차지 도메인 필터회로를 나타내는 도면이다. 도 16에 나타낸 바와 같이, 본 발명의 제 3 실시예의 차지 도메인 필터회로(300)는 트랜스컨덕터(302, 304, 306, 308), 스위치(310a, 310b, 310c, 310d), 가산기(312a, 312b), SINC 필터회로(320), 제 1 스위치부(switch unit)(330), 제 2 스위치부(340)를 포함하여 구성된다.
SINC 필터회로(320)는 제 1 스위치(322a, 322b), 제 2 스위치(324), 제 3 스위치(326), 커패시터(328a, 328b, 328c, 328d)를 포함한다. 제 1 스위치부(330)는 스위치(332a, 332b)를 포함하고, 반면 제 2 스위치부(340)는 스위치(342a, 342b)를 포함한다.
트랜스컨덕터로부터 SINC필터회로(320)로의 출력은 제 1 스위치부(330) 및 제 2 스위치부(340)를 통하여 제어된다. 더 상세하게는, 트랜스컨덕터로부터의 출력은 제 1 스위치부(330)를 통하여 제어되고, 반면 트랜스컨덕터로부터의 출력의 위상과 반대되는 위상을 가지는 출력은 제 2 스위치부(340)를 통하여 제어된다.
서로 반대되는 위상을 가지는 클럭신호가 제 1 스위치부(330) 및 제 2 스위치부(340)에 입력된다. 즉, 제 1 스위치부(330)에 온 상태의 클럭신호가 입력되 고 있는 동안 제 2 스위치부(340)에는 아무런 클럭신호도 입력되지 않고, 제 2 스위치부(340)에 온 상태의 클럭신호가 입력되고 있는 동안 제 1 스위치부(330)에는 온 상태의 클럭신호는 입력되지 않는다.
제 1 스위치부(330) 및 제 2 스위치부(340)에 입력되는 클럭신호는 반복적으로 교대로 온/오프 전환되고, 트랜스컨덕터로부터의 출력 및 트랜스컨덕터로부터의 출력의 위상과 반대되는 위상의 출력이 교대로 SINC 필터회로(320)에 입력된다. 즉, 제 1 스위치부(330)에 입력되는 클럭신호에 제 2 스위치부(340)에 입력되는 클럭신호를 곱함으로써(multiplying), 주파수 변환이 이루어진다. 그 결과, 차지 도메인 필터회로(300)는 소정의 주파수를 중심으로 하는 필터링 특성을 가지는 필터회로로서 기능한다.
이상 설명한 바와 같이, 본 발명의 제 3 실시예의 차지 도메인 필터회로는 특정 주파수를 중심으로 하는 대역통과 전하 샘플링에 이용될 수 있다. 제 1 실시예 및 제 2 실시예와 같이, 제 3 실시예의 차지 도메인 필터회로의 주파수 특성도 트랜스컨덕턴스 값이나 커패시터 충전시간을 변경함으로써 자유로이 조절될 수 있다. 다시 말하면, 통과시키려고 하는 신호의 대역이나 특정한 용도에 대응하여 트랜스컨덕턴스나 커패시터 충전시간을 조정함으로써, 단일의 회로가 여러 가지 대역의 신호를 통과시키는데 사용될 수 있고, 이는, 또한, 회로 규모를 증가시키지 않고 복수의 무선통신 서비스를 이용할 수 있도록 한다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 수정(modification), 결합(combination), 부분결합(sub-combination) 및 변 경(alternation)이 설계상의 필요 및 기타 다른 요인에 따라 첨부된 청구의 범위 또는 그와 동등한 범위 내에서 발생할 수 있음은 당연한 일이라 하겠다.
도 1은 본 발명의 제 1 실시예에서 달성된 차지 도메인 필터회로를 나타내는 도면이다.
도 2는 본 발명의 제 1 실시예의 차지 도메인 필터회로에 입력하는 클럭신호의 도표(chart)이다.
도 3은 본 발명의 제 1 실시예의 차지 도메인 필터회로에서 얻어질 수 있는 임펄스 응답(impulse response)을 나타내는 도면이다.
도 4는 본 발명의 제 1 실시예의 차지 도메인 필터회로에서 얻어질 수 있는 주파수 응답의 다이어그램(diagram)이다.
도 5는 본 발명의 제 1 실시예의 차지 도메인 필터회로에서 얻어질 수 있는 임펄스 응답의 다이어그램이다.
도 6은 도 5의 임펄스 응답에 대하여 차지 도메인 필터회로에서 얻어지는 주파수 응답의 다이어그램이다.
도 7은 본 발명의 제 2 실시예에서 달성된 차지 도메인 필터회로를 나타내는 도면이다.
도 8은 본 발명의 제 2 실시예의 차지 도메인 필터회로에 입력하는 클럭신호의 도표이다.
도 9는 임펄스 응답의 일례를 나타내는 도면이다.
도 10은 임펄스 응답의 다른 예를 나타내는 도면이다.
도 11은 도 10의 점에 대한 임펄스에 대하여 차지 도메인 필터회로에서 얻어 지는 주파수 응답의 다이어그램이다.
도 12는 임펄스 응답의 또 다른 예를 나타내는 도면이다.
도 13은 도 12의 임펄스 응답에 대하여 차지 도메인 필터회로에서 얻어지는 주파수 응답의 다이어그램이다.
도 14는 임펄스 응답의 또 다른 예를 나타내는 도면이다.
도 15는 도 14의 점에 대한 임펄스에 대하여 차지 도메인 필터회로에서 얻어지는 주파수 응답의 다이어그램이다.
도 16은 본 발명의 제 3 실시예에서 달성된 차지 도메인 필터회로를 나타내는 도면이다.
도 17은 종래의 SINC 필터회로를 구성하는 차지 도메인 필터회로에 적용된 구성을 나타내는 도면이다.
도 18은 종래의 차지 도메인 필터회로에 인가하는 클럭신호의 타이밍 차트이다.
도 19는 종래의 차지 도메인 필터회로의 주파수 특성의 다이어그램이다.

Claims (7)

  1. 차지 도메인 필터장치(charge domain filter device)에 있어서,
    각각 입력전압을 전류로 변환하고 전류를 출력하는 복수의 트랜스컨덕터(transconductor)와,
    복수의 커패시터를 반복적으로 충전 및 방전함으로써 상기 복수의 트랜스컨덕터로부터의 출력신호를 필터링하는 필터부(filter unit)를 포함하여 구성되고,
    상기 차지 도메인 필터장치는, 상기 커패시터가 충전되는 충전 시간 길이(charge time length)에 대응하는 제 1 임펄스와 각각의 상기 복수의 트랜스컨덕터에 대응하는 제 2 임펄스의 컨벌루션을 통하여 얻어지는 임펄스 응답을 가지는 것을 특징으로 하는 차지 도메인 필터장치.
  2. 제 1항에 있어서,
    상기 복수의 트랜스컨덕터의 트랜스컨덕턴스는 변경될(varied) 수 있는 것을 특징으로 하는 차지 도메인 필터장치.
  3. 제 1항에 있어서,
    상기 충전 시간 길이는 변경될 수 있는 것을 특징으로 하는 차지 도메인 필터장치.
  4. 제 1항에 있어서,
    상기 제 1 임펄스와 상기 제 2 임펄스의 컨벌루션을 통해 얻어진 신호가 상기 필터부에 입력되는 것을 특징으로 하는 차지 도메인 필터장치.
  5. 제 4항에 있어서,
    상기 컨벌루션은 위상이 다른 복수의 구형 창(rectangular window)으로 잘라낸(sliced out) 상기 복수의 트랜스컨덕터로부터의 출력 전류를 더함(adding up)으로써 이루어지는 것을 특징으로 하는 차지 도메인 필터장치.
  6. 제 1항에 있어서,
    상기 컨벌루션은 상기 필터부에 의해 다른 위상으로 샘플링된, 상기 커패시터에 축적된 전하를 더함으로써 이루어지는 것을 특징으로 하는 차지 도메인 필터장치.
  7. 제 1항에 있어서,
    상기 복수의 트랜스컨덕터와 상기 필터부 사이에 배치되는 스위치부(switch unit)를 더 포함하여 구성되는 것을 특징으로 하는 차지 도메인 필터장치.
KR1020070067668A 2006-07-06 2007-07-05 차지 도메인 필터장치 KR20080005111A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006187057A JP2008017220A (ja) 2006-07-06 2006-07-06 チャージドメインフィルタ回路
JPJP-P-2006-00187057 2006-07-06

Publications (1)

Publication Number Publication Date
KR20080005111A true KR20080005111A (ko) 2008-01-10

Family

ID=38582338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067668A KR20080005111A (ko) 2006-07-06 2007-07-05 차지 도메인 필터장치

Country Status (6)

Country Link
US (1) US7535288B2 (ko)
EP (1) EP1876707B1 (ko)
JP (1) JP2008017220A (ko)
KR (1) KR20080005111A (ko)
CN (2) CN101795122B (ko)
DE (1) DE602007002335D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101386242B1 (ko) * 2009-12-18 2014-04-17 한국전자통신연구원 이산 시간 필터 장치 및 이를 포함하는 이산 시간 수신기 시스템

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008038573B4 (de) * 2007-09-28 2017-02-09 Infineon Technologies Ag Schaltungsanordnung, Integrationsschaltung und Verfahren zum Integrieren eines Spannungssignals
WO2009137227A2 (en) * 2008-04-11 2009-11-12 Massachusetts Institute Of Technology Analog logic automata
JP4548512B2 (ja) * 2008-05-02 2010-09-22 ソニー株式会社 通信装置
US20100048145A1 (en) * 2008-08-22 2010-02-25 Stmicroelectronics S.A. Analog fir filter
US8369817B2 (en) * 2008-08-22 2013-02-05 Stmicroelectronics S.A. Analog FIR filter
TWI376888B (en) * 2008-11-26 2012-11-11 Ind Tech Res Inst Down-conversion filter and communication receiving apparatus
JP2010258528A (ja) 2009-04-21 2010-11-11 Sony Corp フィルタ回路及び通信装置
TWI384753B (zh) * 2009-11-20 2013-02-01 Ind Tech Res Inst 電荷域濾波器與濾波裝置
WO2011082482A1 (en) * 2010-01-08 2011-07-14 Kaben Wireless Silicon Inc. Multi-layer switching in charge -domain or sampling if filters
US8324961B2 (en) 2010-05-31 2012-12-04 Industrial Technology Research Institute Charge domain filter and bandwidth compensation circuit thereof
CN102315832B (zh) * 2010-07-01 2014-04-23 财团法人工业技术研究院 电荷域滤波装置及其频宽补偿电路
WO2012083460A1 (en) * 2010-12-23 2012-06-28 Kaben Wireless Silicon Inc. Multiple filters with low voltage and charge domain sampling
CN102361437B (zh) * 2011-10-25 2015-04-22 西北师范大学 自适应低通滤波器
TWI437817B (zh) 2011-11-16 2014-05-11 Ind Tech Res Inst 電荷域濾波器及其方法
TWI478490B (zh) * 2011-12-14 2015-03-21 Ind Tech Res Inst 電荷域濾波器及其方法
US9374111B2 (en) 2012-04-09 2016-06-21 Regents Of The University Of Minnesota Multi-stage charge re-use analog circuits
CN103605304B (zh) * 2013-11-09 2015-11-18 电子科技大学 一种多路微弱信号采集处理电路
TWI548210B (zh) 2014-01-13 2016-09-01 財團法人工業技術研究院 電荷域濾波裝置及其操作方法
CN103715917B (zh) * 2014-01-20 2016-06-22 电子科技大学 一种电容降压电路
CN109375803B (zh) * 2018-09-29 2021-01-05 基合半导体（宁波）有限公司 一种触摸屏及移动终端
FR3115431B1 (fr) * 2020-10-16 2023-11-24 Commissariat Energie Atomique Filtre coupe-bande avec intégrations fenêtrées successives, dispositif de filtrage passe-bande, système de détection de fréquence et procédé de traitement associés

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084668B2 (ja) * 1996-06-13 2000-09-04 株式会社ジーデイーエス 電荷信号を用いたフィルター装置
US5764100A (en) * 1997-02-13 1998-06-09 Motorola, Inc. Filter
SE9903532D0 (sv) * 1999-09-28 1999-09-28 Jiren Yuan Versatile charge sampling circuits
US6472932B2 (en) * 2000-01-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Transconductor and filter circuit
US6829311B1 (en) * 2000-09-19 2004-12-07 Kaben Research Inc. Complex valued delta sigma phase locked loop demodulator
US6856925B2 (en) 2001-10-26 2005-02-15 Texas Instruments Incorporated Active removal of aliasing frequencies in a decimating structure by changing a decimation ratio in time and space
US6606049B1 (en) * 2002-08-02 2003-08-12 Ami Semiconductor, Inc. Analog to digital converters based on transconveyance amplifiers
US20050233725A1 (en) * 2004-04-20 2005-10-20 Khurram Muhammad Image reject filtering in a direct sampling mixer
JP5046622B2 (ja) * 2005-12-13 2012-10-10 パナソニック株式会社 サンプリングフィルタ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101386242B1 (ko) * 2009-12-18 2014-04-17 한국전자통신연구원 이산 시간 필터 장치 및 이를 포함하는 이산 시간 수신기 시스템

Also Published As

Publication number Publication date
US20080007326A1 (en) 2008-01-10
CN101102099A (zh) 2008-01-09
CN101795122B (zh) 2012-08-29
EP1876707A1 (en) 2008-01-09
EP1876707B1 (en) 2009-09-09
US7535288B2 (en) 2009-05-19
CN101102099B (zh) 2010-10-13
CN101795122A (zh) 2010-08-04
DE602007002335D1 (de) 2009-10-22
JP2008017220A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
KR20080005111A (ko) 차지 도메인 필터장치
EP2066028B1 (en) Charge sampling filter circuit and charge sampling method
US7079826B2 (en) Digitally controlled analog RF filtering in subsampling communication receiver architecture
US7636012B2 (en) Charge domain filter device
US7979047B2 (en) Sampling filter
JP5078988B2 (ja) 離散時間ダイレクトサンプリング回路及び受信機
WO2011024481A1 (ja) ダイレクトサンプリング回路及び受信機
US8000670B2 (en) Removing close-in interferers through a feedback loop
US7003276B2 (en) Subsampling communication receiver architecture with gain control and RSSI generation
Thijssen et al. A 0.06–3.4-MHz 92-$\mu $ W Analog FIR Channel Selection Filter With Very Sharp Transition Band for IoT Receivers
US20080122529A1 (en) Programmable filter circuits and methods
US6963732B2 (en) Subsampling communication receiver architecture with relaxed IFA readout timing
EP2081294A1 (en) Programmable filter circuits and methods
JP5515743B2 (ja) 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法
Park et al. Non-decimation FIR filter for digital RF sampling receiver with wideband operation capability
Pereira et al. Optimum design and implementation of IIR SC filters using small-order FIR cells
JP5393607B2 (ja) ダイレクトサンプリング回路
US20100202496A1 (en) Reconfigurable transform domain receiver
JP2008219413A (ja) 可変フィルタ
Choi et al. A programmable discrete-time filter employing hardware-efficient two-dimensional implementation method
Nanda et al. Digitally intensive receiver design: opportunities and challenges
Duppils et al. Realization of fully programmable narrow-band FIR filters with SC technique
Linus Maurer et al. On the Architectural Design of Frequency-Agile Multi-Standard Wireless Receivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application