JP4683037B2

JP4683037B2 - チャージドメインフィルタ回路

Info

Publication number: JP4683037B2
Application number: JP2007304984A
Authority: JP
Inventors: 幸生飯田; 淳吉澤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-11-26
Filing date: 2007-11-26
Publication date: 2011-05-11
Anticipated expiration: 2027-11-26
Also published as: JP2009130735A; US8089310B2; US20090134916A1; CN101447773B; EP2066030A1; DE602008004413D1; EP2066030B1; KR20090054388A; CN101447773A

Description

本発明は、チャージドメインフィルタ回路に関する。

ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスの微細化は、電源電圧が低下するために、ＲＦ回路を従来の回路技術で実装しようとすると、電圧余裕が少ないので、信号振幅のダイナミックレンジが狭くなるデメリットがある。一方で、トランジスタの遮断周波数は上昇するので、高速なスイッチング動作を時間に正確に行うような動作には適している。また、リソグラフィーが高精度で行われるため、キャパシタの容量比が正確になるメリットもある。

ＲＦ回路にとってＣＭＯＳプロセスの微細化で生じるデメリットを解決してメリットに転換するための技術がデジタルＲＦ技術である。そして、このデジタルＲＦ技術を受信機に適用したＤＴＲ（ＤｉｓｃｒｅｔｅＴｉｍｅＲｅｃｅｉｖｅｒ）の主要な回路として、チャージドメインフィルタ（ＣｈａｒｇｅＤｏｍａｉｎＦｉｌｔｅｒ）がある。チャージドメインフィルタは、所定の周期で電荷の蓄積と放出を行うキャパシタを備えるものである。チャージドメインフィルタ回路は、トランスコンダクタとスイッチだけでフィルタを構成するために、ＧＨｚ帯のＲＦ信号を直接サンプリングしたり、フィルタリングしたりすることが可能である。

このチャージドメインフィルタのクロック信号の周波数と波形を変化させることで、フィルタ特性をリコンフィギュアラブルにすることが提案されている（非特許文献１参照）。図２０は、非特許文献１で提案されている従来のリコンフィギュアラブルなフィルタ特性を有するチャージドメインフィルタ回路を示す説明図であり、図２１は、図２０のチャージドメインフィルタ回路１０に入力されるクロック信号の波形を示す説明図である。図２０のチャージドメインフィルタ回路１０に示した各スイッチには図２１に示したクロック信号が入力され、各スイッチの近傍に付した文字に対応するクロック信号がＨＩＧＨの場合に当該スイッチがオンされる。

図２０に示したチャージドメインフィルタ回路１０は、デシメーション比が２および３に切り替え可能なＳＩＮＣフィルタである。図２０に示したチャージドメインフィルタ回路１０に対して図２１の（Ｂ）で示したクロック信号を入力するとデシメーション比が２となり、図２１の（Ｃ）で示したクロック信号を入力するとデシメーション比が３となって動作するので、チャージドメインフィルタ回路１０はリコンフィギュアラブルなフィルタ特性を有することになる。

チャージドメインフィルタ回路１０の動作を示す。チャージドメインフィルタ回路１０の４個のキャパシタには時系列順に電荷の蓄積と放出が行われる。キャパシタＣ_１を例に説明すると、クロック信号Ψ_１，ｒがＨＩＧＨとなっているタイミングでキャパシタＣ_１の両端がショートされて電荷がリセットされ、クロック信号Ψ_１がＨＩＧＨとなっているタイミングで入力端子から電荷が充電される。そして、クロック信号Ｋ_１がＨＩＧＨとなっているタイミングでキャパシタＣ_１から出力端子に電荷が放出される。

デシメーション比が２の場合には、クロック信号Ｋ_１およびＫ_２によってキャパシタＣ_１およびＣ_２の電荷が同時に放出され、クロック信号Ｋ_３およびＫ_４によってキャパシタＣ_３およびＣ_４の電荷が同時に放出される動作を繰り返す。そのため、クロック信号Ｋ_１〜Ｋ_４は図２１の（Ｂ）のように単純な矩形波の繰り返しとなる。

一方、デシメーション比が３の場合には、クロック信号Ψ_１がＨＩＧＨとなるタイミングで、クロック信号Ｋ_２、Ｋ_３、およびＫ_４によってキャパシタＣ_２、Ｃ_３およびＣ_４の電荷が同時に放出され、クロック信号Ψ_４がＨＩＧＨとなるタイミングで、クロック信号Ｋ_１、Ｋ_２、およびＫ_３によってキャパシタＣ_１、Ｃ_２およびＣ_３の電荷が同時に放出され、クロック信号Ψ_３がＨＩＧＨとなるタイミングで、クロック信号Ｋ_１、Ｋ_２、およびＫ_４によってキャパシタＣ_１、Ｃ_２およびＣ_４の電荷が同時に放出され、クロック信号Ψ_２がＨＩＧＨとなるタイミングで、クロック信号Ｋ_１、Ｋ_３、およびＫ_４によってキャパシタＣ_１、Ｃ_３およびＣ_４の電荷が同時に放出される。そのため、クロック信号Ｋ_１〜Ｋ_４は図２１の（Ｃ）のように周期の長い変則的な矩形波の繰り返しとなる。

R.Bagheri et al., "An 800 MHz to 5 GHz Software-Defined RadioReceiver in 90 nm CMOS," in IEEE Int. Solid StateCircuits Conf. Dig. Tech. Papers, Feb. 2006, pp.480-481.

図２１に示したチャージドメインフィルタ回路１０に入力されるクロック信号は、図２１の（Ｂ）と（Ｃ）とでは波形が全く異なる。特に、図２１の（Ｃ）のクロック信号は周期が長くなっている。従って、この様なクロック信号を生成するために、多段のシフトレジスタなどのロジック回路やＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）が必要となる。例えば、クロック信号をＧＨｚオーダーで高速に動作させたい場合には、ロジック回路における消費電流の増大が、消費電力の増大に繋がってしまう。また、クロック信号の周期が長くなると低周波数のスペクトラムを含んでしまうので、チャージドメインフィルタの通過帯域内にクロック信号のスペクトラムが混入し、かかるチャージドメインフィルタ回路を受信機に適用すると受信の妨げとなる問題が生じやすくなってしまう。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、低消費電力で動作可能であり、フィルタ特性がリコンフィギュアラブルである、新規かつ改良されたチャージドメインフィルタ回路を提供することにある。

上記課題を解決するために、本発明のある観点によれば、所定の間隔でサンプリングされる第１の信号を出力する第１の信号出力手段と、第１の信号と同間隔で、かつ異なるタイミングでサンプリングされる第２の信号を出力する第２の信号出力手段と、第１の信号と第２の信号とを加算して出力する加算手段と、を含み、第２の信号出力手段は、第２の信号のサンプリングのタイミングを複数の中から選択可能であることを特徴とする、チャージドメインフィルタ回路が提供される。

かかる構成によれば、第１の信号出力手段は所定の間隔でサンプリングされる第１の信号を出力し、第２の信号出力手段は、第１の信号出力手段が出力する第１の信号と同間隔で、かつ異なるタイミングでサンプリングされる第２の信号を出力し、加算手段は第1の信号出力手段が出力する第１の信号と、第２の信号出力手段が出力する第２の信号とを加算して出力する。そして、第２の信号出力手段は、第２の信号のサンプリングのタイミングを複数の中から選択可能である。その結果、低消費電力で動作可能であり、第２の信号のサンプリングのタイミングを複数の中から選択することによって、フィルタ特性がリコンフィギュアラブルとなるチャージドメインフィルタ回路を提供することができる。

上記チャージドメインフィルタ回路は、第２の信号出力手段に入力可能である複数のクロック信号を生成するクロック信号生成手段をさらに含み、第２の信号出力手段は、クロック信号を切り替えることにより第２の信号のサンプリングのタイミングが選択可能であってもよい。その結果、第２の信号出力手段に入力するクロック信号の切り替えによって第２の信号のサンプリングタイミングを選択可能にすることで、クロック信号の切り替えによってフィルタ特性を変更することが可能なチャージドメインフィルタ回路を提供することができる。

また、上記所定の間隔を可変としてもよい。サンプリングを行う間隔を変化させることで周波数特性を変化させることができる。

以上説明したように本発明によれば、低消費電力で動作可能であり、かつ、フィルタ特性がリコンフィギュアラブルである、新規かつ改良されたチャージドメインフィルタ回路を提供することができる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

（第１の実施形態）
まず、本発明の第１の実施形態にかかるチャージドメインフィルタ回路について説明する。図１は、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の構成をブロック図で説明する説明図である。以下、図１を用いて本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００について説明する。

図１に示したように、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００は、ＦＩＲ（ＦｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタの一例であり、遅延レジスタ１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、１１０ｆと、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５と、乗算器１２０ａ、１２０ｂと、加算器１３０と、を含んで構成される。

チャージドメインフィルタ回路１００には、連続時間信号をサンプリング間隔Ｔで標本化した離散時間信号が入力端子ＩＮから入力される。またサンプリング周波数をｆ_ｓ（＝１／Ｔ）とする。遅延レジスタ１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、１１０ｆは、それぞれ入力信号をサンプリング時点から時間Ｔ遅延させて出力するものである。遅延レジスタ１１０ａの出力は乗算器１２０ａに入力される。また、遅延レジスタ１１０ｂ〜１１０ｆの出力は、後述のようにいずれかいずれか１つのみが選択されて乗算器１２０ｂに入力される。なお、サンプリング間隔Ｔは任意に設定することができる可変の値である。所望の周波数特性を得るためにサンプリング間隔Ｔを変化させてもよい。

スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５は、いずれか１つのみが選択されてオン状態となるものである。スイッチＳ１〜Ｓ５のいずれか１つのみが選択されてオン状態となることで、遅延レジスタ１１０ｂ〜１１０ｆのいずれか１つの出力のみを選択して乗算器１２０ｂに出力することができる。

乗算器１２０ａは、遅延レジスタ１１０ａからの出力を１／２にして出力するものである。また乗算器１２０ｂは、遅延レジスタ１１０ｂ〜１１０ｆのいずれか１つからの出力を１／２にして出力するものである。乗算器１２０ａ、１２０ｂの出力は、それぞれ加算器１３０に入力される。加算器１３０は、乗算器１２０ａ、１２０ｂからの出力を入力し、両者を加算して出力するものである。

図１のように構成したチャージドメインフィルタ回路１００の伝達関数は、以下の数式１で表される。

（ただし、ｎ＝２，３，４，５，６である）

例えば、ｎ＝４の場合はスイッチＳ３のみが閉じている状態となる。この場合の正規化周波数特性を図２に示す。図２に示したグラフにおいて、ｄＢ＿Ｈ（ｆ）で示した線がスイッチＳ３のみが閉じている状態における正規化周波数特性を表している。図２に示したように、ｎ＝４の場合は、信号の周波数ｆをサンプリング周波数ｆ_ｓで割った正規化周波数ｆ／ｆ_ｓが０．１６７（＝１／６）および０．５の位置でノッチが生じていることが分かる。

もし、ＳＩＮＣフィルタを用いて正規化周波数が１／６の位置にノッチを生じさせようとする場合には、以下の数式２のような伝達関数を要する。

数式２で示す伝達関数を実現するためのＳＩＮＣフィルタのブロック図を図２２に示し、図２２に示すＳＩＮＣフィルタの正規化周波数特性を図２３に示す。図２の正規化周波数特性と図２３の正規化周波数特性とを比較すると、正規化周波数が０．１６７以下の低い周波数領域では、どちらも同じ周波数特性であることが分かる。しかし、数式１と数式２とを比較すると、数式２に示したＳＩＮＣフィルタの伝達関数では遅延時間が異なる６つのサンプルを合計する必要があるのに対し、数式１に示したチャージドメインフィルタ回路１００の伝達関数では２つのサンプルのみを合計している点で異なっている。そして、正規化周波数が０．１６７以下の低い周波数領域では、図１に示したチャージドメインフィルタ回路１００は、図２２に示したＳＩＮＣフィルタよりも少ない構成で、図２２に示したＳＩＮＣフィルタと同じ周波数特性を得ることができるという利点がある。

さらに、図１に示したチャージドメインフィルタ回路１００における正規化周波数特性のノッチの位置は、伝達関数の零点に対応するので、数式１のｎの値を変更することで、すなわち、スイッチＳ１〜Ｓ５のいずれか１つのみをオンとすることで、正規化周波数特性のノッチの位置を可変に出来るという利点もある。図３は、チャージドメインフィルタ回路１００における正規化周波数特性のノッチの位置を、ｎの値を変更することで変化させていることを示す説明図である。図３において、ｄＢ＿Ｈ１（ｆ）はｎ＝２の場合の特性を、ｄＢ＿Ｈ２（ｆ）はｎ＝３の場合の特性を、ｄＢ＿Ｈ３（ｆ）はｎ＝４の場合の特性を、ｄＢ＿Ｈ４（ｆ）はｎ＝５の場合の特性を、ｄＢ＿Ｈ５（ｆ）はｎ＝６の場合の特性を、それぞれ示している。図３に示したように、数式１のｎの値を変更することで、すなわち、スイッチＳ１〜Ｓ５のいずれか１つのみをオンとすることで、正規化周波数特性のノッチの位置が変化していることがわかる。

以上、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００について説明した。次に、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の実施例について説明する。

図４は、図１に示した本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００を、スイッチとキャパシタとからなる実際の回路として実装する場合の回路の一例について示す説明図である。以下、図４を参照して本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の構成について説明する。

図４に示したように、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００は、６個のスイッチと２個のキャパシタとからなる１つの段が８つ構成されている８段構成となっている。そして、図４に図示したスイッチを適宜切り替えることにより、入力端子ＩＮからのキャパシタへの電荷の注入や、出力端子ＯＵＴへのキャパシタからの電荷の放出が繰り返して行われる。

図５は、図４に示した本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００に入力するクロック信号の波形について説明する説明図である。図５に示したクロック信号において、隣り合ったクロック信号間のパルスの立ち上がりの間隔が上述のサンプリング間隔Ｔに相当する。そして、図４の各スイッチの近傍に付した記号（φ_１、φ_２、φ_３、φ_４、φ_５、φ_６、φ_７、φ_８）と、図５のクロック信号φ_１〜φ_８とが、それぞれ対応している。図５のクロック信号φ_１〜φ_８がそれぞれＨＩＧＨとなるタイミングで、図４に図示した、クロック信号に対応するスイッチがそれぞれオンとなる。例えば、クロック信号φ_１がＨＩＧＨとなると、図４のスイッチ１５１ａ、１５１ｂ、１５８ｃ、１５８ｄがオンとなる。従って、図５のクロック信号φ_１〜φ_８がＨＩＧＨとＬＯＷとを繰り返すことで、図４に示した各キャパシタに電荷が蓄積され、信号のサンプリングが行われる。

また、図４の記号ψは、それぞれいずれか１つのクロック信号によってスイッチがオンされることを示している。例えば、ψ_１ａ（φ_４、φ_５、φ_６、φ_７、φ_８）は、クロック信号φ_４〜φ_８のいずれか１つがＨＩＧＨとなるとスイッチ１５１ｆがオンとなることを示しており、ψ_１ｂ（φ_３）は、クロック信号φ_３がＨＩＧＨとなるとスイッチ１５１ｇがオンとなることを示している。また、ψ_１ａ〜ψ_８ａは、それぞれ同じ位置に対応するクロック信号がＨＩＧＨとなると、各スイッチがオンとなる。例えば、クロック信号φ_６がＨＩＧＨとなるとスイッチ１５１ｆがオンになる場合には、クロック信号φ_７がＨＩＧＨとなるとスイッチ１５２ｆがオンになり、クロック信号φ_８がＨＩＧＨとなるとスイッチ１５３ｆがオンになる。以下の記号ψが付されているスイッチについても同様である。

図６は、図４に示した本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００に入力するクロック信号を選択する回路について説明する説明図である。図６に示したように、チャージドメインフィルタ回路１００にクロック信号を入力するための各スイッチは、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）のトランスファゲートで構成してもよい。各スイッチをＣＭＯＳのトランスファゲートで構成することにより、全て同じ遅延時間に揃えることが可能となる。図６では、スイッチＳ１〜Ｓ５のいずれか１つをオンとすることで、ψ_１ａの中からクロック信号φ_６がＨＩＧＨとなったときにスイッチ１５１ｆがオンとなるように構成しており、図６ではスイッチＳ３をオンとした場合について図示している。

なお、図４に示した１６個のキャパシタはいずれも同じ容量を有することが望ましい。また、図４に示した本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の各スイッチとしてＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）やＣＭＯＳＦＥＴを用いてもよい。

図４に示したチャージドメインフィルタ回路１００は、入力と出力のサンプリングレートが同じであるフィルタであり、クロック信号を切り替えて入力することによって正規化周波数特性のノッチの位置を５通りに切り替えることが可能である。以上、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の構成について説明した。次に、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の動作について説明する。

まず、キャパシタＣ_１ａ、Ｃ_１ｂに着目すると、クロック信号φ_１がＨＩＧＨとなっているタイミングでスイッチ１５１ａ、１５１ｂが共にオンとなり、キャパシタＣ_１ａ、Ｃ_１ｂが接地されるので、キャパシタＣ_１ａ、Ｃ_１ｂに残留している電荷が放出されることによりキャパシタＣ_１ａ、Ｃ_１ｂがリセットされる。そして、クロック信号φ_２がＨＩＧＨとなっているタイミングで、スイッチ１５１ａ、１５１ｂが共にオフとなり、スイッチ１５１ｃ、１５１ｄが共にオンとなるので、入力端子ＩＮとキャパシタＣ_１ａ、Ｃ_１ｂとが接続され、キャパシタＣ_１ａ、Ｃ_１ｂに電荷が蓄積される。

そして、クロック信号φ_３がＨＩＧＨとなっているタイミングでスイッチ１５１ｃ、１５１ｄが共にオフとなり、スイッチ１５１ｅがオンとなるので、キャパシタＣ_１ｂに蓄積されている電荷が出力端子ＯＵＴに出力される。また、クロック信号φ_４〜φ_８のいずれかがＨＩＧＨとなっているタイミングでスイッチ１５１ｆがオンとなるので、キャパシタＣ_１ａに蓄積されている電荷が出力端子ＯＵＴに出力される。ここでは、クロック信号φ_６がＨＩＧＨとなっているタイミングでスイッチ１５１ｆがオンされ、キャパシタＣ_１ａに蓄積されている電荷が出力端子ＯＵＴに出力されるものとする。

クロック信号φ_６がＨＩＧＨとなっているタイミングでオンになるスイッチは、スイッチ１５４ｅである。スイッチ１５４ｅがオンになると、キャパシタＣ_４ｂから電荷が出力端子ＯＵＴに出力される。キャパシタＣ_４ｂには、クロック信号φ_６がＨＩＧＨとなったタイミングから、サンプリング周期で１周期前に相当するクロック信号φ_５がＨＩＧＨとなったタイミングで電荷が蓄積される。

また、１度のサンプリング動作で、同一の容量を有する２つのキャパシタに電荷が蓄積されるので、キャパシタＣ_４ｂに着目した場合の伝達関数はｚ^−１／２であり、キャパシタＣ_１ａに着目した場合の伝達関数はｚ^−４／２である。従って、クロック信号φ_６がＨＩＧＨとなったタイミングでは、キャパシタＣ_１ａに蓄積されている電荷と、キャパシタＣ_４ｂに蓄積されている電荷とが同時に出力端子ＯＵＴに出力されるので、この場合は上記の数式１のｎ＝４の場合に相当し、伝達関数はキャパシタＣ_４ｂに着目した場合の伝達関数とキャパシタＣ_１ａに着目した場合の伝達関数との和となるので、以下の数式３の通りになる。

上記の数式１のｎ＝４の場合に相当するということは、図１に示したチャージドメインフィルタ回路１００においてスイッチＳ３のみがオンになっている状態に相当するので、図１に示したチャージドメインフィルタ回路１００が、図４に示したようなスイッチおよびキャパシタからなる回路構成で実現可能であることが分かる。

キャパシタＣ_２ａ、Ｃ_２ｂ以降についても、同様にサンプリングクロック毎に電荷の蓄積と放出が繰り返し行われるので、入力と出力のサンプリングレートは同一となる。図４に示した回路は、回路全体として図１に示したチャージドメインフィルタ回路１００においてスイッチＳ３のみがオンになっている状態に相当する。従って、スイッチＳ３のみがオンになっている場合における、図４に示したチャージドメインフィルタ回路１００の正規化周波数特性は、図２に示した正規化周波数特性と同じ特性を有することとなる。

以上、本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の動作について説明した。以上説明したように、本発明の第１の実施形態によれば、２つのチャージを加算するだけで、多数のチャージを加算しなければならないＳＩＮＣフィルタと同等の正規化周波数特性を有することができる。また、クロック信号の出力を制御することで電荷を放出するタイミングを制御でき、その結果、周波数特性を容易に変更することができる。また、チャージドメインフィルタ回路１００に入力するクロック信号は同一の波形であって位相だけが異なっている、短い周期のクロック信号であるので、クロック信号の生成が容易であり、高速に動作させても消費電力を小さく抑えることができる。さらに、チャージドメインフィルタ回路１００に入力するクロック信号の波形は単純で、かつ周期が短い矩形波であるため、スペクトラムに低周波成分が含まれず、仮にフィルタの通過帯域内にクロック信号のスペクトラムが混入しても容易に除去することができる。

（第２の実施形態）
本発明の第１の実施形態では、異なるタイミングでサンプリングされた２つの信号を合成し、その中の１つの信号のサンプリングタイミングを切り替えることで、周波数特性を変更することができるチャージドメインフィルタ回路について説明した。本発明の第２の実施形態では、異なるタイミングでサンプリングされた３つの信号を合成して、周波数特性を変更することができるチャージドメインフィルタ回路について説明する。

図７は、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の構成をブロック図で説明する説明図である。以下、図７を用いて本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００について説明する。

図７に示したように、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００は、ＦＩＲフィルタの一例であり、遅延レジスタ２１０ａ、２１０ｂ、２１０ｃと、乗算器２２０ａ、２２０ｂ、２２０ｃと、加算器２３０と、を含んで構成される。

本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００と同じく、チャージドメインフィルタ回路２００には、連続時間信号をサンプリング間隔Ｔで標本化した離散時間信号が入力端子ＩＮから入力される。またサンプリング周波数を同様にｆ_ｓ（＝１／Ｔ）とする。遅延レジスタ２１０ａは、入力信号をサンプリング時点から時間Ｔ遅延させて出力するものである。遅延レジスタ２１０ａから出力される信号は、遅延レジスタ２１０ｂおよび乗算器２２０ａに入力される。なお、サンプリング間隔Ｔは任意に設定することができる可変の値である。所望の周波数特性を得るためにサンプリング間隔Ｔを変化させてもよい。

遅延レジスタ２１０ｂは、遅延レジスタ２１０ａから出力される信号を時間ｎ＊Ｔ（Ｔのｎ倍、ｎは１以上の整数）遅延させて出力するものである。つまり、遅延レジスタ２１０ｂからの出力信号はサンプリング時点からＴ（ｎ＋１）だけ遅延した信号となる。遅延レジスタ２１０ｂから出力される信号は、遅延レジスタ２１０ｃおよび乗算器２２０ｂに入力される。遅延レジスタ２１０ｃは、遅延レジスタ２１０ｂから出力される信号をさらに時間ｎ＊Ｔ遅延させて出力するものである。つまり、遅延レジスタ２１０ｃからの出力信号はサンプリング時点からＴ（２ｎ＋１）だけ遅延した信号となる。遅延レジスタ２１０ｃから出力される信号は、乗算器２２０ｃに入力される。

乗算器２２０ａは、遅延レジスタ２１０ａから出力される信号に１／（２＋｜α｜）を乗じて出力するものである。同様に、乗算器２２０ｂは、遅延レジスタ２１０ｂから出力される信号にα／（２＋｜α｜）を乗じて出力するものであり、乗算器２２０ｃは、遅延レジスタ２１０ｃから出力される信号に１／（２＋｜α｜）を乗じて出力するものである。そして、加算器２３０は乗算器２２０ａ、２２０ｂ、２２０ｃからの出力信号を加算して出力するものである。

なお、ここでαの値を絶対値としているのは、αは負の値も取り得るからである。具体的には、図７に示したチャージドメインフィルタ回路２００を差動化して、遅延レジスタ２１０ｂに逆相の信号を入力することでαの値が負の値となり得る。

ここでαは以下の数式４を満たすものである。

ここで、ｆｒｅｌとはα＝０の場合における、ノッチが生じる最も低い周波数を１．０としたときの相対周波数を表している。その結果、図７に示したチャージドメインフィルタ回路２００の伝達関数は、以下の数式５の通りとなる。

例えば、ｎ＝１で係数αをα＝０とした場合には、上記の数式５は以下の数式６のようになる。

数式５において、ｎ＝１で係数αをα＝０とした場合に、サンプリング周波数ｆ_ｓで正規化した周波数特性を図８に示す。図８のｄＢ＿Ｈ３（ｆ）で示した線がこの場合の周波数特性を示している。図８に示したように、ｎ＝１で係数αをα＝０とした場合には、正規化周波数ｆ／ｆ_ｓが０．２５（＝１／４）のところにノッチが生じていることが分かる。係数αが０の場合は乗算器２２０ｂからの出力が０となるため、チャージドメインフィルタ回路２００は結果的に２つの信号を合成して出力するチャージドメインフィルタとなる。２つの信号を合成して出力する場合には、ノッチ位置が生じる周波数（ノッチ周波数）はサンプリング周波数の整数分の１の周波数に限られる。

次に、このノッチ周波数を２０％高くしたい場合を考える。ノッチ周波数を２０％高くするには、数式４のｆｒｅｌを１．２としてαを求める（ｎの値はｎ＝１で変化させないものとする）。すると、αの値はα＝０．６１８となる。αが０．６１８の場合のチャージドメインフィルタ回路２００の伝達関数は以下の数式７のようになる。

この場合に、サンプリング周波数ｆ_ｓで正規化した周波数特性を図９に示す。図９のｄＢ＿Ｈ３（ｆ）で示した線がこの場合の周波数特性を示している。図８と比べてノッチ周波数の位置が２０％高い位置（ｆ／ｆ_ｓ＝０．３）にあることが分かる。

なお、上記数式４から、αのとり得る値は−２≦α≦２の範囲内であることが分かる。この範囲内でαを変化させることで、サンプリング周波数ｆ_ｓに限定されること無く、ノッチ周波数を可変にすることができる。

以上、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００について説明した。次に、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の実施例について説明する。

図１０は、図７に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００を、スイッチとキャパシタとからなる実際の回路として実装する場合の回路の一例について示す説明図である。以下、図１０を参照して本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の構成について説明する。

図１０に示したチャージドメインフィルタ回路２００は、図７に示した構成において、ｎ＝１として、スイッチとキャパシタとからなる実際の回路として構成したものの一例を示したものである。図１０に示したように、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００は、１２個のスイッチと４個のキャパシタとからなる１つの段が６つ構成されている６段構成となっている。そして、それぞれのスイッチを適宜切り替えることにより、入力端子ＩＮからのキャパシタへの電荷の注入や、出力端子ＯＵＴへのキャパシタからの電荷の放出が繰り返して行われる。

図１１は、図１０に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００に入力するクロック信号の波形について説明する説明図である。図１１に示したクロック信号において、隣り合ったクロック信号間のパルスの立ち上がりの間隔が上述のサンプリング間隔Ｔに相当する。そして、図１０の各スイッチの近傍に付した記号（φ_１、φ_２、φ_３、φ_４、φ_５、φ_６）と、図１１のクロック信号φ_１〜φ_６とが、それぞれ対応している。本発明の第１の実施形態と同様に、図１１のクロック信号φ_１〜φ_６がそれぞれＨＩＧＨとなるタイミングで、図１０に図示した、クロック信号に対応するスイッチがそれぞれオンとなる。従って、図１１のクロック信号φ_１〜φ_６がＨＩＧＨとＬＯＷとを繰り返すことで、図１０に示した各キャパシタに電荷が蓄積され、信号のサンプリングが行われる。

また、スイッチの近傍に付した符号に、クロック信号の他にＡ、Ｂの文字を付したスイッチがある。例えば、Ａ・φ_１と表記されているスイッチ２５１ｅは、クロック信号φ_１が制御論理Ａによってクロック・ゲーティングされていることを示している。すなわち、制御論理Ａが１であればクロック信号φ_１のＨＩＧＨ・ＬＯＷの状態によってスイッチスイッチ２５１ｅがオン・オフし、制御論理Ａが０であればクロック信号φ_１のＨＩＧＨ・ＬＯＷの状態に関係なくオフになる。

なお、図１０に示した２４個のキャパシタは、各列についてはそれぞれのキャパシタは同じ容量を有することが望ましい。例えば、キャパシタＣ_１ａ、Ｃ_２ａ、Ｃ_３ａ、Ｃ_４ａ、Ｃ_５ａ、Ｃ_６ａは同じ容量を有していることが望ましい。また、各段のキャパシタは、キャパシタＣ_１ｃとＣ_１ｄ、キャパシタＣ_２ｃとＣ_２ｄ、キャパシタＣ_３ｃとＣ_３ｄ、キャパシタＣ_４ｃとＣ_４ｄ、キャパシタＣ_５ｃとＣ_５ｄ、キャパシタＣ_６ｃとＣ_６ｄは、それぞれ同じ容量を有することが望ましい。また、上記の数式５のαは、１段目を例にすると、キャパシタＣ_１ａおよびＣ_１ｂの容量をキャパシタＣ_１ｃの容量で正規化することで決めることができる。

また、図１０に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の各スイッチとして、本発明の第１の実施形態と同様に、ＭＯＳＦＥＴやＣＭＯＳＦＥＴを用いてもよい。

図１０に示したチャージドメインフィルタ回路２００は、図４に示した本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００と同様に、入力と出力のサンプリングレートが同じであるフィルタである。そして、チャージドメインフィルタ回路２００は、キャパシタの容量や制御論理Ａ、Ｂの状態によって正規化周波数特性のノッチの位置を切り替えることが可能である。以上、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の構成について説明した。次に、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の動作について説明する。

まず、キャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄに着目すると、クロック信号φ_１がＨＩＧＨとなっているタイミングでスイッチ２５２ａ、２５２ｂ、２５２ｃ、２５２ｄがいずれもオンとなり、キャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄが接地されるので、キャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄに残留している電荷が放出されることによりキャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄがリセットされる。

そして、クロック信号φ_２がＨＩＧＨとなっているタイミングで、スイッチ２５２ａ、２５２ｂ、２５２ｃ、２５２ｄがいずれもオフとなり、スイッチ２５２ｇ、２５２ｈが共にオンとなるので、入力端子ＩＮとキャパシタＣ_２ｃ、Ｃ_２ｄとが接続され、キャパシタＣ_２ｃ、Ｃ_２ｄに電荷が蓄積される。また、スイッチ２５２ｅ、２５２ｆがオンになるかどうかは制御論理Ａ、Ｂの状態によって決まり、制御論理Ａ、Ｂの状態によってキャパシタＣ_２ａ、Ｃ_２ｂに電荷が蓄積されるかどうかが決まる。ここでは分かりやすくするために制御論理Ａ、Ｂが共に１であるとして説明する。制御論理Ａ、Ｂが共に１の場合は、クロック信号φ_２がＨＩＧＨとなっているタイミングでスイッチ２５２ｅ、２５２ｆもオンとなり、入力端子ＩＮとキャパシタＣ_２ａ、Ｃ_２ｂとが接続され、キャパシタＣ_２ａ、Ｃ_２ｂに電荷が蓄積される。

そして、クロック信号φ_３がＨＩＧＨとなっているタイミングでスイッチ２５２ｅ、２５２ｆ、２５２ｇ、２５２ｈがいずれもオフとなり、スイッチ２５２ｋがオンとなるので、キャパシタＣ_２ｃに蓄積されている電荷が出力端子ＯＵＴに出力される。また、クロック信号φ_３がＨＩＧＨとなっているタイミングでオンとなるスイッチは、他にスイッチ２５１ｉ、２５１ｊ、２５６ｌがある。従って、クロック信号φ_３がＨＩＧＨとなっているタイミングで、キャパシタＣ_１ａ、Ｃ_１ｂ、Ｃ_６ｄに蓄積されている電荷が出力端子ＯＵＴに出力される。キャパシタＣ_１ａ、Ｃ_１ｂに蓄積されている電荷は、サンプリング周期でクロック信号φ_３より２周期前に相当するクロック信号φ_１がＨＩＧＨとなったタイミングで蓄積されたものであり、キャパシタＣ_６ｄに蓄積されている電荷は、サンプリング周期でクロック信号φ_３より３周期前に相当するクロック信号φ_６がＨＩＧＨとなったタイミングで蓄積されたものである。

このように、他の段のキャパシタにおいても、同様にサンプリングクロック毎に電荷の蓄積と放出が繰り返し行われるので、入力と出力のサンプリングレートは同一となる。

ここで、αを用いて各段におけるキャパシタの容量比を説明する。例えば、キャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_１ｃの容量との比はα：１とする。すると、キャパシタＣ_１ｃの容量とキャパシタＣ_１ｄの容量とは同じであることが望ましいので、キャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_１ｃの容量と、キャパシタＣ_１ｄの容量との比はα：１：１である。従って、各段におけるキャパシタの容量の合計は、キャパシタＣ_１ｃの容量を１とすると２＋αとなり、上述した数式５の分母を満足する。

そして、ここではｎ＝１の場合について説明しているので、数式５の分子第１項はサンプリングタイミングから１周期分、分子第２項は２周期分、分子第３項は３周期分、それぞれ遅延させたものとなっている。従って、数式５の分子第１項はキャパシタＣ_２ｃに蓄積されていた電荷の出力に相当し、分子第２項はキャパシタＣ_１ａおよびＣ_１ｂに蓄積されていた電荷に相当し、分子第３項はキャパシタＣ_６ｄに蓄積されていた電荷の出力に相当する。キャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_２ｃ（またはキャパシタＣ_６ｄ）の容量との比はα：１であるので、上述した数式５の分子も満足する。

従って、図１０に示したチャージドメインフィルタ回路２００は、上述した数式５を満足し、図７に示したチャージドメインフィルタ回路２００が図１０に示した回路構成で実現可能であることが分かる。

なお、数式５のαの値は上述したようにキャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_１ｃの容量との比で決まる。簡単な例を示すと、例えばキャパシタＣ_１ａ、Ｃ_１ｂの容量を２進重み付けにして、キャパシタＣ_１ａとキャパシタＣ_１ｃとの容量比を０．５：１、キャパシタＣ_１ｂとキャパシタＣ_１ｃとの容量比を１：１とすると、制御論理Ａ、Ｂの状態を変化させることで、キャパシタＣ_１ｃの容量を１としたキャパシタＣ_１ａおよびＣ_１ｂの容量の和は（つまり、数式５のαの値）は、０、０．５、１、１．５の４通りをとることができる。なお、キャパシタＣ_１ａおよびＣ_１ｂの代わりに容量を連続的に変更可能な可変キャパシタを用いることで、数式５のαの値を連続的に変化可能であることは言うまでもない。可変キャパシタを用いることで、正規化周波数特性を連続的に変化させることができる。

図１２は、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００において、αの値を０、０．５、１、１．５の４通りに変化させた場合の正規化周波数特性を示す説明図である。図１２において、ｄＢ＿Ｈ０（ｆ）はαの値が０の場合の正規化周波数特性を、ｄＢ＿Ｈ１（ｆ）はαの値が０．５の場合の正規化周波数特性を、ｄＢ＿Ｈ２（ｆ）はαの値が１の場合の正規化周波数特性を、ｄＢ＿Ｈ３（ｆ）はαの値が１．５の場合の正規化周波数特性を、それぞれ表している。図１２に示したように、αの値を変化させることでノッチ周波数の位置が異なる正規化周波数特性を得ることができる。

以上、本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の動作について説明した。なお、本発明においては、チャージドメインフィルタ回路２００を差動
化して、逆相の信号をキャパシタＣ_１ａおよびＣ_１ｂ〜キャパシタＣ_６ａおよびＣ_６ｂに入力してもよい。逆相の信号をキャパシタＣ_１ａおよびＣ_１ｂ〜キャパシタＣ_６ａおよびＣ_６ｂに入力することで、αの値が負の値となり、数式５で示した伝達関数を満足するチャージドメインフィルタ回路を構成することができる。

以上説明したように、本発明の第２の実施形態によれば、キャパシタの容量を切り替えることによって数式５におけるαの値を変え、第１の実施形態のようにノッチ周波数の位置をサンプリング周波数の整数分の１に限定することなく設定することができる。また、第１の実施形態と同様に、チャージドメインフィルタ回路２００に入力するクロック信号は同一の波形であって位相だけが異なっている、短い周期のクロック信号であるので、クロック信号の生成が容易であり、高速に動作させても消費電力を小さく抑えることができる。さらに、チャージドメインフィルタ回路２００に入力するクロック信号の波形は単純で、かつ周期が短い矩形波であるため、スペクトラムに低周波成分が含まれず、仮にフィルタの通過帯域内にクロック信号のスペクトラムが混入しても容易に除去することができる。

（第３の実施形態）
本発明の第２の実施形態では、異なるタイミングでサンプリングされる３つの信号を合成し、周波数特性を変更することができるチャージドメインフィルタ回路について説明した。本発明の第３の実施形態では、異なるタイミングでサンプリングされる４つの信号を合成して、周波数特性を変更することができるチャージドメインフィルタ回路について説明する。

図１３は、本発明の第３の実施形態にかかるチャージドメインフィルタ回路３００の構成をブロック図で説明する説明図である。以下、図１３を用いて本発明の第２の実施形態にかかるチャージドメインフィルタ回路３００について説明する。

図１３に示したように、本発明の第３の実施形態にかかるチャージドメインフィルタ回路３００は、ＦＩＲフィルタの一例であり、遅延レジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄと、乗算器３２０ａ、３２０ｂ、３２０ｃ、３２０ｄと、加算器３３０と、を含んで構成される。

本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００、および本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００と同じく、チャージドメインフィルタ回路３００には、連続時間信号をサンプリング間隔Ｔで標本化した離散時間信号が入力端子ＩＮから入力される。またサンプリング周波数を同様にｆ_ｓ（＝１／Ｔ）とする。遅延レジスタ３１０ａは、入力信号をサンプリング時点から時間Ｔ遅延させて出力するものである。遅延レジスタ３１０ａから出力される信号は、遅延レジスタ３１０ｂおよび乗算器３２０ａに入力される。なお、サンプリング間隔Ｔは任意に設定することができる可変の値である。所望の周波数特性を得るためにサンプリング間隔Ｔを変化させてもよい。

遅延レジスタ３１０ｂは、遅延レジスタ３１０ａから出力される信号を時間ｎ＊Ｔ（Ｔのｎ倍、ｎは１以上の整数）遅延させて出力するものである。つまり、遅延レジスタ３１０ｂからの出力信号はサンプリング時点からＴ（ｎ＋１）だけ遅延した信号となる。遅延レジスタ３１０ｂから出力される信号は、遅延レジスタ３１０ｃおよび乗算器３２０ｂに入力される。

遅延レジスタ３１０ｃは、遅延レジスタ３１０ｂから出力される信号をさらに時間Ｔ遅延させて出力するものである。つまり、遅延レジスタ３１０ｃからの出力信号はサンプリング時点からＴ（ｎ＋２）だけ遅延した信号となる。遅延レジスタ３１０ｃから出力される信号は、遅延レジスタ３１０ｄおよび乗算器３２０ｃに入力される。遅延レジスタ３１０ｄは、遅延レジスタ３１０ｃから出力される信号をさらに時間ｎ＊Ｔ遅延させて出力するものである。つまり、遅延レジスタ３１０ｄからの出力信号はサンプリング時点からＴ（２ｎ＋２）だけ遅延した信号となる。遅延レジスタ３１０ｃから出力される信号は、遅延レジスタ３１０ｄおよび乗算器３２０ｄに入力される。

乗算器３２０ａは、遅延レジスタ３１０ａから出力される信号に１／（２＋｜２α｜）を乗じて出力するものである。同様に、乗算器３２０ｂは、遅延レジスタ３１０ｂから出力される信号にα／（２＋｜２α｜）を乗じて出力するものであり、乗算器３２０ｃは、遅延レジスタ３１０ｃから出力される信号にα／（２＋｜２α｜）を乗じて出力するものであり、乗算器３２０ｄは、遅延レジスタ３１０ｄから出力される信号に１／（２＋｜２α｜）を乗じて出力するものである。そして、加算器３３０は乗算器３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄからの出力信号を加算して出力するものである。

なお、ここでαの値を絶対値としているのは、本発明の第２の実施形態と同様に、αは負の値も取り得るからである。具体的には、回路を差動化して、遅延レジスタ３１０ｂ、３１０ｄに逆相の信号を入力することでαの値が負の値となり得る。

ここでαは以下の数式８を満たすものである。

ここで、ｆｒｅｌとはα＝０の場合における、ノッチが生じる最も低い周波数を１．０としたときの相対周波数を表している。そして、図１３に示したチャージドメインフィルタ回路３００の伝達関数は、以下の数式９の通りとなる。

例えば、ｎ＝１で係数αをα＝０とした場合には、上記の数式９は以下の数式１０のようになる。

この場合に、サンプリング周波数ｆ_ｓで正規化した周波数特性を図１４に示す。図１４に示したグラフにおいて、ｄＢ＿Ｈ４（ｆ）で示した線が、ｎ＝１で係数αをα＝０とした場合における、サンプリング周波数ｆ_ｓで正規化した周波数特性を表している。図１４に示したように、ｎ＝１で係数αをα＝０とした場合には、正規化周波数ｆ／ｆ_ｓが０．１６７（＝１／６）のところにノッチが生じていることが分かる。係数αが０の場合は乗算器３２０ｂ、３２０ｃからの出力が０となるため、チャージドメインフィルタ回路３００は結果的に２つの信号を合成して出力するチャージドメインフィルタとなる。２つの信号を合成して出力する場合には、ノッチ位置が生じる周波数（ノッチ周波数）はサンプリング周波数の整数分の１の周波数に限られる。

次に、このノッチ周波数を２０％高くしたい場合を考える。ノッチ周波数を２０％高くするには、数式８のｆｒｅｌを１．２としてαを求める（ｎの値はｎ＝１で変化させないものとする）。すると、αの値はα＝０．３８２となる。αが０．３８２の場合のチャージドメインフィルタ回路３００の伝達関数は以下の数式１１のようになる。

この場合に、サンプリング周波数ｆ_ｓで正規化した周波数特性を図１５に示す。図１５に示したグラフにおいて、ｄＢ＿Ｈ４（ｆ）で示した線が、この場合における正規化周波数特性を表している。図１４と比べてノッチ周波数の位置が２０％高い位置（ｆ／ｆ_ｓ＝０．２）にあることが分かる。

以上、本発明の第３の実施形態にかかるチャージドメインフィルタ回路３００について説明した。

以上説明したように、本発明の第３の実施形態にかかるチャージドメインフィルタ回路３００によれば、異なるタイミングでサンプリングされる４つの信号を合成し、またαの値を変化させるようにサンプリングタイミングを変化させることでチャージドメインフィルタ回路３００の周波数特性を変更することができる。

（第４の実施形態）
次に、本発明の第４の実施形態にかかるチャージドメインフィルタ回路について説明する。以下において説明する本発明の第４の実施形態では、本発明の第２の実施形態にしめしたチャージドメインフィルタ回路を２つ組み合わせることで周波数特性を可変とすることを特徴とする。

図１６は、本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００について説明する説明図であり、図１７は、図１６に示した本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００を、スイッチとキャパシタとで構成される実際の回路として実装する場合の回路の一例について示す説明図である。以下、図１６および図１７を参照してチャージドメインフィルタ回路４００の構成について説明する。

図１６に示したように、本発明の第３の実施形態の実施例であるチャージドメインフィルタ回路４００は、遅延レジスタ４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１０ｅと、乗算器４２０ａ、４２０ｂ、４４０ａ、４４０ｂと、加算器４３０ａ、４３０ｂと、を含んで構成される。

図１６に示したチャージドメインフィルタ回路４００には、上記第１の実施形態〜第３の実施形態と同様に、連続時間信号をサンプリング間隔Ｔで標本化した離散時間信号が入力端子ＩＮから入力される。またサンプリング周波数を同様にｆ_ｓ（＝１／Ｔ）とする。遅延レジスタ４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１０ｅは、それぞれ入力信号を時間Ｔ遅延させて出力するものである。なお、サンプリング間隔Ｔは任意に設定することができる可変の値である。所望の周波数特性を得るためにサンプリング間隔Ｔを変化させてもよい。

乗算器４２０ａ、４２０ｂは、それぞれ遅延レジスタ４１０ｃから出力される信号に係数αを乗じて出力するものである。加算器４３０ａは、遅延レジスタ４１０ａ、乗算器４２０ａ、および遅延レジスタ４１０ｅの出力を加算して出力するものであり、同様に加算器４３０ｂは、遅延レジスタ４１０ｂ、乗算器４２０ｂ、および遅延レジスタ４１０ｄの出力を加算して出力するものである。そして、乗算器４４０ａ、４４０ｂは、それぞれ加算器４３０ａ、４３０ｂから出力される信号に１／（２＋｜α｜）を乗じて出力するものである。

図１６に示したチャージドメインフィルタ回路４００は、図７に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００を、スイッチＳ１、Ｓ２のオン・オフによってｎ＝１の場合とｎ＝２の場合との両方に対応させたものである。

図１７は、図１６に示した本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００を、スイッチとキャパシタとで構成される実際の回路として実装する場合の回路の一例について示す説明図である。図１７に示したように、本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００は、１２個のスイッチと４個のキャパシタとの組が８つ構成されている８段構成となっている。そして、それぞれのスイッチを適宜切り替えることにより、入力端子ＩＮからのキャパシタへの電荷の注入や、出力端子ＯＵＴへのキャパシタからの電荷の放出が繰り返して行われる。

図１８は、図１７に示した本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００に入力するクロック信号の波形について説明する説明図である。図１８に示したクロック信号において、隣り合ったクロック信号間のパルスの立ち上がりの間隔が上述のサンプリング間隔Ｔに相当する。そして、図１７の各スイッチの近傍に付した記号（φ_１、φ_２、φ_３、φ_４、φ_５、φ_６、φ_７、φ_８）と、図１８のクロック信号φ_１〜φ_８とが、それぞれ対応している。図１８のクロック信号φ_１〜φ_８がそれぞれＨＩＧＨとなるタイミングで、図１７に図示した、クロック信号に対応するスイッチがそれぞれオンとなる。従って、図１８のクロック信号φ_１〜φ_８がＨＩＧＨとＬＯＷとを繰り返すことで、図１７に示した各キャパシタに電荷が蓄積され、信号のサンプリングが行われる。

また、スイッチの近傍に付した符号に、クロック信号の他にＡ、Ｂの文字を付したスイッチがある。例えば、Ａ・φ_１と表記されているスイッチ４５１ｅは、クロック信号φ_１が制御論理Ａによってクロック・ゲーティングされていることを示している。すなわち、制御論理Ａが１であればクロック信号φ_１のＨＩＧＨ・ＬＯＷの状態によってスイッチスイッチ４５１ｅがオン・オフし、制御論理Ａが０であればクロック信号φ_１のＨＩＧＨ・ＬＯＷの状態に関係なくオフになる。

また、図１７の記号ψは、それぞれどちらか１つのクロック信号によってスイッチがオンされることを示している。例えば、ψ_１ｃ（φ_３、φ_２）は、クロック信号φ_２、φ_３のいずれか１つがＨＩＧＨとなるとスイッチ４５１ｋがオンとなることを示している。また、ψ_１ｃ〜ψ_８ｃおよびψ_１ｄ〜ψ_８ｄは、それぞれ同じ位置に対応するクロック信号がＨＩＧＨとなると、各スイッチがオンとなる。例えば、クロック信号φ_３がＨＩＧＨとなるとスイッチ４５１ｋがオンになる場合には、クロック信号φ_５がＨＩＧＨとなるとスイッチ４５１ｌはオンになり、クロック信号φ_４がＨＩＧＨとなるとスイッチ４５２ｋがオンになり、クロック信号φ_６がＨＩＧＨとなるとスイッチ４５２ｌがオンになる。以下の記号ψが付されているスイッチについても同様である。

なお、記号ψが付されたスイッチでどちらのクロック信号に応答してオン・オフするかは、図１６に示したスイッチＳ１、Ｓ２のオン・オフに対応する。従って、どちらのクロック信号に応答するかによって、ｎ＝１の場合とｎ＝２の場合とのどちらか一方を選択することができる。

図１７に示した２４個のキャパシタは、図１０に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００と同様に、各列についてはそれぞれのキャパシタは同じ容量を有することが望ましい。例えば、キャパシタＣ_１ａ、Ｃ_２ａ、Ｃ_３ａ、Ｃ_４ａ、Ｃ_５ａ、Ｃ_６ａは同じ容量を有していることが望ましい。また、各段のキャパシタも、図１０に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００と同様に、キャパシタＣ_１ｃとＣ_１ｄ、キャパシタＣ_２ｃとＣ_２ｄ、キャパシタＣ_３ｃとＣ_３ｄ、キャパシタＣ_４ｃとＣ_４ｄ、キャパシタＣ_５ｃとＣ_５ｄ、キャパシタＣ_６ｃとＣ_６ｄは、それぞれ同じ容量を有することが望ましい。また、上記の数式５のαは、１段目を例にすると、キャパシタＣ_１ａおよびＣ_１ｂの容量をキャパシタＣ_１ｃの容量で正規化することで決定することができる。

また、図１７に示した本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００の各スイッチとしてＭＯＳＦＥＴやＣＭＯＳＦＥＴを用いてもよい。

図１７に示したチャージドメインフィルタ回路４００は、入力と出力のサンプリングレートが同じであるフィルタであり、正規化周波数特性のノッチの位置を８通りに切り替えることが可能である。以上、本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００の構成について説明した。次に、本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００の動作について説明する。

まず、キャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄに着目すると、クロック信号φ_１がＨＩＧＨとなっているタイミングでスイッチ４５２ａ、４５２ｂ、４５２ｃ、４５２ｄがいずれもオンとなり、キャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄが接地されるので、キャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄに残留している電荷が放出されることによりキャパシタＣ_２ａ、Ｃ_２ｂ、Ｃ_２ｃ、Ｃ_２ｄがリセットされる。

そして、クロック信号φ_２がＨＩＧＨとなっているタイミングで、スイッチ４５２ａ、４５２ｂ、４５２ｃ、４５２ｄがいずれもオフとなり、スイッチ４５２ｇ、４５２ｈが共にオンとなるので、入力端子ＩＮとキャパシタＣ_２ｃ、Ｃ_２ｄとが接続され、キャパシタＣ_２ｃ、Ｃ_２ｄに電荷が蓄積される。また、スイッチ４５２ｅ、４５２ｆがオンになるかどうかは制御論理Ａ、Ｂの状態によって決まり、制御論理Ａ、Ｂの状態によってキャパシタＣ_２ａ、Ｃ_２ｂに電荷が蓄積されるかどうかが決まる。ここでは分かりやすくするために制御論理Ａ、Ｂが共に１であるとして説明する。制御論理Ａ、Ｂが共に１の場合は、クロック信号φ_２がＨＩＧＨとなっているタイミングでスイッチ４５２ｅ、４５２ｆもオンとなり、入力端子ＩＮとキャパシタＣ_２ａ、Ｃ_２ｂとが接続され、キャパシタＣ_２ａ、Ｃ_２ｂに電荷が蓄積される。

そして、クロック信号φ_３またはφ_４がＨＩＧＨとなっているタイミングでスイッチ４５２ｅ、４５２ｆ、４５２ｇ、４５２ｈがいずれもオフとなり、スイッチ４５２ｋがオンとなるので、キャパシタＣ_２ｃに蓄積されている電荷が出力端子ＯＵＴに出力される。ここでは、クロック信号φ_４がＨＩＧＨとなっているタイミングでスイッチ４５２ｋがオンとなり、キャパシタＣ_２ｃに蓄積されている電荷が出力端子ＯＵＴに出力されるものとする。つまり、図７のチャージドメインフィルタ回路２００においてｎ＝１に対応する場合について説明する。

ここで、クロック信号φ_４がＨＩＧＨとなっているタイミングでオンとなるスイッチは、他にスイッチ４５１ｉ、４５１ｊ、４５８ｌがある。従って、クロック信号φ_４がＨＩＧＨとなっているタイミングで、キャパシタＣ_１ａ、Ｃ_１ｂ、Ｃ_８ｄに蓄積されている電荷が出力端子ＯＵＴに出力される。キャパシタＣ_１ａ、Ｃ_１ｂに蓄積されている電荷は、サンプリング周期でクロック信号φ_４より３周期前に相当するクロック信号φ_１がＨＩＧＨとなったタイミングで蓄積されたものであり、キャパシタＣ_８ｄに蓄積されている電荷は、サンプリング周期でクロック信号φ_４より４周期前に相当するクロック信号φ_８がＨＩＧＨとなったタイミングで蓄積されたものである。

そして、ここではｎ＝１の場合について説明しているので、数式５の分子第１項はサンプリングタイミングから１周期分、分子第２項は２周期分、分子第３項は３周期分、それぞれ遅延させたものとなっている。従って、数式５の分子第１項はキャパシタＣ_２ｃに蓄積されていた電荷の出力に相当し、分子第２項はキャパシタＣ_１ａおよびＣ_１ｂに蓄積されていた電荷に相当し、分子第３項はキャパシタＣ_８ｄに蓄積されていた電荷の出力に相当する。キャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_２ｃ（またはキャパシタＣ_８ｄ）の容量との比はα：１であるので、上述した数式５の分子も満足する。伝達関数を数式１２に示す。

なお、数式１２では、上記数式５にｎ＝１を代入したものと比較して全体的にサンプリングタイミングが１周期分遅延しているが、全体的に１周期分遅延しているため、周波数特性には全く影響は無い。

以上、ｎ＝１の場合について説明したが、一方でクロック信号φ_３がＨＩＧＨとなっているタイミングでスイッチ４５２ｋがオンとなり、キャパシタＣ_２ｃに蓄積されている電荷が出力端子ＯＵＴに出力される場合、つまり、図７のチャージドメインフィルタ回路２００においてｎ＝２に対応する場合についても同様の動作を行う点について説明する。

クロック信号φ_３がＨＩＧＨとなっているタイミングでオンとなるスイッチは、他にスイッチ４５８ｉ、４５８ｊ、４５６ｌがある。従って、クロック信号φ_３がＨＩＧＨとなっているタイミングで、キャパシタＣ_８ａ、Ｃ_８ｂ、Ｃ_６ｄに蓄積されている電荷が出力端子ＯＵＴに出力される。キャパシタＣ_８ａ、Ｃ_８ｂに蓄積されている電荷は、サンプリング周期でクロック信号φ_３より３周期前に相当するクロック信号φ_８がＨＩＧＨとなったタイミングで蓄積されたものであり、キャパシタＣ_６ｄに蓄積されている電荷は、サンプリング周期でクロック信号φ_３より５周期前に相当するクロック信号φ_６がＨＩＧＨとなったタイミングで蓄積されたものである。

ここで、αを用いて各段におけるキャパシタの容量比を説明する。例えば、キャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_１ｃの容量との比はα：１とする。すると、キャパシタＣ_１ｃの容量とキャパシタＣ_１ｄの容量とは同じであることが望ましいので、キャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_１ｃの容量と、キャパシタＣ_１ｄの容量との比はα：１：１である。従って、各段におけるキャパシタの容量の合計は、キャパシタＣ_１ｃの容量を１とすると２＋αとなり、ｎ＝１の場合と同様に、上述した数式５の分母を満足する。

そして、ここではｎ＝２の場合について説明しているので、数式５の分子第１項はサンプリングタイミングから１周期分、分子第２項は３周期分、分子第３項は５周期分、それぞれ遅延させたものとなっている。従って、数式５の分子第１項はキャパシタＣ_２ｃに蓄積されていた電荷の出力に相当し、分子第２項はキャパシタＣ_８ａおよびＣ_８ｂに蓄積されていた電荷に相当し、分子第３項はキャパシタＣ_６ｄに蓄積されていた電荷の出力に相当する。キャパシタＣ_８ａおよびＣ_８ｂの容量の和と、キャパシタＣ_２ｃ（またはキャパシタＣ_６ｄ）の容量との比はα：１であるので、上述した数式５の分子も満足する。伝達関数を数式１３に示す。

以上、ｎ＝２の場合について説明した。このように、図１７に示した本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００は、図１６に示したチャージドメインフィルタ回路４００の構成を満足することが分かる。

なお、数式１１および数式１２のαの値は、上記数式５におけるαの値と同様に、キャパシタＣ_１ａおよびＣ_１ｂの容量の和と、キャパシタＣ_１ｃの容量との比で決まる。簡単な例を示すと、例えばキャパシタＣ_１ａ、Ｃ_１ｂの容量を２進重み付けにして、キャパシタＣ_１ａとキャパシタＣ_１ｃとの容量比を０．５：１、キャパシタＣ_１ｂとキャパシタＣ_１ｃとの容量比を１：１とすると、制御論理Ａ、Ｂの状態を変化させることで、キャパシタＣ_１ｃの容量を１としたキャパシタＣ_１ａおよびＣ_１ｂの容量の和は（つまり、数式１１、数式１２のαの値）は、０、０．５、１、１．５の４通りをとることができる。なお、キャパシタＣ_１ａおよびＣ_１ｂの代わりに容量を連続的に変更可能な可変キャパシタを用いることで、数式１１および数式１２のαの値を連続的に変化可能であることは言うまでもない。可変キャパシタを用いることで、正規化周波数特性を連続的に変化させることができる。

ｎ＝１の場合にαの値を０、０．５、１、１．５に変化させた場合の正規化周波数特性は、図１２に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００において、αの値を０、０．５、１、１．５の４通りに変化させた場合の正規化周波数特性と同一の特性を有する。図１９は、本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００において、αの値を０、０．５、１、１．５の４通りに変化させた場合の正規化周波数特性を示す説明図である。図１９において、ｄＢ＿Ｈ４（ｆ）はαの値が０の場合の正規化周波数特性を、ｄＢ＿Ｈ５（ｆ）はαの値が０．５の場合の正規化周波数特性を、ｄＢ＿Ｈ６（ｆ）はαの値が１の場合の正規化周波数特性を、ｄＢ＿Ｈ７（ｆ）はαの値が１．５の場合の正規化周波数特性を、それぞれ表している。図１９に示したように、αの値を変えることでノッチ周波数の位置が異なる周波数特性を得ることができる。また、ｎの値を切り替えることでフィルタの次数が変わり、ノッチ周波数が大幅に変化する。

以上、本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００の動作について説明した。なお、本発明においては、チャージドメインフィルタ回路４００を差動
化して、逆相の信号をキャパシタＣ_１ａおよびＣ_１ｂ〜キャパシタＣ_８ａおよびＣ_８ｂに入力してもよい。逆相の信号をキャパシタＣ_１ａおよびＣ_１ｂ〜キャパシタＣ_８ａおよびＣ_８ｂに入力することで、αの値が負の値となり、数式１２および数式１３で示した伝達関数を満足するチャージドメインフィルタ回路を構成することができる。

以上説明したように、本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００によれば、キャパシタの容量を切り替えることによって数式１２および数式１３におけるαの値を変え、本発明の第１の実施形態のようにノッチ周波数の位置をサンプリング周波数の整数分の１に限定することなく設定することができる。また、本発明の第１の実施形態と同様に、チャージドメインフィルタ回路４００に入力するクロック信号は同一の波形であって位相だけが異なっている、短い周期のクロック信号であるので、クロック信号の生成が容易であり、高速に動作させても消費電力を小さく抑えることができる。さらに、チャージドメインフィルタ回路４００に入力するクロック信号の波形は単純で、かつ周期が短い矩形波であるため、スペクトラムに低周波成分が含まれず、仮にフィルタの通過帯域内にクロック信号のスペクトラムが混入しても容易に除去することができる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は、チャージドメインフィルタ回路に適用可能である。

本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００の構成を説明する説明図である。図１に示したチャージドメインフィルタ回路１００でスイッチＳ３のみが閉じている場合の正規化周波数特性を示す説明図である。チャージドメインフィルタ回路１００における正規化周波数特性のノッチの位置を変化させていることを示す説明図である。本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００を実際の回路として実装する場合の回路の一例について示す説明図である。図４に示した本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００に入力するクロック信号の波形について説明する説明図である。図４に示した本発明の第１の実施形態にかかるチャージドメインフィルタ回路１００に入力するクロック信号を選択する回路について説明する説明図である。本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の構成を説明する説明図である。図７に示したチャージドメインフィルタ回路２００の正規化周波数特性の一例を示す説明図である。図７に示したチャージドメインフィルタ回路２００の正規化周波数特性の一例を示す説明図である。本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００を実際の回路として実装する場合の回路の一例について示す説明図である。図１０に示した本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００に入力するクロック信号の波形について説明する説明図である。本発明の第２の実施形態にかかるチャージドメインフィルタ回路２００の正規化周波数特性を示す説明図である。本発明の第３の実施形態にかかるチャージドメインフィルタ回路３００の構成を説明する説明図である。図１３に示したチャージドメインフィルタ回路３００の正規化周波数特性の一例を示す説明図である。図１３に示したチャージドメインフィルタ回路３００の正規化周波数特性の一例を示す説明図である。本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００について説明する説明図である。本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００を実際の回路として実装する場合の回路の一例について示す説明図である。図１７に示した本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００に入力するクロック信号の波形について説明する説明図である。本発明の第４の実施形態にかかるチャージドメインフィルタ回路４００の正規化周波数特性を示す説明図である。従来のリコンフィギュアラブルなフィルタ特性を有するチャージドメインフィルタ回路を示す説明図である。図２０のチャージドメインフィルタ回路１０に入力されるクロック信号の波形を示す説明図である。数式２で示す伝達関数を実現するためのＳＩＮＣフィルタのブロック図を示す説明図である。図２２に示すＳＩＮＣフィルタの正規化周波数特性を示す説明図である。

符号の説明

１００、２００、３００、４００チャージドメインフィルタ回路

Claims

信号のサンプリングを行うサンプリングキャパシタを備え、所定の間隔でサンプリングされる第１の信号を出力する第１の信号出力手段と、
信号のサンプリングを行うサンプリングキャパシタを備え、前記第１の信号と同間隔で、かつ異なるタイミングでサンプリングされる第２の信号を出力する第２の信号出力手段と、
同タイミングで出力される前記第１の信号と前記第２の信号とを加算して出力する加算手段と、
を含み、
前記第２の信号出力手段は、前記第２の信号の出力タイミングを調整することで前記第２の信号のサンプリングのタイミングを複数の中から選択可能であることを特徴とする、チャージドメインフィルタ回路。
前記第２の信号出力手段に入力される複数のクロック信号を生成するクロック信号生成手段をさらに含み、
前記第２の信号出力手段は、前記クロック信号生成手段で生成される前記クロック信号を選択して入力することによって前記第２の信号の出力タイミングを調整して、前記第２の信号のサンプリングのタイミングを選択可能であることを特徴とする、請求項１に記載のチャージドメインフィルタ回路。
前記所定の間隔を可変とすることを特徴とする、請求項１に記載のチャージドメインフィルタ回路。