CN101888222A - 滤波电路和通信设备 - Google Patents

滤波电路和通信设备 Download PDF

Info

Publication number
CN101888222A
CN101888222A CN2010101739281A CN201010173928A CN101888222A CN 101888222 A CN101888222 A CN 101888222A CN 2010101739281 A CN2010101739281 A CN 2010101739281A CN 201010173928 A CN201010173928 A CN 201010173928A CN 101888222 A CN101888222 A CN 101888222A
Authority
CN
China
Prior art keywords
capacitor
capacitor unit
input
current signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101739281A
Other languages
English (en)
Other versions
CN101888222B (zh
Inventor
饭田幸生
吉泽淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101888222A publication Critical patent/CN101888222A/zh
Application granted granted Critical
Publication of CN101888222B publication Critical patent/CN101888222B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00Transversal filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00Networks using time-varying elements, e.g. N-path filters
    • H03H19/004Switched capacitor networks

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一种滤波电路和通信设备。滤波电路包括:电压电流转换部分,其将输入到输入端子的电压信号转换为电流信号;第一电容器单元,其由多个电容器构成,在第一电容器单元中,从电压电流转换部分输出的电流信号被按顺序输入到各电容器,该单元将电流信号所输入到的一组电容器的电荷相加并输出;第二电容器单元,其由多个电容器构成,在第二电容器单元中,从第一电容器单元输出的电流信号被按顺序输入到各电容器,该单元将电流信号所输入到的一组电容器的电荷相加并输出;以及多个连接节点,分别连接第一电容器单元中的给定电容器和第二电容器单元中的电容器。

Description

滤波电路和通信设备
技术领域
本发明涉及一种滤波电路和通信设备。
背景技术
近来,随着互补金属氧化物半导体(CMOS)工艺的小型化,降低了射频(RF)电路的供电电压。在CMOS工艺被小型化的情况下,如果使用传统的电路方法来实现RF电路,电压裕量变得不足,信号幅值的动态范围变窄。同时,随着CMOS工艺的小型化,晶体管的截止频率提高。这有利于在时间方面准确地进行高速切换操作的操作。另外,随着平板印刷术的精度的提高,电容器的电容比变得准确。
数字RF技术是一种对RF电路应用离散时间信号处理的概念以获得上述优点、同时避免由CMOS工艺的小型化产生的问题的新技术。作为数字RF技术领域中的主电路,已知电荷畴(charge domain)滤波器。电荷畴滤波器是由跨导放大器、开关和电容器构成的滤波电路。电荷畴滤波器是通过与时钟同步地积累电荷并对电荷进行放电来对模拟信号进行采样,并通过离散时间信号处理进行滤波和抽取(decimation)的电路(参见日本专利申请公开JP-A-2008-18220号;日本专利申请公开JP-A-2009-27389号;R.Bagheri,“An 800MHz to 5GHzSoftware-Defined Radio Receiver in 90nm CMOS,”ISSCC Deg.Tech.Papers,pp.1932-1941,Feb.2006;Hirata,Takahashi,Kato,Kikui和Takebe,“New high frequency,low-power FIR SC circuit(parallel cyclictype circuit)”Shingakuron(A),vol.75-A,No.1,PP.27-38,Jan.,1992;以及K.Muhammad和R.B.Staszewski,“Direct RF sampling mixer withrecursive filtering in charge domain,”in Proceedings of the InternationalSymposium on Circuits and Systems(ISCAS′04),vol.1,pp.I-577-I-580,Vancouver,BC,Canada,May 2004,sec.ASP-L29.5)。
发明内容
然而,例如,在串联连接双抽头有限持续时间脉冲响应(FIR)滤波器的电路中,在连接节点两侧布置多个开关。这些开关由诸如金属氧化物半导体场效应晶体管(MOSFET)元件的元件构成。因此,在连接节点处产生元件的寄生电容。于是,作为寄生电容的结果,滤波电路的频率特性改变。
考虑到上述情况,期望提供一种能够抑制由寄生电容引起的频率特性的改变的新颖的改进的滤波电路和通信设备。
根据本发明实施例,提供了一种滤波电路,包括:电压电流转换部分,其将输入到输入端子的电压信号转换为电流信号;第一电容器单元,其由多个电容器构成,在第一电容器单元中,从电压电流转换部分输出的电流信号被按顺序在每一个周期中输入到每一个电容器,第一电容器单元将电流信号所输入到的一组电容器的电荷相加并输出;第二电容器单元,其由多个电容器构成,在第二电容器单元中,从第一电容器单元输出的电流信号被按顺序在每一个周期中输入到每一个电容器,第二电容器单元将电流信号所输入到的一组电容器的电荷相加并输出;以及多个连接节点,其分别连接第一电容器单元中输出电荷的给定电容器和第二电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器。
在这种结构中,多个连接节点配有用于复位寄生电容的复位开关。
在这种结构中,在属于第二电容器单元的每一个电容器的复位周期中,相应电容器连接到的连接节点的寄生电容被复位。
在这种结构中,属于第二电容器单元的特定电容器被恒定地连接到连接节点,并且在特定电容器的复位周期中,特定电容器连接到的连接节点的寄生电容被复位。
根据本发明的另一个实施例,提供了一种滤波电路,包括:第一电压电流转换部分,其将输入到输入端子的正相位电压信号转换为电流信号;第一电容器单元,其由多个电容器构成,在第一电容器单元中,从第一电压电流转换部分输出的电流信号被按顺序在每一个周期输入到每一个电容器,第一电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;第二电容器单元,其由多个电容器构成,在第二电容器单元中,从第一电容器单元输出的电流信号被按顺序在每一个周期中输入到每一个电容器,第二电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;第一多个连接节点,其分别连接第一电容器单元中输出电荷的给定电容器和第二电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器;第二电压电流转换部分,其将输入到输入端子的负相位电压信号转换为电流信号;第三电容器单元,其由多个电容器构成,在第三电容器单元中,从第二电压电流转换部分输出的电流信号被按顺序在每一个周期中输入到每一个电容器,第三电容器单元将电流信号所输入到的一组电容器的电荷相加并输出;第四电容器单元,其由多个电容器构成,在第四电容器单元中,从第三电容器单元输出的电流信号被按顺序在每一个周期中输入到每一个电容器,第四电容器单元将电流信号所输入到的一组电容器的电荷相加并输出;第二多个连接节点,其分别连接第三电容器单元中输出电荷的给定电容器和第四电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器;以及第三多个连接节点,其连接第一多个连接节点中的每一个和第二多个连接节点中的每一个。
根据本发明的另一个实施例,提供了一种通信设备,其包括滤波电路,所述滤波电路包括:电压电流转换部分,其将输入到输入端子的电压信号转换为电流信号;第一电容器单元,其由多个电容器构成,在第一电容器单元中,从电压电流转换部分输出的电流信号被按顺序在每一个周期中输入到每一个电容器,第一电容器单元将电流信号所输入到的一组电容器的电荷相加并输出;第二电容器单元,其由多个电容器构成,在第二电容器单元中,从第一电容器单元输出的电流信号按顺序在每一个周期中输入到每一个电容器,第二电容器单元将电流信号所输入到的一组电容器的电荷相加并输出;以及多个连接节点,其分别连接第一电容器单元中输出电荷的给定电容器和第二电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器。
根据本发明的上述实施例,可以可靠地抑制由寄生电容引起的频率特性的改变。
附图说明
图1是示出作为电荷畴FIR滤波器100的示例的通过串联连接双抽头FIR滤波器而构成的电路的示意图;
图2是示出时钟信号Φ1至Φ4的波形改变为高电平的定时的时序图;
图3是示出定时相位和每一个采样电容器的状态之间的关系的示意图;
图4是示出在MOSFET中产生的电容的示意图;
图5是示出频率特性依据是否存在寄生电容CP而改变的方式的特性图;
图6是示出图1所示的电荷畴FIR滤波器100的块结构的示意图;
图7是示出图6所示的块结构的变形结构的示意图;
图8是示出将图7所示的第一级和第二级之间的连接节点分开并且并联连接的结构的示意图;
图9是示出根据本发明第一实施例的电荷畴FIR滤波器200的示意图;
图10是示出根据第一实施例的电荷畴FIR滤波器200的频率特性的特性图;
图11是示出图1所示的电荷畴FIR滤波器100和根据第一实施例的电荷畴FIR滤波器200的组延迟时间的特性图;
图12是示出根据第二实施例的电荷畴FIR滤波器300的结构的示意图;
图13是示出根据第三实施例的时钟信号的特性图;
图14是示出根据第三实施例的电荷畴FIR滤波器400的结构的示意图;
图15是示出根据第四实施例的电荷畴FIR滤波器500的结构的示意图;
图16是示出根据第五实施例的电荷畴FIR滤波器600的结构的示意图;
图17是示出电荷畴FIR滤波器600以采样时间Ts=1ns工作时的频率特性的特性图;
图18是示出根据第五实施例的电荷畴FIR滤波器600的组延迟时间的特性图;以及
图19是示出设置有根据每一个实施例的电荷畴FIR滤波器的通信设备的结构的示意图。
具体实施方式
下文中,参考附图详细描述本发明的优选实施例。注意,在本说明书和附图中,用相同的附图标记表示具有基本相同的功能和结构的构成元件,并且省略这些构成元件的重复说明。
以下面示出的顺序说明示例性实施例。
1.第一实施例(使用N路滤波器的示例)
(1)背景技术
(2)根据本发明第一实施例的滤波电路的结构和操作
2.第二实施例(通过增加复位开关来复位寄生电容的示例)
3.第三实施例(通过增加定时信号来复位寄生电容的示例)
4.第四实施例(在不增加复位开关和定时信号的情况下复位寄生电容的示例)
5.第五实施例(使用寄生电容来加宽频带的示例)
6.第六实施例(设置有根据每一个实施例的滤波电路的通信设备的示例)
1.第一实施例
(1)背景技术
作为根据第一实施例的电荷畴滤波器的背景技术,描述电荷畴有限持续时间脉冲响应(FIR)滤波器。图1是示出作为电荷畴FIR滤波器的示例的通过串联连接双抽头FIR滤波器102和104而构成的电路的示意图。下文中,说明图1所示的双抽头FIR滤波器100的结构和操作。
在图1中,用IN表示输入端子,用OUT表示输出端子。Gm 106是跨导放大器,其将对输入端子IN施加的电压信号转换为电流信号并且输出该电流信号。将第一级的双抽头FIR滤波器102的8个采样电容器C1a、C1b、C2a、C2b、C3a、C3b、C4a和C4b并联连接到Gm 106的输出端子,并由这些电容器构成电容器单元。采样电容器C1a、C1b、C2a、C2b、C3a、C3b、C4a和C4b中的每一个具有相同的电容C。
复位开关S1aR、S1bR、S2aR、S2bR、S3aR、S3bR、S4aR和S4bR被分别连接到采样电容器C1a、C1b、C2a、C2b、C3a、C3b、C4a和C4b。此外,充电开关S1aC、S1bC、S2aC、S2bC、S3aC、S3bC、S4aC和S4bC被分别连接到采样电容器C1a、C1b、C2a、C2b、C3a、C3b、C4a和C4b。此外,共享开关S1aS、S1bS、S2aS、S2bS、S3aS、S3bS、S4aS和S4bS被分别连接到采样电容器C1a、C1b、C2a、C2b、C3a、C3b、C4a和C4b。以这种方式,三种类型的开关,即复位开关、充电开关和共享开关被连接到采样电容器C1a、C1b、C2a、C2b、C3a、C3b、C4a和C4b中的每一个。
第二级的双抽头FIR滤波器104的采样电容器C11a、C11b、C12a、C12b、C13a、C13b、C14a和C14b中的每一个具有相同的电容C。复位开关S11aR、S11bR、S12aR、S12bR、S13aR、S13bR、S14aR和S14bR被分别连接到采样电容器C11a、C11b、C12a、C12b、C13a、C13b、C14a和C14b。此外,充电开关S11aC、S11bC、S12aC、S12bC、S13aC、S13bC、S14aC和S14bC被分别连接到采样电容器C11a、C11b、C12a、C12b、C13a、C13b、C14a和C14b。此外,共享开关S11aS、S11bS、S12aS、S12bS、S13aS、S13bS、S14aS和S14bS被分别连接到采样电容器C11a、C11b、C12a、C12b、C13a、C13b、C14a和C14b。以这种方式,三种类型的开关,即复位开关、充电开关和共享开关被连接到采样电容器C11a、C11b、C12a、C12b、C13a、C13b、C14a和C14b中的每一个。
图1所示的复位开关、充电开关和共享开关中的每一个由针对图1中的每一个开关示出的时钟信号Φ1至Φ4的波形驱动。开关的每一个在时钟信号Φ1至Φ4的波形的每一个改变为高电平的定时相位中接通。例如,共享开关S1aS和共享开关S1bS在时钟信号Φ1的波形改变为高电平的定时相位中接通。此外,充电开关S1bC在时钟信号Φ3的波形改变为高电平的定时相位中接通。充电开关S1aC在时钟信号Φ4的波形改变为高电平的定时相位中接通。
图2是示出时钟信号Φ1至Φ4的波形改变为高电平的定时的时序图。如图2所示,分别驱动时钟信号Φ1至Φ4的波形,使得开关按顺序在时间段(section)Ts接通。
开关被分别在与图1中的开关附近示出的Φ1至Φ4相对应的图2所示的时钟信号Φ1至Φ4的波形改变为高电平的定时相位中接通。每一个采样电容器在连接到每一个采样电容器的三种类型的开关之一接通的定时相位中处于复位状态、充电状态和共享状态之一。更具体地,每一个采样电容器在连接到每一个采样电容器的复位开关接通的定时相位中处于复位状态。每一个采样电容器在连接到每一个采样电容器的充电开关接通的定时相位中处于充电状态。每一个采样电容器在连接到每一个采样电容器的共享开关接通的定时相位中处于共享状态。此外,每一个采样电容器在连接到每一个采样电容器的所有开关断开的定时相位中处于保持状态。
在图1中,连接到第一级FIR滤波器102和第二级FIR滤波器104之间的连接节点的电容CP表示在连接节点中产生的寄生电容。因此,电容CP不作为由实际元件构成的电容器而存在。
图3是示出定时相位和每一个采样电容器的状态之间的关系的示意图。纵轴表示每一个采样电容器,横轴表示定时相位。这里,使用第一级FIR滤波器102中的一对采样电容器C2b和C2a作为示例,来说明电路操作。首先,参考图3来说明采样电容器C2b的状态。当复位开关S2bR在时钟信号Φ3的定时相位中接通时,采样电容器C2b改变为复位状态。于是,对在采样电容器C2b中积累的电荷放电。接下来,当充电开关S2bC和S1aC在时钟信号Φ4的定时相位中接通时,采样电容器C2b以及采样电容器C1a改变为充电状态。在这种状态下,在图3所示的所有采样电容器中,仅采样电容器C1a和采样电容器C2b处于充电状态。因此,从Gm 106提供的电流的一半流入采样电容器C2b,其余一半流入采样电容器C1a。于是,电荷被存储在采样电容器C2b和C1a中。接下来,在时钟信号Φ1的定时相位中,随着连接到采样电容器C2b的所有开关S2bR、S2bC和S2bS断开,采样电容器C2b改变为保持状态。于是,保持积累在采样电容器C2b中的电荷。接下来,在时钟信号Φ2的定时相位中,随着共享开关S2aS和S2bS被接通,采样电容器C2b以及采样电容器C2a改变为共享状态。因此,两个采样电容器C2b和C2a被连接,并且存储在两个采样电容器C2b和C2a中的电荷被相加。然后,将相加的电荷传输到第二级FIR滤波器104。在第二级FIR滤波器104中,充电开关S13aC和S14bC在时钟信号Φ2的定时相位中接通。因此,存储在第一级采样电容器C2a和C2b中的电荷被分配给第二级采样电容器C13a和C14b,使得四分之一的电荷被分配给采样电容器C13a和C14b中的每一个。
以类似的方式,当复位开关S2aR在时钟信号Φ4的定时相位接通时,采样电容器C2a改变为复位状态。于是,已经积累在采样电容器C2a中的电荷被放电。接下来,当充电开关S2aC和S3bC在时钟信号Φ1的定时相位中接通时,采样电容器C2a以及采样电容器C3b被改变为充电状态。因此,从Gm 106提供的电流的一半流入采样电容器C2a。于是,电荷被存储在采样电容器C2a中。接下来,在时钟信号Φ2的定时相位中,随着共享开关S2aS和S2bS被接通,采样电容器C2a以及采样电容器C2b被改变为共享状态。因此,两个采样电容器C2a和C2b被连接,且存储在两个采样电容器C2a和C2b中的电荷被相加。然后,如上所述,存储在第一级采样电容器C2a和C2b中的电荷被分配给第二级采样电容器C13a和C14b,使得每一个电容器具有四分之一的电荷。接下来,在时钟信号Φ3的定时相位中,随着连接到采样电容器C2a的所有开关S2aR、S2aC和S2aS被断开,采样电容器C2a被改变为保持状态。于是,保持积累在采样电容器C2a中的电荷。
图1所示的FIR滤波器100的电路是并联周期型电路。针对其它采样电容器对(采样电容器对C1a和C1b、采样电容器对C3a和C3b以及采样电容器对C4a和C4b),通过移动定时相位来进行相似的状态转变。然后,采样电容器对C11至C14中的一个被连接到FIR滤波器100的输出端子(OUT),使得在没有中断的情况下,连续输出电荷。
如图3所示,在电容器C2a和C2b的处于时钟信号Φ2的定时相位中的共享状态下,获得存储在第一级电容器C2a中的一个时钟前电荷和存储在第一级电容器C2b中的两个时钟前电荷,使得Gm 106的电流一半一半地流入两个电容器C2a和C2b,并作为电荷进行存储。因此,积累在电容器C2a和C2b中的每一个中的电荷是输入电荷的一半。此外,在共享状态下,将电荷分配给第二级的两个采样电容器C13a和C14b,并将输入电荷的四分之一传输给第二级的两个采样电容器C13a和C14b中的每一个。因此,由表达式1来表示第n个时钟处的第一级的输出电荷Qout1(n)。
表达式1
Qout 1 ( n ) = Qin 1 ( n - 1 ) 4 + Qin 1 ( n - 2 ) 4 表达式1
在表达式1中,Qin1(n-1)表示一个时钟之前存储在第一级采样电容器中的电荷,且Qin1(n-2)表示两个时钟之前存储在第一级采样电容器中的电荷。当对表达式1进行z变换时,通过表达式2获得Qout和Qin之间的关系。
表达式2
Qout 1 ( z ) Qin ( z ) = z - 1 + z - 2 4 表达式2
此外,在第二级中,在共享状态下,获得存储在第二级的两个采样电容器中的一个时钟前电荷和两个时钟前电荷,使得将第一级的输出电荷一半一半地分配到两个采样电容器中。因此,上述电荷中的每一个是第一级的输出电荷的一半。因此,通过表达式3表示第二级的输出电荷。
表达式3
Qout 2 ( n ) = Qout 1 ( n - 1 ) 2 + Qout 1 ( n - 2 ) 2 表达式3
当对表达式3进行z变换时,通过表达式4获得第二级输出Qout2和第一级输出Qout1之间的关系。
表达式4
Qout 2 ( z ) Qout 1 ( z ) = z - 1 + z - 2 2 表达式4
此外,根据表达式2和表达式4,通过表达式5获得第二级输出Qout2和第一级输入Qin1之间的关系。
表达式5
Qout 2 ( z ) Qin 1 ( z ) = z - 1 + z - 2 4 · z - 1 + z - 2 2 = z - 2 + 2 z - 3 + z - 4 8 表达式5
如上所述,可以看出,作为串联连接双抽头FIR滤波器的结果,在图1所示的电路中形成三抽头FIR滤波器。在“New high frequency,low-power FIR SC circuit(parallel cyclic type circuit)”Shingakuron(A),vol.75-A,No.1,PP.27-38,Jan.,1992的3.1节中指出:随着并联周期型电路的阶增加,所需的电容器的数量与该阶的平方成比例地增大,因此适合通过串联连接低阶电路来形成高阶滤波器。
然而,如上所述,在第一级的双抽头FIR滤波器和第二级的双抽头FIR滤波器之间的连接节点中存在寄生电容CP。寄生电容CP是由在开关中使用的金属氧化物半导体场效应晶体管(MOSFET)的电容引起的。图4是示出在MOSFET中产生的电容的示意图。如图4所示,在MOSFET中产生了在漏极和栅极之间以及在漏极和地之间产生的电容(Cgd+Cjd),以及在源极和栅极之间以及在源极和地之间产生的电容(Cgs+Cjs)。
在图1所示的电路中,关注第一级FIR滤波器102和第二级FIR滤波器104之间的节点108。十六个开关S1aS、S1bS、S2aS、S2bS、S3aS、S3bS、S4aS、S4bS、S11aC、S11bC、S12aC、S12bC、S13aC、S13bC、S14aC和S14bC连接到节点108。因此,节点108的寄生电容在图1所示的电路中最大。
如上述“New high frequency,low-power FIR SC circuit(parallelcyclic type circuit)”Shingakuron(A),vol.75-A,No.1,PP.27-38,Jan.,1992中的图4“IIR operation with cyclic charge readout”所示,已知作为寄生电容CP的结果,形成具有由表达式6表示的传递函数的IIR滤波器。
表达式6
H IIR ( z ) = 1 - α 1 - α · z - 1 表达式6
在表达式6中,α由下面的表达式7表示。
表达式7
α = C H C H + C R 表达式7
例如,在图1所示的电路中,如果假设每一个开关的一侧的寄生电容是20fF,则当开关数是16时,总寄生电容是CP=320fF。该值对应于表达式7中的CH
如果假设一个采样电容器的电容是250fF,则四个采样电容器在每一个定时相位被连接到节点108。因此,四个采样电容器的总电容是1000fF。此外,对每一个采样电容器附加三种类型的开关,即复位开关、充电开关和共享开关。因此,产生总共十二个开关的寄生电容。如果假设每一个开关一侧的寄生电容是20fF,则当开关的数量是12时,产生240fF的寄生电容。因此,如果对在每一个定时相位连接到节点108的电容求和,通过等式1000fF+240fF=1240fF获得求和值。该值对应于表达式7中的CR。然后,如果将CH=320fF和CR=1240fF代入表达式7,则获得等式α=0.205。
结果,当图1所示的电路以采样时间Ts=1ns工作时,如图5所示,依据是否存在寄生电容CP,产生频率特性的改变。图5中的实线示出的频率特性表示α=0的情况。同时,图5中的虚线示出的频率特性表示α=0.205的上述情况。从图5发现,由于产生寄生电容CP,频带变窄。
由于串联连接双抽头FIR滤波器102和104引起上述结果。这样,由于仅串联连接两个双抽头FIR滤波器,产生上述频率特性的改变。当使用高阶FIR滤波器时,使用更多开关,因此可以看出,产生显著的频率特性的改变。
(2)根据本发明的第一实施例的滤波电路的结构和操作
考虑到上述情况,提供不引起频率特性的改变的电荷畴FIR滤波器,作为根据本发明第一实施例的滤波电路。
图6示出图1所示的电荷畴FIR滤波器100的框图。使用该框图来阐明解决问题的过程。图6的左半部分示出第一级的双抽头FIR滤波器,图6的中央示出寄生电容产生的IIR滤波器,图6的右半部分示出第二级的双抽头FIR滤波器。在图6中,↓4表示系数为4的抽取(decimation 4,从4个样本信号中去除三个样本信号的处理),↑4表示系数为4的内插(interpolation 4,将信号“0”加到进行了系数为4的抽取的样本中的处理)。此外,Z-1表示一个样本时间的延迟,Z-4表示四个样本时间的延迟。
即使将第一级系数为4的抽取和第一级系数为4的内插的位置移动到双抽头FIR滤波器的加法器的后侧,这些位置也等同。因此,图6所示的框图可以变形为图7所示的框图。此外,当查看由图7中的虚线包围的部分时,发现:通过并联设置节点,可以将第一级和第二级之间的连接节点108分割为四个节点。结果,获得图8所示的框图。
图8中的虚线包围的部分表示在并联连接的同时、连接第一级FIR滤波器和第二级FIR滤波器的节点。在这种情况下,寄生电容也被分割为四个寄生电容,寄生IIR滤波器的数量也是4。以这种方式分割为多个路径的滤波电路是称为N路滤波器的电路。在N路滤波器中,获得带宽是原始滤波器的带宽的1/N的窄带滤波器(在本实施例中N=4)。如果寄生IIR滤波器的频带改变为1/N带,并且这种改变降低了对FIR滤波器的频率特性的影响,则这用于解决上述寄生电容问题。此外,作为形成N路滤波器的结果,获得寄生电容的电荷的放电定时。因此,可以根本地解决该问题。
考虑到上述情况,图9是示出根据本发明第一实施例的电荷畴FIR滤波器200的示意图。通过将图1所示的FIR滤波器100分割为四个路径,并且基于图8改变FIR滤波器102和104之间的连接,获得图9所示的FIR滤波器200。仅四个开关连接到节点110、112、114和116的每一个。因此,寄生电容是80fF,并且图8中的IIR滤波器的系数β是β=0.06。当FIR滤波器200以采样时间Ts=1ns工作时,频率特性如图10中的4路线所示。因此,与图1中的电路的特性(图10中的1路线所示)相比,可以大大减小频率特性的改变。
根据上述第一实施例,在通过串联连接双抽头FIR滤波器102和104形成的电荷畴FIR滤波器200中,将第一级和第二级之间的连接节点108分割为具有并联设置。因此,可以减小由寄生电容引起的频率特性的改变。
2.第二实施例
接下来,描述本发明的第二实施例。如上所述,在根据第一实施例的电荷畴FIR滤波器200中,通过进行并联布置,将第一级和第二级之间的连接节点108分割为多个节点。因此,可以减小由寄生电容引起的频率特性的改变。图11是示出图1所示的电荷畴FIR滤波器100和根据第一实施例的电荷畴FIR滤波器200的组延迟时间的特性图。如图11所示,当比较基于组延迟时间的频率特性时,可以看出在4路电荷畴FIR滤波器200中产生了短波长的波。
在根据本发明第二实施例中,当相位特性重要时,将作为N路滤波器的寄生电容复位。图12是示出根据第二实施例的电荷畴FIR滤波器300的结构的示意图。如图12所示,在根据第二实施例的电荷畴FIR滤波器300中,将复位开关SP1R、SP2R、SP3R和SP4R增加到图10所示的电路中,以复位寄生电容。
在本示例中,将接通复位开关SP1R、SP2R、SP3R和SP4R中的每一个的定时相位确定为使第一级采样电容器进入共享状态之前一个时钟的定时。更具体地,复位开关SP1R在时钟信号Φ4走高的定时接通,复位开关SP2R在时钟信号Φ1走高的定时接通。复位开关SP3R在时钟信号Φ2走高的定时接通,复位开关SP4R在时钟信号Φ3走高的定时接通。注意,接通复位开关SP1R、SP2R、SP3R和SP4R中的每一个的定时相位不限于上述示例。只要使用N路滤波器,可以在从使第一级采样电容器进入共享状态之前、一个时钟到(N-1)个时钟的时间段期间的定时相位处接通复位开关SP1R、SP2R、SP3R和SP4R中的每一个。
然后,通过复位寄生电容CP1至CP4,由寄生电容形成的IIR滤波器消失。于是,可以获得图10和图11所示的“无寄生电容”的特性。因此,可以减小由寄生电容引起的频率特性的改变,以及抑制相位特性的劣化。
根据上述第二实施例,在通过分割第一级和第二级之间的连接节点108而形成的N路结构中,连接节点110、112、114和116中的每一个设置有复位开关,并使作为N路滤波器的寄生电容消失。因此,可以减小由寄生电容引起的频率特性的改变,以及抑制相位特性的劣化。
3.第三实施例
接下来,描述本发明的第三实施例。在第三实施例中,代替增加在第二实施例中描述的复位开关,延长已有开关的接通时间,以复位寄生电容。
图13是示出根据第三实施例的时钟信号的特性图。在第三实施例中,除了时钟信号Φ1至Φ4之外,还新提供了时钟信号Φ4,1、Φ1,2、Φ2,3和Φ3,4。如图13所示,时钟信号Φ4,1是在时钟信号Φ1和Φ4走高的定时走高的信号,且时钟信号Φ1,2是在时钟信号Φ1和Φ2走高的定时走高的信号。时钟信号Φ2,3是在时钟信号Φ2和Φ3走高的定时走高的信号,且时钟信号Φ3,4是在时钟信号Φ3和Φ4走高的定时走高的信号。时钟信号Φ4, 1、Φ1,2、Φ2,3和Φ3,4用来通过延长已有开关的接通时间来对寄生电容进行放电。
图14是示出根据第三实施例的电荷畴FIR滤波器400的结构的示意图。在图14所示的结构中,与图10所示的结构相比,通过新提供的时钟信号Φ4,1、Φ1,2、Φ2,3和Φ3,4来操作第二级FIR滤波器104的充电开关S12aC、S13bC、S13aC、S14bC、S14aC、S11bC、S11aC和S12bC。更具体地,在参考图3描述的充电定时相位和复位定时相位两者中,接通充电开关S12aC、S13bC、S13aC、S14bC、S14aC、S11bC、S11aC和S12bC。因此,可以在第二级FIR滤波器104的复位定时相位同时复位寄生电容CP1至CP4。在每一个路径上提供至少一个用来延长接通时间的开关便足够了。
根据第三实施例,操作第二级FIR滤波器104的充电开关S12aC、S13bC、S13aC、S14bC、S14aC、S11bC、S11aC和S12bC,使得它们在充电定时相位和复位定时相位两者处接通。因此,在不新提供开关的情况下,可以通过对充电开关的操作来复位寄生电容CP1至CP4。
4.第四实施例
接下来,描述本发明的第四实施例。如上所述,在第二和第三实施例中,通过提供复位开关或者增加新的时钟信号来复位寄生电容。例如,在由于消耗的电功率增加而不允许增加用于复位寄生电容的复位开关或者增加时钟信号时,适用第四实施例。
图15是示出根据第四实施例的电荷畴FIR滤波器500的结构的示意图。如图15所示,第二级充电开关S12aC、S13aC、S14aC和S11aC被恒定地维持在接通状态。因此,寄生电容CP1至CP4被与第二级采样电容器C12a、C13a、C14a和C11a并联连接。通过以这种方式将第二级充电开关S12aC、S13aC、S14aC和S11aC恒定地维持在接通状态,对于第二级采样电容器C12a、C13a、C14a和C11a中的一部分,可以使用寄生电容CP1至CP4。因此,如果复位开关S12aR,S13aR,S14aR和S11aR接通,则在对采样电容器的电荷进行放电的同时,对寄生电容CP1至CP4的电荷进行放电。随着驱动的开关的数量减少,期望减少消耗的电功率。对于恒定地维持在接通状态的开关,仅对每一个连接节点设置一个开关。
根据上述第四实施例,第二级充电开关S12aC、S13aC、S14aC和S11aC恒定地维持在接通状态。因此,可以在第二级采样电容器C12a、C13a、C14a和C11a的复位定时复位寄生电容CP1至CP4。因此,开关的数量被减少,且可以提供简单的结构。同时,驱动的开关的数量被减少,因此可以减少消耗的电功率。
5.第五实施例
接下来,描述本发明的第五实施例。在第五实施例中,主动使用寄生电容来加宽频带。
图16是示出根据第五实施例的电荷畴FIR滤波器600的结构的示意图。根据第五实施例的FIR滤波器600具有差动结构,其由串联连接双抽头FIR滤波器102和104的FIR滤波器和串联连接双抽头FIR滤波器102X和104X的FIR滤波器形成。将具有彼此相反的相位的差分信号输入到输入端子IN和输入端子INX。
在图16所示的电荷畴FIR滤波器600中,将整个电路形成为差动结构。因此,两个电路的相同节点处的信号电压具有相反的符号,它们的相位是正相位和负相位。例如,在图16中,节点110和节点110X处的信号电压的相位是正相位和负相位,且节点112和节点112X处的信号电压的相位是正相位和负相位。此外,节点114和节点114X处的信号电压的相位是正相位和负相位,节点116和节点116X处的信号电压的相位是正相位和负相位。
如图16所示,连接了正相位路径1(节点110)和负相位路径3(节点114X),并且连接了正相位路径2(节点112)和负相位路径4(节点116X)。此外,连接了正相位路径3(节点114)和负相位路径1(节点110X),并且连接了正相位路径4(节点116)和负相位路径2(节点112X)。
这样,对根据第五实施例的电荷畴FIR滤波器600,在产生寄生电容的各节点中,将定时相位彼此偏移N/2的节点连接到一起。于是,分别在节点110、112、114和116中,加上N/2前定时相位的信号作为相反的相位。这样,当连接了正相位路径1至路径N/2和负相位路径N/2+1至路径N时,通过使用寄生电容,可以形成具有由下面的表达式8表示的传递函数的N/2阶IIR带通滤波器。在表达式8中,在IIR带通滤波器中增加了偏移N/2定时相位的相反相位信号。因此,在右边的分母中将α·z(-N/2)与1相加。
表达式8
H IIR 2 ( z ) = 1 - α 1 + α · z - N 2 表达式8
在图16的情况下,如果每一个开关的一侧的寄生电容是20fF,则正相位和负相位中总共8个开关的寄生电容是CP=160fF,这对应于表达式7中的CH。此外,如果每一个采样电容器的电容是250fF,则因为在每一个定时相位中四个采样电容器被连接到该节点,所以总电容是1000fF。此外,因为对四个电容器中的每一个附加三种类型的开关,即复位开关、充电开关和共享开关,所以还增加了总共12个开关的240fF的寄生电容。于是,1000+240=1240fF对应于表达式7中的CR。当将这些值代入表达式7中时,得到α=0.114。
图17是示出当电荷畴FIR滤波器600以采样时间Ts=1ns工作时的频率特性的特性图。根据第五实施例的电荷畴FIR滤波器600的频率特性在图17中被表示为特性“存在寄生电容”。如图17所示,在根据第五实施例的电荷畴FIR滤波器600中,与特性“无寄生电容”相比,频带加宽。因此,通过主动使用正相位和负相位中的寄生电容,可以加宽频带。
注意,如图18所示,当比较基于组延迟时间的频率特性时,与“无寄生电容”的情况相比,在根据第五实施例的滤波器600(“存在寄生电容”)的情况下产生一些波动。然而,也可以比在图11所示的“4路”线路的情况下更多地减小这些波动。
6.第六实施例
第六实施例涉及设置有根据上述每一个实施例的电荷畴FIR滤波器的通信设备700。图19是示出通信设备700的结构的示意图。
如图19所示,根据第六实施例的通信设备700包括:数据产生部分710、信号处理电路720、频率转换器740、本地信号产生器730、电功率放大器750、带限滤波器760和天线770。
数据产生部分710产生要从通信设备700发送的数据,将其输入到信号处理电路720。在信号处理电路720中进行诸如D/A转换、编码和调制的处理。因此,产生基带传输信号或者中间频率(IF)带传输信号。将来自信号处理电路720的传输信号输入到频率转换器(混合器)740,并将其乘以来自本地信号产生器730的本地信号。作为将传输信号乘以本地信号的结果,传输信号被频率转换为射频(RF)带信号。换句话说,传输信号被上转换(up-converted)。
电功率放大器750将由频率转换器740对传输信号进行上转换而获得的RF信号放大,之后将其输入到带限滤波器760。带限滤波器760对RF信号进行带限制,从RF信号去除不需要的分量。然后,将产生的RF信号提供给天线770。注意,可以使用根据上述每一个实施例的各种类型的电荷畴FIR滤波器作为带限滤波器760。
根据上述第六实施例,当使用根据第一至第五实施例中的任意一个的FIR滤波器作为通信设备700的带限滤波器760时,可以可靠地抑制在提供给天线770的信号中出现的波形扰动。
本领域技术人员应当理解,依据设计需要或者其它因素,在所附权利要求或者其等同物的范围内,可以进行各种变形、组合、子组合和变化。
本申请包含与在2009年5月13日在日本专利局提交的日本在先专利申请JP 2009-116728中公开的主题相关的主题,其全部内容通过引用包含于此。

Claims (6)

1.一种滤波电路,包括:
电压电流转换部分,其将输入到输入端子的电压信号转换为电流信号;
第一电容器单元,其由多个电容器构成,在所述第一电容器单元中,从所述电压电流转换部分输出的电流信号被按顺序在每一个周期中输入到每一个电容器,所述第一电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;
第二电容器单元,其由多个电容器构成,在所述第二电容器单元中,从所述第一电容器单元输出的电流信号被按顺序在每一个周期中输入到每一个电容器,所述第二电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;以及
多个连接节点,其分别连接所述第一电容器单元中输出电荷的给定电容器和所述第二电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器。
2.根据权利要求1所述的滤波电路,其中,所述多个连接节点配有用于复位寄生电容的复位开关。
3.根据权利要求1所述的滤波电路,其中,在属于所述第二电容器单元的每一个电容器的复位周期中,相应电容器连接到的连接节点的寄生电容被复位。
4.根据权利要求1所述的滤波电路,其中,属于所述第二电容器单元的特定电容器被恒定地连接到所述连接节点,并且在所述特定电容器的复位周期中,所述特定电容器连接到的连接节点的寄生电容被复位。
5.一种滤波电路,包括:
第一电压电流转换部分,其将输入到输入端子的正相位电压信号转换为电流信号;
第一电容器单元,其由多个电容器构成,在所述第一电容器单元中,从所述第一电压电流转换部分输出的电流信号被按顺序在每一个周期输入到每一个电容器,所述第一电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;
第二电容器单元,其由多个电容器构成,在所述第二电容器单元中,从所述第一电容器单元输出的电流信号被按顺序在每一个周期中输入到每一个电容器,所述第二电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;
第一多个连接节点,其分别连接所述第一电容器单元中输出电荷的给定电容器和所述第二电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器;
第二电压电流转换部分,其将输入到输入端子的负相位电压信号转换为电流信号;
第三电容器单元,其由多个电容器构成,在所述第三电容器单元中,从所述第二电压电流转换部分输出的电流信号被按顺序在每一个周期中输入到每一个电容器,所述第三电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;
第四电容器单元,其由多个电容器构成,在所述第四电容器单元中,从所述第三电容器单元输出的电流信号被按顺序在每一个周期中输入到每一个电容器,所述第四电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;
第二多个连接节点,其分别连接所述第三电容器单元中输出电荷的给定电容器和所述第四电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器;以及
第三多个连接节点,其连接所述第一多个连接节点中的每一个和所述第二多个连接节点中的每一个。
6.一种通信设备,其包括滤波电路,所述滤波电路包括:
电压电流转换部分,其将输入到输入端子的电压信号转换为电流信号;
第一电容器单元,其由多个电容器构成,在所述第一电容器单元中,从所述电压电流转换部分输出的电流信号被按顺序在每一个周期中输入到每一个电容器,所述第一电容器单元将所述电流信号所输入到的一组电容器的电荷相加并输出;
第二电容器单元,其由多个电容器构成,在所述第二电容器单元中,从所述第一电容器单元输出的电流信号按顺序在每一个周期中输入到每一个电容器,所述第二电容器单元将电流信号所输入到的一组电容器的电荷相加并输出;以及
多个连接节点,其分别连接所述第一电容器单元中输出电荷的给定电容器和所述第二电容器单元中由所述电荷的输出引起的电流信号所输入到的电容器。
CN2010101739281A 2009-05-13 2010-05-06 滤波电路和通信设备 Expired - Fee Related CN101888222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-116728 2009-05-13
JP2009116728A JP2010268135A (ja) 2009-05-13 2009-05-13 フィルタ回路及び通信装置

Publications (2)

Publication Number Publication Date
CN101888222A true CN101888222A (zh) 2010-11-17
CN101888222B CN101888222B (zh) 2013-06-19

Family

ID=43068021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101739281A Expired - Fee Related CN101888222B (zh) 2009-05-13 2010-05-06 滤波电路和通信设备

Country Status (3)

Country Link
US (1) US8067972B2 (zh)
JP (1) JP2010268135A (zh)
CN (1) CN101888222B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010004455A2 (en) * 2008-06-16 2010-01-14 Nxp B.V. A switched-capacitor pipeline adc stage
US8188753B2 (en) 2009-02-18 2012-05-29 Analog Devices, Inc. Analog computation
JP2010258528A (ja) * 2009-04-21 2010-11-11 Sony Corp フィルタ回路及び通信装置
US8324961B2 (en) * 2010-05-31 2012-12-04 Industrial Technology Research Institute Charge domain filter and bandwidth compensation circuit thereof
EP3133737B1 (en) 2010-08-18 2019-05-01 Analog Devices, Inc. Charge sharing analog computation circuitry and applications
EP2719075B8 (en) * 2011-06-06 2021-09-15 Analog Devices, Inc. Charge sharing time domain filter
TWI478490B (zh) * 2011-12-14 2015-03-21 Ind Tech Res Inst 電荷域濾波器及其方法
US10187097B2 (en) 2014-11-25 2019-01-22 Sony Corporation Notch filter
US9948280B1 (en) * 2017-03-22 2018-04-17 Realtek Semiconductor Corporation Two-capacitor-based filter design method and two-capacitor-based filter
US10461635B1 (en) * 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
US11758308B2 (en) * 2019-10-11 2023-09-12 Schneider Electric USA, Inc. Systems and methods for improving frequency response of a high-speed data acquisition device
WO2023100283A1 (ja) * 2021-12-01 2023-06-08 三菱電機株式会社 フィルタ回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084465A (en) * 1998-05-04 2000-07-04 Tritech Microelectronics, Ltd. Method for time constant tuning of gm-C filters
JP2008018220A (ja) * 2006-07-10 2008-01-31 Seiji Konno 磁石、又はプリント加工、を使用した、痔痛治療器具。
US20090021297A1 (en) * 2007-07-18 2009-01-22 Atsushi Yoshizawa Signal processing apparatus, filter apparatus, signal processing method and filtering method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI283512B (en) * 2004-07-08 2007-07-01 Via Tech Inc Transconductance filtering circuit
JP2007324659A (ja) * 2006-05-30 2007-12-13 Sony Corp チャージドメインフィルタ回路
TW200827755A (en) * 2006-09-11 2008-07-01 Sony Corp Charge sampling filter circuit and charge sampling method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084465A (en) * 1998-05-04 2000-07-04 Tritech Microelectronics, Ltd. Method for time constant tuning of gm-C filters
JP2008018220A (ja) * 2006-07-10 2008-01-31 Seiji Konno 磁石、又はプリント加工、を使用した、痔痛治療器具。
US20090021297A1 (en) * 2007-07-18 2009-01-22 Atsushi Yoshizawa Signal processing apparatus, filter apparatus, signal processing method and filtering method
JP2009027389A (ja) * 2007-07-18 2009-02-05 Sony Corp 信号処理装置、フィルタ装置、信号処理方法、およびフィルタ方法

Also Published As

Publication number Publication date
US8067972B2 (en) 2011-11-29
JP2010268135A (ja) 2010-11-25
CN101888222B (zh) 2013-06-19
US20100289567A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
CN101888222B (zh) 滤波电路和通信设备
US8768997B2 (en) Passive switched-capacitor filters conforming to power constraint
EP2840715A1 (en) Modulator and a/d converter
US7940104B2 (en) Signal generating apparatus, filter apparatus, signal generating method and filtering method
US20090160577A1 (en) Charge sampling filter circuit and charge sampling method
US7979047B2 (en) Sampling filter
US8279023B2 (en) Filter circuit and communication device
US20100225419A1 (en) Passive switched-capacitor filters
US9148125B2 (en) High order discrete time charge rotating passive infinite impulse response filter
CN101083457A (zh) 充电域滤波电路
US8390370B2 (en) Filter circuit and communication device
CN101454975B (zh) 离散滤波器、采样混频器以及无线装置
CN112398478A (zh) 模数转换装置及电池管理系统
US8633617B2 (en) Filter circuit and communication apparatus
US8018272B2 (en) Filter circuit and communication device
CN103023508B (zh) 一种电流舵型数模转换器电流源单元电路
CN105763171A (zh) 离散时间模拟电路
US20240235529A1 (en) Filter circuit
Lo et al. A 1-V 60MHz bandpass filter with quality-factor calibration in 65nm CMOS
Xu et al. A low-voltage high-speed sampling technique
Jiang Design of a Highly Linear RF Front-End, a Low-Spur Fractional-N Frequency Synthesizer and a High-Speed, Low-Power Data Converter
JP2015084520A (ja) バンドパスフィルタ
CN116298950A (zh) 电压采样装置、方法及系统
CN115981129A (zh) 充放电数字时间转换器
JP2009212976A (ja) リング発振器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20150506

EXPY Termination of patent right or utility model