CN101458540A - 一种带隙基准电压电路 - Google Patents

Abstract

本发明公开了一种带隙基准电压电路。本发明采用TG开关和电容的组合电路替代现有带隙基准电压电路中的RC滤波电路，并通过控制TG开关的导通时间来控制输出电压的纹波，以实现电压信号的滤波，从而无需设置较大的R或C，克服RC滤波电路难以集成的问题，且TG开关和电容的组合电路结构简单。而且，斩波电路具有较高的开关频率，从而也能够起到滤波作用，进一步提高了基准电压的稳定性。

Description

一种带隙基准电压电路

技术领域

本发明涉及集成电路技术，特别涉及一种基于斩波电路和开关滤波电路的带隙基准电压电路。

背景技术

现有带隙基准电压电路通常是由斩波(Chopper)电路、控制电路和RC滤波电路构成。如图1所示，斩波电路12接收恒流源提供的电压信号，并对该电压信号进行斩波处理，然后通过其输入端输出至电阻电容(RC)滤波电路14。

实际应用中，斩波电路12中通常会包括一正比于绝对温度(PTAT)电路、一开关电路、一运算放大器(图中未示出)。其中，开关电路接收PTAT电路输出的电压信号，且开关电路和运放电路在控制电路(图中未示出)输出的时钟信号控制下，协同对PTAT电路输出的电压信号进行斩波处理，并由运放电路输出至RC滤波电路14。

这样，RC滤波电路14则对斩波电路12输出的电压信号进行滤波处理，以消除该电压信号的纹波，消除了纹波(Ripple)的电压信号即可作为基准电压(Vref)。

然而，在实际应用中，上述带隙基准电压电路确存在以下问题：

斩波电路12中的开关频率(即如前所述的时钟信号频率)通常需要较低，因此，为了与开关频率相匹配以有效消除电压信号的纹波，RC滤波电路14需要具有较低的开环带宽频率和时间系数，从而该RC滤波电路中需要较大的R或C。但将较大的R或C集成于芯片中较为困难。

虽然现有技术中，通过各种手段来提高斩波电路12所输出的电压信号的精度，例如消除斩波电路12的运算放大器中的偏移电压和1/f噪声，但仍需由RC滤波电路14对输出斩波电路12输出的电压信号进行滤波，因此仍存在由于R或C较大而难以实现集成的问题。

比如美国专利US20070152740公开了一种用于提高精确度减少面积开销的低功耗带隙基准电压电路，该专利申请虽然可以在低电压供电时提高斩波处理后的电压信号精度，但是对于斩波处理后的输出电压信号仍然采用RC滤波电路进行滤波，因而仍存在RC滤波电路不易集成在芯片中的问题。

而美国专利US006788131公开了一种产生高精确基准电压的电路，该专利利用包含了模拟/数字(A/D)转换器、D/A转换器以及加法器、除法器和一些控制器等数字电路替代了RC滤波电路，然而替代RC滤波电路的其他电路结构复杂、成本高、且对电路要求较高。

可见，现有的各种带隙基准电压电路在低成本实现滤波的前提下，难以保证电路的集成。

发明内容

有鉴于此，本发明提供了一种带隙基准电压电路，易于集成且能够基于低成本滤除基准电压的纹波。

本发明提供的一种带隙基准电压电路，该电路中包括斩波电路、控制电路和滤波电路，所述滤波电路由第一开关、第一电容和第二电容构成，用于对所述斩波电路输出端电压进行滤波处理，根据其滤波输出电压信号获取基准输出电压；

所述第一电容的一端连接自所述第一开关的输入端、且另一端接地；

所述第二电容的一端连接自所述第一开关的输出端、且另一端接地；

所述斩波电路的输出端接至所述第一开关的输入端；

所述控制电路产生的第一时钟信号控制所述第一开关周期性地导通或断开。

所述第一时钟信号的频率足够大，以使得所述第一开关的导通时间远远小于第一充放电时间常数；

其中，所述第一充放电时间常数近似为所述第一开关的导通电阻与所述第二电容的乘积。

该电路进一步包括：第二开关和第三电容，其中，

所述第三电容的一端连接自所述第二开关的输出端、且另一端接地；

所述第二开关的输入端连接自所述带隙基准电压电路的基准电压输出端；

所述控制电路产生的第三时钟信号控制所述第二开关周期性地导通或断开。

所述第二开关的导通时间远远小于第二充放电时间常数；

其中，所述第二充放电时间常数近似为所述第二开关的导通电阻与所述第三电容的乘积。

所述第三时钟信号的频率与所述第一时钟信号的频率相同。

所述带隙基准电压电路进一步包括一恒流源；

所述斩波电路包括：连接自所述恒流源的正比于绝对温度PTAT电路、开关电路、运算放大器AMP，其中，

所述PTAT电路产生两路电压信号输出至所述开关电路的两个输入端；

所述开关电路包括两个输入端和两个输出端，所述两个输入端接收所述PTAT电路产生的两路输入电压信号，两个输出端接至所述AMP的两个输入端；

所述控制电路产生的第二时钟信号控制所述开关电路的两个输入端和两个输出端在平行相接与交叉相接之间切换；

所述控制电路产生的第二时钟信号控制所述AMP对接收自开关电路两个输出端的电压信号进行处理，并输出至所述第一开关的输入端；

所述第一开关的输出端接至所述恒流源。

所述第二时钟信号的占空比为50％。

所述第一时钟信号的频率为所述第二时钟信号的n倍，n为大于等于2的正整数。

所述AMP为折叠共源共栅结构OTA运算放大器；

其中，所述第一电容的充放电流ΔI满足如下公式：

$\mathrm{\ΔI}=\frac{\mathrm{\β}}{2}{V}_{\mathrm{ID}}\sqrt{\frac{4I_S}{\mathrm{\β}}-{V_{\mathrm{ID}}}^2},$

其中，V_ID为所述OTA运算放大器的两输入端间的电压差、β为所述OTA运算放大器中分别连接所述两输入端的MOS管间的跨导参数；

通过减小OTA输入差分对的偏置电流来减小ΔI。

由上述技术方案可见，本发明采用TG开关和电容的组合电路替代现有带隙基准电压电路中的RC滤波电路，并通过控制TG开关的导通时间来控制输出电压的纹波，以实现电压信号的滤波，可通过控制TG开关的频率来控制滤波的开环带宽频率和时间系数，从而无需设置较大的R或C，克服RC滤波电路难以集成的问题，且TG开关和电容的组合电路结构简单。

而且，斩波电路具有较高的开关频率，从而也能够起到滤波作用，进一步提高了基准电压的稳定性。

附图说明

图1为现有带隙基准电压电路的结构示意图。

图2为本发明中带隙基准电压电路的示例性结构图。

图3为本发明中如图2所示的带隙基准电压电路中TG开关输入/输出电压的波形图。

图4为本发明实施例中的一种带隙基准电压电路的结构示意图。

图5为本发明实施例如图4所示的带隙基准电压电路中的时钟信号时序图。

图6为本发明实施例如图2和4所示的带隙基准电压电路中运算放大器的结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明采用TG开关和电容的组合电路替代现有带隙基准电压电路中的RC滤波电路，对斩波电路输出的电压信号进行滤波，以消除该电压信号的纹波。同时，本发明还通过提高斩波电路中的开关频率，进一步降低了斩波电路输出电压信号的纹波。

其中，采用TG开关和电容的组合电路实现电压信号的滤波，可通过控制TG开关的频率来控制开关后滤波电容的充放电时间，从而无需设置较大的R或C，克服RC滤波电路难以集成的问题，且TG开关和电容的组合电路结构简单。而且，斩波电路具有较高的开关频率，从而也能够起到滤波作用，能够进一步提高基准电压的稳定性。

下面，对本发明中的带隙基准电压电路的结构、以及为何能够产生如上所述的技术效果进行详细说明。

图2为本发明中带隙基准电压电路的示例性结构图。如图2所示，本发明中的带隙基准电压电路包括：恒流源20、控制电路21、斩波电路22、开关电容滤波电路23。

控制电路21，用于产生时钟信号CLK(时钟信号CLK的频率即为斩波电路21的开关频率)输出至斩波电路22；并产生时钟信号TG_CLK输出至开关电容滤波电路23。

实际应用中，时钟信号CLK的占空比较佳地为50％，时钟信号TG_CLK的频率为时钟信号CLK的n倍，n为大于等于2的正整数。

斩波电路22也可以为一已有的斩波电路，用于对其产生的电压信号并进行斩波处理。

其中，斩波电路22中可以包括：PTAT电路221、开关电路222、运算放大器(AMP)223。

连接自恒流源20的PTAT电路221用于产生一PTAT电压信号，即如图2所示的P点电压或N点电压。该PTAT电路221为已有电路，在此不再详述其结构及工作原理。

开关电路222包括两个分别接自PTAT电路P点和N点的输入端P和N、以及两个输出端IN1和IN2。开关电路222根据接收自控制电路21的时钟信号CLK，将其两个输入端和两个输出端在平行相接(输入端P连输出端IN1、输入端N连输出端IN2)与交叉相接(输入端P连输出端IN2、输入端N连输出端IN1)这两状态间切换。

AMP 223，用于根据接收自控制电路21的时钟信号CLK，对接收自开关电路222两个输出端IN1和IN2的PTAT电压信号进行处理，实现对PTAT电压信号的斩波处理，并输出电压信号OUT1。

开关电容滤波电路23用于对电压信号OUTI的纹波进行滤波处理，并根据其OUT端输出电压信号控制恒流源220，以产生基准输出电压Vref。

该开关电容滤波电路23包括：TG开关231、电容C1和电容C2，用于对所述斩波电路输出端电压进行滤波处理，根据其滤波输出电压信号获取基准输出电压。

TG开关231连接自斩波电路22的AMP 223，并通过恒流源20连接至带隙基准电压电路的基准电压输出端，用于根据接收自控制电路21的时钟信号TG_CLK周期性地导通或断开。

电容C1的一端连接自TG开关231的输入端、且另一端接地。

电容C2的一端连接自TG开关231的输出端、且另一端接地。

上述电路稳定工作时，主要有两种工作状态：

状态1时，时钟信号CLK为高电平(CLK＝1)、开关电路222的两个输入端与两个输出端平行相接(输入端P连输出端IN1、输入端N连输出端IN2)：如果TG开关231断开，则仅仅通过AMP 223对电容C1充电，得到电压信号OUT1；TG开关231经过一延时之后TG开关231导通，则通过AMP 223和电容C2的放电对电容C1充电，得到电压信号OUT1；TG开关231经过一定的导通时间t_{TG_on}后再次断开，则电容C2停止放电，AMP 223继续对电容C1充电直至状态1结束(CLK由高电平跳变为低电平)。

状态2时，时钟信号CLK为低电平(CLK＝0)、开关电路222的两个输入端与两个输出端交叉相接(输入端P连输出端IN2、输入端N连输出端IN1)：如果TG开关231断开，则电容C1通过AMP 223放电；TG开关231经过一延时之后导通，则电容C1同时通过AMP 223和电容C2放电，即对C2充电得到电压信号OUT；TG开关231经过一定的导通时间t_{TG_on}后再次断开，电容C2停止充电，电容C1则继续通过AMP 223放电直至状态2结束(CLK由低电平跳变为高电平)。

由于开关时钟CLK频率较高，因而使得电压信号OUT1的纹波受到抑制。又由于TG开关231的导通时间很短，所以电压信号OUT的纹波受到进一步的抑制，电压信号OUT1和电压信号OUT的波形参见图3，从而使得由电压信号OUT控制的恒流源20所输出的基准输出电压Vref的摆幅较小。

可见，本发明采用具有较高开关频率(时钟信号CLK的频率)的斩波电路以减小斩波电路输出电压的纹波；并且利用导通时间较短的TG开关、以及较小的滤波电容替换传统RC滤波电路的功能，这样，TG开关的导通时间越短滤波性能越好，从而使得滤波电路易于集成于芯片，减小了电路占用面积，且无需芯片外部设置额外的滤波电路，降低了电路设计的成本。

下面，结合具体实施例，对本发明中带隙基准电压电路进行进一步说明。

图4为本发明实施例中的一种带隙基准电压电路的结构示意图。如图4所示，本实施例中的带隙基准电压电路包括：恒流源20、控制电路21、斩波电路22、开关电容滤波电路23、以及后接于恒流源20的基准电压输出端的另一滤波电路，所述的另一滤波电路包括：TG开关232和电容C3。

控制电路21，用于产生时钟信号CLK输出至斩波电路22；并产生时钟信号TG_CLK1输出至开关电容滤波电路23的TG开关231、产生时钟信号TG_CLK2输出至TG开关232。实际应用中，时钟信号CLK的占空比较佳地为50％，时钟信号TG_CLK1与时钟信号TG_CLK2的频率可以相同，均为时钟信号CLK的n倍，n为大于等于2的正整数。时钟信号CLK、时钟信号TG_CLK1、时钟信号TG_CLK2的波形如图5所示。

本实施例中对于控制电路21不再详述。但对于本领域技术人员来说，均可获知，该控制电路21可以为已有任何能够产生不同频率和占空比时钟信号的电路，例如包括有源晶振和分频电路的控制电路。

与如图2所示的带隙基准电压电路相同，斩波电路22中包括：PTAT电路221、开关电路222、运算放大器AMP 223。

开关电路222包括两个分别接自PTAT电路P点和N点的输入端P和N、以及两个输出端IN1和IN2。开关电路222根据接收自控制电路21的时钟信号CLK，将其两个输入端和两个输出端在平行相接与交叉相接这两状态间切换。

AMP 223，用于根据接收自控制电路21的时钟信号CLK，对接收自开关电路222两个输出端IN1和IN2的PTAT电压信号进行处理，实现对PTAT电压信号的斩波处理，并输出电压信号OUT1。

开关电容滤波电路23仍然按照与如图2中相同的方式实现对输出电压信号OUT1的滤波处理，并输出电压信号OUT至恒流源20，以控制恒流源20产生的基准输出电压Vref。

实际应用中，本实施例中斩波电路22的AMP 223可以采用现有折叠共源共栅结构(OTA)运算放大器，该OTA运算放大器的结构如图6所示。

参见图6，OTA运算放大器内部包括多个MOS管MP，在时钟信号CLK前T/2期间，AMP 223内部的MP1和MP2分别通过switch_p、switch_n与MP3和MP4相连，即switch_p、switch_n实现平行相接；在时钟信号的后T/2期间，MP1和MP2分别通过switch_p、switch_n与MP4和MP3相连，即switch_p、switch_n实现交叉相接，从而与开关电路22一起实现斩波处理，得到输出电压信号OUT1。

OTA运算放大器还可接收两个差分对偏置电流IBIAS1和IBIAS2，能够控制MP5处的Is大小。对于本领域技术人员来说，均可获知，当OTA运算放大器的两个输入端IN1和IN2间的偏移(offset)较大时，开关电容滤波电路中的电容C1和C2的充放电流的大小主要取决于Is的大小。

这样，在TG开关231导通时间一定的情况下，Is越小，经电容C1和C2充放电后的电压信号OUT1的纹波越小。实际应用中，可通过减小OTA输入差分对的偏置电流来减小ΔI，以降低电压信号OUT1的纹波。

上述结论的具体推导过程如下：

如果TG开关231始终导通，且环路的响应足够快、响应时间足够长(即时钟信号CLK的频率比较低)，则基准电压Vref会达到电路不同工作状态时的最终稳定值，其两个最终稳定电压值分别如下：

$V_{\mathrm{ref}\left(\max \right)}=V_{\mathrm{ref}\left(\mathrm{ideal}\right)}+(1+\frac{R_2}{R_1})V_{\mathrm{offset}},$

$V_{\mathrm{ref}\left(\min \right)}=V_{\mathrm{ref}\left(\mathrm{ideal}\right)}-(1+\frac{R_2}{R_1})V_{\mathrm{offset}}$

其中，V_ref(ideal)为基准电压理想输出值。V_offset为运放输入失调电压，且V_ref的工作频率即为时钟工作频率f_CLK；R₁和R₂为PTAT电路221中的两个分压电阻。

假设V_offset＝10mv、R₁/R₂＝8，则基准电压Vref的纹波接近200mV。

此时，如果采用传统的RC滤波电路对该纹波进行衰减，就要求R和C的乘积较大，以保证RC滤波电路的截至频率f_c很低，而较大的R或C又难以集成于芯片中。而采用本发明所提供的带隙基准电压电路，即采用导通时间有限的开关TG以及滤波电容来替代传统的RC滤波电路，则可以有效限制基准输出电压的纹波。

在电路工作中，OUT1点纹波大小近似为

$\mathrm{\Δ}{V}_{\mathrm{OUT}1}\≈\frac{\mathrm{\ΔI}}{C1}*\frac{t_{\mathrm{clk}}}{2}$

其中，t_clk为时钟信号CLK的周期。

其中，所述C1的充放电流ΔI表示如下：

$\mathrm{\ΔI}=\frac{\mathrm{\β}}{2}{V}_{\mathrm{ID}}\sqrt{\frac{4I_S}{\mathrm{\β}}-{V_{\mathrm{ID}}}^2},$ $\mathrm{\β}={\mathrm{\μ}}_P{C}_{\mathrm{ox}}\frac{W}{L}$

其中，V_ID为AMP 223(OTA运算放大器)两输入端间的电压差，β为图6中输入分别为IN1和IN2的MOS管的跨导参数。由上式可以看出，当V_ID一定时I_S越小，因此，可以通过减小OTA输入差分对的偏置电流来减小ΔI以降低OUT1的纹波。

通过减小ΔI以降低OUT1的纹波的同时，还可以通过提高CLK的频率，以缩短电容C1的充放电时间，来进一步消除AMP 223的输出电压信号OUT1端的纹波(参见公式 $\mathrm{\Δ}{V}_{\mathrm{OUT}1}\≈\frac{\mathrm{\ΔI}}{C1}*\frac{t_{\mathrm{clk}}}{2}$ )，同时，通过降低TG开关231的导通时间，以缩短电容C2的充放电时间，得到更为平稳的输出电压信号OUT，进而得到平稳的基准输出电压Vref。

上述结论的具体推导过程如下：

对于本领域技术人员来说，均可获知，在一个近似的一阶系统中，

$V_{\mathrm{out}}\left(t\right)=V(+\∞)+(V\left(0^{+}\right)-V(+\∞)){\exp }^{(-\frac{t}{\mathrm{\τ}})}$

其中，τ为充放电时间常数，在如图2所示的电路中近似为TG开关231的导通电阻与后接电容C2的乘积；而t为充放电时间。

这样，TG开关231输出端的电压信号OUT的波纹上下峰值可分别近似表示为：

$V_{\mathrm{OUT}\left(\max \right)}\≈V_{\mathrm{OUT}1\left(\max 1\right)}\·(1-{\exp }^{\frac{-t_{\mathrm{TG}1\_\mathrm{on}}}{\mathrm{\τ}1}})---\left(1\right)$

$V_{\mathrm{OUT}\left(\min \right)}\≈V_{\mathrm{OUT}1\left(\min 1\right)}\·(1-{\exp }^{\frac{-t_{\mathrm{TG}1\_\mathrm{on}}}{\mathrm{\τ}}})---\left(2\right)$

将式(1)减去(2)整理得到：

$\frac{\mathrm{\Δ}{V}_{\mathrm{OUT}(P-P)}}{\mathrm{\Δ}{V}_{\mathrm{OUT}1(P-P)}}=\frac{V_{\mathrm{OUT}\left(\max \right)}-V_{\mathrm{OUT}\left(\min \right)}}{V_{\mathrm{OUT}1\left(\max \right)}-V_{\mathrm{OUT}1\left(\min \right)}}=1-{\exp }^{\frac{-t_{\mathrm{TG}1\_\mathrm{on}}}{\mathrm{\τ}}}$

因此，如果TG开关231的导通时间t_{TG2_on}<<τ，则 $\frac{\mathrm{\&Delta;}{V}_{\mathrm{OUT}(P-P)}}{{\mathrm{\&Delta;V}}_{\mathrm{OUT}1(P-P)}}\&RightArrow;0.$

可以看出，通过调整TG开关231的导通时间t_{TG_on}，并同时调整TG开关231的导通电阻、后接电容C2的大小，即可有效消除TG开关231接收的电压信号OUT1的波纹，得到TG开关231输出端稳定的电压信号OUT。

举例如下，假设：

t_{TG_on}＝10ns，

τ＝R_TG·C＝100K·10p＝1000ns，该公式中的R_TG表示TG开关231的导通电阻、C表示电容C2的大小；

则 $\frac{\mathrm{\&Delta;}{V}_{\mathrm{OUT}(P-P)}}{\mathrm{\&Delta;}{V}_{\mathrm{OUT}1(P-P)}}=1-{\exp }^{(-\frac{10}{1000})}\&ap;1\%.$

可见，采用具有较高开关频率(时钟信号CLK的频率)的斩波电路以减小斩波电路输出电压的纹波；并且利用导通时间较短的TG开关、以及较小的滤波电容替换传统RC滤波电路的功能，这样，TG开关的导通时间越短滤波性能越好，从而使得滤波电路易于集成于芯片，减小了电路占用面积，且无需芯片外部设置额外的滤波电路，降低了电路设计的成本。

而本实施例中由TG开关232和电容C3构成的滤波电路中，TG开关232接自带隙基准电压电路中恒流源20的基准电压输出端，电容C3的一端接自TG开关232的输出端、另一端接地。

这样，TG开关232在时钟信号TG_CLK2的控制下周期性地断开和导通，控制电容C3的充放电，从而实现对恒流源20通过带隙基准电压电路的基准电压输出端输出的基准电压Vref的滤波，得到进一步消除了纹波的基准电压VBG。

同理，TG开关232的导通时间也应远远小于其对应的充放电时间常数，即近似为TG开关232的导通电阻与后接电容C3的乘积。

由此可见，本实施例所述的基于斩波电路和开关滤波电路的带隙基准电压电路，具有很好的滤波效果。且电路实现简单，易于控制，节省了芯片占用面积，且对芯片外围电路没有特殊要求。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (9)

1、一种带隙基准电压电路，该电路中包括斩波电路、控制电路和滤波电路，其特征在于，所述滤波电路由第一开关、第一电容和第二电容构成，用于对所述斩波电路输出端电压进行滤波处理，根据其滤波输出电压信号获取基准输出电压；

所述第一电容的一端连接自所述第一开关的输入端、且另一端接地；

所述第二电容的一端连接自所述第一开关的输出端、且另一端接地；

所述第一开关的输出端接至所述带隙基准电压电路的基准电压输出端；

所述控制电路产生的第一时钟信号控制所述第一开关周期性地导通或断开。

2、如权利要求1所述的带隙基准电压电路，其特征在于，

所述第一时钟信号的频率足够大，以使得所述第一开关的导通时间远远小于第一充放电时间常数；

其中，所述第一充放电时间常数近似为所述第一开关的导通电阻与所述第二电容的乘积。

3、如权利要求1所述的带隙基准电压电路，其特征在于，该电路进一步包括：第二开关和第三电容，其中，

所述第三电容的一端连接自所述第二开关的输出端、且另一端接地；

所述第二开关的输入端连接自所述带隙基准电压电路的基准电压输出端；

所述控制电路产生的第三时钟信号控制所述第二开关周期性地导通或断开。

4、如权利要求3所述的带隙基准电压电路，其特征在于，

所述第二开关的导通时间远远小于第二充放电时间常数；

其中，所述第二充放电时间常数近似为所述第二开关的导通电阻与所述第三电容的乘积。

5、如权利要求4所述的带隙基准电压电路，其特征在于，

所述第三时钟信号的频率与所述第一时钟信号的频率相同。

6、如权利要求1至5中任意一项所述的带隙基准电压电路，其特征在于，

所述带隙基准电压电路进一步包括一恒流源；

所述斩波电路包括：连接自所述恒流源的正比于绝对温度PTAT电路、开关电路、运算放大器AMP，其中，

所述PTAT电路产生两路电压信号输出至所述开关电路的两个输入端；

所述开关电路包括两个输入端和两个输出端，所述两个输入端接收所述PTAT电路产生的两路输入电压信号，两个输出端接至所述AMP的两个输入端；

所述控制电路产生的第二时钟信号控制所述开关电路的两个输入端和两个输出端在平行相接与交叉相接之间切换；

所述控制电路产生的第二时钟信号控制所述AMP对接收自开关电路两个输出端的电压信号进行处理，并输出至所述第一开关的输入端；

所述第一开关的输出端接至所述恒流源。

7、如权利要求6所述的带隙基准电压电路，其特征在于，

所述第二时钟信号的占空比为50％。

8、如权利要求7所述的带隙基准电压电路，其特征在于，

所述第一时钟信号的频率为所述第二时钟信号的n倍，n为大于等于2的正整数。

9、如权利要求6所述的带隙基准电路，其特征在于，

所述AMP为折叠共源共栅结构OTA运算放大器；

其中，所述第一电容的充放电流ΔI满足如下公式：

$\mathrm{\&Delta;I}=\frac{\mathrm{\&beta;}}{2}{V}_{\mathrm{ID}}\sqrt{\frac{{4I}_S}{\mathrm{\&beta;}}-{V_{\mathrm{ID}}}^2},$

其中，V_ID为所述OTA运算放大器的两输入端间的电压差、β为所述OTA运算放大器中分别连接所述两输入端的MOS管间的跨导参数；

通过减小OTA输入差分对的偏置电流来减小ΔI。

Images