CN104375546A - 一种带开关电容滤波器的斩波带隙基准设备 - Google Patents
一种带开关电容滤波器的斩波带隙基准设备 Download PDFInfo
- Publication number
- CN104375546A CN104375546A CN201410101081.4A CN201410101081A CN104375546A CN 104375546 A CN104375546 A CN 104375546A CN 201410101081 A CN201410101081 A CN 201410101081A CN 104375546 A CN104375546 A CN 104375546A
- Authority
- CN
- China
- Prior art keywords
- wave band
- gap reference
- copped wave
- reference device
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
一种带开关电容滤波器的斩波带隙基准设备,包括斩波带隙基准装置,其输出端连接开关电容滤波器的输入端,开关电容滤波器的输出端连接RC滤波器的输入端,RC滤波器的输出端设置有基准电压输出口。所述斩波带隙基准装置内设置有采用至少三个电阻串联构成的输出电压调节组件。所述设备还设置有双相交叠时钟装置,所述双相交叠时钟装置的输入端设置有外部时钟输入口,所述双相交叠时钟装置设有至少两个时钟信号输出端。电压调节组件由单一电阻变至多个电阻串联,使得最终的输出电压由固定变成可调,通过滤波消除失调电压对基准电压的影响,斩波运放将低频1/f噪声搬移到时钟频率,滤波后同样大大减小了1/f噪声的影响,提高基准电压的稳定性和精确性。
Description
技术领域
本发明属于带隙基准电路领域,尤其涉及一种带开关电容滤波器的斩波带隙基准设备。
背景技术
现有技术中的典型带隙基准电路如图1所示,原理为:其由电阻、晶体管、MOS管和运算放大器组成,其中,R1、R2表示电阻;M1、M2一般为两个相同尺寸的PMOS管;A1表示运算放大器;Q1、Q2表示pnp晶体管,其中Q2一般是由n个并列的晶体管单元组成,Q1一般是一个晶体管单元。该带隙基准电路正常工作时,放大器A1使其输入两端:X、Y结点,稳定在近似相等电压。其中,Vout表示最后输出的基准电压。由于MOS管M1、M2尺寸相同,电流I1、I2大小相等,R1两端电压大小为VBE1-VBE2=VTlnn,从而得到电流I1=I2=VTlnn/R1,因此输出的基准电压Vout=VBE2+VTlnn(R1+R2)/R1=VBE2+(VTlnn)(1+R2/R1)。因为在室温下dVBE/dT≈-1.5mV/℃,dVT/dT≈0.087mV/℃,为了得到零温度系数,必须使(1+R2/R1)lnn≈17.2。
但是,现有的基准电路存在诸多的问题,例如,在图1中,运放的输入失调电压会使输出的基准电压产生一定的误差。假设运放的失调电压为Vos,则这种影响可被量化为VBE1-Vos≈VBE2+R1I2,此时Vout=VBE2+(VBE1-VBE2-Vos)(R1+R2)/R1=VBE2+(VTlnn-Vos)(1+R2/R1),显然,失调电压被放大了1+R2/R1倍。更重要的是失调电压本身随温度变化,从而增大了输出电压的温度系数,使得基准电压不稳定。通过以上分析,可以看出运放的噪声直接出现在输出端,同时由于基准电路工作在直流电平,而低频1/f噪声相对于高频热噪声而言特别大,因此运放的1/f噪声会显著降低基准电路的噪声性能,限制了电路的低噪声应用。并且不同的工艺环境下器件的尺寸、参数存在较大的差别,因此实际上很难得到一个室温下零温度系数的基准电压,零温度系数点甚至可能远远偏离室温,由于不对称性,运放会受输入失调电压的影响,失调表示运放输入为零而其输出电压不为零,从而影响基准电压的稳定性和准确性。
发明内容
为解决上述问题,提出一种带开关电容滤波器的斩波带隙基准设备,技术方案如下。为了对披露的实施例的一些方面有一个基本的理解,下面给出了简单的概括。该概括部分不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念,以此作为后面的详细说明的序言。
提供一种带开关电容滤波器的斩波带隙基准设备,所述设备包括斩波带隙基准装置,所述斩波带隙基准装置的输出端连接开关电容滤波器的输入端,所述开关电容滤波器的输出端连接RC滤波器的输入端,所述RC滤波器的输出端设置有基准电压输出口;所述斩波带隙基准装置内设置有输出电压调节组件,所述的电压调节组件采用至少三个电阻串联构成;所述设备还包括用于控制所述斩波带隙基准装置和所述开关电容滤波器的双相交叠时钟装置;所述双相交叠时钟装置的输入端设置有外部时钟输入口,所述双相交叠时钟装置设有至少两个时钟信号输出端,所述时钟信号输出端包括主时钟信号输出端与副时钟信号输出端;所述主时钟信号输出端输出一对相位落后的时钟信号至斩波带隙基准装置,控制所述斩波带隙基准装置;所述副时钟信号输出端输出一对相位超前的时钟信号至开关电容滤波器,控制所述开关电容滤波器。
所述斩波带隙基准装置的通路上连接有运算放大器,所述运算放大器的输入端、输出端均与斩波开关相连,所述运算放大器的输入两端节点与MOS管栅极相连。
进一步的,所述的开关电容滤波器包括有输入端,所述输入端上并联有两组开关装置,所述的开关装置由至少两个开关组件串联构成,所述的开关组件之间连接有电容组件。
进一步的,所述的双相交叠时钟装置设有通讯端口,所述的通讯端口上连接有用于实现输出信号在电源地之间周期性的翻转的传输组件,所述传输组件的连通与断开由所述时钟信号控制。
再进一步的,所述通讯端口包括外部输入时钟端口、反向处理输入端口、电源电压端口和接地电压端口。
有益效果:电压调节组件由单一电阻变至多个电阻串联,使得最终的输出电压由固定变成可调,从而可以选择不同的输出电压,通过滤波减少失调电压对基准电压的影响,斩波运放将低频1/f噪声搬移到时钟频率,滤波后同样大大减小了1/f噪声的影响,降低了外界环境变化对基准电压的影响,从而提高基准电压的稳定性和精确性。
为了上述以及相关的目的,一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面,并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显,所公开的实施例是要包括所有这些方面以及它们的等同。
说明书附图
下面结合附图对本技术方案做进一步的描述。
图1是现有技术中常见的带隙基准电路的原理图;
图2是带开关电容滤波器的斩波带隙基准设备示意图;
图3是斩波带隙基准装置的电路示意图;
图4是开关电容滤波器的电路示意图;
图5是双相交叠时钟装置的电路示意图;
图6是RC滤波器的电路示意图。
图中各附图标记的含义如下:
1为斩波带隙基准装置,2为开关电容滤波器,3为RC滤波器,4为双相交叠时钟装置。
具体实施方式
以下描述和附图充分地示出本发明的具体实施方案,以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围,以及权利要求书的所有可获得的等同物。在本文中,本发明的这些实施方案可以被单独地或总地用术语“发明”来表示,这仅仅是为了方便,并且如果事实上公开了超过一个的发明,不是要自动地限制该应用的范围为任何单个发明或发明构思。
如图2~6所示,带开关电容滤波器的斩波带隙基准设备,其包括斩波带隙基准装置1,该斩波带隙基准装置1的输出端Vout3连接开关电容滤波器2的输入端,所述开关电容滤波器2的输出端连接RC滤波器3的输入端,同时,RC滤波器3的输出端设置有基准电压输出口,所述斩波带隙基准装置1内设置有输出电压调节组件,所述的电压调节组件采用至少三个电阻串联构成,通过多个电阻的串联使得输出电压可调,更加稳定的适应工艺环境所带来的变化。如图1所示,现有的带隙基准电路结构中采用的是单一电阻R2产生最终输出,而本方案的基准电路采用R21、R22、R23三个电阻串联的结构等效于传统基准电路的R2电阻,当工艺环境变化时可以选择不同的输出电压从而降低外界环境变化对基准电压的影响,以保持基准电压的精确性和稳定性。
所述设备还设置有双相交叠时钟装置4,具体的,所述双相交叠时钟装置4的输入端设置有外部时钟输入口,所述双相交叠时钟装置4设有至少两个时钟信号输出端,包括主时钟信号输出端与副时钟信号输出端。实际使用时,所述主时钟信号输出端,输出一对相位落后的时钟信号:p1/p1n,至斩波带隙基准装置1,控制所述斩波带隙基准装置1;而所述副时钟信号输出端,输出一对相位超前的时钟信号:p2/p2n,至所述开关电容滤波器2,控制所述开关电容滤波器2。
考虑到使用降噪的需要,所述斩波带隙基准装置1首先产生一个可调的零温度系数的电压信号输出给所述开关电容滤波器2,所述开关电容滤波器2通过电容采样消除了所述电压信号的大部分毛刺、纹波干扰,再输出到RC滤波器,最后得到一个稳定,噪声较小的直流电压信号,所述开关电容滤波器2能大大减小所述斩波带隙基准装置1产生的纹波及毛刺信号。本方案在所述开关电容滤波器2的输出接入一个接单的RC滤波器,如图6所示,对输出的纹波及毛刺信号做了进一步的滤波处理,能得到一个极为稳定精确的电压信号,同时由于所述开关电容滤波器已经做了极为有效的滤波处理,因此RC滤波器可采用较小的尺寸,只占用较小面积。通过滤波后能消除失调电压对基准电压的影响,同时斩波运放大大减小了1/f噪声的影响,提高基准电压的稳定性和准确性。
在一些可选的实施例中,如图3所示,所述斩波带隙基准装置1的通路上连接有运算放大器,运算放大器的输入端、输出端均与斩波开关相连,运算放大器的输入两端节点与MOS管栅极相连。这样,MOS管M1管栅极接恒定偏置电压,以提供稳定电流,使得图3所示电路能处于正常工作状态,显然MOS管M1相当于普通带隙基准电路中的启动电路,大大简化了启动电路设计,节约了面积,而且更加稳定可靠。同时,运算放大器输入、输出分别加入了斩波开关,由此,开关通断由时钟信号p1、p1n控制,p1、p1n为一对频率相同相位相反的时钟信号。电路X、Y节点轮流连接到两个运放输入MOS管栅极。因此电路上的直流信号通过运放输入后搬移到斩波开关时钟频率,再通过输出斩波开关后又搬移回直流频段。与之对应的是,运放的失调电压及低频1/f噪声只经过了输出斩波开关变换,最后搬移到斩波开关频率,再通过后级滤波器滤除。斩波开关频率越高,纹波等噪声信号搬移到的频率越高,对于后级的滤波器设计要求越低,然而电路带宽及信号建立时间制约了开关时钟频率,因此最后频率的选择需考虑多个方面做出折中。
在一些可选的实施例中,所述开关电容滤波器3包括有输入端,该输入端上并联有两组开关装置,开关装置由至少两个开关组件串联构成,同时,所述开关组件之间连接有电容组件。具体来说,如图4所示,为开关电容滤波器的电路图,p2、p2n为一对频率相同相位相反的时钟信号,控制4个开关K1~K4的通断。当p2为高电平、p2n为低电平时,开关K1、K4闭合,K2、K3断开。电容C1对输入信号采样,电容C2在前一时刻采样的信号传输到C3。同样,当p2为低电平、p2n为高电平时,开关K1、K4断开,开关K2、K3闭合。电容C2对输入信号采样,电容C1在前一时刻采样的信号传输到C3,电容C3一直连到输出。并且,由于所述开关电容滤波器3是对所述斩波带隙基准装置1的输出电压进行采样滤波,因此其开关时钟频率应与斩波时钟频率相同,同时为了采样能得到一个稳定的电压信号,滤波器时钟相位应略微超前于斩波时钟相位。这样,开关电容能不受斩波开关翻转的影响,而且能对一个稳定、已经建立好的电压信号进行采样。
在一些可选的实施例中,所述双相交叠时钟装置4设有通讯端口,该通讯端口上连接有时钟信号控制传输组件。时钟信号控制传输组件的通断,令输出信号在电源地之间周期性的翻转。所述通讯端口包括外部输入时钟端口、反向处理输入端口、电源电压端口、接地电压端口。结合图5来看,clk为外部输入时钟,clkn为clk通过反相器后的信号,vcc表示电源电压,vss表示接地电压。这样,通过时钟信号控制传输门的通断,使得输出信号在电源地之间周期性的翻转。因此即使输入的时钟信号幅值不稳定,电路仍能输出稳定的时钟信号。这样,输出的时钟信号应用于斩波带隙基准装置及开关电容滤波电路,显然p2/p2n相位超前于p1/p1n相位,满足设计要求。另外连接输出时钟的反相器可以采用较大的尺寸以增强其驱动能力,减小时钟上升下降延时。
在一些可选的实施例中,所述通讯端口包括外部输入时钟端口、反向处理输入端口、电源电压端口、接地电压端口。
本领域技术人员还应当理解,结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性,上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件,取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用,以变通的方式实现所描述的功能,但是,这种实现决策不应解释为背离本公开的保护范围。
Claims (5)
1.一种带开关电容滤波器的斩波带隙基准设备,其特征在于,所述设备包括,斩波带隙基准装置,所述斩波带隙基准装置的输出端连接开关电容滤波器的输入端,所述开关电容滤波器的输出端连接RC滤波器的输入端,所述RC滤波器的输出端设置有基准电压输出口;
所述斩波带隙基准装置内设置有输出电压调节组件,所述的电压调节组件采用至少三个电阻串联构成;
所述设备还包括用于控制所述斩波带隙基准装置和所述开关电容滤波器的双相交叠时钟装置;
所述双相交叠时钟装置的输入端设置有外部时钟输入口,所述双相交叠时钟装置设有至少两个时钟信号输出端,所述时钟信号输出端包括主时钟信号输出端与副时钟信号输出端;
所述主时钟信号输出端输出一对相位落后的时钟信号至斩波带隙基准装置,控制所述斩波带隙基准装置;
所述副时钟信号输出端输出一对相位超前的时钟信号至开关电容滤波器,控制所述开关电容滤波器。
2.根据权利要求1所述的带开关电容滤波器的斩波带隙基准设备,其特征在于,所述斩波带隙基准装置的通路上连接有运算放大器,所述运算放大器的输入端、输出端均与斩波开关相连,所述运算放大器的输入两端节点与MOS管栅极相连。
3.根据权利要求1所述的带开关电容滤波器的斩波带隙基准设备,其特征在于,所述的开关电容滤波器包括有输入端,所述输入端上并联有两组开关装置,所述的开关装置由至少两个开关组件串联构成,所述的开关组件之间连接有电容组件。
4.根据权利要求1所述的带开关电容滤波器的斩波带隙基准设备,其特征在于,所述的双相交叠时钟装置设有通讯端口,所述的通讯端口上连接有用于实现输出信号在电源地之间周期性的翻转的传输组件,所述传输组件的连通与断开由所述时钟信号控制。
5.根据权利要求4所述的带开关电容滤波器的斩波带隙基准设备,其特征在于,所述通讯端口包括外部输入时钟端口、反向处理输入端口、电源电压端口和接地电压端口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410101081.4A CN104375546A (zh) | 2014-03-18 | 2014-03-18 | 一种带开关电容滤波器的斩波带隙基准设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410101081.4A CN104375546A (zh) | 2014-03-18 | 2014-03-18 | 一种带开关电容滤波器的斩波带隙基准设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104375546A true CN104375546A (zh) | 2015-02-25 |
Family
ID=52554540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410101081.4A Pending CN104375546A (zh) | 2014-03-18 | 2014-03-18 | 一种带开关电容滤波器的斩波带隙基准设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104375546A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106647906A (zh) * | 2015-10-26 | 2017-05-10 | 马维尔国际贸易有限公司 | 使用斩波技术的开关电容器带隙基准电路 |
CN107861553A (zh) * | 2017-10-12 | 2018-03-30 | 天津大学 | 基于斩波调制技术的抗辐射基准电压源 |
CN110597346A (zh) * | 2019-09-27 | 2019-12-20 | 上海治精微电子有限公司 | 一种低温漂带隙基准电压源电路 |
CN112181038A (zh) * | 2020-10-20 | 2021-01-05 | 大唐恩智浦半导体有限公司 | 一种抑制纹波的带隙基准电路 |
CN114826188A (zh) * | 2022-05-11 | 2022-07-29 | 江苏集萃智能集成电路设计技术研究所有限公司 | 陷波滤波器、滤波方法及带隙基准电压产生电路 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462612B1 (en) * | 2001-06-28 | 2002-10-08 | Intel Corporation | Chopper stabilized bandgap reference circuit to cancel offset variation |
TW595107B (en) * | 2003-03-14 | 2004-06-21 | Feature Integration Technology | Bandgap reference voltage circuit device |
US20090072800A1 (en) * | 2007-09-13 | 2009-03-19 | Ramadass Yogesh K | Circuit and Method for a Fully Integrated Switched-Capacitor Step-Down Power Converter |
CN101458540A (zh) * | 2007-12-14 | 2009-06-17 | 凌阳科技股份有限公司 | 一种带隙基准电压电路 |
US20090189586A1 (en) * | 2008-01-25 | 2009-07-30 | Kee Chee Tiew | Switched-capacitor soft-start ramp circuits |
CN101630173A (zh) * | 2009-08-20 | 2010-01-20 | 和芯微电子(四川)有限公司 | 一种具有低闪烁噪声的cmos带隙基准源电路 |
CN101860335A (zh) * | 2010-06-03 | 2010-10-13 | 复旦大学 | 一种双输入运算放大器共享的余量增益放大电路 |
CN102323848A (zh) * | 2011-07-27 | 2012-01-18 | 江苏物联网研究发展中心 | 利用斩波技术消除失调影响的带隙基准电路 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
CN203720702U (zh) * | 2014-03-18 | 2014-07-16 | 苏州芯动科技有限公司 | 一种带开关电容滤波器的斩波带隙基准设备 |
-
2014
- 2014-03-18 CN CN201410101081.4A patent/CN104375546A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462612B1 (en) * | 2001-06-28 | 2002-10-08 | Intel Corporation | Chopper stabilized bandgap reference circuit to cancel offset variation |
TW595107B (en) * | 2003-03-14 | 2004-06-21 | Feature Integration Technology | Bandgap reference voltage circuit device |
US20090072800A1 (en) * | 2007-09-13 | 2009-03-19 | Ramadass Yogesh K | Circuit and Method for a Fully Integrated Switched-Capacitor Step-Down Power Converter |
CN101458540A (zh) * | 2007-12-14 | 2009-06-17 | 凌阳科技股份有限公司 | 一种带隙基准电压电路 |
US20090189586A1 (en) * | 2008-01-25 | 2009-07-30 | Kee Chee Tiew | Switched-capacitor soft-start ramp circuits |
CN101630173A (zh) * | 2009-08-20 | 2010-01-20 | 和芯微电子(四川)有限公司 | 一种具有低闪烁噪声的cmos带隙基准源电路 |
CN101860335A (zh) * | 2010-06-03 | 2010-10-13 | 复旦大学 | 一种双输入运算放大器共享的余量增益放大电路 |
CN102323848A (zh) * | 2011-07-27 | 2012-01-18 | 江苏物联网研究发展中心 | 利用斩波技术消除失调影响的带隙基准电路 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
CN203720702U (zh) * | 2014-03-18 | 2014-07-16 | 苏州芯动科技有限公司 | 一种带开关电容滤波器的斩波带隙基准设备 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106647906A (zh) * | 2015-10-26 | 2017-05-10 | 马维尔国际贸易有限公司 | 使用斩波技术的开关电容器带隙基准电路 |
CN107861553A (zh) * | 2017-10-12 | 2018-03-30 | 天津大学 | 基于斩波调制技术的抗辐射基准电压源 |
CN107861553B (zh) * | 2017-10-12 | 2020-10-30 | 天津大学 | 基于斩波调制技术的抗辐射基准电压源 |
CN110597346A (zh) * | 2019-09-27 | 2019-12-20 | 上海治精微电子有限公司 | 一种低温漂带隙基准电压源电路 |
CN112181038A (zh) * | 2020-10-20 | 2021-01-05 | 大唐恩智浦半导体有限公司 | 一种抑制纹波的带隙基准电路 |
CN114826188A (zh) * | 2022-05-11 | 2022-07-29 | 江苏集萃智能集成电路设计技术研究所有限公司 | 陷波滤波器、滤波方法及带隙基准电压产生电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104375546A (zh) | 一种带开关电容滤波器的斩波带隙基准设备 | |
CN101714817B (zh) | 带线损补偿的电压转换器 | |
CN101951149B (zh) | 一种适用于固定关断时间控制升压变换器的频率控制电路 | |
CN103841728B (zh) | 多路负载均衡稳流控制电路、对应的电路组合和控制方法 | |
CN203872056U (zh) | 一种恒功率控制的直流电源 | |
CN103973114A (zh) | 一种恒功率控制的直流电源 | |
CN1987711A (zh) | 电源电路 | |
CN202133708U (zh) | 电流检测电路 | |
CN203930569U (zh) | 低失调带隙基准源电路及低失调缓冲电路 | |
CN204833032U (zh) | 一种瞬态响应增强型片上电容ldo电路 | |
CN103401420A (zh) | 应用于dc-dc转换器中的自适应导通时间产生电路 | |
CN105024545A (zh) | 一种开关控制方法、开关控制电路及调控器 | |
CN105183063A (zh) | 具有宽频带高电源抑制比的低压差电压调整器 | |
CN203720702U (zh) | 一种带开关电容滤波器的斩波带隙基准设备 | |
CN110779268A (zh) | 一种电冰箱内部温度控制系统算法 | |
CN204203828U (zh) | 高精度的低压差电压调节器 | |
CN204314766U (zh) | 带有补偿电路的低压差稳压器 | |
CN103354417A (zh) | 带峰值电流补偿的恒流控制电路及开关电源 | |
CN203445774U (zh) | 峰值电流偏差产生电路、带补偿的峰值电流采样保持电路、恒流控制电路及开关电源 | |
CN102545779B (zh) | 一种无晶振时钟电路 | |
CN205142184U (zh) | 模数转换校正电路、模数转换装置及空调器 | |
CN102857099A (zh) | 电流平衡电路 | |
CN103944570A (zh) | 可编程增益数模单元及模数转换器 | |
CN104993702A (zh) | 一种采用DSP实现二阶滑模控制的Buck变换器控制方法 | |
US8471630B2 (en) | Fast settling reference voltage buffer and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
DD01 | Delivery of document by public notice |
Addressee: Suzhou Actichip Technology Co., Ltd. Document name: Notification to Make Rectification Addressee: Suzhou Actichip Technology Co., Ltd. Document name: Notice of non patent agency |
|
DD01 | Delivery of document by public notice |
Addressee: Zhang Yang Document name: Notification of Passing Examination on Formalities |
|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150225 |