CN101860335A

CN101860335A - 一种双输入运算放大器共享的余量增益放大电路

Info

Publication number: CN101860335A
Application number: CN201010191621A
Authority: CN
Inventors: 尹睿; 唐长文
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-06-03
Filing date: 2010-06-03
Publication date: 2010-10-13
Anticipated expiration: 2030-06-03
Also published as: CN101860335B

Abstract

本发明属于集成电路设计中的数据转换器技术领域，具体为一种双输入运算放大器共享的余量增益放大电路。该放大电路包含一个双输入运算放大器，时钟产生电路，子数模转换器，子模数转换器，电容，开关等。本发明采用两组输入差分对的运算放大器，以双向交叠时钟控制的嵌入在运算放大器内部的开关控制两组差分输入对管，在时钟两个相位交替使用，同时输入差分对交替复位至共模输入电压，完全消除了传统电路中存在的记忆效应和级间馈通的影响，在保持相同面积，功耗，电路复杂度的情况下，可以提高信号建立精度，从而提高模数转换的精度。

Description

一种双输入运算放大器共享的余量增益放大电路

技术领域

本发明属于集成电路设计中的数据转换器技术领域，具体涉及一种双输入运算放大器共享的余量增益放大电路。

背景技术

模数转换器是通信电路中的重要模块，实现从模拟信号到数字信号的转换。对于功能越来越丰富的移动手持终端而言，由于受到重量和体积的限制，仅能通过有限的电池提供能量，所以迫切需要电子器件低功耗技术。在低功耗技术上的优势意味着在这个快速成长的市场上将占有更大的份额，获得更高的利润。

此外，功耗的增加会引起芯片发热，从而降低电路的可靠性和使用寿命。芯片升温将引发硅片连线故障、封装故障、电学参数漂移、电迁移等一系列的故障机制。一般，温度每升高10℃，器件的故障率就要提高2倍。功耗的急剧增加，需要昂贵的封装以及热沉布置，提高了芯片的成本，还会因为冷却设备而增加额外开支，对面向商用的产品而言，降低了产品的市场竞争力。提高单位能量的处理效率可以减缓这个问题。

实现低功耗的主要方法就是在相邻两级余量增益放大电路共享使用一个运算放大器，这是因为运算放大器仅在保持时段工作，而在采样时段不工作。这样可以将整个模数转换器的功耗降低一半左右。目前广泛使用的运算放大器共享余量增益放大电路，其系统结构如图1所示，包括运算放大器130，子模数转换器110、140，子数模转换器120、150，运算放大器共享开关118、122，电容113、114、124、125，控制开关111、112、113、115、117、118、119、126、126、127。电路通过控制运算放大器共享开关118、122来在第一级和第二级之间切换使用。随之而来的问题是运算放大器共享开关118、122存在的寄生电容118、122会使得第一级和第二级之间有一个信号通路。当第一级在采样的时候，后级正在保持，这时，任何在第一级输入端101变化的信号(可能是输入信号101，也可能是比较器子模数转换器110、140的回馈噪声等)都会通过寄生通道到运算放大器的输入而影响第二级的保持信号。同样，当第一级级在保持，第二级在采样时，也会产生这样的影响。此外，由于输入管栅电容仍保留着前一次工作时残留的电荷，在参与下一次保持工作时就会对信号的精准度产生影响，这称为记忆效应。记忆效应是与信号相关的，会降低模数转换器的精度。

发明内容

为解决上述运算放大器共享余量增益放大电路记忆效应和级间馈通的问题，本发明提供一种双输入运算放大器共享的余量增益放大电路。

本发明提供双输入运算放大器共享的余量增益放大电路，包括：开关内置的双差分输入对运算放大器电路，该放大器电路被两个相邻两级余量增益放大电路共享使用，用于放大并保持输入信号，供量化和采样；外部控制时钟，包括双相交叠时钟，双相非交叠时钟，以及各时钟的延时时钟，控制整个电路中各个开关的导通和关断。

本发明将传统的运算放大器外的开关内置到运算放大器当中，通过切换运算放大器中的开关来分别在共享运算放大器的两级余量增益放大电路之间切换使用。

本发明提供的双输入运算放大器共享的余量增益放大电路300，其具体构成为：

开关内置的双差分输入对运算放大器电路400。用于将采样电容上保存的电压信号，放大至两倍增益，并供下一级或后续电路进行采样和量化。

子模数转换电路110。用于将第一级的输入差分信号211、212进行量化，并将量化结果经处理后传递给子数模混合电路120。

子模数转换电路140。用于将第一级的输出差分信号205、206进行量化，并将量化结果经处理后传递给子数模混合电路150。

子数模混合电路120。用于接收子模数转换电路110的控制信号，产生不同的电压信号施加在第一电容261、第二电容262相应端口，完成加法或减法或保持不变的操作。

子数模混合电路140。用于接收子模数转换电路140的控制信号，产生不同的电压信号施加在第五电容265、第六电容266相应端口，完成加法或减法或保持不变的操作。

第一电容261、第二电容262、第三电容263、第四电容264组成第一级采样和反馈电容。第五电容265、第六电容266，第七电容267、第八电容268组成第二级采样和反馈电容。第一级采样和反馈电容用于对第一级的输入差分信号211、212进行采样和放大，供第二级的采样和反馈电容进行采样。

第二级采样和反馈电容。用于对第一级输出差分信号205、206进行采样和放大，供后续电路进行采样。

第一-第十六开关231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、246，分别由相应的时钟控制信号Φ1、Φ2、Φ1D、Φ2D控制，当时钟控制信号为高电平时，第一-第十六开关231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、246导通，当时钟控制信号为低电平时，第一-第十六开关231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、246关断，完成信号的传递。

共模输入电压215，用于在两对运算放大器差分输入对管401、402和403、404非使能状态下栅极电压的复位。

上述方案中，所述开关内置的双差分输入对运算放大器电路400包括：

两对运算放大器差分输入对管401、402和403、404，运算放大器共享开关405、406、407、408，由NMOS管构成。两对运算放大器差分输入对管401、402和403、404，分别串联运算放大器共享开关开关405、406、407、408。两对运算放大器差分输入对管401、402和403、404的栅极分别连接输入信号V_inp，a，V_inn，a，V_inp，b，V_inn，b。运算放大器共享开关405、406由时钟信号Φ1Dn控制，当时钟信号Φ1Dn为高电平时，运算放大器共享开关405、406导通，输入对管401、402进入使能状态。当时钟信号Φ1Dn为低电平时，运算放大器共享开关405、406关断，输入对管401、402进入非使能状态。运算放大器共享开关407、408由时钟信号Φ2Dn控制，当时钟信号Φ2Dn为高电平时，运算放大器共享开关407、408导通，输入对管403、404进入使能状态。当时钟信号Φ2Dn为低电平时，运算放大器共享开关407、408关断，输入对管403、404进入非使能状态。

辅助增益自举运算放大器410和辅助增益自举运算放大器420，用于增大运算放大器的直流增益。

MOS管421、422、423、424、425、426、427、428用于参与开关内置的双差分输入对运算放大器电路400工作，实现信号的放大和传递。

共模反馈电路430，用于稳定开关内置的双差分输入对运算放大器电路400的共模输出电压。

偏置信号451、452。用于保持运算放大器工作在正常状态。

电源电压457、458。用于提供电路的电源。

本发明的有益效果：

本发明提供的双输入运算放大器共享的余量增益放大电路300，通过将运算放大器共享开关内置到双差分输入对运算放大器电路400内部，切断级间寄生电容产生的馈通通路。通过将两对差分对管401、402和403、404的栅极交替复位至共模输入电压，完全消除了记忆效应。从而提高了运算放大器共享余量增益放大电路的建立精度，提高了模数转换器的精度。此外，由于运算放大器共享开关405、406、407、408被嵌入到了运算放大器内部，而不是传统的同时连接在运算放大器输入端。从而消除了由于传统的运算放大器共享开关寄生电容118、122导致的第一级和第二级之间的馈通通路。此外，通过将运算放大器共享开关405、406、407、408嵌入到运算放大器内部，有效的消除了时钟馈通，有效的减小了运算放大器共享开关405、406、407、408带来的输入电阻。从而可以有效的降低模数转换器的功耗，提高模数转换器的精度。

附图说明

图1为现有技术的运算放大器共享余量增益放大电路结构示意图。

图2为本发明使用的双输入运算放大器共享的余量增益放大电路结构示意图。

图3为本发明使用的开关内置的双差分输入对运算放大器电路示意图。

图4为本发明使用的时序图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细说明。

图2为本发明使用的双输入运算放大器共享的余量增益放大电路结构示意图，包括开关内置的双差分输入对运算放大器电路400，子模数转换电路110，子模数转换电路140，子数模混合电路120，子数模混合电路140，采样和反馈电容261、262、263、264、265、266、267、268，开关231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、246，共模输入电压215。

图3为本发明使用的开关内置的双差分输入对运算放大器电路400示意图，包括两对运算放大器差分输入对管401、402和403、404，运算放大器共享开关405、406、407、408，由NMOS构成。两对运算放大器差分输入对管401、402和403、404，分别串联运算放大器共享开关405、406、407、408。两对运算放大器差分输入对管401、402和403、404的栅极分别连接输入信号V_inp，a，V_inn，a，V_inp，b，V_inn，b。运算放大器共享开关405、406由时钟信号Φ1Dn控制，当时钟信号Φ1Dn为高电平时，运算放大器共享开关405、406导通，输入对管401、402进入使能状态。当时钟信号Φ1Dn为低电平时，运算放大器共享开关405、406关断，输入对管401、402进入非使能状态。运算放大器共享开关407、408由时钟信号Φ2Dn控制，当时钟信号Φ2Dn为高电平时，运算放大器共享开关407、408导通，输入对管403、404进入使能状态。当时钟信号Φ2Dn为低电平时，运算放大器共享开关407、408关断，输入对管403、404进入非使能状态。辅助增益自举运算放大器410和辅助增益自举运算放大器420，用于增大运算放大器的直流增益。MOS管421、422、423、424、425、426、427、428用于参与开关内置的双差分输入对运算放大器电路400工作，实现信号的放大和传递。共模反馈电路430，用于稳定开关内置的双差分输入对运算放大器电路400的共模输出电压。偏置信号451、452。用于保持运算放大器工作在正常状态。电源电压457、458，用于提供电路的电源。

图4为本发明使用的时序图，包括双相非交叠时钟Φ1和Φ2，将双相非交叠时钟延时的产生的延时双相非交叠时钟Φ1D和Φ2D，将延时双相非交叠时钟反相产生的延时双相交叠时钟Φ1Dn和Φ2Dn。这些时钟用于控制电路中各个开关的导通与关闭。

下面说明双输入运算放大器共享的余量增益放大电路的工作原理。

当时钟Φ1为高的时候，运算放大器差分输入对管401、402的栅极接共模输入电压215进行复位，这时运算放大器差分输入对管403、404处于使能状态，运算放大器进行第二级的保持工作。同样的，当Φ2为高电平时，运算放大器差分输入对管403、404的栅极接共模输入电压215进行复位，运算放大器差分输入对管401、402处于使能状态，运算放大器进行第一级的保持工作。因为两对差分输入对管401、402和403、404交替的连接到共模输入电压215进行复位，因此完全消除了传统方法中存在的记忆效应。此外，由于运算放大器共享开关405、406、407、408被嵌入到了运算放大器内部，而不是传统的同时连接在运算放大器输入端。从而消除了由于传统的运算放大器共享开关寄生电容118、122导致的第一级和第二级之间的馈通通路。此外，通过将运算放大器共享开关405、406、407、408嵌入到运算放大器内部，有效的消除了时钟馈通，有效的减小了运算放大器共享开关405、406、407、408存在的寄生输入电阻。

开关内置的双差分输入对运算放大器电路400中运算放大器共享开关405、406、407、408的控制信号之所以采用双相交叠时钟Φ1Dn和Φ2Dn，是因为若采用传统的双相非交叠时钟Φ1D和Φ2D的话，在输入信号大于一定幅值时，差分输出信号的建立会出现不同步的现象，从而使得建立时间大大加长。

究其原因，是因为运算放大器在双向非交叠时钟控制下，当两相时钟均为低电平时，主运算放大器500下半通路截止，而上半部分电流源仍可以工作。这就使得电流不能通过下半部分流到地，而是对保持有电荷的输出负载电容进行充电，引起的电荷堆积导致两差分负载电容电压同时抬高，因而有可能导致差分输出端455，456电压较高的一侧对应的输出节点电压高于设计的最大值，此时输出节点以上的管子漏源电压会小于过驱动电压，从而使管子进入线性区。当运算放大器共享开关打开时，管子就需要从线性区出来，因此大信号建立时间会相应增加，而差分输出端电压较低的一侧可能还来不不及进入线性区，因为双向非交叠的时间较短，因此导致差分信号两端建立不同步。因此采用双相交叠时钟Φ1Dn和Φ2Dn来控制运算放大器共享开关405、406、407、408，则由于在任何时刻都保留有电流通路，因而可以避免电荷堆积从而很好的解决这个问题。

由于双相交叠时钟Φ1Dn和Φ2Dn在现有技术的运算放大器共享余量增益放大电路的中也存在，因此采用这种方法不需要增加额外的时钟。

综上所述，本发明通过采用双输入差分对管401、402、403、404，交替工作和复位至共模输入电压，同时将运算放大器共享开关405、406、407、408嵌入至运算放大器400内部，达到了消除记忆效应和级间馈通通路的目的，在不增加多余时钟和面积以及功耗的条件下，有效的提高了余量增益放大电路的建立精度，从而可以有效的减小模数转换器的功耗，提高模数转换器的精度。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims

1.一种双输入运算放大器共享的余量增益放大电路，其特征在于，包括：

开关内置的双差分输入对运算放大器电路，被两个相邻两级余量增益放大电路共享使用，用于放大并保持输入信号，供量化和采样；

外部控制时钟，包括双相交叠时钟，双相非交叠时钟，以及各时钟的延时时钟，控制整个电路中各个开关的导通和关断。

2.根据权利要求1所述的双输入运算放大器共享的余量增益放大电路，其特征在于，其具体构成为：

开关内置的双差分输入对运算放大器电路(400)，用于将采样电容上保存的电压信号，放大至两倍增益，并供下一级或后续电路进行采样和量化；

第一子模数转换电路(110)，用于将第一级的输入差分信号(211、212)进行量化，并将量化结果经处理后传递给第一子数模混合电路(120)；

第二子模数转换电路(140)，用于将第一级的输出差分信号(205、206)进行量化，并将量化结果经处理后传递给第二子数模混合电路(150)；

第一子数模混合电路(120)，用于接收第一子模数转换电路(110)的控制信号，产生不同的电压信号施加在第一电容(261)、第二电容(262)相应端口，完成加法或减法或保持不变的操作；

第二子数模混合电路(150)，用于接收第二子模数转换电路(140)的控制信号，产生不同的电压信号施加在第五电容(265)、第六电容(266)相应端口，完成加法或减法或保持不变的操作；

第一电容(261)、第二电容(262)、第三电容(263)、第四电容(264)组成第一级采样和反馈电容；第五电容(265)、第六电容(266)，第七电容(267)、第八电容(268)组成第二级采样和反馈电容；第一级采样和反馈电容用于对第一级的输入差分信号(211、212)进行采样和放大，供第二级的采样和反馈电容进行采样；

第二级采样和反馈电容，用于对第一级输出差分信号(205、206)进行采样和放大，供后续电路进行采样；

第一-第十六开关(231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、246)，分别由相应的时钟控制信号Φ1、Φ2、Φ1D、Φ2D控制，当时钟控制信号为高电平时，第一-第十六开关(231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、246)导通，当时钟控制信号为低电平时，第一-第十六开关(231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、246)关断，完成信号的传递；

共模输入电压(215)，用于在两对运算放大器差分输入对管(401、402和403、404)非使能状态下栅极电压的复位。

3.根据权利要求2所述的双输入运算放大器共享的余量增益放大电路，其特征在于，

所述的双输入运算放大器电路(400)，采用主运算放大器(500)、第一辅助增益自举运算放大器(410)和第二辅助增益自举运算放大器(420)，实现高增益和高带宽；主运算放大器采用两对差分输入对管(401和402、403和404)，各个输入管(401、402、403、404)均通过串联的开关(405、406、407、408)控制，当对应的控制开关(405、406)或控制开关(407、408)打开时，输入对管(401、402)或输入对管(403、404)工作，当对应的控制开关(405、406)或控制开关(407、408)关闭时，输入对管(401、402)或输入对管(403、404)不工作，并将输入管栅极连接至共模输入电压(215)，差分输入对管(401、402)供共享运算放大器的第一级余量增益放大电路，差分输入对管(403、404)供第二级余量增益放大电路使用；两对差分输入对管(401和402、403和404)分别由双相交叠的时钟Φ1Dn和Φ2Dn控制。

4.根据权利要求3所述的双输入运算放大器共享的余量增益放大电路，其特征在于，所述的外部控制时钟，通过逻辑电路的控制和延时，产生若干组时钟，包括双相非交叠时钟Φ1和Φ2，将双相非交叠时钟延时的产生的延时双相非交叠时钟Φ1D和Φ2D，将延时双相非交叠时钟反相产生的延时双相交叠时钟Φ1Dn和Φ2Dn，以及其他所需要的时钟。