CN103339853B - 具有经改进输入阻抗的切换式电容增益放大器 - Google Patents

具有经改进输入阻抗的切换式电容增益放大器 Download PDF

Info

Publication number
CN103339853B
CN103339853B CN201180066655.3A CN201180066655A CN103339853B CN 103339853 B CN103339853 B CN 103339853B CN 201180066655 A CN201180066655 A CN 201180066655A CN 103339853 B CN103339853 B CN 103339853B
Authority
CN
China
Prior art keywords
capacitor
switch
input
terminal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180066655.3A
Other languages
English (en)
Other versions
CN103339853A (zh
Inventor
文森特·奎奎姆普瓦
菲利浦·德瓦尔
法比安·沃谢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN103339853A publication Critical patent/CN103339853A/zh
Application granted granted Critical
Publication of CN103339853B publication Critical patent/CN103339853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/81—Inputs or outputs are crossed during a first switching time, not crossed during a second switching time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/342—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by double sampling, e.g. correlated double sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种增益放大器可具有：差分放大器，其具有反馈电容器；切换式输入级，其具有与所述差分放大器耦合的第一输出及第二输出，且具有：第一电容器及第二电容器；第一输入，其接收差分输入信号的第一信号；第二输入，其接收所述差分输入信号的第二信号；第一多个开关，其由第一时钟信号控制以使所述第一电容器的第一端子分别与所述第一输入或所述第二输入连接并使所述第二电容器的第一端子分别与所述第二输入及所述第一输入连接；及第二多个开关，其由相移时钟信号控制以使所述第一电容器的第二端子与所述差分放大器的第一输入或第二输入连接并使所述第二电容器的第二端子与所述差分放大器的所述第二输入或所述第一输入连接。

Description

具有经改进输入阻抗的切换式电容增益放大器
相关申请案交叉参考
本申请案主张在2010年12月22日提出申请的标题为“具有经改进输入阻抗的切换式电容增益放大器(SWITCHED-CAPACITANCE PGA WITH IMPROVED INPUT IMPEDANCE)”的第61/426,196号美国临时申请案的权益，所述申请案的全文并入本文中。
技术领域
本申请案涉及一种用于具有经改进输入阻抗的切换式电容增益放大器(例如可编程增益放大器(PGA))的电路。
背景技术
增益放大器通常形成切换式模/数转换器(ADC)的输入级。图4展示此增益放大器400的实例。经由切换式电容器网络将差分输入信号VinP、VinM馈送到差分放大器440。所述切换式电容器网络包括两个电容器410a、410b，所述电容器借助于开关402及404在差分放大器440的输入信号路径中切换。电容器410a的第一端子通过开关402a及404a与非反相或反相输入信号VinP、VinM耦合。类似地，电容器410b的第一端子经由开关402b或404b与非反相或反相输入信号VinP、VinM耦合。开关402a及402b由时钟信号Φ控制且开关404a及404b由反相时钟信号#Φ控制。电容器410a及410b的第二端子分别与差分放大器440的非反相及反相输入直接耦合。差分放大器440在非反相及反相信号路径中包括差分输出及反馈电容器430a、430b。为了防止差分放大器440对其输入处的所有信号求积分，开关450a及450b经控制以对差分放大器440进行复位。因此，图4展示典型的常规电路，其中为了在放大器440的输出处具有接通相位，开关450a/b正以相位Φ切换。
在Φ为接通(相位Φ)时，对所述放大器进行复位且将电容器410a从VinM切换到VinP，同时将电容器410b从VinP切换到VinM。在相位#Φ与Φ之间电容器410a上的电荷改变则为ΔQIN(410a)＝CIN(VinP-VinM)。在#Φ与Φ之间电容器410b上的电荷改变则为ΔQIN(410b)＝CIN(VinM-VinP)。在相位#Φ与Φ之间电容器410a、410b上所存储的差分电荷差则为：
ΔQIN(#Φ,Φ)＝ΔQIN(410a)-ΔQIN(410b)＝2CIN(VinP-VinM)。
图5展示相关联的切换控制信号Φ及输出电压OP-OM。模拟放大器输出信号OP-OM在0与2CIN/CFB(VinP-VinM)之间双态切换。将电荷差ΔQIN传送到具有增益1/Cfb的运算放大器的输出电压。此算法的问题为，在此情况中，在相位Φ与#Φ两者期间均从输入拉取电荷而仅将电荷传送一次(在#Φ期间)。在循环(Φ相位，接着#Φ相位)期间求平均的差分输入阻抗等于：
ZIN diff＝1/f*所传送的输出电压/(ΔQIN(Φ,#Φ)-ΔQIN(#Φ,Φ))
其中f为全循环(Φ相位，接着#Φ相位)的频率。因此，ZIN diff＝1/(2f*CIN)。
输入阻抗仅取决于CIN及循环的频率f。
此低输入阻抗(其在切换式电容型ADC(如Σ-ΔADC)中为典型的)由以下事实产生：所述输入为经反复切换以对输入信号进行取样的电容。问题在于，在低噪声ADC中，噪声(尤其是热噪声)也与电容成反比(热噪声为kT/CIN的倍数，其中T为绝对温度)。因此，如果电容较小，那么输入阻抗较佳，但噪声较大。
因此，需要一种具有经改进输入电容的切换式电容增益放大器。
发明内容
根据各种实施例，改进切换式电容增益放大器输入电路的输入阻抗以便连接到高源阻抗传感器。此改进需要以与标准切换式电容增益放大器解决方案相同的增益及相同的噪声最低值来实现。
改进输入阻抗同时不使噪声降级在ADC折衷方案中为重要的，且准许与在ADC的前端中具有较不作用的输入电路的一系列新的传感器介接，并使应用的总成本稍微降低。
根据一实施例，一种增益放大器可包括：差分放大器，其包括第一反馈电容器及第二反馈电容器以及并联耦合到所述第一反馈电容器及所述第二反馈电容器的开关，其中所述开关由控制信号控制，所述控制信号具有两倍于时钟信号或相移时钟信号的频率的频率；切换式输入级，其具有与所述差分放大器耦合的第一输出及第二输出，所述切换式输入级包括：第一电容器及第二电容器，第一输入，其接收差分输入信号的第一信号；第二输入，其接收所述差分输入信号的第二信号；第一多个开关，其由所述时钟信号控制以使所述第一电容器的第一端子分别与所述第一输入或所述第二输入连接并使所述第二电容器的第一端子分别与所述第二输入及所述第一输入连接；以及第二多个开关，其由所述相移时钟信号控制以使所述第一电容器的第二端子与所述差分放大器的第一输入或第二输入连接并使所述第二电容器的第二端子与所述差分放大器的所述第二输入或所述第一输入连接。
根据另一实施例，所述相移时钟信号为移位了1/4周期的所述时钟信号。根据另一实施例，第一多个开关可包括：第一开关，其耦合于所述第一输入与所述第一电容器的所述第一端子之间；第二开关，其耦合于所述第二输入与所述第一电容器的所述第一端子之间；第三开关，其耦合于所述第二输入与所述第二电容器的所述第一端子之间；第四开关，其耦合于所述第一输入与所述第二电容器的所述第一端子之间；其中所述第一开关及所述第三开关由所述时钟信号控制且所述第二开关及所述第四开关由反相时钟信号控制。根据另一实施例，第二多个开关可包括：第五开关，其耦合于所述第一电容器的所述第二端子与所述差分放大器的所述第一输入之间；第六开关，其耦合于所述第二电容器的所述第二端子与所述差分放大器的所述第一输入之间；第七开关，其耦合于所述第一电容器的所述第二端子与所述差分放大器的所述第二输入之间；第八开关，其耦合于所述第二电容器的所述第二端子与所述差分放大器的所述第二输入之间；其中所述第五开关及所述第八开关由所述相移时钟信号控制且所述第六开关及所述第七开关由反相相移时钟信号控制。根据另一实施例，所述差分放大器可借助于第一反馈电容器及第二反馈电容器来对所述差分输入信号求积分。根据另一实施例，所述控制信号可由与所述时钟信号及所述相移时钟信号耦合的“异或”门产生。根据另一实施例，增益放大器可进一步包括每一反馈环路中的至少一个可切换反馈网络，所述至少一个可切换反馈网络可并联切换到相应的反馈电容器以控制所述增益放大器的增益。根据另一实施例，所述可切换反馈网络可包括连接到另一反馈电容器且可操作以将所述另一反馈电容器与所述相应的反馈电容器并联耦合的第一耦合开关及第二耦合开关。根据另一实施例，所述可切换反馈网络可包括将所述另一反馈电容器与共模电压耦合的复位开关。根据另一实施例，所述增益放大器可进一步包括第三电容器及第四电容器；其中所述第一多个开关由所述时钟信号控制以使所述第一电容器及所述第二电容器的第一端子分别与所述第一输入及所述第二输入连接同时使所述第三电容器及所述第四电容器的第一端子短路，或使所述第三电容器及所述第四电容器的所述第一端子分别与所述第二输入及所述第一输入连接同时使所述第一电容器及所述第二电容器的所述第一端子短路；且其中所述第二多个开关由所述相移时钟信号控制以使所述第一电容器及所述第三电容器的第二端子与所述差分放大器的第一输入连接同时使所述第二电容器及所述第四电容器的第二端子与所述差分放大器的所述第二输入连接，或使所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的第二输入连接同时使所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第一输入连接。根据另一实施例，所述第一多个开关可包括：第一开关，其耦合于所述第一输入与所述第一电容器的所述第一端子之间；第二开关，其耦合于所述第二输入与所述第二电容器的所述第一端子之间；第三开关，其耦合于所述第一电容器及所述第二电容器的所述第一端子之间；第四开关，其耦合于所述第一输入与所述第四电容器的所述第一端子之间；第五开关，其耦合于所述第二输入与所述第三电容器的所述第一端子之间；第六开关，其耦合于所述第三电容器及所述第四电容器的所述第一端子之间；其中所述第一开关、所述第二开关及所述第六开关由所述时钟信号控制且所述第三开关、所述第四开关及所述第五开关由反相时钟信号控制。根据另一实施例，所述第二多个开关可包括第七开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第一输入之间；第八开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第一输入之间；第九开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第二输入之间；第十开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第二输入之间；其中所述第七开关及所述第十开关由所述相移时钟信号控制且所述第八开关及所述第九开关由反相相移时钟信号控制。根据另一实施例，所述增益放大器可进一步包括接收共模电压的第三输入以及可操作以使所述第一电容器、所述第二电容器、所述第三电容器及所述第四电容器的第一端子个别地与所述共模电压连接的第三多个开关。根据另一实施例，所述共模电压可为接地的。根据另一实施例，所述增益放大器可进一步包括并联耦合到第一反馈电容器及第二反馈电容器的第一复位开关及第二复位开关。根据另一实施例，所述增益放大器可进一步包括每一反馈环路中的至少一个可切换反馈网络，所述至少一个可切换反馈网络可并联切换到相应的反馈电容器以控制所述增益放大器的增益。根据另一实施例，所述可切换反馈网络可包括连接到另一反馈电容器且可操作以将所述另一电容器与所述相应的反馈电容器并联耦合的第一耦合开关及第二耦合开关。根据另一实施例，所述可切换反馈网络可包括将所述另一反馈电容器与共模电压耦合的复位开关。
根据另一实施例，一种用于借助包括反馈电容器的差分放大器来操作增益放大器的方法可包括：取决于时钟信号，将第一电容器的第一端子切换为与第一输入或第二输入连接并将第二电容器的第一端子切换为与第二输入或第一输入连接；及根据相移时钟信号将所述第一电容器及所述第二电容器的第二端子切换为连接到所述差分放大器的第一输入或第二输入，所述相移信号为移位了所述时钟信号的1/4周期的时钟信号。
根据所述方法的另一实施例，所述差分放大器可包括反馈电容器且经控制以对输入信号求积分。根据所述方法的另一实施例，所述差分放大器可包括反馈电容器及借助控制信号控制以使所述反馈电容器短路的并联复位开关。根据所述方法的另一实施例，所述控制信号可具有两倍于所述时钟信号的频率的频率。根据所述方法的另一实施例，可通过所述时钟信号与所述相移时钟信号的“异或”来产生所述控制信号。根据所述方法的另一实施例，所述方法可进一步包括使所述第一电容器、所述第二电容器中的至少一者的第一端子与共模电压连接以界定复位状态。根据所述方法的另一实施例，所述共模电压可为接地的。根据所述方法的另一实施例，所述方法可进一步包括将至少一个可切换反馈网络并联切换到相应的反馈电容器以控制所述增益放大器的增益。根据所述方法的另一实施例，所述可切换反馈网络可包括连接到另一反馈电容器且可操作以使所述另一电容器与反馈电容器并联耦合的第一耦合开关及第二耦合开关。根据所述方法的另一实施例，所述方法可进一步包括使所述另一反馈电容器与共模电压耦合以界定复位状态。根据所述方法的另一实施例，提供第三电容器及第四电容器以用于取样，且所述方法可进一步包括：在所述时钟信号处于第一状态中时，将所述第一电容器及所述第二电容器的第一端子切换为分别与所述第一输入及所述第二输入连接同时使所述第三电容器及所述第四电容器的第一端子短路，且在所述时钟信号处于第二状态中时，将所述第三电容器及所述第四电容器的第一端子切换为分别与所述第二输入及所述第一输入连接同时使所述第一电容器及所述第二电容器的第一端子短路；在所述相移时钟信号处于第一状态中时，将所述第一电容器及所述第三电容器的第二端子切换为连接到所述差分放大器的所述第一输入并将所述第二电容器及所述第四电容器的第二端子切换为连接到所述差分放大器的所述第二输入，且在所述相移时钟信号处于第二状态中时，将所述第一电容器及所述第三电容器的所述第二端子切换为连接到所述差分放大器的所述第二输入并将所述第二电容器及所述第四电容器的所述第二端子切换为连接到所述差分放大器的所述第一输入。根据所述方法的另一实施例，可由以下各项执行所述第一电容器及所述第三电容器的第一端子的切换：第一开关，其耦合于所述第一输入与所述第一电容器的所述第一端子之间；以及第二开关，其耦合于所述第二输入与所述第二电容器的所述第一端子之间；由以下项执行所述第一电容器及所述第二电容器的所述短路，第三开关，其耦合于所述第一电容器及所述第二电容器的所述第一端子之间；由以下项执行所述第三电容器及所述第四电容器的所述第一端子的所述切换第四开关，其耦合于所述第一输入与所述第四电容器的所述第一端子之间；第五开关，其耦合于所述第二输入与所述第三电容器的所述第一端子之间；且由以下项执行所述第三电容器及所述第四电容器的所述短路，第六开关，其耦合于所述第三电容器及所述第四电容器的所述第一端子之间。根据所述方法的另一实施例，可由所述时钟信号控制所述第一开关、所述第二开关及所述第六开关，且由反相时钟信号控制所述第三开关、所述第四开关及所述第五开关。根据所述方法的另一实施例，可由以下各项执行切换所述第一电容器，所述第二电容器，所述第三电容器及所述第四电容器的所述第二端子，第七开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第一输入之间；第八开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第一输入之间；第九开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第二输入之间；以及第十开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第二输入之间；其中由所述相移时钟信号控制所述第七开关及所述第十开关且由反相相移时钟信号控制所述第八开关及所述第九开关。根据所述方法的另一实施例，所述方法可进一步包括使所述第一电容器、所述第二电容器、所述第三电容器及所述第四电容器中的至少一者的第一端子与共模电压连接以界定复位状态。根据所述方法的另一实施例，所述共模电压可为接地的。根据所述方法的另一实施例，所述差分放大器可包括反馈电容器及借助控制信号控制以使所述反馈电容器短路的并联复位开关。根据所述方法的另一实施例，所述控制信号可具有两倍于时钟信号的频率的频率。根据所述方法的另一实施例，可通过所述时钟信号与所述相移时钟信号的“异或”来产生所述控制信号。根据所述方法的另一实施例，所述方法可进一步包括将至少一个可切换反馈网络并联切换到相应的反馈电容器以控制所述增益放大器的增益。根据所述方法的另一实施例，所述可切换反馈网络包括连接到另一反馈电容器且可操作以将所述另一反馈电容器与反馈电容器并联耦合的第一耦合开关及第二耦合开关。根据所述方法的另一实施例，所述方法可进一步包括将所述另一反馈电容器与共模电压耦合以界定复位状态。
根据又一实施例，一种Σ-Δ模/数转换器可包括增益放大器，所述增益放大器包括：差分放大器，其包括反馈电容器；切换式输入级，其具有与所述差分放大器耦合的第一输出及第二输出，所述切换式输入级包括：第一电容器、第二电容器、第三电容器及第四电容器，其中所述第一电容器与所述第三电容器形成其中所述第一电容器及所述第三电容器的第二端子相连接的第一组，且第二电容器与第四电容器形成其中所述第二电容器及所述第四电容器的第二端子相连接的第二组；第一输入，其接收非反相输入信号；第二输入，其接收反相输入信号；第一多个开关，其由第一时钟信号控制以使所述第一电容器和所述第二电容器的第一端子分别与所述第一输入及所述第二输入连接同时使所述第三电容器和所述第四电容器的第一端子短路，或使所述第三电容器和所述第四电容器的所述第一端子分别与所述第二输入及所述第一输入连接同时使所述第一电容器和所述二电容器的所述第一端子短路；以及第二多个开关，其由相移时钟信号控制以使所述第一组的所述第一电容器和所述第三电容器的第二端子与所述差分放大器的第一输入连接同时使所述第二组的所述第二电容器和所述第四电容器的第二端子与所述差分放大器的第二输入连接，或使所述第一组的所述第一电容器和所述第三电容器的第二端子与所述差分放大器的所述第二输入连接同时使所述第二组的所述第二电容器和所述第四电容器的所述第二端子与所述差分放大器的所述第一输入连接。
附图说明
图1展示经改进增益放大器的第一实施例。
图2展示与第一实施例相关联的切换方案。
图3展示经改进增益放大器的第二实施例。
图4展示增益放大器的常规实施方案。
图5展示与图4中所展示的常规实施方案相关联的切换方案。
具体实施方式
根据各种实施例，在切换式电容增益放大器中，输入阻抗可基本上加倍或成四倍，同时保持相同输入有关噪声。取决于输入电容的大小，此可用于降低噪声并保持相同输入阻抗或保持相同噪声并具有较大输入阻抗。
为了改进增益放大器的输入阻抗，需要在传送相同差分输出电压的同时减小输入电流。根据各种实施例，可在传送相同输出电压的同时将相位Φ的输入频率除以2。
与常规电路相比，通过电容器与运算放大器的输入之间的开关的添加及Φ/PA切换的减小的频率而使输入阻抗加倍。所述阻抗的加倍由在输入处被减少一半的切换频率产生。
根据各种实施例，与常规电路(举例来说，如图4中所展示)相比，可通过在输入侧上添加2个电容及其它开关来使输入阻抗进一步加倍，因此成四倍，因为现在输入处的所有传送均具有CIN*(VinP-VinM)而非2*CIN*(VinP-VinM)的差分电荷差。此处，输入阻抗的加倍是由于连接到输入的电容上的所有电荷传送均为常规电路的电压的一半的事实所致。
图1展示其中输入阻抗加倍的增益放大器的第一实例。同样，经由切换式电容器网络将差分输入信号VinP、VinM馈送到差分放大器140。所述切换式电容器网络包括两个电容器110a、110b，所述电容器借助于开关102、104、120及122在差分放大器140的输入信号路径中进行切换。电容器110a的第一端子通过开关102a及104a与非反相或反相输入信号VinP、VinM耦合。类似地，电容器110b的第一端子经由开关102b或104b与非反相或反相输入信号VinP、VinM耦合。开关102a及102b由时钟信号Φ控制，且开关104a及104b由反相时钟信号#Φ控制。电容器110a的第二端子经由开关120a及122a与差分放大器140的非反相或反相输入耦合。开关120b及122b针对电容器110b的第二端子执行相同功能。差分放大器140在非反相及反相信号路径中包括差分输出及反馈电容器130a、130b。开关120a、120b由相移时钟PA控制且开关122a、122b由反相相移时钟信号#PA控制。相移时钟信号PA大体等同于时钟信号Φ但被移位了时钟Φ的周期的1/4。根据各种实施例，当与如图4中所展示的其中存在从CIN到运算放大器440的输入的直接连接的常规结构相比时，开关120及122的添加针对输入阻抗诱发了2倍的增益。除此之外，这些开关120及122在运算放大器140的输入处诱发斩波算法，从而在对运算放大器140的输出求平均时引起偏移消除。
如图2中所展示，控制开关120及122的相移时钟信号PA与Φ相比被移位了1/4时钟周期，使得输出可在0与CIN/CFB·2(VinP-VinM)之间双态切换。根据各种实施例，如图2中所进一步展示，模拟输出信号OP-OM可以P1频率(其为Φ或PA的两倍快)双态切换而不必以P1频率切换输入。实际上，在Φ(或#Φ)中间双态切换PA等效于再次将CIN*(VinP-VinM)电荷取样到输入电容器中。然而，以此方式对VinP-VinM进行取样不消耗任何电荷(假设放大器输入上零偏移)，因为电容器上的电压不改变。因此，在Φ的中间切换PA会从输入源保存取样电荷。仅从输入消耗传送电荷(等于取样电荷)。因此，输入上的电流消耗除以2，从而诱发加倍的输入阻抗。
在图2中，信号Φ、PA及P1为数字逻辑切换信号，而OP-OM为由上升斜率及下降斜率指示的模拟输出信号。如可见，在输入阻抗加倍时，放大器输出OP-OM仍在0与2CIN/CFB(VinP-VinM)之间双态切换。在全时钟循环Φ期间的有效平均差分输入阻抗仍为：ZINdiff＝1/(2*f*CIN)，其中f为Φ信号的时钟频率，此为合逻辑的，因为输入切换电路尚未改变且开关120a、120b及122a、122b的添加并不改变输入电容器110a、110b的第二端子的电压(前提是在放大器140的输入处不存在偏移电压)。然而，由于在运算放大器的输出处的信号传送现在正以图4的速率的两倍(Φ时钟信号的每次双态切换一次)发生，因此可将信号Φ的频率除以2以保持与图4相同的传送速率。因此，与标准切换相比，此切换算法准许输入阻抗的加倍，其中仅添加4个开关及产生相位PA及P1必需的逻辑。
根据其它实施例，移除开关150a/b产生也组合偏移消除与经改进输入阻抗的积分器结构。此结构也在每次Φ双态切换时、因此以P1频率在每一时钟周期处对2*CIN/Cfb*(VinP-VinM)求积分。因此，所属领域的技术人员将了解，各种实施例并不限于可编程增益放大器，而是用于任何类型的切换式电容器电路。所属领域的技术人员将注意到，针对快速积分器应用，PA可与Φ同步。然而，偏移消除将仅在于全时钟周期Φ期间对输出求平均的情况下发生。
图3展示增益放大器的第二实施例，其中与图4的情况相比输入阻抗成四倍。代替如图1中所展示的非反相及反相输入路径中的单个电容器110a、110b，针对差分增益放大器的每一输入路径提供两个电容器310a、312a及310b、312b。在此实施例中，电容器310a对应于电容器110a，且电容器310b对应于电容器110b。此外，开关302a、302b、320a、320b及322a、322b对应于开关102a、102b、120a、120b以及122a及122b。
除图1的情况之外，还提供第三电容器312a，其第二端子与第一电容器310a的第二端子耦合。类似地，提供第四电容器312b，其第二端子与电容器310b的第二端子耦合。电容器312a的第一端子经由开关304a与输入VinM耦合，且电容器312b的第一端子经由开关304b与输入VinP耦合。此外，提供开关306，其耦合电容器310a及310b的第一端子。为此，相对于输入信号流将开关306布置于开关302a、302b之后。类似地，提供开关308以耦合电容器312a及312b的第一端子。此开关也布置于开关304a、304b后面。
开关302a、302b及308由时钟信号Φ控制，且开关304a、304b及306由反相时钟信号#Φ控制。相位开关320a、320b及322a、322b的控制等同于图1中所展示的电路。因此，图2中所展示的信号也适用于图3。
另外，图3展示其它开关340a、340b及342a、342b，其可提供对所展示的各种实施例并非必不可少的额外功能。这些开关允许将电容器310a、310b及312a、312b的第一端子与参考电位VCM(举例来说，接地)耦合。开关340a/b由#Φ控制。开关342a/b由Φ控制。这些开关也可用于在电路通电时将已知电位置于电容器的左侧上使得此节点在开始时不浮动。
图3中还展示分别对应于电容器130a、130b的反馈电容器330a、330b。如上文所提及，开关350a、350b如同图1中的开关150a、150b起作用且为反馈电容器提供放电路径，此对于各种实施例同样并非必不可少的。这些开关也准许在通电时具有固定电位。开关350a、350b由时钟相位P1控制。此外，图3展示额外反馈电容器360a、360b且使通过虚线连接的开关370a、370b、372a、372b及374a、374b相关联。多个此种电容器/开关组合可提供可编程增益放大器(PGA)的增益编程功能。根据各种实施例，类似修改也可应用于图1中所展示的电路，即使此额外电路并未在图1中展示。根据其它实施例，移除开关350a/b产生也组合偏移消除与经改进输入阻抗的积分器结构。此结构也以P1频率在每一时钟周期处对2*CIN/Cfb*(VinP-VinM)求积分。因此，所属领域的技术人员将了解，各种实施例并不限于可编程增益放大器，而是用于例如增益级、积分级、比较器级等许多类型的切换式电容器电路。
在如图3中所展示的结构的情况下，电容器310a及310b的第一端子分别连接到输入VinP、VinM(在启用Φ期间)，或其借助于开关306短接在一起(在启用#Φ期间)。类似地，电容器312a、312b的第一端子分别连接到输入VinM、VinP(在启用#Φ期间)或经由开关308短接在一起(在启用Φ期间)。
310a及310b的输入端子之间的差分电压从相位#Φ中的0改变为相位Φ中的VinP-VinM，而第二端子差分电压始终为零(连接到运算放大器320的输入)。当启用相位Φ时，在相位#Φ与Φ之间电容器310a、310b上的差分电荷改变则等于：
ΔQIN(310a,b)(#Φ,Φ)＝CIN*(VinP-VinM)
312a及312b的输入端子之间的差分电压从相位#Φ中的VinM-VinP改变为相位Φ中的0，而第二端子差分电压始终为零(连接到运算放大器320的输入)。
相同计算适用于电容器312a、312b：
ΔQIN(312a,b)(#Φ,Φ)＝CIN*(VinP-VinM)
因此相位#Φ与Φ之间的总电荷改变等于：
ΔQINTotal(#Φ,Φ)＝ΔQIN(310a,b)(#Φ,Φ)+ΔQIN(312a,b)(#Φ,Φ)＝2*CIN*(VinP-VinM)
类似地，所述计算适用于相位Φ与#Φ之间的改变，且所述计算给出相反正负号结果：
ΔQINTotal(Φ,#Φ)＝ΔQIN(310a,b)(Φ,#Φ)+ΔQIN(312a,b)(Φ,#Φ)＝2*CIN*(VinM-VinP)
此处，所传送的总电荷等于图1的情况及4的情况。此展示输出电压与先前情况具有相同振幅，此为此算法的目标。
针对费力的输入阻抗计算，图3展示与图1的情况相比的改进。在每一相位期间，电容310a、310b的仅一半连接到输入VinP且电容312a、312b的仅一半连接到输入VinM。这些电容的另一半短接在一起且不消耗来自源的任何电流，因为其并非物理连接到VinM或VinP。
则总差分输入阻抗计算应仅考虑到从源消耗的电荷。在时钟Φ的周期的一半期间，在启用Φ时，仅电容器310a、310b消耗来自输入的电荷(因此在输入阻抗的计算中仅存储于这些电容器上的电荷在考虑之列)。类似地，在另一相位#Φ期间，仅电容器312a、312b消耗来自输入的电荷。
ZINdiff＝2/f*所传送的输出电压/(ΔQIN(310a,b)(#Φ,Φ))+2/f*所传送的输出电压/(ΔQIN(312a,b)(Φ,#Φ))＝2/(f*CIN，其中f为相位Φ的频率。
此通过计算而展示输入阻抗的加倍，同时与图1的情况相比在运算放大器的输出处存在相同电压量。
根据各种实施例，借助此技术，输入阻抗可加倍或成四倍，此有效地使输入电流减少到一半或四分之一，同时输入电压保持相同，具有极少额外开销，同时保持相同信噪比性能。额外的任选复位开关340a、340b及342a、342b可经控制以将电容器连接到共模电压，以便在无电荷存储于电容器上的情况下恰当地启动。相位开关320a、320b及322a、322b的控制与图1中所展示的电路中相同。如上文所提及，开关120a/b及122a/b或320a/b及322a/b也在运算放大器120/320的输入处诱发斩波算法，且因此在于整数个Φ时钟循环期间随时间对输出求平均的情况下产生偏移消除。
应进一步注意，在所有以上描述中，仅描述了主切换原理(时序)。因此，可通过在开关之间使用非重叠延迟规则来进一步增强此原理。可在不背离权利要求书的范围的情况下执行其它修改。所属领域的技术人员将注意到，也可通过输入区段中的可编程CIN电容器实现多个增益或具有在输入处并联连接的数个输入区段并依据所要的增益激活或停用。然而，输入阻抗将取决于所选的增益。在需要大增益范围时，可编程CIN及Cfb值两者。

Claims (41)

1.一种增益放大器，其包括：
差分放大器，其包括第一反馈电容器及第二反馈电容器以及并联耦合到所述第一反馈电容器及所述第二反馈电容器的开关，其中所述开关由控制信号控制，所述控制信号具有两倍于时钟信号或相移时钟信号的频率的频率；
切换式输入级，其具有与所述差分放大器耦合的第一输出及第二输出，所述切换式输入级包括：
第一电容器及第二电容器，
第一输入，其接收差分输入信号的第一信号；
第二输入，其接收所述差分输入信号的第二信号；
第一多个开关，其由所述时钟信号控制以使所述第一电容器的第一端子分别与所述第一输入或所述第二输入连接并使所述第二电容器的第一端子分别与所述第二输入及所述第一输入连接；以及
第二多个开关，其由所述相移时钟信号控制以使所述第一电容器的第二端子与所述差分放大器的第一输入或第二输入连接并使所述第二电容器的第二端子与所述差分放大器的所述第二输入或所述第一输入连接。
2.根据权利要求1所述的增益放大器，其中所述相移时钟信号为移位了1/4周期的所述时钟信号。
3.根据权利要求1所述的增益放大器，其中所述第一多个开关包括：
第一开关，其耦合于所述第一输入与所述第一电容器的所述第一端子之间；
第二开关，其耦合于所述第二输入与所述第一电容器的所述第一端子之间；
第三开关，其耦合于所述第二输入与所述第二电容器的所述第一端子之间；
第四开关，其耦合于所述第一输入与所述第二电容器的所述第一端子之间；
其中所述第一开关及所述第三开关由所述时钟信号控制且所述第二开关及所述第四开关由反相时钟信号控制。
4.根据权利要求3所述的增益放大器，其中所述第二多个开关包括：
第五开关，其耦合于所述第一电容器的所述第二端子与所述差分放大器的所述第一输入之间；
第六开关，其耦合于所述第二电容器的所述第二端子与所述差分放大器的所述第一输入之间；
第七开关，其耦合于所述第一电容器的所述第二端子与所述差分放大器的所述第二输入之间；
第八开关，其耦合于所述第二电容器的所述第二端子与所述差分放大器的所述第二输入之间；
其中所述第五开关及所述第八开关由所述相移时钟信号控制且所述第六开关及所述第七开关由反相相移时钟信号控制。
5.根据权利要求1所述的增益放大器，其中所述差分放大器借助于第一反馈电容器及第二反馈电容器来对所述差分输入信号求积分。
6.根据权利要求1所述的增益放大器，其中所述控制信号由与所述时钟信号及所述相移时钟信号耦合的“异或”门产生。
7.根据权利要求1所述的增益放大器，其进一步包括每一反馈环路中的至少一个可切换反馈网络，所述至少一个可切换反馈网络可并联切换到相应的反馈电容器以控制所述增益放大器的增益。
8.根据权利要求7所述的增益放大器，其中所述可切换反馈网络包括连接到另一反馈电容器且可操作以将所述另一反馈电容器与所述相应的反馈电容器并联耦合的第一耦合开关及第二耦合开关。
9.根据权利要求8所述的增益放大器，其中所述可切换反馈网络包括将所述另一反馈电容器与共模电压耦合的复位开关。
10.根据权利要求1所述的增益放大器，其进一步包括：
第三电容器及第四电容器；
其中所述第一多个开关由所述时钟信号控制以使所述第一电容器及所述第二电容器的第一端子分别与所述第一输入及所述第二输入连接同时使所述第三电容器及所述第四电容器的第一端子短路，或使所述第三电容器及所述第四电容器的所述第一端子分别与所述第二输入及所述第一输入连接同时使所述第一电容器及所述第二电容器的所述第一端子短路；且
其中所述第二多个开关由所述相移时钟信号控制以使所述第一电容器及所述第三电容器的第二端子与所述差分放大器的第一输入连接同时使所述第二电容器及所述第四电容器的第二端子与所述差分放大器的所述第二输入连接，或使所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的第二输入连接同时使所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第一输入连接。
11.根据权利要求10所述的增益放大器，其中所述第一多个开关包括：
第一开关，其耦合于所述第一输入与所述第一电容器的所述第一端子之间；
第二开关，其耦合于所述第二输入与所述第二电容器的所述第一端子之间；
第三开关，其耦合于所述第一电容器及所述第二电容器的所述第一端子之间；
第四开关，其耦合于所述第一输入与所述第四电容器的所述第一端子之间；
第五开关，其耦合于所述第二输入与所述第三电容器的所述第一端子之间；
第六开关，其耦合于所述第三电容器及所述第四电容器的所述第一端子之间；
其中所述第一开关、所述第二开关及所述第六开关由所述时钟信号控制且所述第三开关、所述第四开关及所述第五开关由反相时钟信号控制。
12.根据权利要求11所述的增益放大器，其中所述第二多个开关包括：
第七开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第一输入之间；
第八开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第一输入之间；
第九开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第二输入之间；
第十开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第二输入之间；
其中所述第七开关及所述第十开关由所述相移时钟信号控制且所述第八开关及所述第九开关由反相相移时钟信号控制。
13.根据权利要求10所述的增益放大器，其进一步包括接收共模电压的第三输入以及可操作以使所述第一电容器、所述第二电容器、所述第三电容器及所述第四电容器的所述第一端子个别地与所述共模电压连接的第三多个开关。
14.根据权利要求13所述的增益放大器，其中所述共模电压为接地的。
15.根据权利要求1所述的增益放大器，其进一步包括并联耦合到第一反馈电容器及第二反馈电容器的第一复位开关及第二复位开关。
16.根据权利要求15所述的增益放大器，其进一步包括每一反馈环路中的至少一个可切换反馈网络，所述至少一个可切换反馈网络可并联切换到相应的反馈电容器以控制所述增益放大器的增益。
17.根据权利要求16所述的增益放大器，其中所述可切换反馈网络包括连接到另一反馈电容器且可操作以将所述另一反馈电容器与所述相应的反馈电容器并联耦合的第一耦合开关及第二耦合开关。
18.根据权利要求17所述的增益放大器，其中所述可切换反馈网络包括将所述另一反馈电容器与共模电压耦合的复位开关。
19.一种用于借助包括反馈电容器的差分放大器来操作增益放大器的方法，其包括：
取决于时钟信号，将第一电容器的第一端子切换为与第一输入或第二输入连接并将第二电容器的第一端子切换为与第二输入或第一输入连接；以及
根据相移时钟信号将所述第一电容器及所述第二电容器的第二端子切换为连接到所述差分放大器的第一输入或第二输入，其中所述相移时钟信号为移位了所述时钟信号的1/4周期的所述时钟信号。
20.根据权利要求19所述的方法，其中所述差分放大器包括反馈电容器且经控制以对输入信号求积分。
21.根据权利要求19所述的方法，其中所述差分放大器包括反馈电容器及借助控制信号控制以使所述反馈电容器短路的并联复位开关。
22.根据权利要求21所述的方法，其中所述控制信号具有两倍于所述时钟信号的频率的频率。
23.根据权利要求22所述的方法，其中通过所述时钟信号与所述相移时钟信号的“异或”来产生所述控制信号。
24.根据权利要求19所述的方法，其进一步包括使所述第一电容器、所述第二电容器中的至少一者的所述第一端子与共模电压连接以界定复位状态。
25.根据权利要求24所述的方法，其中所述共模电压为接地的。
26.根据权利要求20所述的方法，其进一步包括将至少一个可切换反馈网络并联切换到相应的反馈电容器以控制所述增益放大器的增益。
27.根据权利要求26所述的方法，其中所述可切换反馈网络包括连接到另一反馈电容器且可操作以将所述另一反馈电容器与反馈电容器并联耦合的第一耦合开关及第二耦合开关。
28.根据权利要求27所述的方法，其中将所述另一反馈电容器与共模电压耦合以界定复位状态。
29.根据权利要求19所述的方法，其中提供第三电容器及第四电容器以用于取样，所述方法进一步包括：
在所述时钟信号处于第一状态中时，将所述第一电容器及所述第二电容器的第一端子切换为分别与所述第一输入及所述第二输入连接同时使所述第三电容器及所述第四电容器的第一端子短路，且在所述时钟信号处于第二状态中时，将所述第三电容器及所述第四电容器的第一端子切换为分别与所述第二输入及所述第一输入连接同时使所述第一电容器及所述第二电容器的第一端子短路；
在所述相移时钟信号处于第一状态中时，将所述第一电容器及所述第三电容器的第二端子切换为连接到所述差分放大器的所述第一输入并将所述第二电容器及所述第四电容器的第二端子切换为连接到所述差分放大器的所述第二输入，且在所述相移时钟信号处于第二状态中时，将所述第一电容器及所述第三电容器的所述第二端子切换为连接到所述差分放大器的所述第二输入并将所述第二电容器及所述第四电容器的所述第二端子切换为连接到所述差分放大器的所述第一输入。
30.根据权利要求29所述的方法，其中由以下项执行所述第一电容器及所述第二电容器的所述第一端子的所述切换
第一开关，其耦合于所述第一输入与所述第一电容器的所述第一端子之间；以及
第二开关，其耦合于所述第二输入与所述第二电容器的所述第一端子之间；
由以下项执行所述第一电容器及所述第二电容器的所述短路
第三开关，其耦合于所述第一电容器及所述第二电容器的所述第一端子之间；
由以下项执行所述第三电容器及所述第四电容器的所述第一端子的所述切换
第四开关，其耦合于所述第一输入与所述第四电容器的所述第一端子之间；
第五开关，其耦合于所述第二输入与所述第三电容器的所述第一端子之间；
且由以下项执行所述第三电容器及所述第四电容器的所述短路
第六开关，其耦合于所述第三电容器及所述第四电容器的所述第一端子之间。
31.根据权利要求30所述的方法，其中由所述时钟信号控制所述第一开关、所述第二开关及所述第六开关且由反相时钟信号控制所述第三开关、所述第四开关及所述第五开关。
32.根据权利要求30所述的方法，其中由以下项执行切换所述第一电容器，所述第二电容器，所述第三电容器及所述第四电容器的所述第二端子
第七开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第一输入之间；第八开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第一输入之间；
第九开关，其耦合于所述第一电容器及所述第三电容器的所述第二端子与所述差分放大器的所述第二输入之间；以及
第十开关，其耦合于所述第二电容器及所述第四电容器的所述第二端子与所述差分放大器的所述第二输入之间；
其中由所述相移时钟信号控制所述第七开关及所述第十开关且由反相相移时钟信号控制所述第八开关及所述第九开关。
33.根据权利要求29所述的方法，其进一步包括使所述第一电容器、所述第二电容器、所述第三电容器及所述第四电容器中的至少一者的所述第一端子与共模电压连接以界定复位状态。
34.根据权利要求33所述的方法，其中所述共模电压为接地的。
35.根据权利要求29所述的方法，其中所述差分放大器包括反馈电容器及借助控制信号控制以使所述反馈电容器短路的并联复位开关。
36.根据权利要求35所述的方法，其中所述控制信号具有两倍于所述时钟信号的频率的频率。
37.根据权利要求36所述的方法，其中通过所述时钟信号与所述相移时钟信号的“异或”来产生所述控制信号。
38.根据权利要求29所述的方法，其进一步包括将至少一个可切换反馈网络并联切换到相应的反馈电容器以控制所述增益放大器的增益。
39.根据权利要求38所述的方法，其中所述可切换反馈网络包括连接到另一反馈电容器且可操作以将所述另一反馈电容器与反馈电容器并联耦合的第一耦合开关及第二耦合开关。
40.根据权利要求39所述的方法，其中将所述另一反馈电容器与共模电压耦合以界定复位状态。
41.一种Σ-Δ模/数转换器，其包括
增益放大器，其包括：
差分放大器，其包括反馈电容器；
切换式输入级，其具有与所述差分放大器耦合的第一输出及第二输出，所述切换式输入级包括：
第一电容器、第二电容器、第三电容器及第四电容器，其中所述第一电容器与所述第三电容器形成其中所述第一电容器及所述第三电容器的第二端子相连接的第一组，且第二电容器与第四电容器形成其中所述第二电容器及所述第四电容器的第二端子相连接的第二组；
第一输入，其接收非反相输入信号；
第二输入，其接收反相输入信号；
第一多个开关，其由第一时钟信号控制以使所述第一电容器和所述第二电容器的第一端子分别与所述第一输入及所述第二输入连接同时使所述第三电容器和所述第四电容器的第一端子短路，或使所述第三电容器和所述第四电容器的所述第一端子分别与所述第二输入及所述第一输入连接同时使所述第一电容器和所述二电容器的所述第一端子短路；以及
第二多个开关，其由相移时钟信号控制以使所述第一组的所述第一电容器和所述第三电容器的第二端子与所述差分放大器的第一输入连接同时使所述第二组的所述第二电容器和所述第四电容器的第二端子与所述差分放大器的第二输入连接，或使所述第一组的所述第一电容器和所述第三电容器的第二端子与所述差分放大器的所述第二输入连接同时使所述第二组的所述第二电容器和所述第四电容器的所述第二端子与所述差分放大器的所述第一输入连接。
CN201180066655.3A 2010-12-22 2011-12-19 具有经改进输入阻抗的切换式电容增益放大器 Active CN103339853B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201061426196P 2010-12-22 2010-12-22
US61/426,196 2010-12-22
US13/325,248 2011-12-14
US13/325,248 US8599053B2 (en) 2010-12-22 2011-12-14 Switched-capacitance gain amplifier with improved input impedance
PCT/US2011/065821 WO2012087924A2 (en) 2010-12-22 2011-12-19 Switched-capacitance gain amplifier with improved input impedance

Publications (2)

Publication Number Publication Date
CN103339853A CN103339853A (zh) 2013-10-02
CN103339853B true CN103339853B (zh) 2017-05-24

Family

ID=45541069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180066655.3A Active CN103339853B (zh) 2010-12-22 2011-12-19 具有经改进输入阻抗的切换式电容增益放大器

Country Status (6)

Country Link
US (1) US8599053B2 (zh)
EP (1) EP2656500B1 (zh)
KR (1) KR101871257B1 (zh)
CN (1) CN103339853B (zh)
TW (1) TWI571050B (zh)
WO (1) WO2012087924A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5836020B2 (ja) * 2011-09-02 2015-12-24 スパンション エルエルシー Ａ／ｄ変換器
US9329722B2 (en) * 2012-03-06 2016-05-03 Egalax—Empia Technology Inc. Capacitive touch system and method with auto-calibration
US9425758B2 (en) * 2012-09-17 2016-08-23 Samsung Electronics Co., Ltd. Wireless communication system with power amplifier mechanism and method of operation thereof
CN103837163A (zh) * 2012-11-26 2014-06-04 矽创电子股份有限公司 电容感测电路
US9721332B2 (en) * 2015-02-16 2017-08-01 Hrl Laboratories, Llc Spike domain convolution circuit
CN107534416B (zh) * 2015-04-24 2021-05-25 瑞士优北罗股份有限公司 用于调制信号的电路和方法
ITUB20159233A1 (it) * 2015-12-23 2017-06-23 St Microelectronics Srl Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura
JP6675882B2 (ja) * 2016-02-29 2020-04-08 エイブリック株式会社 スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器
US10027295B2 (en) * 2016-03-30 2018-07-17 Texas Instruments Incorporated Common mode gain trimming for amplifier
JP6908819B2 (ja) * 2016-09-29 2021-07-28 ミツミ電機株式会社 近接センサ
EP3407499A1 (en) * 2017-05-24 2018-11-28 ams AG Integrator circuit for use in a sigma-delta modulator
EP3407498A1 (en) 2017-05-24 2018-11-28 ams AG A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
KR102384104B1 (ko) * 2017-12-15 2022-04-08 에스케이하이닉스 주식회사 기준 전압 발생 장치
KR102160153B1 (ko) * 2018-10-31 2020-09-25 성균관대학교 산학협력단 스위치드-커패시터 고속 적분장치 및 방법
US11057002B2 (en) 2019-06-18 2021-07-06 Analog Devices International Unlimited Company Amplifier configurable into multiple modes
US11950934B1 (en) * 2019-06-21 2024-04-09 Verily Life Sciences Llc Input boosting for chopped neural recording systems
US10965257B2 (en) * 2019-07-29 2021-03-30 SiliconIntervention Inc. Signal processing circuit without clock mediation
US11923815B2 (en) * 2021-06-06 2024-03-05 Trieye Ltd. Electronic integration circuit having offset and collected charge reduction circuitries and associated methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617838B1 (en) * 2001-09-11 2003-09-09 Analog Devices, Inc. Current measurement circuit
US6744394B2 (en) * 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US7167119B1 (en) * 2005-12-20 2007-01-23 Cirrus Logic, Inc. Delta-sigma modulators with double sampling input networks and systems using the same
CN101589548A (zh) * 2007-01-31 2009-11-25 麦德托尼克公司 用于阻抗测量技术领域的斩波稳定仪器放大器
CN101753104A (zh) * 2008-12-05 2010-06-23 承景科技股份有限公司 伪差动切换电容式电路
CN101826843A (zh) * 2010-05-06 2010-09-08 复旦大学 一种在低增益时线性度优化的可变增益放大器
CN101860335A (zh) * 2010-06-03 2010-10-13 复旦大学 一种双输入运算放大器共享的余量增益放大电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142037B2 (en) 2004-12-01 2006-11-28 Analog Devices, Inc. Switched capacitor mutual charging system and method
KR20080068011A (ko) * 2005-11-21 2008-07-22 마츠시타 덴끼 산교 가부시키가이샤 완전 차동형 비교기 및 완전 차동형 증폭회로
US7633423B2 (en) * 2007-11-02 2009-12-15 Micron Technology, Inc. Method of and apparatus for reducing settling time of a switched capacitor amplifier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617838B1 (en) * 2001-09-11 2003-09-09 Analog Devices, Inc. Current measurement circuit
US6744394B2 (en) * 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US7167119B1 (en) * 2005-12-20 2007-01-23 Cirrus Logic, Inc. Delta-sigma modulators with double sampling input networks and systems using the same
CN101589548A (zh) * 2007-01-31 2009-11-25 麦德托尼克公司 用于阻抗测量技术领域的斩波稳定仪器放大器
CN101753104A (zh) * 2008-12-05 2010-06-23 承景科技股份有限公司 伪差动切换电容式电路
CN101826843A (zh) * 2010-05-06 2010-09-08 复旦大学 一种在低增益时线性度优化的可变增益放大器
CN101860335A (zh) * 2010-06-03 2010-10-13 复旦大学 一种双输入运算放大器共享的余量增益放大电路

Also Published As

Publication number Publication date
US20120161994A1 (en) 2012-06-28
EP2656500A2 (en) 2013-10-30
KR20130130793A (ko) 2013-12-02
EP2656500B1 (en) 2015-02-18
WO2012087924A2 (en) 2012-06-28
US8599053B2 (en) 2013-12-03
WO2012087924A3 (en) 2012-09-07
TWI571050B (zh) 2017-02-11
TW201234770A (en) 2012-08-16
KR101871257B1 (ko) 2018-06-27
CN103339853A (zh) 2013-10-02

Similar Documents

Publication Publication Date Title
CN103339853B (zh) 具有经改进输入阻抗的切换式电容增益放大器
US7164378B2 (en) Analog-to-digital converter with reduced average input current and reduced average reference current
US6362770B1 (en) Dual input switched capacitor gain stage
EP1428314B1 (en) Ping-pong amplifier with auto-zeroing and chopping
EP1783897B1 (en) Switched-capacitor amplifier arrangement and method
CN100533938C (zh) 六桥臂五路输出电磁轴承开关功率放大器的控制方法
JP2726413B2 (ja) 振幅比較回路
CN100490312C (zh) 开关电容系统的共模反馈电路
CN103178813A (zh) 一种低失调全动态比较器
EP2064812A2 (en) Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit
JPH01106517A (ja) 比較回路
JP2003018223A (ja) 差分信号伝達回路
JPS6387810A (ja) 演算増幅器
JP2004519957A (ja) 無変圧器平衡増幅器並びに該無変圧器平衡増幅器のためのオフセット検出及び訂正システム
CN113875142A (zh) 具有参考、偏移消除和差分到单端转换的开关电容器积分器电路
CN103762989B (zh) 数模转换电路
JP3031738B2 (ja) アナログ／ディジタル変換回路
KR20020095446A (ko) 전압 비교 회로
US20040130468A1 (en) Differential sampling circuit for generating a differential input signal DC offset
EP0746099B1 (en) A MOS switching circuit
US6060913A (en) Electrical system with small signal suppression circuitry
JP4087228B2 (ja) スイッチトキャパシタ増幅回路および電子機器
EP1413057B1 (en) Switched capacitor pipeline ad-converter
TWI764551B (zh) 諧振切換式電源轉換器
JPH10300801A (ja) 位相検出用フィルタ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant