KR102384104B1 - 기준 전압 발생 장치 - Google Patents

기준 전압 발생 장치 Download PDF

Info

Publication number
KR102384104B1
KR102384104B1 KR1020170173035A KR20170173035A KR102384104B1 KR 102384104 B1 KR102384104 B1 KR 102384104B1 KR 1020170173035 A KR1020170173035 A KR 1020170173035A KR 20170173035 A KR20170173035 A KR 20170173035A KR 102384104 B1 KR102384104 B1 KR 102384104B1
Authority
KR
South Korea
Prior art keywords
voltage
terminal
differential amplifier
reference voltage
input terminal
Prior art date
Application number
KR1020170173035A
Other languages
English (en)
Other versions
KR20190072021A (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170173035A priority Critical patent/KR102384104B1/ko
Priority to US16/177,209 priority patent/US10520961B2/en
Priority to CN201811306576.5A priority patent/CN109933117B/zh
Publication of KR20190072021A publication Critical patent/KR20190072021A/ko
Application granted granted Critical
Publication of KR102384104B1 publication Critical patent/KR102384104B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 기술은 기준 전압 발생 장치에 관한 것으로, 공정 산포의 영향을 최소화하여 기준 전압의 정밀도를 향상시킬 수 있는 기준 전압 발생 장치를 제공한다. 이러한 기준 전압 발생 장치는, 전원 전압에 따라 초기화 동작을 수행하고, 전압 저장 블럭으로부터의 "차동증폭기 오프셋이 포함된 초기 전압"을 차동 증폭하여 차동증폭기 오프셋을 제거하기 위한 차동 증폭 블럭; 및 상기 차동 증폭 블럭에서의 초기화 동작에 따라 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭 블럭으로 출력하기 위한 상기 전압 저장 블럭을 포함할 수 있다.

Description

기준 전압 발생 장치{Apparatus for Generating Reference Voltage}
본 발명의 몇몇 실시예들은 기준 전압 발생 장치에 관한 것으로, 더욱 상세하게는 기존의 기준 전압 발생 장치에 간단한 회로를 추가하여 공정 산포(Process Variation)의 영향을 감소시킬 수 있는 기준 전압 발생 장치에 관한 것이다.
일반적으로, 집적 회로를 정확하게 동작시키기 위해서는 집적 회로 제작 시에 발생하는 공정 산포를 감소시켜야 한다. 이러한, 제조 공정상에서 발생하는 공정 산포를 감소시키기 위해 사용되는 종래의 방법들을 간략히 살펴보면 다음과 같다.
첫 번째 방법으로는, 공정 산포를 모니터링(Monitoring)하여 모니터링 값을 획득하고, 아날로그-디지털 변환(A/D Conversion)하여 디지털 코드화한 후에 이 모니터링 값을 근거로 보정 값을 제공하는 방법이 있다.
두 번째 방법으로는, 각 소자의 연결 상태를 반대 극성으로 치환 연결하여 미스매치(Mismatch) 정도를 평균화하여 제거하는 방법이 있다.
세 번째 방법으로는, 각 소자의 연결 상태를 순차적으로 변환하여 미스매치 수준을 평균화하여 제거하는 방법이 있다.
전술한 종래의 방법들은 공정 산포를 어느 정도 감소시킬 수는 있으나, 회로의 복잡도가 크게 증가하고, 그에 따라 면적 증가 등의 문제점이 발생하게 된다.
본 발명의 실시예는 공정 산포의 영향을 최소화하여 기준 전압의 정밀도를 향상시킬 수 있는 기준 전압 발생 장치를 제공한다.
본 발명의 일 실시예에 따른 기준 전압 발생 장치는, 전원 전압에 따라 초기화 동작을 수행하고, 전압 저장 블럭으로부터의 "차동증폭기 오프셋이 포함된 초기 전압"을 차동 증폭하여 차동증폭기 오프셋을 제거하기 위한 차동 증폭 블럭; 및 상기 차동 증폭 블럭에서의 초기화 동작에 따라 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭 블럭으로 출력하기 위한 상기 전압 저장 블럭을 포함할 수 있다.
또한, 상기 본 발명의 일 실시예에 따른 기준 전압 발생 장치는, 상기 차동 증폭 블럭으로부터 출력되는 기준 전압을 안정화시켜 출력하기 위한 출력 회로를 더 포함할 수 있다.
또한, 상기 본 발명의 일 실시예에 따른 기준 전압 발생 장치는, 상기 전원 전압을 상기 차동 증폭 블럭으로 안정적으로 인가시키기 위한 입력 회로를 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 기준 전압 발생 장치는, 정입력 단자로 인가되는 전압과 부입력 단자로 인가되는 전압을 차동 증폭하기 위한 차동증폭기; 초기화 구간에 온되며, 상기 차동증폭기의 출력 단자와 상기 차동증폭기의 부입력 단자 사이에 연결된 제 1 스위치; 기준 전압 발생 구간에 온되며, 일측 단자가 상기 차동증폭기의 출력 단자에 연결된 제 2 스위치; 상기 제 2 스위치의 타측 단자와 제 1 노드 사이에 연결된 제 1 저항; 이미터 단자가 상기 제 1 노드에 연결되고 베이스 단자와 컬렉터 단자가 접지 전압에 연결된 제 1 PNP형 트랜지스터; 상기 차동 증폭기의 정입력 단자와 상기 제 1 노드 사이에 연결되어, 상기 차동 증폭기의 정입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭기의 정입력 단자로 인가하기 위한 제 1 커패시터; 상기 초기화 구간에 온되며, 상기 제 1 노드와 상기 접지 전압 사이에 연결된 제 3 스위치; 상기 제 2 스위치의 타측 단자와 제 2 노드 사이에 연결된 제 2 저항; 일측 단자가 상기 제 2 노드에 연결된 제 3 저항; 이미터 단자가 상기 제 3 저항의 타측 단자에 연결되고 베이스 단자와 컬렉터 단자가 상기 접지 전압에 연결된 제 2 PNP형 트랜지스터; 상기 차동 증폭기의 부입력 단자와 상기 제 2 노드 사이에 연결되어, 상기 차동 증폭기의 부입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭기의 부입력 단자로 인가하기 위한 제 2 커패시터; 및 상기 초기화 구간에 온되며, 상기 제 2 노드와 상기 접지 전압 사이에 연결된 제 4 스위치를 포함할 수 있다.
본 발명의 실시예에 따르면, 공정 산포의 영향을 최소화하여 기준 전압의 정밀도를 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 종래의 방법들에 비하여 회로의 복잡도를 감소시킬 수 있고, 그에 따라 면적을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 기준 전압 발생 장치의 회로도,
도 2a는 본 발명의 실시예에 따른 기준 전압 발생 장치의 회로도,
도 2b는 도 2a의 기준 전압 발생 장치의 타이밍도,
도 3a는 도 2a의 기준 전압 발생 장치의 전원 전압에 따른 기준 전압 출력 특성을 나타내는 도면,
도 3b는 도 2a의 기준 전압 발생 장치의 온도에 따른 기준 전압 출력 특성을 나타내는 도면,
도 4a는 종래 기술에 따른 기준 전압 발생 장치의 시뮬레이션 결과를 나타내는 도면,
도 4b는 본 발명의 실시예에 따른 기준 전압 발생 장치의 시뮬레이션 결과를 나타내는 도면이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 기준 전압 발생 장치의 회로도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 기준 전압 발생 장치는, 정입력 단자로 입력되는 제 1 노드(N1)의 전압과 부입력 단자로 입력되는 제 2 노드(N2)의 전압 간의 차이를 비교증폭하기 위한 차동증폭기(10)와, 이미터 단자가 제 1 노드(N1)에 연결되고 베이스 단자와 컬렉터 단자가 접지 전압(VSS)에 연결된 제 1 PNP형 트랜지스터(11)와, 이미터 단자가 제 2 노드(N2)에 연결되고 베이스 단자와 컬렉터 단자가 접지 전압(VSS)에 연결된 제 2 PNP형 트랜지스터(12)를 구비한다. 이때, 제 1 PNP형 트랜지스터(11)와 제 2 PNP형 트랜지스터(12)의 갯수는 1:N(N은 자연수)의 비율을 갖는다.
또한, 본 발명의 실시예에 대한 이해를 돕기 위한 기준 전압 발생 장치는, 기준 전압 출력 노드(VOUT, 비교기 출력 단자)와 제 1 노드(N1) 사이에 연결된 저항(13)과, 기준 전압 출력 노드(VOUT)와 제 2 노드(N2) 사이에 연결된 저항(14)과, 제 2 노드(N2)와 제 2 PNP형 트랜지스터(12)의 이미터 단자 사이에 연결된 저항(15)을 더 구비한다.
상기와 같은 구조를 갖는 종래의 기준전압 발생 장치의 동작을 간략하게 살펴보면 다음과 같다.
차동증폭기(10)는 정입력 단자로 인가되는 제 1 노드(N1)의 전압과 부입력 단자로 인가되는 제 2 노드(N2)의 전압 간의 차이를 비교증폭하여, 증폭된 전압값을 기준 전압 출력 노드(VOUT)를 통해 기준 전압(VREF)으로 출력한다.
이때, 제 1 및 제 2 PNP형 트랜지스터(11, 12)는 각각 제 1 및 제 2 노드(N1, N2)의 전류를 접지 단자로 인가함으로써, 제 1 및 제 2 노드(N1, N2)의 전압값을 안정화시킨다.
그런데, 전술한 기준 전압 발생 장치를 정확하게 동작시키기 위해서는 기준 전압 발생 장치 제작 시에 발생하는 공정 산포를 감소시켜야 한다. 이때, 저항 등으로 인한 공정 산포는 기준 전압 특성에 크게 영향을 미치지 않으나, 차동 증폭기로 인한 공정 산포는 기준 전압 특성에 크게 영향을 미치기 때문에 반드시 감소시켜야 한다. 이러한 공정 산포를 감소시키기 위해 사용되는 전술한 종래의 방법들은 공정 산포를 어느 정도 감소시킬 수는 있으나, 회로의 복잡도가 크게 증가하고, 그에 따라 면적 증가 등의 문제점이 발생하게 된다.
따라서 본 발명의 실시예에서는 공정 산포의 영향을 최소화하여 기준 전압의 정밀도를 향상시킬 수 있는 기준 전압 발생 장치를 제공하고자 하며, 이를 도 2a 및 도 4b를 참조하여 상세히 설명하면 다음과 같다.
도 2a는 본 발명의 실시예에 따른 기준 전압 발생 장치의 회로도이고, 도 2b는 도 2a의 기준 전압 발생 장치의 타이밍도이다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 따른 기준 전압 발생 장치는, 전원 전압(VDD)에 따라 초기화 동작을 수행하고, 제 1 및 제 2 전압 저장 블럭(220, 230)으로부터의 "차동증폭기 오프셋이 포함된 초기 전압"을 차동 증폭하여 차동증폭기 오프셋을 제거하기 위한 차동 증폭 블럭(210), 차동 증폭 블럭(210)에서의 초기화 동작에 따라 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 차동 증폭 블럭(210)으로 출력하기 위한 제 1 전압 저장 블럭(220), 및 차동 증폭 블럭(210)에서의 초기화 동작에 따라 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 차동 증폭 블럭(210)으로 출력하기 위한 제 2 전압 저장 블럭(230)을 포함한다.
여기서, 본 발명의 실시예에 따른 기준 전압 발생 장치는, 차동 증폭 블럭(210)으로부터 출력되는 기준 전압을 안정화시켜 출력하기 위한 출력 회로(240)를 더 포함한다.
그리고 본 발명의 실시예에 따른 기준 전압 발생 장치는, 전원 전압(VDD)을 차동 증폭 블럭(210)으로 안정적으로 인가시키기 위한 입력 회로(250)를 더 포함한다.
다음으로, 도 2a 및 도 2b를 참조하여 각 구성 요소의 구체적인 구성 및 동작을 좀 더 상세히 살펴보면 다음과 같다.
먼저, 차동 증폭 블럭(210)은 초기화 구간(t1)에 입력 회로(250)로부터 정입력 단자(VIP)로 인가되는 전원 전압(VDD)에 따라 초기화 동작을 수행하여 정입력 단자(VIP)에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"이 제 1 전압 저장 블럭(220)에 저장되도록 하고 부입력 단자(VIN)에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"이 제 2 전압 저장 블럭(230)에 저장되도록 하며, 기준 전압 발생 구간(t2)에 제 1 전압 저장 블럭(220)으로부터 정입력 단자(VIP)로 인가되는 "차동증폭기 오프셋이 포함된 초기 전압"과 제 2 전압 저장 블럭(230)으로부터 부입력 단자(VIN)로 인가되는 "차동증폭기 오프셋이 포함된 초기 전압"을 차동 증폭하여 차동증폭기 오프셋을 제거하고 기준 전압(VREF)을 출력한다.
이러한 차동 증폭 블럭(210)은 정입력 단자(VIP)로 인가되는 전압과 부입력 단자(VIN)로 인가되는 전압을 차동 증폭하기 위한 차동증폭기(211), 초기화 구간(t1)에 온되며, 차동증폭기(211)의 출력 단자와 차동증폭기(211)의 부입력 단자(VIN) 사이에 연결된 S1 스위치(212), 및 기준 전압 발생 구간(t2)에 온되며, 차동증폭기(211)의 출력 단자와 제 1 및 제 2 전압 저장 블럭(220, 230) 사이에 연결된 S2 스위치(213)를 포함한다.
그리고 제 1 전압 저장 블럭(220)은 초기화 구간(t1)에 차동 증폭 블럭(210)에서의 초기화 동작에 따라 발생되어 차동 증폭 블럭(210)의 정입력 단자(VIP)에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 기준 전압 발생 구간(t2)에 차동 증폭 블럭(210)의 정입력 단자(VIP)로 인가한다.
이러한 제 1 전압 저장 블럭(220)은 차동 증폭 블럭(210)의 정입력 단자(VIP)와 제 1 노드(VP) 사이에 연결되어, 차동 증폭 블럭(210)의 정입력 단자(VIP)에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 다시 차동 증폭 블럭(210)의 정입력 단자(VIP)로 인가하기 위한 커패시터(221), 및 초기화 구간(t1)에 온되며, 제 1 노드(VP)와 접지 전압(VSS) 사이에 연결된 S1 스위치(222)를 포함한다. 이때, 제 1 전압 저장 블럭(220)은 차동 증폭 블럭(210)의 출력 단자와 제 1 노드(VP) 사이에 연결된 저항(223), 및 이미터 단자가 제 1 노드(VP)에 연결되고 베이스 단자와 컬렉터 단자가 접지 전압(VSS)에 연결된 제 1 PNP형 트랜지스터(224)를 더 포함한다. 여기서, 제 1 PNP형 트랜지스터(224)는 소오스 단자가 제 1 노드(VP)에 연결되고 게이트 단자와 드레인 단자가 접지 전압(VSS)에 연결된 피모스(PMOS) 트랜지스터로 구현할 수도 있다.
그리고 제 2 전압 저장 블럭(230)은 초기화 구간(t1)에 차동 증폭 블럭(210)에서의 초기화 동작에 따라 발생되어 차동 증폭 블럭(210)의 부입력 단자(VIN)에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 기준 전압 발생 구간(t2)에 차동 증폭 블럭(210)의 부입력 단자(VIN)로 인가한다.
이러한 제 2 전압 저장 블럭(230)은 차동 증폭 블럭(210)의 부입력 단자(VIN)와 제 2 노드(VN) 사이에 연결되어, 차동 증폭 블럭(210)의 부입력 단자(VIN)에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 다시 차동 증폭 블럭(210)의 부입력 단자(VIN)로 인가하기 위한 커패시터(231), 및 초기화 구간(t1)에 온되며, 제 2 노드(VN)와 접지 전압(VSS) 사이에 연결된 S1 스위치(232)를 포함한다. 이때, 제 2 전압 저장 블럭(230)은 차동 증폭 블럭(210)의 출력 단자와 제 2 노드(VN) 사이에 연결된 저항(233), 제 2 노드(VN)와 제 2 PNP형 트랜지스터(235)의 이미터 단자 사이에 연결된 저항(234), 및 이미터 단자가 저항(234)에 연결되고 베이스 단자와 컬렉터 단자가 접지 전압(VSS)에 연결된 제 2 PNP형 트랜지스터(235)를 더 포함한다. 여기서, 제 2 PNP형 트랜지스터(235)는 소오스 단자가 저항(234)에 연결되고 게이트 단자와 드레인 단자가 접지 전압(VSS)에 연결된 피모스(PMOS) 트랜지스터로 구현할 수도 있다.
그리고 출력 회로(240)는 차동 증폭 블럭(210)으로부터 출력되는 기준 전압을 기준 전압 안정화 구간(t3)에 안정화시켜 출력한다.
이러한 출력 회로(240)는 기준 전압 안정화 구간(t3)에 온되며, 차동 증폭 블럭(210)의 출력 단자와 출력 노드(VOUT) 사이에 연결된 S3 스위치(241), 및 출력 노드(VOUT)와 접지 전압(VSS) 사이에 연결된 커패시터(242)를 포함한다.
그리고 입력 회로(250)는 전원 전압(VDD)을 차동 증폭 블럭(210)의 정입력 단자(VIP)로 안정적으로 인가시켜 초기화 전압으로 사용되도록 한다.
이러한 입력 회로(250)는 일측 단자가 전원 전압(VDD)에 연결된 저항(251), 초기화 구간(t1)에 온되며, 저항(251)의 타측 단자와 차동 증폭 블럭(210)의 정입력 단자(VIP) 사이에 연결된 S1 스위치(252), 일측 단자가 저항(251)의 타측 단자에 연결된 저항(253), 및 저항(253)의 타측 단자와 접지 전압(VSS) 사이에 연결된 S1 스위치(254)를 포함한다.
한편, 초기화 구간(t1)에는 S1 스위치들이 모두 온되고 S2 스위치와 S3 스위치가 오프되어, 입력 회로(250)로부터 전원 전압(VDD)이 차동증폭기(211)의 정입력 단자(VIP)로 인가되고 차동증폭기(211)가 클로즈(Close)되어 초기화 동작이 수행되며, 그에 따라 "공정 미스매치(Process Mismatch)에 의한 차동증폭기 오프셋이 포함된 초기 전압"이 제 1 및 제 2 전압 저장 블럭(220, 230)의 커패시터에 저장된다. 이때, 제 1 노드(VP)와 제 2 노드(VN)는 접지 전압(VSS, 예를 들어 0V)으로 초기화된다.
그리고 기준 전압 발생 구간(t2)에는 S1 스위치들이 모두 오프되고 S2 스위치가 온되어, 제 1 노드(VP)와 제 2 노드(VN)가 제 1 및 제 2 전압 저장 블럭(220, 230)에 저장되어 있는 초기 전압으로부터 동작 전압을 스스로 찾아가도록 각 구성 요소가 동작하게 된다.
그리고 기준 전압 안정화 구간(t3)에는 S1 스위치들이 모두 오프되고 S2 스위치가 온되어 있는 상태에서 S3 스위치가 온되어, 기준 전압이 안정화된다.
한편, 제 1 및 제 2 전압 저장 블럭(220, 230)의 커패시터(Capacitor)는 기본적으로 누설 전류(Leakage Current)가 존재하므로 최종적으로 안정화된 기준 전압을 계속 유지할 수 없기 때문에, 외부의 제어부(도면에 도시되지 않음, 예를 들어 타이밍 제너레이터)에서 도 2b에 도시된 바와 같이 주기적으로 각 스위치의 온/오프를 제어하여 기준 전압이 유지되도록 한다. 즉, 기준 전압 발생 장치는 주기적으로 동작하여 기준 전압이 유지되도록 한다.
도 3a는 도 2a의 기준 전압 발생 장치의 전원 전압에 따른 기준 전압 출력 특성을 나타내는 도면으로, 약 2V 정도의 전원 전압이 인가되면 약 1.2V 정도의 기준 전압이 안정적으로 발생됨을 알 수 있다.
도 3b는 도 2a의 기준 전압 발생 장치의 온도에 따른 기준 전압 출력 특성을 나타내는 도면으로, 약 45℃ 정도의 온도에서 기준 전압 출력 특성이 가장 우수한 것을 알 수 있다.
도 4a는 종래 기술에 따른 기준 전압 발생 장치의 시뮬레이션 결과를 나타내는 도면으로, 1σ가 약 27.407㎷임을 나타내고 있다.
도 4b는 본 발명의 실시예에 따른 기준 전압 발생 장치의 시뮬레이션 결과를 나타내는 도면으로, 1σ가 약 0.5432㎷로서, 도 4a에 도시된 종래 기술의 시뮬레이션 결과보다 월등히 우수함을 알 수 있다.
전술한 바와 같은 본 발명의 실시예에 따른 기준 전압 발생 장치는 씨모스 이미지 센서(CIS) 등과 같이 기준 전압이 필요한 다양한 전자 기기에 이용될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210 : 차동 증폭 블럭 220 : 제 1 전압 저장 블럭
230 : 제 2 전압 저장 블럭 240 : 출력 회로
250 : 입력 회로

Claims (20)

  1. 전원 전압에 따라 초기화 동작을 수행하고, 전압 저장 블럭으로부터의 "차동증폭기 오프셋이 포함된 초기 전압"을 차동 증폭하여 차동증폭기 오프셋을 제거하기 위한 차동 증폭 블럭; 및
    상기 차동 증폭 블럭에서의 초기화 동작에 따라 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭 블럭으로 출력하기 위한 상기 전압 저장 블럭을 포함하며,
    상기 전압 저장 블럭은,
    상기 차동 증폭 블럭에서의 초기화 동작에 따라 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭 블럭의 정입력 단자로 출력하기 위한 제 1 전압 저장 블럭; 및
    상기 차동 증폭 블럭에서의 초기화 동작에 따라 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭 블럭의 부입력 단자로 출력하기 위한 제 2 전압 저장 블럭
    을 포함하는 기준 전압 발생 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 차동 증폭 블럭으로부터 출력되는 기준 전압을 안정화시켜 출력하기 위한 출력 회로
    를 더 포함하는 기준 전압 발생 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 출력 회로는,
    기준 전압 안정화 구간에 온되며, 상기 차동 증폭 블럭의 출력 단자와 출력 노드 사이에 연결된 스위치: 및
    상기 출력 노드와 접지 전압 사이에 연결된 커패시터
    를 포함하는 기준 전압 발생 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 전원 전압을 상기 차동 증폭 블럭으로 안정적으로 인가시키기 위한 입력 회로
    를 더 포함하는 기준 전압 발생 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 입력 회로는,
    일측 단자가 상기 전원 전압에 연결된 제 1 저항;
    초기화 구간에 온되며, 상기 제 1 저항의 타측 단자와 상기 차동 증폭 블럭의 정입력 단자 사이에 연결된 제 1 스위치;
    일측 단자가 상기 제 1 저항의 타측 단자에 연결된 제 2 저항; 및
    상기 제 2 저항의 타측 단자와 접지 전압 사이에 연결된 제 2 스위치
    를 포함하는 기준 전압 발생 장치.


  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 차동 증폭 블럭은,
    초기화 구간에 상기 정입력 단자로 인가되는 상기 전원 전압에 따라 초기화 동작을 수행하여 상기 정입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"이 상기 제 1 전압 저장 블럭에 저장되도록 하고 상기 부입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"이 상기 제 2 전압 저장 블럭에 저장되도록 하며, 기준 전압 발생 구간에 상기 제 1 전압 저장 블럭으로부터 상기 정입력 단자로 인가되는 "차동증폭기 오프셋이 포함된 초기 전압"과 상기 제 2 전압 저장 블럭으로부터 상기 부입력 단자로 인가되는 "차동증폭기 오프셋이 포함된 초기 전압"을 차동 증폭하여 차동증폭기 오프셋을 제거하고 기준 전압을 출력하는, 기준 전압 발생 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 차동 증폭 블럭은,
    상기 정입력 단자로 인가되는 전압과 상기 부입력 단자로 인가되는 전압을 차동 증폭하기 위한 차동증폭기;
    초기화 구간에 온되며, 상기 차동증폭기의 출력 단자와 상기 차동증폭기의 부입력 단자 사이에 연결된 제 1 스위치; 및
    기준 전압 발생 구간에 온되며, 상기 차동증폭기의 출력 단자와 상기 제 1 및 제 2 전압 저장 블럭 사이에 연결된 제 2 스위치
    를 포함하는 기준 전압 발생 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제 1 전압 저장 블럭은,
    초기화 구간에 상기 차동 증폭 블럭에서의 초기화 동작에 따라 발생되어 상기 차동 증폭 블럭의 정입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 기준 전압 발생 구간에 상기 차동 증폭 블럭의 정입력 단자로 인가하는, 기준 전압 발생 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제 1 전압 저장 블럭은,
    상기 차동 증폭 블럭의 정입력 단자와 제 1 노드 사이에 연결되어, 상기 차동 증폭 블럭의 정입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭 블럭의 정입력 단자로 인가하기 위한 커패시터; 및
    초기화 구간에 온되며, 상기 제 1 노드와 접지 전압 사이에 연결된 스위치
    를 포함하는 기준 전압 발생 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 제 1 전압 저장 블럭은,
    상기 차동 증폭 블럭의 출력 단자와 상기 제 1 노드 사이에 연결된 저항; 및
    이미터 단자가 상기 제 1 노드에 연결되고 베이스 단자와 컬렉터 단자가 상기 접지 전압에 연결된 PNP형 트랜지스터
    를 더 포함하는 기준 전압 발생 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 제 1 전압 저장 블럭은,
    상기 차동 증폭 블럭의 출력 단자와 상기 제 1 노드 사이에 연결된 저항; 및
    소오스 단자가 상기 제 1 노드에 연결되고 게이트 단자와 드레인 단자가 상기 접지 전압에 연결된 피모스 트랜지스터
    를 더 포함하는 기준 전압 발생 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제 2 전압 저장 블럭은,
    초기화 구간에 상기 차동 증폭 블럭에서의 초기화 동작에 따라 발생되어 상기 차동 증폭 블럭의 부입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 기준 전압 발생 구간에 상기 차동 증폭 블럭의 부입력 단자로 인가하는, 기준 전압 발생 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제 2 전압 저장 블럭은,
    상기 차동 증폭 블럭의 부입력 단자와 제 2 노드 사이에 연결되어, 상기 차동 증폭 블럭의 부입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭 블럭의 부입력 단자로 인가하기 위한 커패시터; 및
    초기화 구간에 온되며, 상기 제 2 노드와 접지 전압 사이에 연결된 스위치
    를 포함하는 기준 전압 발생 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 제 2 전압 저장 블럭은,
    상기 차동 증폭 블럭의 출력 단자와 상기 제 2 노드 사이에 연결된 제 1 저항;
    상기 제 2 노드와 PNP형 트랜지스터의 이미터 단자 사이에 연결된 제 2 저항; 및
    이미터 단자가 상기 제 2 저항에 연결되고 베이스 단자와 컬렉터 단자가 상기 접지 전압에 연결된 상기 PNP형 트랜지스터
    를 더 포함하는 기준 전압 발생 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 제 2 전압 저장 블럭은,
    상기 차동 증폭 블럭의 출력 단자와 상기 제 2 노드 사이에 연결된 제 1 저항;
    상기 제 2 노드와 피모스 트랜지스터의 소오스 단자 사이에 연결된 제 2 저항; 및
    소오스 단자가 상기 제 2 저항에 연결되고 게이트 단자와 드레인 단자가 상기 접지 전압에 연결된 상기 피모스 트랜지스터
    를 더 포함하는 기준 전압 발생 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 차동증폭기 오프셋은,
    공정 미스매치(Process Mismatch)에 의한 차동증폭기 오프셋인, 기준 전압 발생 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 기준 전압 발생 장치는,
    주기적으로 동작하여 기준 전압을 유지하는, 기준 전압 발생 장치.
  19. 정입력 단자로 인가되는 전압과 부입력 단자로 인가되는 전압을 차동 증폭하기 위한 차동증폭기;
    초기화 구간에 온되며, 상기 차동증폭기의 출력 단자와 상기 차동증폭기의 부입력 단자 사이에 연결된 제 1 스위치;
    기준 전압 발생 구간에 온되며, 일측 단자가 상기 차동증폭기의 출력 단자에 연결된 제 2 스위치;
    상기 제 2 스위치의 타측 단자와 제 1 노드 사이에 연결된 제 1 저항;
    이미터 단자가 상기 제 1 노드에 연결되고 베이스 단자와 컬렉터 단자가 접지 전압에 연결된 제 1 PNP형 트랜지스터;
    상기 차동 증폭기의 정입력 단자와 상기 제 1 노드 사이에 연결되어, 상기 차동 증폭기의 정입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭기의 정입력 단자로 인가하기 위한 제 1 커패시터;
    상기 초기화 구간에 온되며, 상기 제 1 노드와 상기 접지 전압 사이에 연결된 제 3 스위치;
    상기 제 2 스위치의 타측 단자와 제 2 노드 사이에 연결된 제 2 저항;
    일측 단자가 상기 제 2 노드에 연결된 제 3 저항;
    이미터 단자가 상기 제 3 저항의 타측 단자에 연결되고 베이스 단자와 컬렉터 단자가 상기 접지 전압에 연결된 제 2 PNP형 트랜지스터;
    상기 차동 증폭기의 부입력 단자와 상기 제 2 노드 사이에 연결되어, 상기 차동 증폭기의 부입력 단자에 걸린 "차동증폭기 오프셋이 포함된 초기 전압"을 저장하였다가 상기 차동 증폭기의 부입력 단자로 인가하기 위한 제 2 커패시터; 및
    상기 초기화 구간에 온되며, 상기 제 2 노드와 상기 접지 전압 사이에 연결된 제 4 스위치
    를 포함하는 기준 전압 발생 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서,
    전원 전압을 상기 차동 증폭기의 정입력 단자로 안정적으로 인가시키기 위한 입력 회로; 및
    상기 차동 증폭기로부터 상기 제 2 스위치를 통해 출력되는 기준 전압을 안정화시켜 출력하기 위한 출력 회로
    를 더 포함하는 기준 전압 발생 장치.
KR1020170173035A 2017-12-15 2017-12-15 기준 전압 발생 장치 KR102384104B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170173035A KR102384104B1 (ko) 2017-12-15 2017-12-15 기준 전압 발생 장치
US16/177,209 US10520961B2 (en) 2017-12-15 2018-10-31 Reference voltage generator
CN201811306576.5A CN109933117B (zh) 2017-12-15 2018-11-05 基准电压发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170173035A KR102384104B1 (ko) 2017-12-15 2017-12-15 기준 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20190072021A KR20190072021A (ko) 2019-06-25
KR102384104B1 true KR102384104B1 (ko) 2022-04-08

Family

ID=66814451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170173035A KR102384104B1 (ko) 2017-12-15 2017-12-15 기준 전압 발생 장치

Country Status (3)

Country Link
US (1) US10520961B2 (ko)
KR (1) KR102384104B1 (ko)
CN (1) CN109933117B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200128924A (ko) * 2019-05-07 2020-11-17 삼성전자주식회사 신호 측정 장치 및 방법
US11863140B2 (en) * 2020-06-29 2024-01-02 Qualcomm Incorporated Programmable baseband filter for selecting between single-pole or complex-poles frequency response

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010170470A (ja) * 2009-01-26 2010-08-05 Fujitsu Semiconductor Ltd 定電圧発生回路およびレギュレータ回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060874A (en) * 1999-07-22 2000-05-09 Burr-Brown Corporation Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference
KR20010076727A (ko) 2000-01-27 2001-08-16 김덕중 모스펫의 산포 관리를 위한 테스트 장치
KR100709353B1 (ko) 2005-10-21 2007-04-20 삼성전자주식회사 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법
IT1394636B1 (it) * 2009-06-23 2012-07-05 St Microelectronics Rousset Circuito di generazione di un segnale di riferimento per un convertitore a/d di un trasduttore acustico microelettromeccanico e relativo metodo
US8736354B2 (en) * 2009-12-02 2014-05-27 Texas Instruments Incorporated Electronic device and method providing a voltage reference
US8330536B1 (en) * 2010-12-20 2012-12-11 Xilinx, Inc. Differential reference interface with low noise offset cancellation
US8599053B2 (en) * 2010-12-22 2013-12-03 Microchip Technology Incorporated Switched-capacitance gain amplifier with improved input impedance
CN102176188A (zh) * 2011-03-30 2011-09-07 上海北京大学微电子研究院 带隙基准电压产生电路
KR102221061B1 (ko) * 2014-03-17 2021-02-26 에스케이하이닉스 주식회사 노이즈 제거 기능을 가지는 램프 신호 발생 장치
CN204215303U (zh) * 2014-12-01 2015-03-18 无锡中星微电子有限公司 带隙基准电压产生电路
CN104460803B (zh) * 2014-12-01 2017-07-18 无锡中感微电子股份有限公司 带隙基准电压产生电路
JP6503198B2 (ja) * 2015-03-05 2019-04-17 エイブリック株式会社 比較回路およびセンサ装置
US9319033B1 (en) * 2015-06-22 2016-04-19 Freescale Semiconductor, Inc. Ramp voltage generator and method for testing an analog-to-digital converter
US10024729B2 (en) * 2016-03-04 2018-07-17 Sandisk Technologies Llc High accuracy temperature sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010170470A (ja) * 2009-01-26 2010-08-05 Fujitsu Semiconductor Ltd 定電圧発生回路およびレギュレータ回路

Also Published As

Publication number Publication date
US10520961B2 (en) 2019-12-31
CN109933117A (zh) 2019-06-25
US20190187734A1 (en) 2019-06-20
KR20190072021A (ko) 2019-06-25
CN109933117B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
CN211151923U (zh) 放大接口以及测量系统
US8854136B2 (en) Fully differential operational amplifier with common-mode feedback circuit
TWI696058B (zh) 電壓電流轉換電路以及具備該電路的開關調節器
US8310308B1 (en) Wide bandwidth class C amplifier with common-mode feedback
CN112219097B (zh) 具有成对的二极管和反馈回路的温度传感器半导体器件
JP2008067143A (ja) 差動増幅回路、サンプルホールド回路
WO2018001014A1 (zh) 像素电路及其驱动方法、图像传感器及图像获取装置
KR20160126523A (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
TW201939192A (zh) 產生參考電壓的電路及用於在積體電路上產生帶隙參考電壓的方法
KR20160108525A (ko) 램프파 발생 회로 및 이것의 d/a 변환 회로, 지문 인식 시스템
KR102384104B1 (ko) 기준 전압 발생 장치
US9473148B2 (en) Method for compensating local oscillator frequency
US9160948B2 (en) Replica noise generator using pixel modeling and ramp signal generator including the same
US20160349783A1 (en) Bandgap Voltage Reference
US20150214969A1 (en) Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
US10126773B2 (en) Circuit and method for providing a secondary reference voltage from an initial reference voltage
JP5802180B2 (ja) 半導体集積回路およびイメージセンサ
JP2010050590A (ja) コンパレータ回路
US9705485B1 (en) High-resolution current and method for generating a current
TWI564692B (zh) 能隙參考電路
JP2018165940A (ja) レギュレータ回路
JP4944134B2 (ja) ラッチ素子
US10571946B2 (en) Constant voltage output circuit
KR100407716B1 (ko) 넓은공급전압범위용비교기
KR102507188B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant