CN211151923U - 放大接口以及测量系统 - Google Patents

放大接口以及测量系统 Download PDF

Info

Publication number
CN211151923U
CN211151923U CN202020154243.1U CN202020154243U CN211151923U CN 211151923 U CN211151923 U CN 211151923U CN 202020154243 U CN202020154243 U CN 202020154243U CN 211151923 U CN211151923 U CN 211151923U
Authority
CN
China
Prior art keywords
node
current
fet
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020154243.1U
Other languages
English (en)
Inventor
C·M·伊波利托
M·韦亚纳
A·雷克希亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN211151923U publication Critical patent/CN211151923U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本公开的实施例涉及放大接口以及测量系统。一种放大接口包括：连接到第一节点的第一FET的漏极、连接到第二节点的第二FET的漏极、以及连接到第三节点的第一FET和第二FET的源极。第一偏置电流发生器和第二偏置电流发生器连接到第一节点和第二节点。第三FET连接在第三节点和参考电压之间。调节电路驱动第三FET的栅极，以将第一节点处的电压和第二节点处的电压的共模调节到期望值。电流发生器向第一节点和/或第二节点施加校正电流。差分电流积分器具有连接到第二节点和第一节点的第一输入和第二输入。积分器供应电压，该电压表示在第二输入和第一输入处所接收的电流之差的积分。

Description

放大接口以及测量系统
优先权声明
本申请要求于2019年2月8日提交的意大利专利申请号102019000001851的优先权，其内容在法律允许的最大范围内在此通过引用整体并入。
技术领域
本说明书的实施例涉及放大接口以及测量系统。
背景技术
图1示出了典型测量系统。一般而言，测量系统包括传感器10和处理电路40。
具体地，传感器10被配置为用于提供表示要测量的数量的测量信号MS。例如，传感器1可以是环境传感器，诸如温度传感器、亮度传感器等。处理电路40被配置为用于处理测量信号MS。
通常，不是向处理电路40而是向放大器电路20直接供应测量信号MS，该放大器电路20被配置为用于生成放大后的测量信号AS。一般而言，放大器电路20能够进行各种操作。例如，通过在输出处供应电流信号的传感器，放大器电路20可以在输出处供应电压信号。另外，放大器电路20可以被配置为用于放大测量信号MS的变化，使得优选地以其最大变化覆盖下游电路的输入动态范围。
例如，处理电路40通常是数字电路，诸如编程后的微处理器。在这种情况下，处理电路40具有相关联的模数(A/D)转换器30，其被配置为用于在其输入处接收放大后的信号AS，并且用于在其输出处供应数字信号DS，该数字信号DS包括放大后的信号AS的数字样本。
例如，传感器10可以包括一个或多个TMOS晶体管。具体地，术语TMOS指定特定MOS(金属氧化物半导体)器件。具体地，该器件包括与包括该晶体管的集成电路的基板热隔离的MOS晶体管。通常，获得具有悬挂结构的TMOS，以帮助最大化在其中获得该TMOS的管芯其余部分的热隔离。
因此，该晶体管可以暴露于与基板/管芯的温度变化不同的温度变化。器件的小温度变化会导致晶体管自身的I-V(电流-电压)特性的变化，可以对该变化进行适当检测。例如，晶体管的温度变化可能是由于撞击在TMOS自身上的红外(IR)辐射所致，或可能是由于TMOS自身上的气体流动所致。因此，这种TMOS器件经常被称为“热隔离MOS”(由于MOS的热隔离)或简称为“热MOS”(由于其检测温度变化的能力)。
例如，在美国专利申请公开号2006/0244067、2011/0315880和2017/0205366中描述了这种类型的传感器，其通过引用并入本文。比如，可以通过传统CMOS-SOI或SOI-CMOS(绝缘体上硅互补金属氧化物半导体)工艺使用适当微加工和干法蚀刻工艺来制造这种悬挂MOS晶体管。
TMOS是用于开发新一代感测设备(诸如红外(IR)温度传感器、防入侵传感器、气流传感器等)的元件。使用TMOS晶体管作为有源敏感元件在内部增益、传感器内的多路复用和高温灵敏度方面具有优势。由于TMOS可以在其中功耗极低的亚阈值条件下使用，所以TMOS可以通过电池供电，从而能够广泛应用于移动电话、智能家居、IoT(物联网)、以及安全和保密行业。
如美国专利申请公开号2017/0205366中所描述的，要对TMOS传感器进行适当偏置，然后要对(由于TMOS自身设置的温度变化)由传感器产生的小信号进行放大和后处理。
因此，读取电路体系架构的设计对于适当检测由TMOS传感器产生的信号至关重要。
因此，本领域需要提供一种能够克服常规技术的限制中的一个或多个限制的方式。
实用新型内容
根据一个或多个实施例，上述目的中的一个或多个目的通过一种放大接口来实现。实施例还涉及一种对应测量系统。
本公开的各种实施例涉及一种用于第一FET和第二FET(诸如MOS晶体管，优选地，n沟道MOS晶体管)的放大接口。具体地，在各种实施例中，这些晶体管是TMOS晶体管，其中栅极端子连接到参考电压。因此，在各种实施例中，放大接口包括第一节点、第二节点和第三节点，其中第一FET的漏极端子连接到第一节点，第二FET的漏极端子连接到第二节点，并且第一FET和第二FET的源极端子连接到第三节点。
在各种实施例中，第一偏置电流发生器生成第一偏置电流，并且第一偏置电流发生器的输出连接到第一节点。而且，第二偏置电流发生器生成第二偏置电流，并且第二偏置电流发生器的输出连接到第二节点。在各种实施例中，第一偏置电流发生器和第二偏置电流发生器是PTAT(与绝对温度成比例)类型的电流发生器。
在各种实施例中，放大接口包括第三FET，其中第三FET的漏极端子连接到第三节点，并且第三FET的源极端子连接到参考电压。调节电路被配置为用于驱动第三FET的栅极端子，使得将第一节点处的电压和第二节点处的电压的共模调节到所需值。
在各种实施例中，放大接口包括差分电流积分器，该差分电流积分器包括连接到第二节点的第一输入端子和连接到第一节点的第二输入端子。因此，差分积分器在其输出处经由两个输出端子而供应电压，该电压表示在差分电流积分器的第二输入端子处所接收的电流与在差分电流积分器的第一输入端子处所接收的电流之差的积分。
例如，在各种实施例中，差分电流积分器包括差分运算放大器，其中差分运算放大器的第一输入端子连接到第二节点，并且差分运算放大器的第二输入端子连接到第一节点。而且，第一电容器连接在差分运算放大器的第一输出端子与差分运算放大器的第一输入端子之间，并且第二电容器连接在差分运算放大器的第二输出端子与差分运算放大器的第二输入端子之间。在各种实施例中，差分电流积分器还具有分别并联连接到第一电容器和第二电容器的第一电子开关和第二电子开关，其中第一电子开关和第二电子开关借助于复位信号而被驱动，从而能够使差分电流积分器复位。
在各种实施例中，放大接口可以包括采样保持电路，其根据控制信号来存储差分电流积分器的输出电压。
因此，控制电路可以生成复位信号，使得使差分电流积分器周期性地在复位间隔期间被复位并且在测量间隔期间被激活。而且，在每个测量间隔期间，控制电路可以将控制信号设置为用于在采样间隔内存储输出电压的第一逻辑值，并且可以将控制信号设置为用于在保持间隔内保持所存储的输出电压的第二逻辑值。
在各种实施例中，放大接口还包括RC振荡器，该RC振荡器包括电容器和电阻器，其限定了RC振荡器的振荡周期，并且控制电路可以生成控制信号，使得采样间隔与RC振荡器的振荡周期的倍数相对应。
在这种情况下，通过以适当方式设计第一偏置电流发生器和第二偏置电流发生器(该第一偏置电流发生器和第二偏置电流发生器是与绝对温度成比例(PTAT)类型的发生器)、差分电流积分器的(积分)电容器、以及RC振荡器的电容器和电阻器，这些部件的过程扩展(process spread)和温度变化都可以得以补偿。
本公开的第一方面涉及一种放大接口。该放大接口包括：第一FET，具有连接到第一节点的漏极端子以及连接到第三节点的源极端子；第二FET，具有连接到第二节点的漏极端子以及连接到第三节点的源极端子；第一偏置电流发生器，被配置为向第一节点施加第一偏置电流；第二偏置电流发生器，被配置为向第二节点施加第二偏置电流；第三FET，具有连接到第三节点的漏极端子以及连接到参考电压的源极端子；调节电路，被配置为驱动第三FET的栅极端子，以便将第一节点处的共模电压和第二节点处的共模电压调节到给定值；至少一个电流发生器，被配置为向第一节点和第二节点中的一个节点施加校正电流；以及差分电流积分器，包括连接到第二节点的第一输入端子和连接到第一节点的第二输入端子，其中差分电流积分器被配置为经由两个输出端子提供输出电压，输出电压指示第一输出电流与第二输出电流之差的积分，第一输出电流从第二节点在差分电流积分器的第一输入端子处被接收，第二输出电流从第一节点在差分电流积分器的第二输入端子处被接收。
在一些实施例中，调节电路被配置为驱动第三FET的栅极端子，使得：(VO1P+VO1N)/2＝VCM1，其中VO1P与第一节点处的电压相对应，VO1N与第二节点处的电压相对应，并且VCM1与给定值相对应。
在一些实施例中，差分电流积分器包括差分运算放大器，差分运算放大器包括：第一电容器，连接在差分运算放大器的第一输出端子与第一输入端子之间；以及第二电容器，连接在差分运算放大器的第二输出端子与第二输入端子之间。
在一些实施例中，差分电流积分器还包括分别与第一电容器和第二电容器并联连接的第一电子开关和第二电子开关，其中第一电子开关和第二电子开关经由复位信号而被驱动。
在一些实施例中，放大接口还包括采样保持电路，采样保持电路被配置为：当控制信号具有第一逻辑值时，存储输出电压；以及当控制信号具有与第一逻辑值不同的第二逻辑值时，维持输出电压。
在一些实施例中，放大接口包括控制电路，控制电路被配置为：生成复位信号，使得使差分电流积分器周期性地在复位间隔期间被复位并且在测量间隔期间被激活；以及在每个测量间隔期间，在采样间隔内将控制信号设置为第一逻辑值，并且在保持间隔内将控制信号设置为第二逻辑值。
在一些实施例中，放大接口还包括具有电容器和电阻器的RC振荡器，电容器和电阻器限定RC振荡器的振荡周期，并且其中控制电路被配置为生成控制信号，使得采样间隔与RC振荡器的振荡周期的倍数相对应。
在一些实施例中，第一偏置电流和第二偏置电流与绝对温度成比例(PTAT)。
在一些实施例中，第一FET和第二FET包括n沟道MOS晶体管。
在一些实施例中，第一FET和第二FET是热隔离晶体管，并且其中第一FET和第二FET的栅极端子连接到另一参考电压。
在一些实施例中，至少一个电流发生器包括：第一电流发生器，被配置为除了第一偏置电流之外还向第一节点施加正校正电流，以及第二电流发生器，被配置为除了第二偏置电流之外还向第二节点施加负校正电流。
在一些实施例中，放大接口还包括第一斩波器电路，第一斩波器电路连接在差分电流积分器的第一输入端子和第二输入端子与第一节点和第二节点之间。
在一些实施例中，放大接口还包括第二斩波器电路，第二斩波器电路连接在第一电流发生器和第二电流发生器与第一节点和第二节点之间。
在一些实施例中，放大接口还包括第三斩波器电路，第三斩波器电路连接在差分电流积分器的两个输出端子与放大接口的两个输出端子之间。
在一些实施例中，第一FET和第二FET形成具有电压偏移的放大器，并且其中校正电流补偿电压偏移。
本公开的第二方面涉及一种测量系统。该测量系统包括：放大接口，包括：第一FET，具有连接到第一节点的漏极端子以及连接到第三节点的源极端子；第二FET，具有连接到第二节点的漏极端子以及连接到第三节点的源极端子；第一偏置电流发生器，被配置为向第一节点施加第一偏置电流；第二偏置电流发生器，被配置为向第二节点施加第二偏置电流；第三FET，具有连接到第三节点的漏极端子以及连接到参考电压的源极端子；调节电路，被配置为驱动第三FET的栅极端子，以便将第一节点处的共模电压和第二节点处的共模电压调节到给定值；至少一个电流发生器，被配置为向第一节点和第二节点中的一个节点施加校正电流；以及差分电流积分器，包括连接到第二节点的第一输入端子和连接到第一节点的第二输入端子，其中差分电流积分器被配置为经由两个输出端子提供输出电压，输出电压指示第一输出电流与第二输出电流之差的积分，第一输出电流从第二节点在差分电流积分器的第一输入端子处被接收，第二输出电流从第一节点在差分电流积分器的第二输入端子处被接收；模数转换器，连接到放大接口的差分电流积分器的两个输出端子；以及处理电路，连接到模数转换器的输出。
在一些实施例中，调节电路被配置为驱动第三FET的栅极端子，使得：(VO1P+VO1N)/2＝VCM1，其中VO1P与第一节点处的电压相对应，VO1N与第二节点处的电压相对应，并且VCM1与给定值相对应。
在一些实施例中，差分电流积分器包括差分运算放大器，差分运算放大器包括：第一电容器，连接在差分运算放大器的第一输出端子与第一输入端子之间；以及第二电容器，连接在差分运算放大器的第二输出端子与第二输入端子之间。
在一些实施例中，差分电流积分器还包括分别与第一电容器和第二电容器并联连接的第一电子开关和第二电子开关，其中第一电子开关和第二电子开关经由复位信号而被驱动。
在一些实施例中，第一FET和第二FET形成具有电压偏移的放大器，并且其中校正电流补偿电压偏移。
本公开的第三方面涉及一种放大接口。该放大接口包括：第一节点、第二节点和第三节点；第一FET，具有连接到第一节点的漏极以及连接到第三节点的源极；第二FET，具有连接到第二节点的漏极端子以及连接到第三节点的源极；第一偏置电流发生器，具有连接到第一节点的输出，第一偏置电流发生器被配置为向第一节点施加第一偏置电流；第二偏置电流发生器，具有连接到第二节点的输出，第二偏置电流发生器被配置为向第二节点施加第二偏置电流；第三FET，具有连接到第三节点的漏极以及连接到参考电压的源极；调节电路，被配置为驱动第三FET的栅极端子，以便将第一节点和第二节点处的电压调节到给定值；以及至少一个电流发生器，被配置为向第一节点和/或第二节点施加校正电流。
在一些实施例中，调节电路被配置为驱动第三FET的栅极端子，使得：(VO1P+VO1N)/2＝VCM1，其中VO1P与第一节点处的电压相对应，VO1N与第二节点处的电压相对应，并且VCM1与给定值相对应。
在一些实施例中，第一FET和第二FET是热绝缘晶体管，并且其中第一FET和第二FET的栅极端子连接到另一参考电压。
在一些实施例中，至少一个电流发生器包括：第一电流发生器，被配置为向第一节点施加正校正电流，以及第二电流发生器，被配置为向第二节点施加负校正电流。
在一些实施例中，第一FET和第二FET形成具有电压偏移的放大器，并且其中校正电流补偿电压偏移。
附图说明
现在，参考所附的附图，对本公开的实施例进行描述，附图仅通过非限制性示例提供，并且其中：
图1示出了测量系统；
图2示出了放大接口的第一实施例；
图3示出了图2的放大接口的操作的实施例；
图4示出了放大接口的第二实施例；
图5示出了图4的放大接口的操作的实施例；
图6示出了放大接口的第三实施例；
图7示出了放大接口的第四实施例；以及
图8示出了图2、图4、图6和图7的放大接口的细节。
具体实施方式
在随后描述中，图示了各种具体细节，其旨在实现对实施例的深入理解。可以在没有具体细节中的一个或多个特定细节的情况下或者在具有其他方法、部件、材料等的情况下提供实施例。在其他情况下，没有详细示出或描述已知结构、材料或操作，从而不会混淆实施例的各个方面。
在本说明书的框架中对“一实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特点被包括在至少一个实施例中。因此，在本说明书的各个方面中可能出现的诸如“在一实施例中”、“在一个实施例中”之类的短语不一定是指同一实施例。而且，在一个或多个实施例中，可以以任何适当的方式组合特定构型、结构或特性。
本文中所使用的附图标记仅为了方便而提供，并且因此不限定保护范围或实施例的范围。
在下文所描述的图2至图7中，已经参考图1描述的部分、元件或部件由这些图中先前使用的相同附图标记指定。已经对这些元件进行了描述，并且在以下内容中将不再重复，以免使本实用新型的详细描述累赘。
如先前所解释的，本说明书的各种实施例涉及一种电子放大接口，其被设计为用于“读取”由TMOS传感器产生的信号。
图2示出了测量系统的第一实施例，该测量系统包括TMOS传感器10、电子放大接口、以及可选模数转换器30。
具体地，在该实施例中，TMOS传感器10包括两个TMOS晶体管MBLIND和MEXP。在所考虑的实施例中，这些晶体管是例如n沟道类型的FET(场效应晶体管)。
在各种实施例中，这两个TMOS晶体管设置在同一个集成电路/管芯内，并且具有相同特性，特别是关于晶体管的尺寸；即，晶体管MBLIND实质上是晶体管MEXP的副本。优选地，TMOS晶体管MBLIND和MEXP彼此靠近定位。
在所考虑的实施例中，电子放大接口被配置为用于放大两个晶体管之间的差分信号，例如，晶体管MBLIND和MEXP的漏极端子之间的差分信号。例如，如下文中描述的，这使得能够剔除到达TMOS传感器的两个晶体管的共模信号和干扰。
在所考虑的实施例中，差分信号由以下事实产生：TMOS晶体管MEXP被“暴露”，即，其被配置为用于暴露于要测量的数量在其上产生的温度变化，而另一TMOS晶体管MBLIND是“盲的(blind)”，即，其被配置为使得要测量的物理数量不会对其产生任何影响。
例如，在各种实施例中，要测量的数量是由设置在距TMOS传感器10一定距离处的物体产生的红外辐射。红外辐射是物体自身温度的函数。因此，对物体所发射的红外辐射的测量使得能够间接测量物体的温度。因此，在这种情况下，屏蔽晶体管MBLIND以免受IR辐射，而晶体管MEXP被配置为用于接收由物体产生的IR辐射。因此，由晶体管MEXP接收的IR辐射的功率会引起晶体管MEXP(而非晶体管MBLIND)的轻微发热。因此，该温度差会在传感器10两端生成差分信号的变化，该变化应当由放大接口放大。实际上，一般而言，晶体管MEXP的小温度变化会在晶体管MEXP的I-V特性内产生小位移，其又生成晶体管MBLIND和MEXP之间的差分信号的小变化。
因此，一般而言，要测量的物理数量(IR辐射、气体流动等)产生的晶体管MEXP(而非晶体管MBLIND)的温度变化导致晶体管的电特性变化，其又导致放大接口应当放大的差分信号发生变化。相反，可以配置放大接口，使得晶体管MEXP和MEXP上的共模变化(例如，环境温度的变化，一般而言，任何共模干扰)将不会产生差分信号的任何变化，因此该共模变化的作用被滤波/补偿。
尽管已经构思和设计了本说明书以用于尽可能地放大由TMOS传感器10生成的信号，但是所提出的电子放大接口是功能性的并且也适用于使用两个MOS晶体管而非TMOS晶体管的情况，因为放大接口被配置为用于放大两个晶体管之间的差分信号，诸如两个n沟道晶体管的漏极端子上的差分信号。
如先前所解释的，电子放大接口可以放大两个晶体管MBLIND和MEXP之间的差分信号。为了生成这种差分信号，利用了生成晶体管MBLIND和MEXP的适当偏置的电路。
例如，在所考虑的实施例中，为了该目的，电子放大接口包括两个电流发生器206和208。具体地，电流发生器206与晶体管MBLIND的漏极端子和源极端子串联连接，并且电流发生器208与晶体管MEXP的漏极端子和源极端子串联连接。
例如，在所考虑的实施例中，晶体管MBLIND和MEXP是n沟道晶体管。在这种情况下，也如美国专利申请公开号2017/0205366中所描述的，电流发生器206可以(例如，直接)连接在晶体管MBLIND的漏极端子与参考电压VDD之间，该参考电压VDD例如与图1所示的集成电路和/或处理电路40的供电电压相对应。同样，电流发生器208可以(例如，直接)连接在晶体管MEXP的漏极端子与参考电压VDD之间。
在所考虑的实施例中，晶体管MBLIND的栅极端子(例如，直接)连接到晶体管MEXP的栅极端子，而晶体管MEXP的栅极端子又(例如，直接)连接到参考电压VCM2。一般而言，当使用两个普通晶体管代替TMOS晶体管时，可以在晶体管MBLIND和MEXP的栅极端子之间施加输入信号。
然而，尽管根据美国专利申请公开号2017/0205366的教导，晶体管MBLIND和MEXP的源极端子直接接地，但是图2所示的实施例还包括共模控制电路。具体地，在所考虑的实施例中，晶体管MBLIND的源极端子(例如，直接)连接到晶体管MEXP的源极端子，该晶体管MEXP的源极端子又借助于晶体管MB而(例如，直接)连接到参考电压，例如，接地GND。考虑到在所考虑的实施例中，TMOS晶体管是n沟道类型的，优选地，晶体管MB也是n沟道类型的。因此，在所考虑的实施例中，晶体管MB的漏极端子(例如，直接)连接到晶体管MBLIND的源极端子/晶体管MEXP的源极端子，即，端子106，并且晶体管MB的源极端子(例如，直接)连接到参考电压/GND。
因此，在所考虑的实施例中，传感器10通过三个端子连接到放大接口：
-端子102，其与晶体管MBLIND的漏极端子相对应；
-端子104，其与晶体管MEXP的漏极端子相对应；以及
-端子106，其与晶体管MBLIND和MEXP的源极端子相对应。
在各种实施例中，电流发生器206和208中的每个电流发生器供应电流IB。例如，电流发生器206和208可以用电流镜来实现。因此，在所考虑的实施例中，晶体管MEXP和晶体管MBLIND的偏置电流基本上等于IB，而晶体管MB的电流基本上等于2·IB。
因此，电路的该部分基本上与例如在美国专利号6,693,485中描述的OTA(操作跨导放大器)相对应，其内容通过引用并入本文。
然而，在所考虑的实施例中，晶体管MB的栅极端子不是由恒定信号驱动，而是由控制电路204驱动。具体地，上述控制电路204被配置为用于监测晶体管MBLIND的漏极端子上的电压VO1P和晶体管MEXP的漏极端子上的电压VO1N，并且用于根据这些电压来生成用于晶体管MB的栅极端子的驱动信号。具体地，在所考虑的实施例中，控制电路204被配置为用于(通过电压VO1P和VO1N的反馈)控制晶体管MB的栅极上的电压，使得电压VO1P和VO1N的共模将等于参考电压VCM1，即，控制电路204被配置为用于调节晶体管MB的栅极-源极电压VGS，使得：
(VO1P+VO1N)/2＝VCM1
例如，在各种实施例中，控制电路204可以使用包括至少一个I(积分)分量并且可能包括P(比例)分量的调节器来实现。例如，控制电路204可以由一个或多个运算放大器来实现。
在各种实施例中，配置放大接口，使得晶体管MBLIND和MEXP被偏置以便在亚阈值区域中工作。例如，一旦已经将晶体管MEXP和MBLIND的偏置电流固定为等于IB，就可以将这些晶体管的尺寸定为足够高的(宽长W/L)比率，以帮助确保栅极端子和源极端子之间的电压VGS将低于晶体管的阈值电压VT；即，VGS<VT。
现在，接着分析TMOS晶体管的温度T对差分信号的影响。具体地，假设晶体管MBLIND和MEXP在亚阈值条件下被偏置，则可以例如使用由Clifton Fonstad在2009年10月28日的“亚阈值区域(即，比VT稍低一点)中的MOSFET(MOSFETs in the Sub-threshold Region(i.e.a bit below VT))”(其内容在此通过引用并入)所描述的模型(具体地，该文中所出现的等式(29))对漏极端子ID上的电流进行建模：
Figure BDA0002380535700000131
对于等式(1)的参数的定义，可以参考所引用的文献。具体地，发明人已经注意到，等式的以下参数取决于晶体管的温度T：表示电子迁移率的μe，以及作为晶体管的阈值电压的VT。
在各种实施例中，选择电压VCM1和VCM2，使得晶体管MBLIND和MEXP的漏极端子和源极端子VDS之间的电压相对于热电压φt高，例如，VDS>3φt。在这种情况下，等式(1)简化为：
Figure BDA0002380535700000132
而且，用kT/q代替热电压φt并且假设晶体管的迁移率μe可以近似为：
Figure BDA0002380535700000133
其中μe0和T0是两个常数，则晶体管的电流ID可以写为：
Figure BDA0002380535700000134
即
Figure BDA0002380535700000135
其中ID0是常数。
在随后处理中，引起差分信号的两个TMOS晶体管之间的温差表示为
Figure BDA0002380535700000146
因此，可以通过计算相对于等式(5)的温度的导数并且然后将结果乘以差ΔTTMOS，来评估由晶体管自身的温度的小变化引起的TMOS晶体管的电流的变化。求等式(5)的微分，我们得到：
Figure BDA0002380535700000141
其中因子(IDq)/(nkT)是TMOS晶体管的小信号跨导，其由gm表示。
考虑到在ID≈IB得出的解中，我们得出：
Figure BDA0002380535700000142
倍增因子αVGS(T)
Figure BDA0002380535700000143
可以认为等于：
Figure BDA0002380535700000144
由于
Figure BDA0002380535700000145
即，αVGS(T)表示晶体管的电压VGS的非归一化温度系数。
发明人已经注意到，对于典型值，项αVGS(T)对温度变化几乎没有影响。事实上，通过使gm(T)基本上与温度无关，项gm(T)·αVGS(T)同样也将是与温度无关的良好近似值。
一般而言，TMOS晶体管的电流因此可以写为偏置值与小信号值之和：
ID，EXP＝IB+iSIG_EXP (10)
ID，BLIND＝IB+iSIG_BLIND (11)
其中小信号贡献是由于分别在TMOS晶体管MEXP和MBLIND上获得的小温度变化所致：
Figure BDA0002380535700000151
Figure BDA0002380535700000152
因此，在所考虑的实施例中，放大器电路不会放大晶体管MBLIND和MEXP的漏极端子之间的电压差，但是该电路放大与等式(12)和(13)中的电流差相对应的电流iS。
为此，晶体管MBLIND的漏极端子和晶体管MEXP的漏极端子连接到差分电流积分器20。具体地，电路22包括两个输入端子，其中一个输入端子接收第一电流i1，而另一输入端子接收第二电流i2。而且，电路22被配置为用于生成与电流i2和i1之间的差的积分成比例的输出信号，诸如电压Vout。
例如，在所考虑的实施例中，电路22由单个运算放大器202(诸如OTA)实现。然而，一般而言，电路22还可以包括多个运算放大器。
具体地，在所考虑的实施例中，运算放大器202的第一输入端子(通常为负端子)(例如，直接)连接到晶体管MEXP的漏极端子，即，端子104，因此接收电流i1。运算放大器202的第二输入端子(通常为正端子)(例如，直接)连接到晶体管MBLIND的漏极端子，即，端子102，因此接收电流i2。运算放大器202的差分输出的第一端子(通常为正输出端子)通过第一反馈网络连接到运算放大器202的第一输入端子，并且运算放大器202的第二输出端子(通常为负输出端子)通过第二反馈网络连接到运算放大器202的第一输入端子。具体地，第一反馈网络和第二反馈网络分别包括至少一个积分电容器。例如，在所考虑的实施例中，电容器CGAIN1(例如，直接)连接在第一输出端子和第一输入端子之间，并且电容器CGAIN2(例如，直接)连接在第二输出端子和第二输入端子之间。
因此，在所考虑的实施例中，电流i1对电容器CGAIN1充电，电流i2对电容器CGAIN2充电，并且输出电压与电容器CGAIN1和CGAIN2两端的电压之差相对应。因此，考虑图2所示的反相配置，放大器20被配置为用于放大电流iS＝i2-i1。
因此，还考虑等式(10)和(11)，在各种实施例中，放大器电路20在输入处接收电流
iS＝iSIG_EXP-iSIG_BLIND (14)
在各种实施例中，放大接口还可以包括电流发生器50，其在输入处向积分器20供应附加补偿电流iSC。例如，在所考虑的实施例中，电流发生器50包括：第一电流发生器52，其向积分器电路20的第一输入端子供应电流ISC/2；以及第二电流发生器58，其向积分器电路20的第二输入端子供应电流-ISC/2。
因此，在各种实施例中，放大器电路20在输入处接收电流
is＝iSIG_EXP-iSIGBLIND+ISC (15)
因此，还考虑等式(12)和(13)，电流iS与下式相对应：
Figure BDA0002380535700000161
可选电流ISC(如将在下面更详细描述的)基本上使得可以在输出信号Vout中进行偏移校正。输出的这种偏移校正可以用于校正可能导致电路20和/或A/D转换器30退出适当操作的动态范围的任何可能泄漏或不期望信号。
然后，在输入处向积分器电路20供应根据等式(14)或等式(16)的电流iS，并且积分器电路20被配置为用于生成表示电流iS的积分的输出信号。
为了使得能够正确测量电流iS，积分器电路20还包括复位电路，该复位电路被配置为用于选择性地使电容器CGAIN1和CGAIN2放电。例如，在所考虑的实施例中，复位电路通过与电容器CGAIN1并联连接的第一电子开关SWRST1和与电容器CGAIN2并联连接的第二电子开关SWRST2来实现。
在各种实施例中，放大接口还可以包括采样保持电路80。具体地，该电路80表示模拟存储器，该模拟存储器被配置为用于根据控制信号SAMPLE存储来自积分器20的输出的电压Vout的值。例如，在最简单的情况下，这种电路80可以用电容器CS实现，该电容器CS例如根据信号SAMPLE而通过一个或多个电子开关被选择性地连接到电压Vout。例如，图2示意性地表示了两个开关SWS1和SWS2。电容器CS甚至可以与A/D转换器30的输入电容相对应。
例如，在所考虑的实施例中，复位信号RST和信号SAMPLE由单个控制电路70生成，该单个控制电路70将复位信号RST在第一时间间隔T1内设置为第一逻辑电平(通常为高)，以用于使模拟积分器复位，并且将复位信号RST在第二时间间隔T2内设置为第二逻辑电平(通常为低)，以用于激活模拟积分器20。因此，持续时间T2表示测量间隔，该测量间隔与模拟积分器20所使用的积分周期相对应。在各种实施例中，时间间隔T1和T2恒定。
一般而言，在电路80的实现方式的基础上，信号SAMPLE还可以与复位信号RST或其反相版本相对应。然而，优选地，控制电路70被配置为用于生成信号SAMPLE，以便确保在设置复位信号RST以使电容器CGAIN1和CGAIN2放电之前，通过电路80对电压Vout进行采样。例如，在所考虑的实施例中，在将信号RST从第二逻辑电平(低)切换到第一电平(高)时开始放电，并且在间隔T4之后，信号SAMPLE被设置为低逻辑值，该间隔T4短于间隔T2，即，T4＜T2。
例如，在各种实施例中，控制电路70使用计数器/定时器702来生成复位信号RST，该计数器/定时器702被配置为用于根据时钟信号CLK来递增计数值，并且通过将计数值与标识测量间隔T2的持续时间的至少一个第一阈值进行比较来设置复位信号RST的逻辑电平。同样，控制电路70可以通过将计数值与标识间隔T4的持续时间的至少一个第二阈值进行比较来设置信号SAMPLE的逻辑电平。因此，在各种实施例中，控制电路70被配置为用于与时钟信号CLK同步地生成信号RST和SAMPLE，该时钟信号CLK具有给定振荡频率fosc；即，这些信号被设置为“0”或“1”的时间间隔是振荡周期1/fosc的给定倍数。
如图2中示意性所示出的，这种时钟信号CLK可以由合适的振荡器72供应。具体地，如以下所更详细地描述的，振荡器72可以是包括至少一个RC元件的振荡器，该至少一个RC元件限定振荡器72的振荡频率fosc。
图3中示出了控制电路70和积分器电路20的可能操作。具体地，如先前所解释的，控制电路70生成复位信号RST；具体地，控制电路70被配置为用于周期性地重复以下操作：
-在时刻t0，信号RST被设置为第一逻辑电平(高)，以用于使模拟积分器20复位；以及
-在时刻t1，信号RST被设置为第二逻辑电平(低)，从而确定复位步骤的结束，即，积分步骤的开始。
因此，时刻t0和t1之间的时间间隔与复位间隔T1相对应，而时刻t1和下一时刻t0′之间的时间间隔与测量间隔T2相对应。
在所考虑的实施例中，还示出了信号SAMPLE的示例。具体地，如先前所解释的，信号SAMPLE存储模拟积分器20被复位之前的电压Vout的值。
例如，为此目的，信号SAMPLE可以相对于测量间隔T2的开始(即，相对于时刻t1)在采样时间T4内被设置为第一逻辑值，在该采样时间T4期间，电路80存储信号Vout的值，并且在保持时间T5＝T2-T4内，不会存储信号Vout的值，而是保持在间隔T4结束时存储的值。因此，为了使得能够比较不同的测量值，测量间隔T2的持续时间不是特别重要，但是时间T4应该恒定。
例如，在所考虑的实施例中，当信号SAMPLE为“1”(高逻辑电平)时，差分电压VADC在所考虑的实施例中与电容CS(附加电容器和/或A/D转换器30的输入电容)上的电压相对应，与电压Vout相对应。在时刻t2，即，当信号SAMPLE被设置为“0”(低逻辑电平)时，电容CS与积分器20的输出断开连接，并且由于电容CS的存储器功能，所以电压VADC保持固定为在该时刻t2采取的最后电压值。从时刻t2直到下一时刻t0'(当信号RESET变为“1”从而抵消差分信号Vout、并且信号SAMPLE变为“1”从而使电压VADC达到值Vout时)，电压VADC保持固定为要采样的值。因此，在时刻t2和t0’之间，A/D转换器30在输入处接收固定模拟信号，并且可以进行该模拟电平的数字转换。
如先前所解释的，在各种实施例中，复位时间T1、采样时间T4和保持时间T5可以借助于振荡器和计数器702而被确定，因此可以与以下相对应：
T1＝NR/fosc (17)
T4＝NS/fosc (18)
T5＝NH/fosc (19)
在各种实施例中，值NR，NS和NH是整数，并且可以可选地也是可编程的。
因此，图3所示的放大接口使得能够在每个保持间隔T5期间通过A/D转换器30来在相应采样周期TPERIOD＝T1+T4+T5的时刻t2对电压Vout的一个或多个相应样本进行采集/采样。例如，在图3中，处理电路40可以通过A/D转换器30采集分别表示电压Vout(1)，Vout(2)，…，Vout(n)的n个样本SAMPLE1，SAMPLE2，…，SAMPLEn的序列。
具体地，参考图2所示的实施例，在复位步骤T1期间，开关SWRST1、SWRST2、SWS1和SWS2(经由信号RST和SAMPLE驱动)闭合。因此，电流iS在开关SWRST1和SWRST2中流动，并且由OTA202的输出吸收。事实上，假定开关SWRST1和SWRST2闭合，则差分输出Vout为零，因为根据虚拟短路定义，运算放大器202的输入端子之间的差分电压为零。具体地，在所考虑的实施例中，在时刻t0和t1之间，信号RST为“1”，并且信号SAMPLE为“1”。在该步骤中，信号电流iS在闭合的开关SWRST1和SWRST2中流动。如果这些开关具有非常低的导通状态电阻(理想情况下为零)，则信号电流iS会导致电压降为零，因此差分电压Vout为零(如图3所示)。而且，来自电路80输出的电压/到A/D转换器的输入的电压VADC等于Vout，只要开关SWS1和SWS2闭合。
因此，虽然控制电路204被配置为用于调节晶体管MB的栅极-源极电压VGS，使得(VO1P+VO1N)/2＝VCM1，但运算放大器202利用了差分分量(VO1P-VO1N)为零。
在采样阶段T4期间，开关SWRST1和SWRST2断开并且开关SWS1和SWS2闭合。因此，电流iS为电容CGAIN1和CGAIN2充电，从而改变OTA 202的差分输出上的电压Vout，并且同样改变VADC，只要开关SWS1和SWS2闭合。具体地，在所考虑的实施例中，在时刻t1，信号RST被设置为“0”，因此开关SWRST1和SWRST2断开，并且因此电流iS在电容CGAIN1和CGAIN2中流动，从而为其充电。例如，在图3中，假设电流iS基本上恒定，因此电容CGAIN1和CGAIN2的充电斜坡具有恒定斜率。在时刻t2和t0’之间，由于电容CS的作用，电压VADC然后保持存储为在时刻t2采取的值。
最终，在保持阶段T5期间，开关SWRST1和SWRST2继续保持断开，因此差分输出Vout继续由电流iS充电；然而，在该阶段(与采样阶段不同)T4中，开关SWS1和SWS2断开。因此，在整个保持阶段T5中，电压VADC保持“冻结(fozen)”恒定为在时刻t2采取的电压Vout的值。
如先前所解释的，在采样阶段期间，电流iS为电容CGAIN1和CGAIN2充电。具体地，通过选择这些电容器的电容使得CGAIN1＝CGAIN2＝CGAIN，电流iS由该电容CGAIN积分。
因此，在相应时刻t1和t2之间的采样窗口期间，可以获得第j个通用样本Vout(j)作为电流iS的积分：
Figure BDA0002380535700000201
例如，为了简单起见，假设电流iS(t)在t1和t3之间的时间间隔中基本上是恒定的并且等于值iS,j，而且考虑到间隔T1的持续时间是恒定的，例如，T1＝NS/fosc，则等式(20)可以写为如下：
Figure BDA0002380535700000211
例如，用由等式(16)定义的表达式代替电流is,j，则等式(21)可以写为如下：
Figure BDA0002380535700000212
发明人已经注意到，等式(22)然后可以重新写为如下：
Figure BDA0002380535700000213
事实上，等式(23)强调了以下事实：如果在给定特性情况下选择偏置电流IB和时钟频率fosc，则可以使该实现变得鲁棒并且对过程扩展(即，电阻和电容的变化)不敏感。具体地，在各种实施例中，电流发生器206和208以及振荡器72被配置为使得系数IB/fosc将保持恒定。
具体地，在各种实施例中，电流发生器206和208被配置为PTAT电流发生器，即，供应与温度成比例的电流的电流发生器。
这些PTAT电流发生器是众所周知的。例如，图8示出了PTAT电流发生器的可能实施例。
在所考虑的实施例中，上述电流发生器包括第一双极晶体管Q1(例如，pnp晶体管)和第二双极晶体管Q2(例如，pnp晶体管)。例如，在所考虑的实施例中，晶体管Q1的集电极和基极以及晶体管Q2的集电极和基极连接到参考电压，例如，接地。
更进一步地，为晶体管Q1和Q2提供适当偏置电路。例如，在所考虑的实施例中，存在呈FET M3形式的第一电流发生器，例如，p沟道类型的第一电流发生器，其向晶体管Q1的发射极供应偏置电流；以及呈FET M4形式的第二电流发生器，例如，p沟道类型的第二电流发生器，其向晶体管Q2的发射极供应偏置电流。
由晶体管M4所供应的偏置电流(即，流经晶体管Q2的电流)也流经电阻器RBIAS。具体地，在所考虑的实施例中，晶体管M3的源极端子(例如，直接)连接到供电电压，例如，VDD，并且晶体管M3的漏极端子(例如，直接)连接到晶体管Q1的发射极。同样，晶体管M4的源极端子(例如，直接)连接到供电电压，例如，VDD，并且晶体管M4的漏极端子(例如地，直接)连接到电阻器RBIAS的第一端子，并且电阻器RBIAS的第二端子(例如，直接)连接到晶体管Q2的发射极。
因此，晶体管Q1和Q2被偏置，并且晶体管Q1的发射极上的电压与晶体管Q1的发射极-基极电压VEB1相对应，并且晶体管Q2的发射极上的电压与发射极-晶体管Q2的基极电压VEB2相对应。
然后，电压差ΔVBE＝VEB1-VEB2施加到电阻器RBIAS。具体地，在所考虑的实施例中，为此目的，电流发生器包括运算放大器230，其中：
-运算放大器230的第一输入端子(通常为负端子)(例如，直接)连接到晶体管Q3的发射极/晶体管M3的漏极端子；
-运算放大器230的第二输入端子(通常为正端子)(例如，直接)连接到晶体管M4的漏极端子；以及
-运算放大器230的输出端子驱动晶体管M3和M4的栅极端子。
因此，在所考虑的实施例中，由于运算放大器230相应地调节了流经电阻器RBIAS的电流，所以通过运算放大器230的虚拟短路在电阻器RBIAS两端施加了电压VEB1。因此，在所考虑的实施例中，流经电阻器RBIAS的电流与参考电流iREF相对应，该参考电流iREF取决于电阻RBIAS和电压差ΔVBE＝VEB1-VEB2。
在所考虑的实施例中，电流iREF然后也被传递到电流发生器的输出；即，电流发生器供应与电流iREF成比例的电流IB。例如，在所考虑的实施例中，使用了晶体管M1，其中源极端子(例如，直接)连接到供电电压，而栅极端子(例如，直接)连接到晶体管M4的栅极端子，并且漏极端子供应电流IB。因此，晶体管M1可以与连接到端子102的图2的电流发生器206相对应。同样，可以通过添加晶体管M2来提供电流发生器208，其中源极端子(例如，直接)连接到电源电压，而栅极端子(例如，直接)连接到晶体管M4的栅极端子，并且漏极端子向端子104供应电流IB。
PTAT电流发生器的其他方案例如在美国专利号8,159,206或CarlosChristoffersen等人的“An Ultra-Low Power CMOS PTAT Current Source”,Proceedingsof the Argentine-Uruguay School of Micro-Nanoelectronics,Technology andApplications 2010,EAMTA2010中有所描述，两者的内容在此通过引用并入。
因此，在各种实施例中，PTAT电流发生器包括一个或多个晶体管，该一个或多个晶体管供应与施加到偏置电阻RBIAS的电压差相对应的参考电压ΔVBE，并且可能通过一个或多个电流镜向电流发生器的输出施加流经电阻器RBIAS的电流(iREF)，即
Figure BDA0002380535700000231
例如，PTAT电流发生器的电流可以定义为：
Figure BDA0002380535700000232
具体地，在图8所示的实施例中，参数b是晶体管Q2的面积A2与晶体管Q1的面积A1之间的比例，即，A2＝b·A1，其中b＞1。因此，参数b是常数，其可以以良好精度(面积的比率)进行固定。
相反，在各种实施例中，振荡器72基于RC振荡器。这些RC振荡器可以来自例如美国专利号6,590,463，其内容在此通过引用并入。具体地，RC振荡器包括电阻器Rosc和电容器Cosc，并且时钟频率fosc与RC乘积的倒数成比例；即，
Figure BDA0002380535700000233
可以通过引入振荡器的增益系数Gosc来使比例明确；即
Figure BDA0002380535700000234
在该上下文中，发明人已经注意到，通过适当确定上述值的大小，可以(至少部分地)补偿过程扩展的影响。具体地，在各种实施例中，振荡器72被配置为使得：
Rosc＝M·RBIAS (28)
Cosc＝P·CGAIN (29)
其中P和M是系数。
因此，在各种实施例中，通过相同过程获得振荡器72的电阻Rosc以及电流发生器206和208的电阻RBIAS。更进一步地，在各种实施例中，这些电阻设置在同一集成电路/管芯中，并且优选地彼此相邻布置，使得彼此暴露于相同温度变化。
同样，在各种实施例中，通过相同过程获得振荡器72的电容Cosc和积分器20的电容CGAIN。更进一步地，在各种实施例中，这些电容设置在同一集成电路/管芯中，并且优选地彼此相邻布置，使得彼此暴露于相同温度变化。
因此，在各种实施例中，等式(23)对应于
Figure BDA0002380535700000241
该等式还强调了电流ISC用于对差分输出信号Vout进行偏移校正的原因。具体地，如先前所解释的，电流发生器50与进行共模控制的电路204一起可以纠正可能导致OTA块202和/或A/D转换器30退出正常工作的动态范围、或者在其他情况下可能导致TMOS晶体管脱离期望操作点的任何可能泄漏或不期望信号。因此，所提出的系统对于补偿注入到高阻抗节点VO1N和VO1NP(即，积分器电路20的输入端子)的可能泄漏电流信号具有鲁棒性。具体地，通过电路204补偿这些泄漏信号的共模分量，从而防止共模漂移。相反，可以通过调谐(即，修整)由电流发生器50供应的电流ISC的值来消除差分泄漏分量。
电流ISC的生成方式限定进行的偏移补偿类型。
例如，在各种实施例中，电流发生器可编程以用于供应可变电流ISC。例如，为此目的，电路(例如，处理电路40)可以监测电压Vout并且根据电压Vout改变电流ISC。例如，在这种情况下，可以参考意大利专利申请号102019000001847，其内容在此通过引用并入。
具体地，该文献描述了放大接口，其中电流发生器50可以是IDAC(电流数模转换器)，因此其根据具有多个比特的数字信号供应具有幅度变量的电流。
而且，该文献描述了以下事实：在由模拟积分器提供的放大器的情况下，电流发生器还可供应例如通过PWM(脉冲宽度调制)信号调制的电流，从而改变由电流发生器50供应的电流的均值。例如，电流发生器50可以根据驱动信号来供应正电流或负电流。因此，当驱动信号具有第一逻辑值时，电流发生器50供应正电流，而当驱动信号具有第二逻辑值时，电流发生器50供应负电流。因此，控制电路70可以针对每个测量间隔T2确定驱动信号具有第一逻辑值的第一持续时间T3和驱动信号具有第二逻辑值的第二持续时间(T2-T3)。因此，通过改变持续时间T3，可以为每个测量间隔T2选择由电流发生器50供应的电流ISC的均值。由于模拟积分器在输出处供应电流的积分，因此A/D转换器30无法感知这种调制，在测量/采样间隔结束时，该电流的积分仅表示电流的均值。
例如，通过将这一点应用于图2所示的电路方案，控制电路70可以在每个测量间隔T2期间被配置为用于：
-在持续时间T3内激活电流发生器52并且停用发生器58；以及
-在持续时间(T2-T3)内停用电流发生器52并且激活发生器58。
因此，在这种情况下，电流发生器52和58可以被配置为用于供应相应的恒定电流。优选地，在这种情况下，电流发生器52和58供应具有相同幅度但具有相反符号的电流。
然而，电流发生器50甚至可能不是可编程的。
例如，在各种实施例中，电流发生器50生成电流ISC作为带隙电流，其中使用由带隙电压发生器供应的参考电压VREF(即，不会随温度变化的电压)。例如，可以参考Kleczek等人的“Low voltage area efficient current-mode CMOS bandgap reference in deepsubmicron technology”2014Proceedings of the 21st International ConferenceMixed Design of Integrated Circuits and Systems(MIXDES)(2014):247-251，其内容在此通过引用并入。具体地，该文献在引言部分中描述了用于生成PTAT或带隙电流的各种解决方案。
在这种情况下，获得的偏移校正也与温度无关。例如，在这种情况下，电流ISC通常如下：
Figure BDA0002380535700000261
在各种实施例中，通过相同过程获得电流发生器50的电阻RBIAS2以及电流发生器206和208的电阻RBIAS。更进一步地，在各种实施例中，这些电阻设置在同一集成电路/管芯中，并且优选地彼此相邻布置，使得彼此暴露于相同温度变化；即，
Figure BDA0002380535700000262
因此，在这种情况下，等式(30)可以重新编排如下：
Figure BDA0002380535700000263
相反，在其他实施例中，电流发生器50生成电流ISC作为PTAT电流(即，与温度成比例的电流)，例如，
Figure BDA0002380535700000264
比如，
Figure BDA0002380535700000265
在各种实施例中，通过相同过程获得电流发生器50的电阻RBIAS2以及电流发生器206和208的电阻RBIAS。更进一步地，在各种实施例中，这些电阻设置在相同集成电路/管芯中，并且优选地彼此相邻布置，使得彼此暴露于相同的温度变化；例如，
Figure BDA0002380535700000266
因此，在这种情况下，等式(30)可以重新编排如下：
Figure BDA0002380535700000267
从等式(33)和(37)可以注意到，在所提出的方式中如何消除了输出信号对用于制造电阻和电容的工艺过程扩展的依赖性，因为仅存在比例系数B、M和P。
由于所做的体系架构选择并且由于偏置电流IB和时钟频率fosc的适当选择，所以已经获得了该结果。而且，从等式(33)可以得出结论，在第一情况下(带隙类型的ISC)，可以校正与温度T无关的可能偏移，而在第二情况下(PTAT类型的ISC)，可以校正随温度变化的可能偏移。一般而言，电流发生器50也可以由两个电流发生器实现，其中第一电流发生器供应带隙类型的电流ISC1，第二电流发生器供应PTAT类型的电流ISC2，因此使得能够校正偏移贡献，该偏移贡献在除了温度不变的部分之外还有温度可变的部分。
图4示出了第二实施例。大体上讲，与图2相比较，放大接口还包括三个电路210、212和214。另外，控制电路70被配置为用于生成这些电路的两个控制信号C1和C2，并且放大器20或处理电路40包括电路模块216，其被配置为用于处理由A/D转换器30供应的数字样本。
具体地，电路210、212和214是斩波器电路，其使两个相应电路之间的连接反相。
具体地，在所考虑的实施例中，电流发生器208连接到电流积分器20的第一输入端子(例如，负端子)，并且电流发生器206连接到电流积分器20的第二输入端子(例如，正端子)。
在这种情况下，根据信号C1和C2，斩波器电路210被配置为用于将晶体管MEXP选择性地连接到电流积分器20的第一输入端子或第二输入端子，并且同样，将晶体管MBLIND选择性地连接到电流积分器20的第二输入端子或第一输入端子。
例如，在所考虑的实施例中，斩波器电路210包括：开关SW5，其用于根据信号C1将晶体管MBLIND选择性地连接到电流积分器20的第二输入端子；以及开关SW7，其用于根据信号C2将晶体管MBLIND选择性地连接到电流积分器20的第一输入端子。而且，斩波器电路210包括：开关SW8，其用于根据信号C1将晶体管MEXP选择性地连接到电流积分器20的第一输入端子；以及开关SW6，其用于根据信号C2将晶体管MEXP选择性地连接到电流积分器20的第二输入端子。
同样，根据信号C1和C2，斩波器电路214被配置为用于将电流发生器58选择性地连接到电流积分器20的第一输入端子或第二输入端子，并且同样，将电流发生器52选择性地连接到电流积分器20的第二输入端子或第一输入端子。
例如，在所考虑的实施例中，斩波器电路214包括：开关SW1，其用于根据信号C1将电流发生器52选择性地连接到电流积分器20的第二输入端子；以及开关SW2，其用于根据信号C2将电流发生器52选择性地连接到电流积分器20的第一输入端子。而且，斩波器电路214包括：开关SW4，其用于根据信号C1将电流发生器58选择性地连接到电流积分器20的第一输入端子；以及开关SW4，其用于根据信号C2将电流发生器58选择性地连接到电流积分器20的第二输入端子。
因此，斩波器电路210和214使得可以分别使晶体管MEXP和MBLIND以及电流发生器52和58到电流积分器20的输入端子的连接反相。
在所考虑的实施例中，斩波器电路212被配置为用于使积分器20的输出到A/D转换器30的输入的连接反相，即，用于使电流积分器20的输出电压Vout反相。
例如，在所考虑的实施例中，斩波器电路212包括：开关SW9，其用于根据信号C1将电流积分器20的正输出端子选择性地连接到A/D转换器30的正输入端子；以及开关SW10，其用于根据信号C2将电流积分器20的正输出端子选择性地连接到A/D转换器30的负输入端子。而且，斩波器电路212包括：开关SW12，其用于根据信号C1将电流积分器20的负输出端子选择性地连接到A/D转换器30的负输入端子；以及开关SW11，其用于根据信号C2将电流积分器20的负输出端子选择性地连接到A/D转换器30的正输入端子。
一般而言，斩波器电路212还可以实现图2的采样保持电路80的开关SWS1和SWS2。实际上，在所考虑的实施例中，通过断开开关S9、S10、S11和S12，A/D转换器与积分器20的输出断开连接。
图5示出了控制电路70的可能操作。
在所考虑的实施例中，在每个间隔TPERIOD期间，控制电路70驱动信号C1或C2中的一个信号，而另一信号保持其逻辑电平。例如，在第一间隔期间，信号C1变化，并且在第二间隔期间，信号C2变化。
因此，电路在第一间隔期间的操作大体上与参照图2所描述的操作相对应，其中电流发生器58和晶体管MEXP连接到积分器20的第一输入端子，并且电流发生器52和晶体管MBLIND连接到积分器20的第二输入端子。而且，信号C1执行参考图3所描述的信号SAMPLE的功能。因此，在所考虑的实施例中，控制电路70：
-在时刻t0，复位积分器20(使用开关SWRST1和SWRST2以及信号RST)；
-在时刻t1，激活积分器20(使用开关SWRST1和SWRST2以及信号RST)；以及
-在时刻t2，断开连接积分器的输出(使用开关SW9和SW12以及信号C1)，从而使得能够对电压VADC进行采样。
相反，使电路在第二间隔期间的操作反相。具体地，电流发生器58和晶体管MEXP连接到积分器20的第二输入端子，电流发生器52和晶体管MBLIND连接到积分器20的第一输入端子。而且，信号C2执行参照图3所描述的信号SAMPLE的功能。因此，在所考虑的实施例中，控制电路：
-在时刻t0，复位积分器20(使用开关SWRST1和SWRST2以及信号RST)；
-在时刻t1，激活积分器20(使用开关SWRST1和I2以及信号RST)；以及
-在时刻t2，断开连接积分器的输出(使用开关SW10和SW11以及信号C2)，从而使得能够对电压VADC进行采样。
出于这个原因，积分器20在第二间隔期间将相对于第一间隔期间的电流iS具有相反符号的电流iS进行积分(由于积分器20的输入基本上是反相的)。
因此，输出电压Vout也在一个间隔(例如，对于通过示例提供的情况的第一间隔)期间增加，并且在另一间隔(例如，对于通过示例提供的情况的第二间隔)期间减小。然而，通过使积分器20的输出反相，电压VADC将始终呈现相同行为。
在各种实施例中，块216因此进行数字样本的均值的计算，并且例如可以是移动平均滤波器，其在输入处从ADC 30接收采样频率为1/TPERIOD的样本，并且在输出处生成采样频率为1/TPERIOD的信号，其中每个样本通过将从ADC接收的最后n个样本(其中n优选为偶数)进行平均而获得。
一般而言，在图2的实施例中，还可以在ADC 30的下游引入块216，以便对在采样频率TPERIOD下生成的输出信号进行平均，从而获得经过平均的信号，从而降低了噪声。一般而言，此外，在图4的方式中，块216的引入同样使得能够减少噪声。然而，在图4中，这不仅是可能的改进，而且其引入还使得能够消除输出信号在斩波频率下呈现的分量。
一般而言，类似斩波操作可以用于消除OTA 202的偏移。相反，在所考虑的实施例中，还对这种斩波操作进行扩展以补偿电流发生器之间的差异。因此，在所考虑的实施例中，斩波频率是采样频率的一半。
具体地，如先前所提及的，积分器20被配置为用于在第一间隔期间对电流进行积分：
Figure BDA0002380535700000301
并且在第二间隔期间对电流进行积分：
Figure BDA0002380535700000311
因此，从积分获得的信号VOUT在第一间隔和第二间隔期间具有不同符号的斜率。然而，如果还考虑了由插入在A/D转换器30之前的电路212进行的其他信号反相，则信号总是具有相同的符号。
因此，从数学的角度来看，信号VADC必须等于通过图2所示的实施例获得的信号。相反，在实际实现方式中，两个电流发生器206和208可能呈现失配(以下由ΔIB表示)，和/或OTA块202可能在输入处呈现等效偏移(以下由Voff_OTA表示)。
假设存在两个非理想性ΔIB和Voff_OTA，则在图2所示的实施例中，两个连续样本Vout(j)和Vout(j+1)将具有以下值：
Figure BDA0002380535700000312
Figure BDA0002380535700000313
相反，在图4表示的实施例中，两个连续样本Vout(j)和Vout(j+1)将具有以下值：
Figure BDA0002380535700000314
Figure BDA0002380535700000315
因此，通过计算两个值的平均值，或一般而言，计算偶数个样本，块216过滤非理想性ΔIB和Voff_OTA的影响。
大体上，由于斩波技术而对这些数量进行的滤波是高通类型的；即，在它们是d.c.数量的情况下或者它们是在低频变化的数量的情况下，则会将其滤除。因此，应当指出，滤波不仅消除了两个发生器之间的失配ΔIB，而且还消除了由两个发生器引入的低频噪声IB，因此从信噪比的角度来看，还改善了系统的性能。
只要通过对诸如等式(40)和(41)所描述的样本之类的样本进行平均，在输出处向图2的系统施加的相同的模块216不会产生消除上述不理想性的相同效果，ΔIB和Voff_OTA的影响不会被滤除。
图6中示出了第三实施例的方案。与图4的体系架构相比较，不同之处在于(来自电流发生器的)偏移校正信号直接添加到由TMOS传感器10产生的信号。具体地，在所考虑的实施例中，电流发生器52连接到晶体管MBLIND的漏极端子，并且电流发生器528连接到晶体管MEXP的漏极端子。
在这种情况下，仅斩波器电路210就足够了。图6所示实施例的最终输出信号与图4的实施例所呈现的输出信号完全相同；因此，先前描述也适用于此。
在图7中表示的是本实用新型提出的第四电路体系架构的图。与图4的体系架构相比较(但是在图6所表示的实施例中可以做出类似修改)，不同之处在于斩波器电路212已经被移到A/D转换器30的下游。因此，在所考虑的实施例中，使用了数字类型的斩波器电路或模块212'，例如，借助于处理电路40的数字电路模块来实现。因此，该电路或模块被配置为用于根据信号C1和C2向电路216供应由A/D转换器30供应的数字样本的值或由A/D转换器30供应的数字样本的值乘以-1。
因此，在各种实施例中，所提出的方式使得能够放大由TMOS晶体管生成的信号，而不受影响电阻和电容的工艺过程扩展的影响。
在各种实施例中，除了适当选择偏置电流IB和参考时钟频率fosc之外，这还由于所提出的体系架构而获得。
在各种实施例中，所提出的方式使得能够根据温度来校正偏移和该偏移的变化。
另外，在各种实施例中，在其第二实现方式中提出的方式还使得能够对偏置电流中的非理想性和OTA的偏移进行滤波。
一般而言，所提出的方式被设计为用于放大TMOS晶体管所生成的信号，而且还可以用于以下情况：晶体管MBLIND和MEXP是两个普通MOS晶体管，或者一般而言是FET，并且在其输入(即，两个晶体管的栅极端子)处，存在要放大的差分信号。
当然，在不损害本公开的原理的情况下，构造和实施例的细节可以相对于仅通过示例在本文中描述和图示的内容广泛变化，而不因此背离如由所附权利要求所定义的本实用新型的范围。
权利要求形成本文中所提供的描述的技术教导的组成部分。

Claims (25)

1.一种放大接口，其特征在于，包括：
第一FET，具有连接到第一节点的漏极端子以及连接到第三节点的源极端子；
第二FET，具有连接到第二节点的漏极端子以及连接到所述第三节点的源极端子；
第一偏置电流发生器，被配置为向所述第一节点施加第一偏置电流；
第二偏置电流发生器，被配置为向所述第二节点施加第二偏置电流；
第三FET，具有连接到所述第三节点的漏极端子以及连接到参考电压的源极端子；
调节电路，被配置为驱动所述第三FET的栅极端子，以便将所述第一节点处的共模电压和所述第二节点处的共模电压调节到给定值；
至少一个电流发生器，被配置为向所述第一节点和所述第二节点中的一个节点施加校正电流；以及
差分电流积分器，包括连接到所述第二节点的第一输入端子和连接到所述第一节点的第二输入端子，其中所述差分电流积分器被配置为经由两个输出端子提供输出电压，所述输出电压指示第一输出电流与第二输出电流之差的积分，所述第一输出电流从所述第二节点在所述差分电流积分器的所述第一输入端子处被接收，所述第二输出电流从所述第一节点在所述差分电流积分器的所述第二输入端子处被接收。
2.根据权利要求1所述的放大接口，其特征在于，其中所述调节电路被配置为驱动所述第三FET的所述栅极端子，使得：
(VO1P+VO1N)/2＝VCM1，
其中VO1P与所述第一节点处的电压相对应，VO1N与所述第二节点处的电压相对应，并且VCM1与所述给定值相对应。
3.根据权利要求1所述的放大接口，其特征在于，其中所述差分电流积分器包括差分运算放大器，所述差分运算放大器包括：
第一电容器，连接在所述差分运算放大器的第一输出端子与所述第一输入端子之间；以及
第二电容器，连接在所述差分运算放大器的第二输出端子与所述第二输入端子之间。
4.根据权利要求3所述的放大接口，其特征在于，其中所述差分电流积分器还包括分别与所述第一电容器和所述第二电容器并联连接的第一电子开关和第二电子开关，其中所述第一电子开关和所述第二电子开关经由复位信号而被驱动。
5.根据权利要求4所述的放大接口，其特征在于，还包括采样保持电路，所述采样保持电路被配置为：
当控制信号具有第一逻辑值时，存储所述输出电压；以及
当所述控制信号具有与所述第一逻辑值不同的第二逻辑值时，维持所述输出电压。
6.根据权利要求5所述的放大接口，其特征在于，包括控制电路，所述控制电路被配置为：
生成所述复位信号，使得使所述差分电流积分器周期性地在复位间隔期间被复位并且在测量间隔期间被激活；以及
在每个测量间隔期间，在采样间隔内将所述控制信号设置为所述第一逻辑值，并且在保持间隔内将所述控制信号设置为所述第二逻辑值。
7.根据权利要求6所述的放大接口，其特征在于，还包括具有电容器和电阻器的RC振荡器，所述电容器和所述电阻器限定所述RC振荡器的振荡周期，并且其中所述控制电路被配置为生成所述控制信号，使得所述采样间隔与所述RC振荡器的所述振荡周期的倍数相对应。
8.根据权利要求1所述的放大接口，其特征在于，其中所述第一偏置电流和所述第二偏置电流与绝对温度成比例(PTAT)。
9.根据权利要求1所述的放大接口，其特征在于，其中所述第一FET和所述第二FET包括n沟道MOS晶体管。
10.根据权利要求1所述的放大接口，其特征在于，其中所述第一FET和所述第二FET是热隔离晶体管，并且其中所述第一FET和所述第二FET的栅极端子连接到另一参考电压。
11.根据权利要求1所述的放大接口，其特征在于，其中所述至少一个电流发生器包括：
第一电流发生器，被配置为除了所述第一偏置电流之外还向所述第一节点施加正校正电流，以及
第二电流发生器，被配置为除了所述第二偏置电流之外还向所述第二节点施加负校正电流。
12.根据权利要求11所述的放大接口，其特征在于，还包括第一斩波器电路，所述第一斩波器电路连接在所述差分电流积分器的所述第一输入端子和所述第二输入端子与所述第一节点和所述第二节点之间。
13.根据权利要求12所述的放大接口，其特征在于，还包括第二斩波器电路，所述第二斩波器电路连接在所述第一电流发生器和所述第二电流发生器与所述第一节点和所述第二节点之间。
14.根据权利要求13所述的放大接口，其特征在于，还包括第三斩波器电路，所述第三斩波器电路连接在所述差分电流积分器的所述两个输出端子与所述放大接口的两个输出端子之间。
15.根据权利要求1所述的放大接口，其特征在于，其中所述第一FET和所述第二FET形成具有电压偏移的放大器，并且其中所述校正电流补偿所述电压偏移。
16.一种测量系统，其特征在于，包括：
放大接口，包括：
第一FET，具有连接到第一节点的漏极端子以及连接到第三节点的源极端子；
第二FET，具有连接到第二节点的漏极端子以及连接到所述第三节点的源极端子；
第一偏置电流发生器，被配置为向所述第一节点施加第一偏置电流；
第二偏置电流发生器，被配置为向所述第二节点施加第二偏置电流；
第三FET，具有连接到所述第三节点的漏极端子以及连接到参考电压的源极端子；
调节电路，被配置为驱动所述第三FET的栅极端子，以便将所述第一节点处的共模电压和所述第二节点处的共模电压调节到给定值；
至少一个电流发生器，被配置为向所述第一节点和所述第二节点中的一个节点施加校正电流；以及
差分电流积分器，包括连接到所述第二节点的第一输入端子和连接到所述第一节点的第二输入端子，其中所述差分电流积分器被配置为经由两个输出端子提供输出电压，所述输出电压指示第一输出电流与第二输出电流之差的积分，所述第一输出电流从所述第二节点在所述差分电流积分器的所述第一输入端子处被接收，所述第二输出电流从所述第一节点在所述差分电流积分器的所述第二输入端子处被接收；
模数转换器，连接到所述放大接口的所述差分电流积分器的所述两个输出端子；以及
处理电路，连接到所述模数转换器的输出。
17.根据权利要求16所述的测量系统，其特征在于，其中所述调节电路被配置为驱动所述第三FET的所述栅极端子，使得：
(VO1P+VO1N)/2＝VCM1，
其中VO1P与所述第一节点处的电压相对应，VO1N与所述第二节点处的电压相对应，并且VCM1与所述给定值相对应。
18.根据权利要求16所述的测量系统，其特征在于，其中所述差分电流积分器包括差分运算放大器，所述差分运算放大器包括：
第一电容器，连接在所述差分运算放大器的第一输出端子与所述第一输入端子之间；以及
第二电容器，连接在所述差分运算放大器的第二输出端子与所述第二输入端子之间。
19.根据权利要求18所述的测量系统，其特征在于，其中所述差分电流积分器还包括分别与所述第一电容器和所述第二电容器并联连接的第一电子开关和第二电子开关，其中所述第一电子开关和所述第二电子开关经由复位信号而被驱动。
20.根据权利要求18所述的测量系统，其特征在于，其中所述第一FET和所述第二FET形成具有电压偏移的放大器，并且其中所述校正电流补偿所述电压偏移。
21.一种放大接口，其特征在于，包括：
第一节点、第二节点和第三节点；
第一FET，具有连接到所述第一节点的漏极以及连接到所述第三节点的源极；
第二FET，具有连接到所述第二节点的漏极端子以及连接到所述第三节点的源极；
第一偏置电流发生器，具有连接到所述第一节点的输出，所述第一偏置电流发生器被配置为向所述第一节点施加第一偏置电流；
第二偏置电流发生器，具有连接到所述第二节点的输出，所述第二偏置电流发生器被配置为向所述第二节点施加第二偏置电流；
第三FET，具有连接到所述第三节点的漏极以及连接到参考电压的源极；
调节电路，被配置为驱动所述第三FET的栅极端子，以便将所述第一节点和所述第二节点处的电压调节到给定值；以及
至少一个电流发生器，被配置为向所述第一节点和/或所述第二节点施加校正电流。
22.根据权利要求21所述的放大接口，其特征在于，其中所述调节电路被配置为驱动所述第三FET的所述栅极端子，使得：
(VO1P+VO1N)/2＝VCM1，
其中VO1P与所述第一节点处的电压相对应，VO1N与所述第二节点处的电压相对应，并且VCM1与所述给定值相对应。
23.根据权利要求21所述的放大接口，其特征在于，其中所述第一FET和所述第二FET是热绝缘晶体管，并且其中所述第一FET和所述第二FET的栅极端子连接到另一参考电压。
24.根据权利要求21所述的放大接口，其特征在于，其中所述至少一个电流发生器包括：
第一电流发生器，被配置为向所述第一节点施加正校正电流，以及
第二电流发生器，被配置为向所述第二节点施加负校正电流。
25.根据权利要求21所述的放大接口，其特征在于，其中所述第一FET和所述第二FET形成具有电压偏移的放大器，并且其中所述校正电流补偿所述电压偏移。
CN202020154243.1U 2019-02-08 2020-02-06 放大接口以及测量系统 Active CN211151923U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102019000001851 2019-02-08
IT102019000001851A IT201900001851A1 (it) 2019-02-08 2019-02-08 Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per operare un'interfaccia di amplificazione

Publications (1)

Publication Number Publication Date
CN211151923U true CN211151923U (zh) 2020-07-31

Family

ID=66286835

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020154243.1U Active CN211151923U (zh) 2019-02-08 2020-02-06 放大接口以及测量系统
CN202010081701.8A Pending CN111555721A (zh) 2019-02-08 2020-02-06 放大接口以及用于校正放大接口的对应测量系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010081701.8A Pending CN111555721A (zh) 2019-02-08 2020-02-06 放大接口以及用于校正放大接口的对应测量系统和方法

Country Status (3)

Country Link
US (2) US11095261B2 (zh)
CN (2) CN211151923U (zh)
IT (1) IT201900001851A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900001851A1 (it) 2019-02-08 2020-08-08 St Microelectronics Srl Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per operare un'interfaccia di amplificazione
IT202000007021A1 (it) 2020-04-02 2021-10-02 St Microelectronics Srl Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti
WO2022155802A1 (zh) * 2021-01-20 2022-07-28 深圳市汇顶科技股份有限公司 仪表放大器及相关芯片及电子装置
CN112398453B (zh) * 2021-01-20 2021-07-20 深圳市汇顶科技股份有限公司 仪表放大器及相关芯片及电子装置
IT202100006098A1 (it) 2021-03-15 2022-09-15 St Microelectronics Srl Un’interfaccia di amplificazione, e relativo sistema di misura e procedimento per operare un’interfaccia di amplificazione
US11822359B1 (en) * 2021-08-25 2023-11-21 Acacia Communications, Inc. Current balancing of voltage regulators

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571507A (en) * 1982-05-12 1986-02-18 Hybrid Systems Corporation Successive approximation analog-to-digital converter
GB9929501D0 (en) 1999-12-14 2000-02-09 Koninkl Philips Electronics Nv Image sensor
TW556409B (en) 2001-09-03 2003-10-01 Faraday Tech Corp Resistor-capacitor oscillation circuit having stable output frequency
US6653908B1 (en) * 2001-10-18 2003-11-25 National Semiconductor Corporation Oscillator circuit with automatic level control for selectively minimizing phase noise
US6693485B1 (en) 2002-08-29 2004-02-17 Micron Technology, Inc. Differential amplifiers with increased input ranges
US7489024B2 (en) 2003-02-20 2009-02-10 Technion Research & Development Foundation Ltd. TMOS-infrared uncooled sensor and focal plane array
US7268338B2 (en) 2005-07-06 2007-09-11 Fairchild Imaging Imaging array having variable conversion gain
US7233203B2 (en) * 2005-08-05 2007-06-19 Realtek Semiconductor Corp. Differential amplifier
US8179952B2 (en) 2008-05-23 2012-05-15 Integrated Device Technology Inc. Programmable duty cycle distortion generation circuit
US8159206B2 (en) 2008-06-10 2012-04-17 Analog Devices, Inc. Voltage reference circuit based on 3-transistor bandgap cell
EP2384425B1 (en) 2008-12-31 2020-03-11 Technion Research & Development Foundation Ltd. Teramos-terahertz thermal sensor and focal plane array
US8284090B2 (en) 2010-03-22 2012-10-09 Analog Devices, Inc. Method and apparatus for analog to digital conversion of small signals in the presence of a large DC offset
CN102244501B (zh) * 2010-05-12 2014-06-11 四川和芯微电子股份有限公司 共模反馈电路
US8542066B2 (en) 2012-02-09 2013-09-24 Analog Devices, Inc. Apparatus and methods for reducing output noise of a signal channel
US8866554B2 (en) * 2013-03-14 2014-10-21 Linear Technology Corporation Translinear slew boost circuit for operational amplifier
WO2015177794A1 (en) 2014-05-21 2015-11-26 Technion Research And Development Foundation Ltd. Gas sensing device and a method for sensing gas
US9924904B2 (en) * 2014-09-02 2018-03-27 Medtronic, Inc. Power-efficient chopper amplifier
US9778804B2 (en) 2015-06-04 2017-10-03 Synaptics Incorporated Calibrating charge mismatch in a baseline correction circuit
IT201600113107A1 (it) 2016-11-09 2018-05-09 St Microelectronics Srl Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza
IT201900001851A1 (it) 2019-02-08 2020-08-08 St Microelectronics Srl Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per operare un'interfaccia di amplificazione
WO2021029937A1 (en) * 2019-08-15 2021-02-18 Brigham Young University Solid-state charge detector

Also Published As

Publication number Publication date
CN111555721A (zh) 2020-08-18
IT201900001851A1 (it) 2020-08-08
US11095261B2 (en) 2021-08-17
US11652458B2 (en) 2023-05-16
US20210336593A1 (en) 2021-10-28
US20200259474A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
CN211151923U (zh) 放大接口以及测量系统
US8907650B2 (en) Temperature adaptive bandgap reference circuit
US20130301680A1 (en) Temperature detection method and device with improved accuracy and conversion time
US7948304B2 (en) Constant-voltage generating circuit and regulator circuit
US20130259091A1 (en) High accuracy temperature sensor
JP6831421B2 (ja) 電圧基準のパワーサイクリング
US20070040600A1 (en) Band gap circuit
US9013231B1 (en) Voltage reference with low sensitivity to package shift
US8736354B2 (en) Electronic device and method providing a voltage reference
US6831504B1 (en) Constant temperature coefficient self-regulating CMOS current source
US11892360B2 (en) Controlled curvature correction in high accuracy thermal sensor
EP2851661A1 (en) Optical sensor arrangement and method for light sensing
US4396890A (en) Variable gain amplifier
US6304135B1 (en) Tuning method for Gm/C filters with minimal area overhead and zero operational current penalty
KR101740581B1 (ko) 배터리에 대한 전류 감지 회로에서 증폭기들에 대한 보상 기술
US20190260339A1 (en) Amplitude control with signal swapping
JP2007057449A (ja) 赤外線センサ
US6559711B2 (en) Circuit for providing a constant current
JP4245102B2 (ja) しきい値検出回路、しきい値調整回路、および二乗回路
KR102476839B1 (ko) 밴드갭 전압 기준회로의 보정방법
US11817838B2 (en) Amplification interface, and corresponding measurement system and method for operating an amplification interface
US11366140B2 (en) Sensing circuit, corresponding device and method
Hägglund et al. Tuning and compensation of temperature effects in analog integrated filters
CN116466790A (zh) 伪电阻电路
CN111337154A (zh) 温度传感器及集成电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant