IT201600113107A1 - Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza - Google Patents

Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza

Info

Publication number
IT201600113107A1
IT201600113107A1 IT102016000113107A IT201600113107A IT201600113107A1 IT 201600113107 A1 IT201600113107 A1 IT 201600113107A1 IT 102016000113107 A IT102016000113107 A IT 102016000113107A IT 201600113107 A IT201600113107 A IT 201600113107A IT 201600113107 A1 IT201600113107 A1 IT 201600113107A1
Authority
IT
Italy
Prior art keywords
input
transimpedance amplifier
current
amplifier circuit
charge
Prior art date
Application number
IT102016000113107A
Other languages
English (en)
Inventor
Marco Zamprogno
Maurizio Bongiorni
Pasquale Flora
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102016000113107A priority Critical patent/IT201600113107A1/it
Priority to US15/587,579 priority patent/US10187026B2/en
Publication of IT201600113107A1 publication Critical patent/IT201600113107A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6933—Offset control of the differential preamplifier
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45021—One or more added diodes to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45114—Indexing scheme relating to differential amplifiers the differential amplifier contains another differential amplifier in its feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

“Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza”
TESTO DELLA DESCRIZIONE
Campo Tecnico
Le forme di attuazione della presente descrizione sono relative ai circuiti amplificatori a transimpedenza. Specificamente, varie forme di attuazione della presente descrizione sono relative a tecniche per cancellare lo scostamento (“offset”) a bassa frequenza/DC all’ingresso dell’amplificatore a transimpedenza.
Sfondo
La Figura 1 rappresenta un tipico sistema ottico, che comprende un circuito trasmettitore ottico 1 e un circuito ricevitore ottico 3.
Nell’esempio considerato, il circuito trasmettitore 1 comprende un generatore di segnali 10 e mezzi di trasmissione 12 per generare una forma d’onda ottica, come un LED (Light Emitting Diode) o un diodo laser, per es. che funziona nella regione di luce dell’infrarosso (IR), cioè i mezzi di trasmissione 12 possono essere un LED a IR.
Per esempio, il generatore di segnali 10 può pilotare i mezzi di trasmissione 12 al fine di trasmettere un impulso P generando un impulso di luce corrispondente, per es. dell’ordine delle centinaia di ns (nanosecondi), per es. tra 100 e 500 ns.
Il circuito ricevitore ottico 3 comprende un sensore di luce PD, come un fotodiodo, per es. un fotodiodo a IR, che è connesso a un amplificatore a transimpedenza (TIA, “TransImpedance Amplifier”) 32.
Generalmente, il sensore di luce PD è disposto in modo da ricevere la luce generata dai mezzi di trasmissione 12.
Di conseguenza, nell’esempio considerato, l’amplificatore a transimpedenza 32 converte la corrente fornita dal fotodiodo PD in un corrispondente segnale di tensione Voutche è indicativo dell’intensità della luce ricevuta dal fotodiodo PD.
Nell’esempio considerato, un circuito di elaborazione 36, che in generale può essere un qualsiasi circuito analogico e/o digitale, quale ad esempio un microprocessore, per es. un DSP (Digital Signal Processor), può elaborare il segnale di tensione Voutal fine di rilevare l’impulso di luce nel segnale ricevuto.
In generale, anche ulteriori stadi di elaborazione di segnale digitale e/o analogico 34 possono essere forniti tra l’amplificatore a transimpedenza 32 e il circuito di elaborazione 36, come uno o più stadi di amplificatore e/o filtri, come dei filtri passa-banda, e/o un convertitore analogico/digitale.
La Figura 2 rappresenta un secondo esempio di un circuito ricevitore 3.
Specificamente, nell’esempio considerato, il circuito ricevitore ottico 3 comprende una pluralità di sensori di luce, come ad esempio tre fotodiodi PD1, PD2e PD3, per es. fotodiodi a IR, che sono connessi attraverso mezzi di commutazione 30 all’ingresso dello stesso amplificatore a transimpedenza 32.
In generale, i mezzi di commutazione 30 possono essere configurati in modo da connettere un sottoinsieme dei sensori di luce PD1, PD2e PD3all’ingresso dell’amplificatore a transimpedenza 32. Per esempio, in varie applicazioni, in ciascun istante, soltanto un singolo sensore di luce PD1, PD2e PD3è connesso all’ingresso dell’amplificatore a transimpedenza 32. Per esempio, questi fotodiodi multipli PD1, PD2e PD3possono essere posti in una data area al fine di “mappare” lo spazio con una risoluzione appropriata. In effetti, ciascun fotodiodo può fornire una informazione spaziale relativa leggendo l’ampiezza di un certo impulso di TX. Al fine di minimizzare il numero di ricevitori (area, consumo, ecc.), vari fotodiodi PD1, PD2e PD3possono essere multiplati sullo stesso ricevitore. In questo caso, soltanto un fotodiodo sarà connesso al ricevitore in ciascun momento.
Di conseguenza, nell’esempio considerato, l’amplificatore a transimpedenza 32 converte la corrente fornita dal fotodiodo PD connesso attualmente all’ingresso dell’amplificatore a transimpedenza 32 in un corrispondente segnale di tensione Voutche è indicativo dell’intensità della luce ricevuta dal rispettivo fotodiodo (dai rispettivi fotodiodi) PD.
La Figura 2 rappresenta anche una possibile connessione dei fotodiodi PD1, PD2 e PD3 all’ingresso dell’amplificatore a transimpedenza 32. Specificamente, nell’esempio considerato, ciascuno dei fotodiodi PD1, PD2e PD3è connesso con il suo catodo a una tensione costante VPDe con il suo anodo attraverso i mezzi di commutazione 30 all’ingresso dell’amplificatore a transimpedenza 32. Per esempio, i mezzi di commutazione 30 possono comprendere un rispettivo switch elettronico SW1, SW2e SW3per ciascuno dei fotodiodi PD1, PD2e PD3, che permettono di:
- connettere l’anodo di un rispettivo fotodiodo PD1, PD2o PD3all’ingresso dell’amplificatore a transimpedenza 32, o
- disconnettere l’anodo del rispettivo fotodiodo PD1, PD2o PD3dall’ingresso dell’amplificatore a transimpedenza 32.
Di conseguenza, nell’esempio considerato, i fotodiodi PD1, PD2e PD3(quando connessi attraverso lo switch alla massa virtuale in ingresso dell’amplificatore a transimpedenza) sono polarizzati nella regione inversa e così produrranno una corrente di fondo (chiamata anche corrente oscura), cioè ciascuno dei fotodiodi PD produrrà anche una corrente, quando nessuno dei mezzi di trasmissione 12 genera un impulso di luce. Per esempio, l’ampiezza del segnale di corrente di ingresso generato dall’impulso di luce può generare una variazione di corrente nell’intervallo da 1 a 2 uA (microampere), che è significativamente minore della corrente di fondo, che è spesso nell’intervallo delle centinaia di uA.
Generalmente, un problema simile può sorgere anche a causa della luce ambiente. In effetti, in molte applicazioni la corrente fornita all’ingresso dell’amplificatore a transimpedenza 32 avrà un offset in DC su cui è modulato qualche genere di segnale, per es. l’effetto dell’impulso P rappresentato nella Figura 1.
Di conseguenza, dopo un tempo di assestamento, nel quale l’amplificatore 32 dovrebbe essere in grado di cancellare questa corrente di fondo simile alla DC, il diodo di trasmissione 12 può generare un impulso di luce che sarà ricevuto dal fotodiodo PD e convertito in un impulso di corrente proporzionale, che è fornito all’ingresso del TIA 32.
Per esempio, come rappresentato nella Figura 3, un circuito amplificatore a transimpedenza 32 con cancellazione dell’offset in DC può essere implementato con un amplificatore a transimpedenza 320 tradizionale.
Specificamente, nell’esempio considerato, il circuito amplificatore 32 comprende un ingresso IN per ricevere una corrente di ingresso IINe una uscita OUT per fornire una tensione di uscita Vout. Nell’esempio considerato, la corrente di ingresso IINè fornita all’ingresso dell’amplificatore a transimpedenza 320, che genera così la tensione di uscita Vout all’uscita.
La tensione di uscita Voutè fornita anche a un anello di controllo di retroazione che comprende un amplificatore di errore di integrazione 324, che genera attraverso una sorgente di corrente 328 una corrente di compensazione IDC, che è anche fornita all’ingresso dell’amplificatore a transimpedenza 320, cioè l’amplificatore a transimpedenza 320 riceve all’ingresso una corrente ITIAche corrisponde a: ITIA= IIN+ IDC(1) Specificamente, l’amplificatore di errore 324 genera un segnale di controllo di retroazione per la sorgente di corrente 328 confrontando la tensione di uscita Voutcon una tensione di riferimento Vref. Di conseguenza, nell’esempio considerato, l’amplificatore di errore 322 varierà la corrente IDCfornita dalla sorgente di corrente 328 finché la tensione di uscita Voutcorrisponde alla tensione di riferimento Vref.
Nell’esempio considerato, dei filtri passa-basso 322 e/o 326 possono essere disposti rispettivamente all’ingresso e/o all’uscita dell’amplificatore di errore 324, usando in tal modo soltanto l’offset in DC come base per la generazione della corrente di compensazione IDCall’ingresso dell’amplificatore a transimpedenza 320.
Per esempio, il documento US 2004/0119539 A1 descrive varie soluzioni di un amplificatore a transimpedenza con cancellazione dell’offset in DC.
Sintesi
In considerazione di quanto precede, uno scopo delle varie forme di attuazione della presente descrizione è di fornire soluzioni per migliorare la cancellazione dell’offset a bassa frequenza/DC all’ingresso di un amplificatore a transimpedenza.
Secondo una o più forme di attuazione, uno o più degli scopi precedenti sono raggiunti per mezzo di un circuito amplificatore a transimpedenza avente gli elementi distintivi esposti specificamente nelle rivendicazioni che seguono. Le forme di attuazione concernono inoltre un relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico della descrizione qui fornita.
Come menzionato in precedenza, la presente descrizione è relativa a un circuito amplificatore a transimpedenza. Il circuito amplificatore a transimpedenza comprende un terminale di ingresso per ricevere una corrente di ingresso e un terminale di uscita per fornire una tensione di uscita. Il terminale di ingresso è connesso a un amplificatore a transimpedenza configurato in modo da fornire all’uscita la tensione di uscita, per cui la tensione di uscita è indicativa della corrente ricevuta all’ingresso dell’amplificatore a transimpedenza.
In varie forme di attuazione, il circuito amplificatore a transimpedenza comprende un anello di controllo di retroazione configurato in modo da generare una corrente di compensazione all’ingresso dell’amplificatore a transimpedenza, al fine di ridurre o cancellare la parte a bassa frequenza/DC della corrente di ingresso. Specificamente, in varie forme di attuazione, l’anello di controllo di retroazione comprende un integratore differenziale che genera un segnale di retroazione confrontando la tensione di uscita con una tensione di riferimento. In varie forme di attuazione, l’anello di controllo di retroazione comprende inoltre un generatore di corrente configurato in modo da generare la corrente di compensazione in funzione del segnale di retroazione.
In varie forme di attuazione, l’integratore differenziale comprende almeno un condensatore di integrazione. Specificamente, in varie forme di attuazione, il circuito amplificatore a transimpedenza può essere configurato in modo tale che la costante di tempo associata alla carica dell’almeno un condensatore di integrazione sia variabile in funzione di un segnale di controllo di precarica.
In questo caso, il circuito amplificatore a transimpedenza può comprendere un circuito di elaborazione configurato in modo da generare il segnale di controllo di pre-carica, in cui:
- durante una fase di pre-carica, il segnale di controllo di pre-carica è impostato a un primo valore, impostando con ciò la costante di tempo associata alla carica dell’almeno un condensatore di integrazione a una rispettiva prima costante di tempo, e
- durante una fase operativa, il segnale di controllo di pre-carica è impostato a un secondo valore, aumentando con ciò la costante di tempo associata alla carica dell’almeno un condensatore di integrazione rispetto alla fase di pre-carica.
Per esempio, in varie forme di attuazione, l’integratore differenziale comprende un amplificatore di errore di integrazione comprendente un amplificatore operazionale, in cui un primo ingresso dell’amplificatore operazionale è connesso attraverso un primo resistore a una tensione di riferimento e un secondo ingresso dell’amplificatore operazionale è connesso alla tensione di uscita. In questo caso, un primo condensatore di integrazione può essere connesso tra il terminale di uscita dell’amplificatore operazionale e il primo ingresso dell’amplificatore operazionale. Per esempio, la costante di tempo della carica può essere variabile usando un resistore che ha una resistenza che è impostabile in funzione del segnale di controllo di pre-carica per il primo resistore.
In varie forme di attuazione, l’integratore differenziale può comprendere un filtro passa-basso disposto al secondo ingresso dell’amplificatore operazionale, in cui il filtro passa-basso comprende un secondo resistore e un secondo condensatore di integrazione. Di conseguenza, anche il secondo resistore può essere un resistore che ha una resistenza che è impostabile in funzione del segnale di controllo di precarica.
In varie forme di attuazione, il circuito amplificatore a transimpedenza comprende un condensatore di compensazione dell’offset connesso con un primo terminale al secondo ingresso dell’amplificatore operazionale e con un secondo terminale a uno switch elettronico, configurato in modo da connettere il secondo terminale del condensatore di compensazione dell’offset alla tensione di riferimento o al secondo resistore in funzione di un segnale di compensazione dell’offset. In questo caso, il circuito di elaborazione può essere configurato in modo da generare anche il segnale di compensazione dell’offset, al fine di connettere il condensatore di compensazione dell’offset in parallelo con il secondo resistore durante una fase di compensazione dell’offset successiva alla fase di precarica.
In varie forme di attuazione, il circuito amplificatore a transimpedenza comprende mezzi configurati in modo da scaricare selettivamente l’almeno un condensatore di integrazione in funzione di un segnale di reset. In questo caso, il circuito di elaborazione può essere configurato in modo da generare il segnale di reset al fine di scaricare l’almeno un condensatore di integrazione durante una fase di reset precedente alla fase di pre-carica.
In varie forme di attuazione, anche il comportamento dell’amplificatore a transimpedenza può essere adattato. Per esempio, l’amplificatore a transimpedenza può avere un guadagno che è variabile almeno in funzione del segnale di controllo di pre-carica. Per esempio, in varie forme di attuazione, l’amplificatore a transimpedenza può comprendere un amplificatore operazionale, in cui un primo ingresso dell’amplificatore operazionale è connesso al terminale di ingresso e un secondo ingresso dell’amplificatore operazionale è connesso alla tensione di riferimento, e in cui un terzo resistore è connesso tra il terminale di uscita dell’amplificatore operazionale e il primo ingresso dell’amplificatore operazionale. Per esempio, anche in questo caso, il terzo resistore può essere un resistore che ha una resistenza che è impostabile in funzione di detto segnale di controllo di pre-carica.
In varie forme di attuazione, il circuito amplificatore a transimpedenza può anche comprendere un anello di controllo ulteriore che è attivato durante una fase di pre-compensazione che precede la fase di precarica. Per esempio, l’anello di controllo ulteriore può comprendere una pluralità di sorgenti di corrente costante collegabili selettivamente all’ingresso dell’amplificatore a transimpedenza, un comparatore configurato in modo da generare un segnale di confronto che indica se la tensione di uscita è minore di una data soglia, e una unità di controllo configurata in modo da connettere selettivamente dei sottoinsiemi delle sorgenti di corrente costante all’ingresso dell’amplificatore a transimpedenza, aumentando con ciò la corrente fornita da detta pluralità di sorgenti di corrente costante, finché il segnale di confronto indica che la tensione di uscita è minore (o maggiore, a seconda della convenzione adottata) di una data soglia.
Di conseguenza, in varie forme di attuazione, il circuito di elaborazione può eseguire le fasi seguenti:
- durante una fase di pre-carica, impostare il segnale di controllo di pre-carica a un primo valore, impostando con ciò la costante di tempo associata alla carica dell’almeno un condensatore di integrazione a una prima costante di tempo rispettiva, e
- durante una fase operativa seguente, impostare il segnale di controllo di pre-carica a un secondo valore, aumentando con ciò la costante di tempo associata alla carica dell’almeno un condensatore di integrazione rispetto a detta fase di pre-carica.
Di conseguenza, in varie forme di attuazione, l’anello di controllo di retroazione ha un tempo di assestamento minore per la riduzione o la cancellazione della parte a bassa frequenza/DC della corrente di ingresso durante la fase di pre-carica, e l’anello di controllo di retroazione è mantenuto stabile durante detta fase operativa.
Breve descrizione delle figure
Le forme di attuazione della presente descrizione saranno ora descritte con riferimento ai disegni annessi, che sono forniti puramente a titolo di esempio non limitativo, e nei quali:
- le Figure 1, 2 e 3 sono già state descritte in precedenza;
- la Figura 4 rappresenta una prima forma di attuazione di un circuito amplificatore a transimpedenza;
- la Figura 5 rappresenta una forma di attuazione di un circuito ricevitore comprendente il circuito amplificatore a transimpedenza della Figura 4;
- la Figura 6 rappresenta una esempio di una forma d’onda del segnale di uscita di un circuito amplificatore a transimpedenza;
- le Figure 7, 8, 9 e 10 rappresentano forme di attuazione di vari circuiti atti a essere usati nel circuito amplificatore a transimpedenza della Figura 4; - la Figura 11 rappresenta forme d’onda di vari segnali di controllo usati dai circuiti delle Figure 7, 8, 9 e 10;
- la Figura 12 rappresenta una seconda forma di attuazione di un circuito amplificatore a transimpedenza secondo la presente descrizione;
- la Figura 13 rappresenta forme d’onda di vari segnali di controllo usati dal circuito amplificatore a transimpedenza della Figura 12; e
- la Figura 14 rappresenta una terza forma di attuazione di un circuito amplificatore a transimpedenza secondo la presente descrizione.
Descrizione Dettagliata
Nella descrizione che segue, sono dati numerosi dettagli specifici per fornire una comprensione approfondita delle forme di attuazione. Le forme di attuazione possono essere attuate senza uno o vari dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture ben note non sono rappresentate o descritte in dettaglio in modo da evitare di rendere poco chiari gli aspetti delle forme di attuazione.
Un riferimento a “una forma di attuazione” in tutta questa descrizione significa che una particolare caratteristica, elemento distintivo o struttura descritta con riferimento alla forma di attuazione è inclusa in almeno una forma di attuazione. Così, le comparse delle frasi “in una forma di attuazione” in vari punti in tutta questa descrizione non fanno necessariamente riferimento tutte alla stessa forma di attuazione. Inoltre, le particolari caratteristiche, elementi distintivi o strutture possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
Le intestazioni fornite qui sono semplicemente per convenienza e non interpretano l’ambito o il significato delle forme di attuazione.
Nelle seguenti Figure da 4 a 14 le parti, gli elementi o i componenti che sono già stati descritti con riferimento alle Figure da 1 a 3 sono indicati con gli stessi riferimenti usati precedentemente in tali Figure; la descrizione di tali elementi descritti precedentemente non sarà ripetuta in seguito al fine di non sovraccaricare la presente descrizione dettagliata.
Come menzionato in precedenza, varie forme di attuazione della presente descrizione sono relative a un circuito amplificatore a transimpedenza con cancellazione dell’ingresso a bassa frequenza/DC, da usare, per es., come un amplificatore a transimpedenza 32 nei sistemi ottici rappresentati nelle Figure 1 e 2. In generale, una cancellazione dell’ingresso a bassa frequenza/DC non richiede che la parte a bassa frequenza/DC della corrente di ingresso debba essere cancellata completamente, ma che sia almeno ridotta, permettendo con ciò una maggiore amplificazione della variazione della corrente di ingresso.
La Figura 4 rappresenta una prima forma di attuazione di un circuito amplificatore a transimpedenza 32a con cancellazione dell’offset in DC.
Come menzionato in precedenza, un circuito amplificatore a transimpedenza 32a con cancellazione dell’offset in DC può essere implementato con un amplificatore a transimpedenza 320a e un anello di retroazione che genera una corrente di compensazione IDC.
Specificamente, nella forma di attuazione considerata, il circuito amplificatore a transimpedenza 32a comprende un ingresso IN per ricevere una corrente di ingresso IINe una uscita OUT per fornire una tensione di uscita Vout.
Nella forma di attuazione considerata, la corrente di ingresso IINpuò essere fornita da una qualsiasi sorgente di corrente 20, quale ad esempio uno o più fotodiodi PD, connessa (per es., direttamente) all’ingresso IN del circuito amplificatore 32 (si veda, per es., la Figura 1). Inoltre, come menzionato con riferimento alla Figura 2, mezzi di commutazione 30 possono essere interposti tra la sorgente di corrente e l’ingresso IN del circuito amplificatore a transimpedenza 32a. Generalmente, i mezzi di commutazione 30 possono anche essere inclusi nel package del circuito amplificatore a transimpedenza 32a.
Nella forma di attuazione considerata, l’amplificatore a transimpedenza 320 è così configurato in modo da ricevere in ingresso una corrente ITIAche corrisponde alla somma della corrente di ingresso IIN e della corrente di compensazione IDCe da generare una tensione di uscita Voutche è indicativa della corrente ITIA.
Per esempio, nella forma di attuazione considerata, l’amplificatore a transimpedenza 320a è implementato con un amplificatore operazionale OpAmp1.
Specificamente, nella forma di attuazione considerata, è usata una configurazione ad anello chiuso con retroazione negativa. Per esempio, in varie forme di attuazione, l’ingresso negativo/invertente dell’amplificatore operazionale OpAmp1 è connesso (per es., direttamente) all’ingresso IN, e l’ingresso positivo/non invertente dell’amplificatore operazionale OpAmp1 è connesso a una tensione di riferimento Vref costante. Infine, la rete di retroazione tra il terminale di uscita dell’amplificatore operazionale OpAmp1 e l’ingresso invertente dell’amplificatore operazionale OpAmp1 comprende almeno un resistore RF e opzionalmente un condensatore CF. Per l’operazione di questo circuito, si può fare riferimento, per esempio, a US 2014/0291487 A1 o “https://en. wikipedia.org/wiki/Transimpedance_amplifier”. Tuttavia, in generale, possono anche essere usati altri tipi di amplificatori a transimpedenza.
Nella forma di attuazione considerata, la tensione di uscita Voutcorrisponderà così alla tensione Vrefquando non è fornita alcuna corrente ITIAall’ingresso dell’amplificatore a transimpedenza 320a.
Nella forma di attuazione considerata, la tensione di uscita Voutè fornita a un filtro passa-basso 322a, come un filtro passa-basso RC. Per esempio, nella forma di attuazione considerata, il filtro 322a comprende un resistore R1e un condensatore C1connessi in serie tra l’uscita OUT del circuito amplificatore a transimpedenza 32a, cioè la tensione di uscita Vout, e una tensione costante, come per es. la tensione di riferimento Vref.
Di conseguenza, nella forma di attuazione considerata, il punto intermedio tra il resistore R1e il condensatore C1, che rappresenta generalmente l’uscita del filtro passabasso 324a, fornisce una versione filtrata della tensione di uscita Vout, nella quale le componenti ad alta frequenza sono state rimosse. In generale, possono anche essere usati altri tipi di filtri passa-basso, comprendendo anche i filtri multi-stadio e/o attivi.
Nella forma di attuazione considerata, l’uscita del filtro 322a è connessa a un amplificatore di errore di integrazione 324a, che rappresenta un regolatore con componente integrale (I). Specificamente, l’amplificatore di errore 324a è configurato in modo da generare un segnale di controllo di retroazione FB e da variare (cioè, aumentare o diminuire) questo segnale di controllo FB finché la versione filtrata della tensione di uscita Voutcorrisponde alla tensione di riferimento Vref.
Per esempio, nella forma di attuazione considerata, l’amplificatore di errore 324a è implementato con un secondo amplificatore operazionale OpAmp2, con un condensatore C2nella rete di retroazione.
Specificamente, nella forma di attuazione considerata, la versione filtrata della tensione di uscita Vout, cioè l’uscita del filtro passa-basso 322a, è connessa all’ingresso positivo/non invertente dell’amplificatore operazionale OpAmp2 e la tensione di riferimento Vrefè connessa attraverso un resistore R2all’ingresso negativo/invertente dell’amplificatore operazionale OpAmp2. Nella forma di attuazione considerata, il componente di integrazione dell’amplificatore di errore è implementato con il condensatore C2connesso tra l’uscita dell’amplificatore operazionale OpAmp2 e l’ingresso negativo/invertente dell’amplificatore operazionale OpAmp2.
Di conseguenza, nella forma di attuazione considerata, il filtro passa-basso 322a insieme all’integratore analogico 324a implementa un integratore differenziale. Per questo motivo, in varie forme di attuazione, la resistenza del resistore R2 corrisponde alla resistenza del resistore R1e la capacità del condensatore C2corrisponde alla capacità del condensatore C1.
Di conseguenza, nella forma di attuazione considerata, il segnale di controllo FB all’uscita dell’amplificatore di errore 324a è un segnale di tensione.
Infine, al fine di generare la corrente di compensazione, il segnale di controllo FB è inviato a un generatore di corrente 328a configurato in modo da convertire il segnale di controllo FB fornito dall’amplificatore di errore 324a nella corrente di compensazione IDC.
Per esempio, nella forma di attuazione considerata, la sorgente di corrente 328a può essere implementata con un resistore R3 connesso tra l’uscita dell’amplificatore di errore 324a, cioè l’uscita dell’amplificatore operazionale OpAmp2, e l’ingresso dell’amplificatore a transimpedenza 320a.
Di conseguenza, nella forma di attuazione considerata, l’amplificatore di errore 324a aumenterà o diminuirà il segnale di controllo FB (e così l’ampiezza della corrente di compensazione IDCiniettata all’ingresso dell’amplificatore a transimpedenza 320a e che ha segno opposto rispetto alla corrente di ingresso IIN) finché la versione filtrata della tensione di uscita Vout corrisponde alla tensione di riferimento Vref.
Specificamente, in varie forme di attuazione considerate, la tensione di uscita Voutcorrisponde alla tensione di riferimento Vrefquando la corrente ITIAall’ingresso dell’amplificatore a transimpedenza 320a è zero. Per esempio, nella forma di attuazione considerata, questo è assicurato per mezzo della massa virtuale dell’amplificatore operazionale OpAmp1, perché l’ingresso non invertente dell’amplificatore operazionale OpAmp1 è connesso alla tensione di riferimento Vref. Tuttavia, in generale, l’amplificatore di errore 324a e l’amplificatore a transimpedenza 320a possono operare con tensioni di riferimento differenti.
Così, nella forma di attuazione considerata, nel caso in cui una corrente IINsostanzialmente costante sia fornita all’ingresso IN del circuito amplificatore 32a, l’amplificatore di errore 324a creerà (attraverso la sorgente di corrente 328a, per es. il resistore R3) una corrente di compensazione IDCopposta avente la stessa ampiezza, cancellando in tal modo la parte a bassa frequenza/DC IIN,DCdella corrente IINall’ingresso IN, cioè: IDC= - IIN,DC(2) Come menzionato in precedenza, la corrente IINall’ingresso del circuito amplificatore a transimpedenza 32a può essere fornita da un fotodiodo PD connesso all’ingresso IN attraverso mezzi di commutazione 30.
Per esempio, la Figura 5 rappresenta una forma di attuazione di un circuito ricevitore ottico 3a comprendente una pluralità di sorgenti di corrente, per es. sensori di luce, come tre fotodiodi PD1, PD2e PD3, per es. fotodiodi a IR, che sono connessi attraverso mezzi di commutazione 30a all’ingresso IN del circuito amplificatore a transimpedenza 32a.
Come menzionato in precedenza, i mezzi di commutazione 30a possono essere configurati in modo da connettere uno dei sensori di luce PD1, PD2e PD3all’ingresso del circuito amplificatore a transimpedenza 32a. Di conseguenza, in varie forme di attuazione, in ciascun istante, soltanto un singolo sensore di luce PD1, PD2e PD3è connesso all’ingresso del circuito amplificatore a transimpedenza 32a.
Per esempio, nella forma di attuazione considerata, i mezzi di commutazione 30a comprendono uno switch elettronico SW1, SW2e SW3per ciascuno dei fotodiodi PD1, PD2e PD3, che permettono di:
- connettere l’anodo di un rispettivo fotodiodo PD1, PD2 e PD3 all’ingresso IN del circuito amplificatore a transimpedenza 32a, o
- disconnettere l’anodo del rispettivo fotodiodo PD1, PD2e PD3dall’ingresso IN del circuito amplificatore a transimpedenza 32a.
Di conseguenza, nell’esempio considerato, l’amplificatore a transimpedenza 32a converte la corrente IINfornita dal fotodiodo PD attualmente connesso all’ingresso IN del circuito amplificatore a transimpedenza 32a in un corrispondente segnale di tensione Voutche è indicativo dell’intensità della luce ricevuta dal rispettivo fotodiodo (dai rispettivi fotodiodi) PD.
Nella forma di attuazione considerata, un circuito di elaborazione 36a, che può essere generalmente un qualsiasi circuito analogico e/o digitale, come un microprocessore, per es. un DSP (Digital Signal Processor), elabora il segnale di tensione Vout, per es. al fine di rilevare ed analizzare un impulso di luce nel segnale ricevuto.
In generale, anche ulteriori stadi di elaborazione di segnali digitali e/o analogici 34a possono essere forniti tra il circuito amplificatore a transimpedenza 32a e il circuito di elaborazione 36a, come uno o più stadi di amplificatore e/o filtri, quali dei filtri passa-banda, e/o un convertitore analogico/digitale.
Nella forma di attuazione considerata, il circuito di elaborazione 36a può selezionare le sorgenti di luce PD connesse all’ingresso IN del circuito amplificatore a transimpedenza 32a controllando la commutazione dei mezzi di commutazione 30a.
Per esempio, come rappresentato nella Figura 6, il circuito di elaborazione 36a può connettere all’ingresso IN:
- durante un frame di tempo T1, soltanto la sorgente di luce/fotodiodo PD1,
- durante un frame di tempo seguente T2, soltanto la sorgente di luce/fotodiodo PD2,
- durante un frame di tempo seguente T3, soltanto la sorgente di luce/fotodiodo PD3.
Per esempio, in varie forme di attuazione, i frame di tempo hanno la stessa durata/tempo di frame e sono ripetuti periodicamente.
Come menzionato in precedenza, la sorgente di luce/fotodiodo PD può essere usato per rilevare un impulso P trasmesso per es. periodicamente con un dato periodo TP. Per esempio, la Figura 6a rappresenta un esempio di una forma d’onda per il segnale trasmesso TX che comprende impulsi P.
In varie forme di attuazione, il tempo di frame precedente può corrispondere così al periodo di ripetizione TPo a un suo multiplo.
Per esempio, in varie forme di attuazione, il periodo di ripetizione dell’impulso P può essere fissato e configurato all’interno del circuito di elaborazione 36a. Tuttavia, il circuito di elaborazione 36a può anche determinare il periodo di ripetizione TPdell’impulso P analizzando il segnale ricevuto Vout.
In varie forme di attuazione, il circuito di elaborazione 36a può sincronizzare la commutazione dei mezzi di commutazione con il periodo di ripetizione dell’impulso P, per es. al fine di assicurare che l’impulso P sia alla fine del frame di tempo.
Di conseguenza, come rappresentato nella Figura 6b, una volta che una data sorgente di luce/fotodiodo PD è connessa al circuito amplificatore a transimpedenza 32a, la tensione di uscita Vout presenterà un picco transitorio (“spike”) di potenziale dovuto alla variazione dell’offset in DC nella corrente di ingresso IIN, che in generale può essere differente per le varie sorgenti di luce/fotodiodi PD. Di conseguenza, dopo un dato tempo di assestamento, la tensione di uscita Vout si stabilizzerà alla tensione Vref e, una volta che è ricevuto un impulso P, la corrente di ingresso IINè variata rapidamente, il che è visibile nella tensione di uscita Vout. Per esempio, nella forma di attuazione considerata nella Figura 4, una variazione negativa sarà creata nella tensione di uscita Vout.
Di conseguenza, nella forma di attuazione considerata, il tempo di assestamento del circuito amplificatore a transimpedenza 32a, cioè il tempo richiesto per generare la corrente IDCuna volta che una differente sorgente di luce/fotodiodo PD è stata connessa all’ingresso IN del circuito amplificatore a transimpedenza 32a dovrebbe essere minore del tempo di frame al fine di permettere una rilevazione affidabile dell’impulso P.
Per esempio, ipotizzando amplificatori operazionali ideali, l’anello di guadagno GLOOPdel circuito della Figura 4 può essere approssimato con le seguenti equazioni, con
e il guadagno G può essere approssimato come:
L’approssimazione dell’Equazione (4) è soddisfatta di solito in un progetto di amplificatore appropriato, perché il primo polo dell’Equazione (4):
p1 = -RF/(C1·R1·R2)
dovrebbe essere significativamente minore del secondo polo p2= -1/(RF·CF).
In effetti, da un punto di vista progettuale, la frequenza f2del secondo polo p2della funzione di trasferimento dovrebbe essere scelta abbastanza elevata al fine di ottenere i contributi di energia principali dell’impulso di corrente di ingresso, migliorando con ciò il rapporto di segnale su rumore. Per lo stesso motivo, la frequenza f1del primo polo dovrebbe essere appropriatamente bassa. Tuttavia, un valore troppo basso per la frequenza di questo polo di solito non è consigliabile, perché non sarebbe effettuata abbastanza attenuazione alle basse frequenze. Inoltre, la costante di tempo di questo polo imposta il tempo di assestamento per l’integrazione della corrente di ingresso in DC.
Di conseguenza, il circuito rappresentato nella Figura 4 ha l’inconveniente che impostando la frequenza di guadagno unitario dell’anello di guadagno (f1) per ottimizzare il guadagno di transimpedenza, il tempo di assestamento risultante può essere più lungo del tempo di frame richiesto. Un assestamento mancante (e spesso non lineare) degraderà anche la gamma dinamica complessiva.
Per esempio, scegliendo f1= 50 kHz per massimizzare la “cattura” del segnale secondo la sua densità spettrale, la costante di tempo sarebbe dell’ordine di 3,2 us mentre il tempo di frame può essere di 8 us o inferiore.
Di conseguenza, il circuito rappresentato nella Figura 4 può trovarsi di fronte a un compromesso irresolubile nelle funzioni di trasferimento tra i requisiti di integrazione di segnale e il tempo di assestamento.
In varie forme di attuazione, il tempo di assestamento del circuito amplificatore a transimpedenza 32a è migliorato riducendo le costanti di tempo dell’integratore differenziale 322a/324a durante una fase di pre-carica.
Per esempio, la Figura 7 rappresenta una forma di attuazione, che è basata sugli esempi dei circuiti dell’integratore differenziale 324a/322a della Figura 4.
Specificamente, nella forma di attuazione considerata, il filtro passa-basso modificato 322b dell’integratore differenziale usa ora come resistore R1un resistore R*
1con un valore di resistenza variabile. Per esempio, nella forma di attuazione considerata, il resistore variabile R<*>
1è implementato con un primo resistore R1a e un secondo resistore R1b, che può essere connesso attraverso uno switch elettronico SW1bin parallelo con il primo resistore R1ain funzione di un segnale di controllo PRE.
Similmente, anche l’amplificatore di errore modificato 324b dell’integratore differenziale può usare ora come resistore R2un resistore R*
2con un valore di resistenza variabile. Similmente, anche il resistore variabile R<*>
2può essere implementato con un primo resistore R2a e un secondo resistore R2b, che può essere connesso attraverso uno switch elettronico SW1bin parallelo con il primo resistore R2ain funzione di un segnale di controllo PRE.
Di conseguenza, quando il segnale di controllo PRE ha un primo livello logico, le resistenze dei resistori variabili R<*>
1e R*
2corrispondono rispettivamente alla resistenza dei resistori R1ae R2a, che corrisponde così alla configurazione rappresentata nella Figura 4. Per contro, quando il segnale di controllo PRE ha un secondo livello logico, la resistenza dei resistori variabili R<*>
1e R<*>
2è ridotta connettendo i resistori R1be R2bin parallelo rispettivamente con i resistori R1ae R2a.
Di conseguenza, nella forma di attuazione considerata, la costante di tempo dell’integratore differenziale 322b/324b può essere ridotta, variando con ciò più velocemente il segnale di controllo di retroazione FB.
Per esempio, in varie forme di attuazione, il segnale di controllo PRE può essere fornito dal circuito di elaborazione 36a, che è configurato in modo da impostare il segnale di controllo PRE al secondo livello logico durante la parte iniziale dei frame di tempo T1, T2, T3, per es. quando una differente sorgente di luce/fotodiodo PD è stata connessa all’ingresso IN del circuito amplificatore a transimpedenza 32a, e al primo livello logico durante il resto dei frame di tempo T1, T2, T3, riducendo con ciò il tempo di assestamento all’inizio del frame di tempo senza influire sul comportamento di integrazione di segnale durante una operazione normale quando può essere trasmesso un impulso P.
La Figura 8 rappresenta una seconda forma di attuazione di un integratore differenziale 322c/324c.
Specificamente, nella forma di attuazione considerata, l’integratore differenziale 322c/324c è configurato in modo da resettare i suoi condensatori in funzione di un segnale di reset RESET.
Per esempio, nella forma di attuazione considerata, i condensatori C1 e C2 hanno associati a essi rispettivi switch elettronici SW1ae SW2aconfigurati in modo da cortocircuitare i rispettivi condensatori C1o C2in funzione del segnale di reset RESET.
Di conseguenza, quando il segnale di reset RESET ha un primo livello logico, i condensatori C1o C2possono essere caricati come discusso rispetto alla Figura 4 e, quando il segnale di reset RESET ha un secondo livello logico, i condensatori C1o C2sono scaricati.
Per esempio, in varie forme di attuazione, il segnale di reset RESET può essere fornito dal circuito di elaborazione 36a, che è configurato in modo da impostare il segnale di controllo RESET al secondo livello logico prima che sia avviata la fase di pre-carica, cioè durante la parte iniziale dei frame di tempo T1, T2, T3, per es. quando una differente sorgente di luce/fotodiodo PD è stata connessa all’ingresso IN del circuito amplificatore a transimpedenza 32a, e al primo livello logico durante il resto dei frame di tempo T1, T2, T3.
Di conseguenza, in varie forme di attuazione, l’unità di elaborazione 36a può essere configurata per:
a) quando inizia un nuovo frame di tempo e/o quando una differente sorgente di corrente PD è connessa al circuito amplificatore a transimpedenza 32a, impostare il segnale di reset RESET al secondo valore logico, scaricando con ciò i condensatori dell’integratore differenziale 322c/324c;
b) dopo un dato periodo di tempo, impostare il segnale di reset RESET al primo valore logico, permettendo con ciò una carica dei condensatori dell’integratore differenziale 322c/324c;
c) mentre il segnale di reset RESET è impostato al secondo valore logico, o anche una volta che il segnale di reset RESET è impostato di nuovo al primo valore logico, impostare il segnale di controllo PRE al secondo livello logico, riducendo con ciò le costanti di tempo dell’integratore differenziale 322c/324c e di conseguenza la durata del tempo di assestamento; e
d) dopo un dato periodo di tempo, impostare il segnale di controllo PRE al primo valore logico, permettendo con ciò una operazione normale dell’integratore differenziale 322c/324c usato per l’assestamento finale e di rilevare un impulso P nel segnale ricevuto Vout, o in generale una variazione (di frequenza più alta) della corrente di ingresso IIN.
Di conseguenza, durante una fase di reset (pilotata dal segnale di reset RESET), i condensatori dell’integratore differenziale 322c/324c sono resettati, cioè scaricati, e, durante una fase di pre-carica (pilotata dal segnale di controllo PRE), i condensatori dell’integratore differenziale 322c/324c sono caricati con una costante di tempo più piccola. Generalmente, le funzioni di reset e di pre-carica possono essere usate separatamente, o preferibilmente in associazione come rappresentato rispetto al circuito della Figura 8 che permette entrambe le funzioni.
In varie forme di attuazione, anche il comportamento dell’amplificatore a transimpedenza 320a può essere adattato durante le fasi di reset e/o di pre-carica.
Specificamente, in varie forme di attuazione, il guadagno dell’amplificatore a transimpedenza 320 è variabile.
Per esempio, la Figura 9 rappresenta una forma di attuazione di un amplificatore a transimpedenza 320b con guadagno variabile, che è basato di nuovo soltanto a titolo di esempio sui circuiti rappresentati nella Figura 4.
Specificamente, nella forma di attuazione considerata, l’amplificatore a transimpedenza modificato 320b usa ora come resistore di retroazione RFun resistore R*
Fcon un valore di resistenza variabile. Per esempio, nella forma di attuazione considerata, il resistore variabile R<*>
Fè implementato con un primo resistore RFae un secondo resistore RFb, che possono essere connessi attraverso uno switch elettronico SWFin parallelo con il primo resistore RF.
Di conseguenza, quando il segnale di controllo per lo switch elettronico SWFha un primo livello logico, la resistenza del resistore variabile R<*>
F corrisponde alla resistenza del resistore RFa, che rappresenta la configurazione rappresentata nella Figura 4. Per contro, quando il segnale di controllo per lo switch elettronico SWFha un secondo livello logico, la resistenza del resistore variabile R<*>
F è ridotta connettendo il resistore RFbin parallelo con il resistore RFa.
Di conseguenza, nella forma di attuazione considerata, il guadagno dell’amplificatore a transimpedenza 320b può essere ridotto, il che può essere utile a scopi di stabilità durante lo stadio di pre-carica. Inoltre, il valore di resistenza ridotto dei resistori R<*>
Fpuò essere usato per scaricare (almeno in parte) il condensatore CFdurante la fase di reset.
Di conseguenza, in varie forme di attuazione, lo switch elettronico SWFdi solito è aperto e chiuso quando il segnale di reset RESET è impostato al secondo valore logico (fase di reset) e/o quando il segnale di controllo PRE è impostato al secondo livello logico (fase di precarica). Per esempio, questa operazione può essere implementata con una logica combinatoria 3200 (per es., all’interno dell’amplificatore a transimpedenza 320b o dell’unità di elaborazione 36a), come una porta logica OR, configurata in modo da ricevere in ingresso i segnali RESET e PRE e da fornire in uscita il segnale di controllo per lo switch SWF.
Di conseguenza, quando sono usati i circuiti 320b, 322c e 324c nel dispositivo della Figura 4, le capacità di integrazione (in particolare C1e C2nella forma di attuazione considerata) sono scaricate dapprima impostando il segnale di reset RESET al secondo livello logico. Inoltre, per questioni di stabilità, il segnale di reset RESET è usato per impostare il guadagno dell’amplificatore a transimpedenza 320b a un valore basso. Dopo questa fase, l’unità di elaborazione imposta il segnale di reset RESET al primo livello logico e (per es., contemporaneamente) il segnale di pre-carica PRE al secondo livello logico, il che avvia la fase di pre-carica. Specificamente, nella forma di attuazione considerata, l’amplificatore a transimpedenza 320b è mantenuto nella configurazione a basso guadagno attraverso la (piccola) resistenza di retroazione R<*>
F, mentre il reset delle capacità di integrazione (in particolare C1e C2nella forma di attuazione considerata) è rilasciato e i valori di resistenza di integrazione (in particolare R<*>
1e R*
2nella forma di attuazione considerata) sono ridotti ponendo resistori R1b e R2b più piccoli in parallelo con i resistori R1ae R2a. Infine, dopo un dato periodo di tempo, la fase di pre-carica termina impostando il segnale PRE al primo valore logico e il circuito è di nuovo nella configurazione normale discussa con riferimento alla Figura 4, che può essere usata per rilevare un impulso nel segnale ricevuto.
Di conseguenza, quando si guardano le formule (3) e (4) precedenti, la frequenza modificata f<*>
1 può essere spostata a una frequenza più alta che nella configurazione effettiva, scegliendo in modo appropriato i valori di R<*>
F, R<*>
1e R*
2. Di conseguenza, può essere ottenuto un assestamento più veloce del circuito amplificatore a transimpedenza 32a, mantenendo nel contempo la stabilità e la topologia del circuito durante un’operazione normale.
Gli inventori hanno osservato che i circuiti modificati possono non affrontare in modo appropriato l’offset di tensione di ingresso equivalente dei due amplificatori operazionali.
Per esempio, nell’esempio del circuito rappresentato nelle Figure 7, 8 e 9, una volta che la fase di pre-carica termina, è probabile che ci sarà ancora un flusso di corrente attraverso la resistenza di retroazione RF/RF<*>, che è proporzionale alla somma degli offset di amplificatore operazionale ∆VOSdegli amplificatori operazionali OpAmp1 e OpAmp2. Di conseguenza, quando l’amplificatore a transimpedenza 320b è commutato nella configurazione operativa, questa corrente (che di solito non può essere integrata velocemente) agirà come un segnale a gradino equivalente sulla resistenza di retroazione RFe la tensione di uscita dell’amplificatore a transimpedenza 320b risponderà a questo segnale attraverso una sua funzione di trasferimento efficace. Per esempio, se R1<*>= 10 kΩ e ∆VOS = 1 mV, il segnale di corrente indesiderato è dell’ordine di 100 nA (nano-ampere), che può corrispondere al 10% della scala completa efficace.
Così, le tensioni di offset possono provocare un disturbo non trascurabile dopo la fase di pre-carica, che nella maggioranza dei casi può essere recuperato soltanto attraverso una costante di tempo lenta. L’errore di assestamento risultante prima della trasmissione dell’impulso successivo può così essere influenzato da questa non idealità, compromettendo così l’effetto della fase di pre-carica.
In varie forme di attuazione, questo problema può essere ridotto o risolto, con una fase di compensazione dell’offset, in cui la configurazione dell’integratore differenziale 322a/324a può essere cambiata.
Per esempio, la Figura 10 rappresenta una forma di attuazione di un integratore differenziale 322d/324d, che è basata di nuovo soltanto a titolo di esempio sui circuiti rappresentati nella Figura 4. In generale, i circuiti possono anche comprendere i circuiti di reset e/o di precarica rappresentati nelle Figure 7 e 8.
Specificamente, nella forma di attuazione considerata, il filtro passa-basso 322d dell’integratore differenziale 322d/324d comprende un condensatore C3e uno switch elettronico SW3configurato in modo da connettere il condensatore C3in parallelo con il resistore R1/R*
1. Specificamente, nella forma di attuazione considerata, un primo terminale del condensatore C3è connesso all’ingresso invertente dell’amplificatore operazionale OpAmp2, e il secondo terminale del condensatore C3 è connesso attraverso lo switch elettronico SW3alla tensione di riferimento Vrefo al resistore R1/R*
1. Di conseguenza, il condensatore C3può essere visto come una frazione della capacità di integrazione C1, così non è richiesto alcun impatto per l’area del chip.
Similmente, l’amplificatore di errore 324d dell’integratore differenziale 322d/324d può comprendere un condensatore C4e uno switch elettronico SW4configurato in modo da connettere il condensatore C4 in parallelo con il resistore R2/R*
2. Specificamente, nella forma di attuazione considerata, un primo terminale del condensatore C4è connesso all’ingresso non invertente dell’amplificatore operazionale OpAmp2, e il secondo terminale del condensatore C4 è connesso attraverso lo switch elettronico SW4alla tensione di riferimento Vrefo al resistore R2/R*
2. Di conseguenza, nella forma di attuazione considerata, il condensatore C4è commutato da Vrefa Vref, il che non è richiesto da un punto di vista funzionale, ma è utile al fine di mantenere la simmetria dell’integratore differenziale, permettendo con ciò anche miglioramenti del secondo ordine (come iniezioni di carica, ecc.). Generalmente, lo switch SW4può così anche essere omesso e il condensatore C4può essere sempre connesso in parallelo con il resistore R2/R*
2.
Come menzionato in precedenza, il filtro passa-basso 322d e l’amplificatore di errore 324d implementano insieme un integratore differenziale. Di conseguenza, in varie forme di attuazione, la capacità del condensatore C4corrisponde alla capacità del condensatore C3.
Di conseguenza, quando il segnale di controllo OFFSET usato per pilotare gli switch SW3e SW4ha un primo livello logico, i condensatori C3 e C4 sono connessi tra gli ingressi dell’amplificatore operazionale OpAmp2 e Vref.
Per contro, quando il segnale di controllo OFFSET ha un secondo livello logico, i condensatori C3e C4sono connessi in parallelo rispettivamente con i resistori R1(in particolare R1a nella forma di attuazione considerata) e R2(in particolare R2anella forma di attuazione considerata). In questo caso, la funzione di trasferimento e la funzione di anello di guadagno del circuito amplificatore 32a sono cambiate, con C3 = C4 e R1 = R2:
e il guadagno G può essere approssimato come:
Di conseguenza, scegliendo le capacità C3e C4, mantenendo nel contempo la stabilità dell’anello, è possibile attenuare fortemente la risposta al segnale di corrente dipendente dalla tensione di offset (dopo la fine della fase di pre-carica). In effetti, come rappresentato dall’Equazione (6), la larghezza di banda di “integrazione” sarà fortemente ridotta. Quindi, la perturbazione sfruttata dal circuito amplificatore sarà significativamente ridotta, perché la costante di tempo di recupero rimane (praticamente) invariata, ma il valore da recuperare è significativamente minore di quello precedente, permettendo con ciò un errore residuo alla fine del tempo di assestamento che rimane accettabile.
Di conseguenza, come rappresentato nella Figura 11, l’unità di elaborazione 36a può essere configurata in modo da generare i segnali RESET, PRE e OFFSET, che di solito sono impostati al primo livello logico (per es., basso) e in sequenza al secondo livello logico (per es., alto), attivando con ciò per rispettivi periodi di tempo TRESET, TPRE-CHARGEe TOFFSETin sequenza la fase di reset, di precarica e di compensazione dell’offset. Generalmente, la fase di pre-carica dovrebbe essere sufficientemente lunga al fine di permettere un livellamento del disturbo in uscita.
In varie forme di attuazione, il tempo di assestamento può essere ulteriormente ridotto. Generalmente, questo meccanismo può essere usato in una qualsiasi delle forme di attuazione rappresentate nelle Figure 4, 7, 8, 9 o 10, cioè con o senza la fase di reset, pre-carica e/o di compensazione dell’offset.
Specificamente, come rappresentato nella Figura 12, in varie forme di attuazione, il circuito amplificatore a transimpedenza 32a comprende, in aggiunta all’anello di controllo 322, 324, 326 e 328 descritto precedentemente (e alle rispettive forme di attuazione descritte con riferimento alle Figure 4, 7, 8, 9 o 10), un secondo anello di controllo di retroazione configurato in modo da effettuare una prima compensazione approssimativa dell’offset in DC.
Specificamente, nella forma di attuazione considerata, il secondo anello di controllo comprende una parte di controllo 40 e una sorgente di corrente variabile 42 che genera una corrente di compensazione I<*>
DC. Per esempio, nella forma di attuazione considerata, la sorgente di corrente variabile 42 è implementata con una pluralità di sorgenti di corrente costante 422, che possono essere connesse selettivamente all’ingresso IN del circuito amplificatore a transimpedenza 32a attraverso rispettivi mezzi di commutazione 420. Di conseguenza, il primo anello di controllo descritto precedentemente opera in questo caso con una corrente I<*>
IN= IIN- I*
DC. In generale, ciascuna delle sorgenti di corrente costante 422 può essere configurato in modo da fornire una rispettiva corrente, che è differente per ciascuna sorgente di corrente costante 422.
Nella forma di attuazione considerata, la parte di controllo 40 comprende un comparatore 402, come un comparatore con isteresi, quale ad esempio un trigger di Schmitt, e una unità di controllo 400. Generalmente, l’amplificatore operazionale OpAmp1 dell’amplificatore a transimpedenza 320 può anche essere riconfigurato e usato come comparatore 402.
Di conseguenza, nella forma di attuazione considerata, il comparatore 402 genererà un segnale che indica se la tensione di uscita Voutè minore o maggiore di una data soglia.
Di conseguenza, durante una prima fase di compensazione, l’unità di controllo 400 può aumentare la corrente I<*>
DC, per es. connettendo ogni volta una sorgente di corrente 422 aggiuntiva all’ingresso IN, o cambiando il tipo e/o il numero di sorgenti di corrente 422 connesse all’ingresso IN, finché il comparatore 402 indica che la tensione di uscita Voutè minore della rispettiva soglia. In effetti, conoscendo l’intervallo minimo-massimo atteso della corrente in DC, la sorgente di corrente variabile 42 può essere progettata abbastanza facilmente, per es. di solito sono sufficienti poche (3 o 4) sorgenti di corrente costante 422.
Di conseguenza, nella forma di attuazione considerata, l’unità di controllo 400 e la sorgente di corrente variabile 42 possono rappresentare un convertitore digitale/analogico di corrente SAR (Successive-Approximation-Register).
In varie forme di attuazione, la parte di controllo 40 è abilitata attraverso un segnale di controllo PRE-CAL, cioè la corrente I<*>
DCrimane stabile quando il segnale di controllo PRE-CAL ha un primo valore logico e può essere variata quando il segnale di controllo PRE-CAL ha un secondo valore logico.
In varie forme di attuazione, il segnale PRE-CAL può anche essere usato per disabilitare il primo anello di controllo. Per esempio, nella forma di attuazione considerata, uno switch elettronico 44 è connesso tra il generatore di corrente 328 e il nodo di ingresso, che così disconnette il generatore di corrente 328 quando il segnale PRE-COMP ha il secondo valore logico. Di conseguenza, l’amplificatore a transimpedenza 320 agisce come un preamplificatore per il comparatore 402 e l’unità di controllo 400 è in grado di decidere il segno della differenza tra la corrente di fondo e la corrente di cancellazione.
Per esempio, questo segnale di controllo PRE-CAL può anche essere generato dall’unità di elaborazione 36a. Per esempio, come rappresentato nella Figura 13, il segnale di controllo PRE-CAL può essere impostato al secondo livello logico prima che siano avviate le fasi di reset, di precarica e di compensazione dell’offset descritte precedentemente, cioè queste fasi operano già con la corrente pre-compensata I<*>
IN, cioè soltanto una corrente di fondo residua deve essere cancellata attraverso il primo anello di controllo.
Per esempio, in varie forme di attuazione, il secondo anello di controllo è configurato in modo da mantenere una corrente di fondo residua I<*>
INcon lo stesso segno di quella efficace IIN.
La forma di attuazione descritta precedentemente ha anche il vantaggio che la corrente di fondo massima da compensare da parte del primo anello di controllo è limitata e, per es., il valore della resistenza R3può essere aumentato, migliorando con ciò la gamma dinamica dell’intero circuito amplificatore 32a.
Infine, come rappresentato nella Figura 14, un altro collo di bottiglia minore può essere trovato nella capacità parassita C0associata all’ingresso IN del circuito amplificatore a transimpedenza 32a. Questa capacità C0(tipicamente dell’ordine di alcune decine di pF) dipende, per es., dalla capacità dei pad, dalla capacità del fotodiodo e delle piste del circuito stampato (“PCB”).
Specificamente, la Figura 14 rappresenta un circuito amplificatore a transimpedenza modificato 32b, che comprende, in aggiunta a uno qualsiasi dei circuiti amplificatori a transimpedenza 32a descritti precedentemente, un circuito 50 connesso tra l’ingresso IN e l’ingresso del circuito amplificatore a transimpedenza 32a.
Specificamente, nella forma di attuazione considerata, il circuito 50 comprende un cascode regolato 502 con associata un’unità di regolazione 504 e un generatore di polarizzazione di corrente 500. Le configurazioni cascode o cascode regolato sono una soluzione ben nota per leggere una corrente di segnale e consentono di effettuare questa lettura di corrente attraverso un’impedenza di ingresso abbastanza bassa, conducendo così a un buon disaccoppiamento rispetto alla capacità d’ingresso. Per il resto, questa capacità posta all’ingresso di una struttura tradizionale può limitare la stabilità e la larghezza di banda del TIA. Fondamentalmente, il cascode consente di disaccoppiare la capacità parassita C0, agendo come un semplice trasferimento di corrente.
Per esempio, il DAC di corrente di direzionamento (“steering current”) 40/42 (si veda la Figura 12) può essere usato sia per mantenere (sempre) polarizzato il dispositivo inseguitore di sorgente (“source follower”) sia per agire come un DAC di compensazione di corrente durante il framework effettivo.
Naturalmente, fermi restando i principi di fondo dell’invenzione, i dettagli di costruzione e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto e illustrato qui, puramente a titolo di esempio, senza uscire con ciò dall’ambito della presente invenzione, come definita dalle rivendicazioni che seguono.

Claims (13)

  1. RIVENDICAZIONI 1. Circuito amplificatore a transimpedenza (32a), comprendente: - un terminale di ingresso (IN) per ricevere una corrente di ingresso (IIN) e un terminale di uscita (OUT) per fornire una tensione di uscita (Vout); - un amplificatore a transimpedenza (320) comprendente un ingresso connesso a detto terminale di ingresso (IN) e configurato in modo da fornire in uscita detta tensione di uscita (Vout), per cui detta tensione di uscita (Vout) è indicativa della corrente (ITIA) ricevuta all’ingresso di detto amplificatore a transimpedenza (320); - un anello di controllo di retroazione configurato in modo da generare una corrente di compensazione (IDC) all’ingresso di detto amplificatore a transimpedenza (320) al fine di ridurre o cancellare la parte a bassa frequenza/DC di detta corrente di ingresso (IIN), in cui detto anello di controllo di retroazione comprende: a) un integratore differenziale (322,324) che genera un segnale di retroazione (FB) confrontando detta tensione di uscita (Vout) con una tensione di riferimento (Vref), b) un generatore di corrente (328) configurato in modo da generare detta corrente di compensazione (IDC) in funzione di detto segnale di retroazione (FB), e caratterizzato dal fatto che detto integratore differenziale (324b; 324c; 324d) comprende almeno un condensatore di integrazione (C1,C2), in cui detto circuito amplificatore a transimpedenza (32a) è configurato in modo tale che la costante di tempo associata alla carica di detto almeno un condensatore di integrazione (C1,C2) sia variabile in funzione di un segnale di controllo di precarica (PRE), in cui detto circuito amplificatore a transimpedenza (32a) comprende un circuito di elaborazione (36a) configurato in modo da generare detto segnale di controllo di pre-carica (PRE), in cui: - durante una fase di pre-carica, detto segnale di controllo di pre-carica (PRE) è impostato a un primo valore, impostando con ciò la costante di tempo associata alla carica di detto almeno un condensatore di integrazione (C1,C2) a una prima costante di tempo rispettiva, e - durante una fase operativa, detto segnale di controllo di pre-carica (PRE) è impostato a un secondo valore, aumentando con ciò la costante di tempo associata alla carica di detto almeno un condensatore di integrazione (C1,C2) rispetto a detta fase di pre-carica.
  2. 2. Circuito amplificatore a transimpedenza secondo la Rivendicazione 1, in cui detto integratore differenziale comprende un amplificatore di errore di integrazione (324b; 324c; 324d) comprendente un primo amplificatore operazionale (OpAmp2), in cui un primo ingresso di detto primo amplificatore operazionale (OpAmp2) è connesso attraverso un primo resistore (R2;R* 2) a una tensione di riferimento (Vref) e un secondo ingresso di detto primo amplificatore operazionale (OpAmp2) è connesso alla tensione di uscita (Vout), e in cui un primo condensatore di integrazione (C2) è connesso tra un terminale di uscita di detto primo amplificatore operazionale (OpAmp2) e detto primo ingresso di detto primo amplificatore operazionale (OpAmp2).
  3. 3. Circuito amplificatore a transimpedenza secondo la Rivendicazione 2, in cui detto primo resistore (R<*> 2) è un resistore che ha una resistenza che è impostabile in funzione di detto segnale di controllo di pre-carica (PRE).
  4. 4. Circuito amplificatore a transimpedenza secondo una qualsiasi delle precedenti Rivendicazioni 2 o 3, in cui detto integratore differenziale comprende un filtro passabasso (322) disposto a detto secondo ingresso di detto primo amplificatore operazionale (OpAmp2), in cui detto filtro passa-basso (322) comprende un secondo resistore (R1;R* 1) e un secondo condensatore di integrazione (C1).
  5. 5. Circuito amplificatore a transimpedenza secondo la Rivendicazione 4, comprendente un condensatore di compensazione dell’offset (C3) connesso con un primo terminale a detto secondo ingresso di detto primo amplificatore operazionale (OpAmp2) e con un secondo terminale a uno switch elettronico (SW3), detto switch elettronico (SW3) essendo configurato in modo da connettere detto secondo terminale di detto condensatore di compensazione dell’offset (C3) a detta tensione di riferimento (Vref) o a detto secondo resistore (R1;R* 1) in funzione di un segnale di compensazione dell’offset (OFFSET), in cui detto circuito di elaborazione (36a) è configurato in modo da generare detto segnale di compensazione dell’offset (OFFSET) al fine di connettere detto condensatore di compensazione dell’offset (C3) in parallelo con detto secondo resistore (R1;R* 1) durante una fase di compensazione dell’offset successiva a detta fase di pre-carica.
  6. 6. Circuito amplificatore a transimpedenza secondo una qualsiasi delle rivendicazioni precedenti, comprendente mezzi (SW2b) configurati in modo da scaricare selettivamente detto almeno un condensatore di integrazione (C1,C2) in funzione di un segnale di reset (RESET), in cui detto circuito di elaborazione (36a) è configurato in modo da generare detto segnale di reset (RESET) al fine di scaricare detto almeno un condensatore di integrazione (C1,C2) durante una fase di reset precedente a detta fase di pre-carica.
  7. 7. Circuito amplificatore a transimpedenza secondo una qualsiasi delle rivendicazioni precedenti, in cui detto amplificatore a transimpedenza (320) ha un guadagno che è variabile almeno in funzione di detto segnale di controllo di pre-carica (PRE).
  8. 8. Circuito amplificatore a transimpedenza secondo una qualsiasi delle rivendicazioni precedenti, in cui detto amplificatore a transimpedenza (320) comprende un secondo amplificatore operazionale (OpAmp1), in cui un primo ingresso di detto secondo amplificatore operazionale (OpAmp1) è connesso a detto terminale di ingresso (IN) e un secondo ingresso di detto secondo amplificatore operazionale (OpAmp1) è connesso alla tensione di riferimento (Vref), e in cui un terzo resistore (RF;R* F) è connesso tra un terminale di uscita di detto secondo amplificatore operazionale (OpAmp1) e detto primo ingresso di detto secondo amplificatore operazionale (OpAmp1).
  9. 9. Circuito amplificatore a transimpedenza secondo la Rivendicazione 8, in cui detto terzo resistore (R<*> F) è un resistore che ha una resistenza che è impostabile in funzione di detto segnale di controllo di pre-carica (PRE).
  10. 10. Circuito amplificatore a transimpedenza secondo una qualsiasi delle rivendicazioni precedenti, comprendente un ulteriore anello di controllo (40, 42) che è attivato durante una fase di pre-compensazione che precede detta fase di pre-carica, detto ulteriore anello di controllo comprendendo: - una pluralità di sorgenti di corrente costante (420) collegabili selettivamente all’ingresso di detto amplificatore a transimpedenza (320); - un comparatore (402) configurato in modo da generare un segnale di confronto che indica se la tensione di uscita (Vout) è minore di una data soglia; e - una unità di controllo (400) configurata in modo da connettere selettivamente dei sottoinsiemi di dette sorgenti di corrente costante (420) all’ingresso di detto amplificatore a transimpedenza (320), aumentando con ciò la corrente fornita da detta pluralità di sorgenti di corrente costante (420), finché detto segnale di confronto indica che la tensione di uscita (Vout) è minore di una data soglia.
  11. 11. Circuito integrato comprendente un circuito amplificatore a transimpedenza secondo una qualsiasi delle rivendicazioni precedenti.
  12. 12. Circuito ricevitore comprendente un circuito amplificatore a transimpedenza secondo una qualsiasi delle precedenti rivendicazioni da 1 a 10.
  13. 13. Procedimento per operare un circuito amplificatore a transimpedenza secondo una qualsiasi delle precedenti rivendicazioni da 1 a 10, comprendente: - durante una fase di pre-carica, impostare detto segnale di controllo di pre-carica (PRE) a un primo valore, impostando con ciò la costante di tempo associata alla carica di detto almeno un condensatore di integrazione (C1,C2) a una prima costante di tempo rispettiva, e - durante una fase operativa, impostare detto segnale di controllo di pre-carica (PRE) a un secondo valore, aumentando con ciò la costante di tempo associata alla carica di detto almeno un condensatore di integrazione (C1,C2) rispetto a detta fase di pre-carica, per cui l’anello di controllo di retroazione ha un tempo di assestamento minore per la riduzione o la cancellazione della parte a bassa frequenza/DC di detta corrente di ingresso (IIN) durante detta fase di precarica, e l’anello di controllo di retroazione è mantenuto stabile durante detta fase operativa.
IT102016000113107A 2016-11-09 2016-11-09 Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza IT201600113107A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT102016000113107A IT201600113107A1 (it) 2016-11-09 2016-11-09 Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza
US15/587,579 US10187026B2 (en) 2016-11-09 2017-05-05 Transmipedance amplifier circuit, related integrated circuit, receiver circuit and method of operating a transimpedance amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102016000113107A IT201600113107A1 (it) 2016-11-09 2016-11-09 Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza

Publications (1)

Publication Number Publication Date
IT201600113107A1 true IT201600113107A1 (it) 2018-05-09

Family

ID=58163152

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102016000113107A IT201600113107A1 (it) 2016-11-09 2016-11-09 Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza

Country Status (2)

Country Link
US (1) US10187026B2 (it)
IT (1) IT201600113107A1 (it)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11060906B1 (en) * 2016-12-28 2021-07-13 Facebook, Inc. Transimpedance amplifier with automatic current control
KR102083198B1 (ko) * 2018-04-14 2020-03-02 서울대학교산학협력단 옵셋을 조절하는 증폭기 및 옵셋 성분을 제거할 수 있는 센서
JP7115065B2 (ja) * 2018-06-28 2022-08-09 住友電気工業株式会社 トランスインピーダンスアンプ
US10972063B2 (en) 2018-10-17 2021-04-06 Analog Devices Global Unlimited Company Amplifier systems for measuring a wide range of current
CN109510598A (zh) * 2018-11-16 2019-03-22 淮阴工学院 一种高灵敏度宽动态范围光接收机前置放大电路
CN111327282B (zh) * 2018-12-17 2024-02-20 深圳市中兴微电子技术有限公司 一种控制电路、跨阻放大电路及控制方法
IT201900001847A1 (it) 2019-02-08 2020-08-08 St Microelectronics Srl Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione
IT201900001851A1 (it) 2019-02-08 2020-08-08 St Microelectronics Srl Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per operare un'interfaccia di amplificazione
JP7120072B2 (ja) * 2019-02-22 2022-08-17 株式会社デンソー プリチャージ制御装置
JP2021129259A (ja) * 2020-02-17 2021-09-02 株式会社東芝 光受信回路
US11677371B2 (en) * 2020-08-06 2023-06-13 Semiconductor Components Industries, Llc Offset compensation circuitry for an amplification circuit
US11719738B2 (en) * 2020-10-15 2023-08-08 Samsung Display Co., Ltd. Two-domain two-stage sensing front-end circuits and systems
AU2021399880A1 (en) * 2020-12-18 2023-07-06 Newsouth Innovations Pty Limited Circuitry and methods of operating a photodiode
US11747197B2 (en) * 2021-09-15 2023-09-05 Endress+Hauser Conducta, Inc. Photometer and method of performing photometric measurements with a photometer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100231295A1 (en) * 2009-03-12 2010-09-16 Sumitomo Electric Device Innovations, Inc. Electronic circuit
US20160261246A1 (en) * 2013-10-25 2016-09-08 Nippon Telegraph And Telephone Corporation Transimpedance Amplifier Circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471665A (en) * 1994-10-18 1995-11-28 Motorola, Inc. Differential DC offset compensation circuit
US5793230A (en) * 1997-02-26 1998-08-11 Sandia Corporation Sensor readout detector circuit
US6809596B2 (en) 2002-12-20 2004-10-26 Intel Corporation DC offset cancellation circuit, system and method
US9064981B2 (en) 2013-03-26 2015-06-23 Excelitas Canada, Inc. Differential optical receiver for avalanche photodiode and SiPM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100231295A1 (en) * 2009-03-12 2010-09-16 Sumitomo Electric Device Innovations, Inc. Electronic circuit
US20160261246A1 (en) * 2013-10-25 2016-09-08 Nippon Telegraph And Telephone Corporation Transimpedance Amplifier Circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PUT J ET AL: "10 Gbit/s burst-mode limiting amplifier with switched time constants for fast settling and large CID tolerance", ELECTRONICS LET, IEE STEVENAGE, GB, vol. 47, no. 17, 18 August 2011 (2011-08-18), pages 970 - 972, XP006040199, ISSN: 0013-5194, DOI: 10.1049/EL.2011.1447 *

Also Published As

Publication number Publication date
US20180131342A1 (en) 2018-05-10
US10187026B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
IT201600113107A1 (it) Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza
US8253613B2 (en) Second-order delta-sigma analog-to-digital converter
US11294034B2 (en) Proximity sensor with crosstalk compensation
KR101847515B1 (ko) 램프파 발생 회로 및 이것의 a/d 변환 회로, 지문 인식 시스템
JPS6057106B2 (ja) オ−トゼロ積分器
KR20160126523A (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102148801B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US20060273830A1 (en) I/f conversion device and photo-detection device
US20220317378A1 (en) Photonics stabilization circuitry
US9746865B2 (en) Current-to-voltage conversion circuit, reception apparatus, and imaging system
KR100554163B1 (ko) 수신된 광신호의 소광비 특성을 고려한 버스트 모드 광수신장치
KR102174179B1 (ko) 픽셀 모델링을 통한 픽셀 파워 노이즈 발생 장치
KR20180102095A (ko) 치과용 방사선의학 센서를 위한 x-레이 검출 회로
KR101800205B1 (ko) 광화학 센서 리드아웃을 위한 아날로그 연산증폭기 기반의 펄스폭변조 회로 및 이를 포함하는 광화학 센서 시스템
JP5273409B2 (ja) 光受信器および受光電流モニタ方法
WO2000033038A1 (fr) Photodetecteur
JP2015204541A (ja) センサ回路
KR101721271B1 (ko) 증폭 회로, 적분 회로, 및 광 검출 장치
US8981816B2 (en) Multi-input voltage-to-frequency conversion circuit
JP2009273037A (ja) センサ装置
JP4060597B2 (ja) パルス幅検出回路及び受信回路
JP4791435B2 (ja) 直流成分キャンセル回路
KR20150103952A (ko) 터치패널 구동장치에서 임펄스 잡음 및 전원 잡음 제거 장치
US9461628B2 (en) Single ended charge to voltage front-end circuit
JPH0522159A (ja) 高周波電力増幅器の出力レベル制御回路