以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
<第1の実施の形態>
図1は、本発明の第1の実施の形態に係るPONシステムの構成を示す図である。
図1を参照して、PONシステム501は、たとえば10G−EPONであり、宅側装置401A,401B,401C,401Dと、局側装置402と、スプリッタSP1,SP2とを備える。宅側装置401A,401B,401Cと局側装置402とは、スプリッタSP1およびSP2ならびに光ファイバOPTFを介して接続され、互いに光信号を送受信する。宅側装置401Dと局側装置402とは、スプリッタSP2および光ファイバOPTFを介して接続され、互いに光信号を送受信する。PONシステム501では、宅側装置401A,401B,401C,401Dから局側装置402への光信号が時分割多重される。
図2は、本発明の第1の実施の形態に係る局側装置の構成を示す図である。
図2を参照して、局側装置402は、光モジュール301と、PON受信部302と、PON送信部303と、通信制御部304と、上位ネットワーク受信部305と、上位ネットワーク送信部306とを備える。光モジュール301は、光受信器101と、光送信器58と、合分波部50とを含む。光受信器101は、APDバイアス/電流モニタ部11と、レンズ51と、受光素子52と、前置増幅器53とを含む。光送信器58は、レンズ57と、発光素子56とを含む。PON受信部302は、後置増幅器54と、クロック/データ再生部59とを含む。
上位ネットワーク502からのフレームは上位ネットワーク受信部305により受信され、通信制御部304へ送られる。通信制御部304は、PON送信部303を介して光モジュール301へフレームを出力する。光モジュール301の光送信器58において、発光素子56は、PON送信部303から受けた電気信号であるフレームを光信号に変換し、レンズ57および合分波部50を介して宅側装置へ送信する。
一方、宅側装置から局側装置へ送信された光信号は、合分波部50を介して光受信器101により受信される。光受信器101において、受光素子52は、合分波部50およびレンズ51を介して光ファイバOPTFと光学的に結合されている。受光素子52は、光ファイバOPTFから受けた光量に応じた電流を出力する。前置増幅器53は、受光素子52から受けた電流を増幅して電圧に変換し、PON受信部302へ出力する。
PON受信部302において、後置増幅器54は、前置増幅器53から受けた電圧を、受信信号すなわち2値のレベルを有する電圧に変換してクロック/データ再生部59へ出力する。クロック/データ再生部59は、後置増幅器54から受けた受信信号に基づいて、クロックおよびデータを再生する。
通信制御部304は、クロック/データ再生部59から受けたデータを復号化し、データフレームおよび制御フレームを復元する。通信制御部304は、復元したこれらのフレームに基づいて、上位ネットワーク送信部306を介して上位ネットワーク502へフレームを送信する。また、通信制御部304は、各宅側装置が送信した光信号が時間的に競合しないように、宅側装置からのバースト信号の開始タイミングおよび終了タイミング等を管理し、バースト信号を送信してもよい期間を示すウインドウを制御フレームとして宅側装置に通知する。宅側装置は、割り当てられたウインドウにおいてバースト信号を送信してくるため、通信制御部304は、管理しているタイミングに基づいて、バースト信号の測定タイミングを示すタイミング情報をAPDバイアス/電流モニタ部11へ出力する。
APDバイアス/電流モニタ部11は、通信制御部304から受けたタイミング情報の示すタイミングに従って受光素子52の出力電流を検出し、検出結果を示すモニタ信号を通信制御部304へ出力する。
通信制御部304は、たとえば、APDバイアス/電流モニタ部11から受けたモニタ信号の示す受光素子52の出力電流レベルを記憶するとともに、局側装置402に接続された監視システム等の端末装置へ出力する。
図3は、本発明の第1の実施の形態に係る光受信器の構成を示す図である。
図3を参照して、光受信器101は、APDバイアス/電流モニタ部11と、受光素子52と、キャパシタ25と、帰還抵抗が設けられた前置増幅器53とを含む。APDバイアス/電流モニタ部11は、電源電圧供給部21と、APDバイアス供給/電流電圧変換部22と、電圧電流変換部23と、出力抵抗24とを含む。受光素子52は、たとえばAPDである。
電源電圧供給部21は、APDバイアス供給/電流電圧変換部22および電圧電流変換部23に電源電圧を供給する。
APDバイアス供給/電流電圧変換部22は、受光素子52にバイアス電圧を供給し、かつ受光素子52の出力電流を電圧に変換する。
電圧電流変換部23および出力抵抗24は、APDバイアス供給/電流電圧変換部22から出力されるハイサイド側の高電圧をローサイド側の低電圧にレベルシフトする。すなわち、APDバイアス供給/電流電圧変換部22から出力される高電圧を後段の回路において処理しやすい低電圧に変換する。
より詳細には、電圧電流変換部23は、APDバイアス供給/電流電圧変換部22から受けた電圧を電流に変換する。
出力抵抗24は、電圧電流変換部23によって変換された電流を、受光素子52の出力電流の測定結果を示す電圧VRSSIに変換する。この電圧VRSSIがモニタ信号として通信制御部304へ出力される。
キャパシタ25は、受光素子52のバイアス電圧印加側にバイパスコンデンサとして設けられる。キャパシタ25は、受光素子52の近傍に配置されることが好ましい。
図4は、本発明の第1の実施の形態に係る光受信器におけるAPDバイアス供給/電流電圧変換部の構成を示す図である。
図4を参照して、APDバイアス供給/電流電圧変換部22は、差動増幅回路31と、帰還抵抗32とを含む。
差動増幅回路31は、参照電圧Vrefを受ける非反転入力端子(差動増幅回路において「+」で示す端子)と、反転入力端子(差動増幅回路において「−」で示す端子)と、出力端子とを有し、出力端子から差動増幅電圧を出力する。差動増幅回路31は、受光素子52の出力電流を電圧に変換するトランスインピーダンスアンプとして動作する。
帰還抵抗32は、差動増幅回路31の出力端子および反転入力端子間に接続されている。受光素子52のカソードが、差動増幅回路31の反転入力端子および帰還抵抗32と電気的に接続されている。
キャパシタ25は、受光素子52のカソード、差動増幅回路31の反転入力端子および帰還抵抗32と電気的に接続されている。受光素子52のアノードは、受光素子52の出力電流を受信信号に変換するための光信号受信部と電気的に接続される。この光信号受信部は、前置増幅器53および後置増幅器54を含む。
受光素子52に与えられるバイアス電圧(以下、APDバイアスとも称する。)は、差動増幅回路31の出力端子から帰還抵抗32および差動増幅回路31の反転入力端子を介して受光素子52に供給される。
差動増幅回路31では、非反転入力端子の電圧および反転入力端子の電圧が一致するように帰還抵抗32を介して出力電圧が帰還される。このため、差動増幅回路31の非反転入力端子へ参照電圧Vrefを供給することにより、参照電圧Vrefと等しい電圧を、APDバイアスとして受光素子52に供給することができる。
すなわち、差動増幅回路31の非反転入力端子における電圧をVi1pとし、反転入力端子における電圧をVi1nとし、参照電圧をVrefとし、APDバイアスをVapdとすると、以下の関係が成り立つ。
Vi1p=Vref
Vi1n=Vapd
差動増幅回路31における仮想接地より、以下の関係が成り立つ。
Vi1p=Vi1n
したがって、以下の関係が成り立つ。
Vapd=Vref・・・(B1)
また、受光素子52の出力電流(以下、APD電流とも称する。)をIapdとし、帰還抵抗32の抵抗値をRfとすると、差動増幅回路31の出力電圧Vout1は、以下の式で表される。
Vout1=Vi1n+Rf×Iapd・・・(B2)
式(B2)より、差動増幅回路31の出力電圧Vout1は、APD電流に応じて変化することが分かる。すなわち、差動増幅回路31の出力電圧が、受光素子52の出力電流の測定結果を示すことになる。
入力容量すなわちキャパシタ25の容量をCapdとし、差動増幅回路31の利得をAとすると、APDバイアス/電流モニタ部11における回路の時定数τ1は、以下の式で表される。
τ1=Rf×Capd/A
ここで、カレントミラー回路を用いるRSSI回路、ならびに非特許文献1および非特許文献2に記載のRSSI回路では、バイパスコンデンサと抵抗とで時定数τ2=(R×Capd)のローパスフィルタが形成される。
これに対して、APDバイアス/電流モニタ部11では、差動増幅回路31によってトランスインピーダンスアンプを構成することにより、時定数τ1が時定数τ2の1/Aとなる。すなわち、APD電流検出に関し、A倍の高速応答が可能となる。このため、A倍の高速応答分、帰還抵抗32として大きな抵抗値の抵抗を使用することができる。
具体的には、カレントミラー回路を用いるRSSI回路、ならびに非特許文献1および非特許文献2に記載のRSSI回路において500pFのバイパスコンデンサを使用した場合には、式(A1)より、抵抗値を180Ω以下に抑える必要があった。
これに対して、APDバイアス/電流モニタ部11では、たとえば5.6倍の利得(A=5.6)の差動増幅回路31を使用することにより、帰還抵抗32の抵抗値を1kΩ程度にまで大きくすることができる。
また、カレントミラー回路を用いるRSSI回路、ならびに非特許文献1および非特許文献2に記載のRSSI回路では、強電力のバースト信号を受信すると、抵抗の電圧降下によってAPDバイアスが低下してしまう。
これに対して、APDバイアス/電流モニタ部11では、帰還抵抗32として抵抗値の大きな抵抗を使用しても、式(B1)より、APDバイアスは一定の参照電圧Vrefである。
すなわち、APDバイアス/電流モニタ部11では、局側装置402が強度の異なるバースト信号を連続的に受信しても、あるバースト信号の受信時におけるAPDバイアスが、前回受信したバースト信号の強度によって変動することを防ぐことができる。
なお、差動増幅回路31の出力電圧Vout1の動作範囲は、仕様で定められた範囲のAPD電流に対して、式(B2)を満たすように設定する必要がある。逆に、出力電圧Vout1の上限を適切に設定することで、出力電圧Vout1の動作範囲を超えるAPD電流が流れた場合には、帰還抵抗32の電圧降下によりAPDバイアスが低下し、受光素子52を保護することができる。
電圧電流変換部23は、参照電圧Vrefを基準に差動増幅回路31の出力電圧Vout1を増幅して差動増幅電圧を生成し、生成した差動増幅電圧を電流に変換する。
出力抵抗24は、電圧電流変換部23によって変換された電流を受ける第1端と、参照電圧Vrefよりもレベルの低い固定電圧たとえば接地電圧を受ける第2端とを有する。
電圧電流変換部23において、参照電圧Vrefを基準とした入力電圧は、式(B1)および式(B2)より、以下の式で表される。
Vout1−Vref=Rf×Iapd
電圧電流変換部23は、生成した差動増幅電圧を電流に変換し、グランドに接地した出力抵抗24で受けることにより、グランド基準の出力電圧Vrssiを生成する。これにより、ハイサイド側の出力電圧Vout1をローサイド側にシフトすることができる。
ここで、電圧電流変換部23のトランスコンダクタンスをGとし、出力抵抗24の抵抗値をRgとすると、出力電圧Vrssiは、以下の式で表される。
Vrssi=Rf×Iapd×G×Rg
図5は、本発明の第1の実施の形態に係る光受信器における電圧電流変換部の構成を示す図である。
図5を参照して、電圧電流変換部23は、差動増幅回路33と、PNPトランジスタ34,35と、抵抗36とを含む。PNPトランジスタ34,35は、たとえば同じ電気的特性を有する。
差動増幅回路33は、差動増幅回路31から出力される差動増幅電圧を受ける反転入力端子と、参照電圧Vrefの供給されるノードと電気的に接続された非反転入力端子と、出力端子とを有する。
PNPトランジスタ34は、差動増幅回路33の出力端子と電気的に接続されたベースと、参照電圧Vrefよりもレベルの高い固定電圧を受けるエミッタと、参照電圧Vrefの供給されるノードおよび差動増幅回路33の非反転入力端子と電気的に接続されたコレクタとを有する。
PNPトランジスタ35は、差動増幅回路33の出力端子と電気的に接続されたベースと、固定電圧たとえば電源電圧VPを受けるエミッタと、出力抵抗24と電気的に接続されたコレクタとを有する。
すなわち、電圧電流変換部23では、PNPトランジスタ34,35のベースが差動増幅回路33の出力端子に接続され、PNPトランジスタ34のコレクタ電流I1を、参照電圧Vrefの供給されるノードに接続された抵抗36で受けて、差動増幅回路33の非反転入力端子に帰還する。
差動増幅回路33の非反転入力端子における電圧をVi2pとし、反転入力端子における電圧をVi2nとし、抵抗36の抵抗値をRAとし、PNPトランジスタ34のコレクタ電流の電流値をI1とすると、以下の関係が成り立つ。
Vi2n=Vout1=Vref+Iapd×Rf
Vi2p=Vref+I1×RA
差動増幅回路33における仮想接地より、以下の関係が成り立つ。
Vi2p=Vi2n
したがって、以下の関係が成り立つ。
I1=Iapd×Rf/RA・・・(B3)
ここで、PNPトランジスタ35は、PNPトランジスタ34のコレクタ電流I1をミラーしたコレクタ電流I2を出力する。コレクタ電流I2の電流値をI2とすると、以下の関係が成り立つ。
I2=I1
したがって、電圧電流変換部23の出力電圧Vrssiは、以下の式で表される。
Vrssi=Iapd×Rf/RA×Rg
なお、RfおよびRAを等しくする必要はないが、RfおよびRAを等しく設定した場合には、差動増幅回路33から、増減比率がAPD電流と一致する電圧を出力することができる。
次に、本願発明者による光受信器101の動作の検証内容を詳細に説明する。
図6は、APDバイアス/電流モニタ部の構成の一例を詳細に示す回路図である。
図6を参照して、APDバイアス/電流モニタ部11は、電源電圧供給部21と、APDバイアス供給/電流電圧変換部22と、電圧電流変換部23と、参照電圧生成部26とを含む。APDバイアス供給/電流電圧変換部22は、差動増幅回路U1と、抵抗R1,R2とを含む。差動増幅回路U1は、差動増幅回路31に相当する。抵抗R2は、帰還抵抗32に相当する。電圧電流変換部23は、差動増幅回路U2と、抵抗R3,R6,R7と、PNPトランジスタQ1,Q2とを含む。差動増幅回路U2は、差動増幅回路33に相当する。PNPトランジスタQ1,Q2は、PNPトランジスタ34,35に相当する。抵抗R3は、抵抗36に相当する。参照電圧生成部26は、差動増幅回路U3と、分圧回路61とを含む。分圧回路61は、抵抗R4,R5を含む。
また、APDバイアス/電流モニタ部11において、抵抗R8、および抵抗R8と並列に接続されたキャパシタC1が設けられる。抵抗R8は、出力抵抗24に相当する。
電源電圧供給部21は、27.5Vの直流電圧である電源電圧VPを生成し、また、22.5Vの直流電圧である電源電圧VNを生成する。電源電圧VPおよび電源電圧VNは、APDバイアス供給/電流電圧変換部22、電圧電流変換部23および参照電圧生成部26に供給される。なお、電源電圧VNは、接地電圧に設定することも可能である。
APDバイアス供給/電流電圧変換部22において、抵抗R1は、受光素子52のカソードに接続された第1端と、第2端とを有する。差動増幅回路U1は、抵抗R1の第2端および抵抗R2の第1端に接続された反転入力端子と、参照電圧生成部26における差動増幅回路U3の出力端子に接続された非反転入力端子と、抵抗R2の第2端および電圧電流変換部23における抵抗R6の第1端に接続された出力端子とを有する。
電圧電流変換部23において、差動増幅回路U2は、抵抗R6の第2端および抵抗R7の第1端に接続された反転入力端子と、抵抗R3の第1端に接続された非反転入力端子と、抵抗R7の第2端に接続された出力端子とを有する。PNPトランジスタQ1は、差動増幅回路U2の出力端子に接続されたベースと、電源電圧VPを受けるエミッタと、差動増幅回路U2の非反転入力端子および抵抗R3の第1端に接続されたコレクタとを有する。PNPトランジスタQ2は、差動増幅回路U2の出力端子に接続されたベースと、電源電圧VPを受けるエミッタと、抵抗R8の第1端およびキャパシタC1の第1端に接続されたコレクタとを有する。抵抗R8の第2端およびキャパシタC1の第2端は、接地電圧の供給される接地ノードに接続されている。
参照電圧生成部26において、差動増幅回路U3は、電圧電流変換部23における抵抗R3の第2端およびAPDバイアス供給/電流電圧変換部22における差動増幅回路31の非反転入力端子に接続された出力端子と、抵抗R4の第2端および抵抗R5の第1端に接続された非反転入力端子と、差動増幅回路U3の出力端子に接続された反転入力端子とを有する。抵抗R4の第1端に電源電圧VPが供給され、抵抗R5の第2端に電源電圧VNが供給される。
たとえば、キャパシタ25の容量値は500pF(ピコファラド)であり、キャパシタC1の容量値は50pFである。抵抗R1、R2、R3、R4、R5、R6、R7、R8の抵抗値はそれぞれ100Ω、1kΩ、1kΩ、10kΩ、10kΩ、1kΩ、75kΩ、800Ωである。
参照電圧生成部26は、参照電圧Vrefを生成し、差動増幅回路U1の非反転入力端子、および抵抗R3を介して差動増幅回路U2の非反転入力端子へ出力する。
より詳細には、参照電圧生成部26において、分圧回路61は、抵抗R4および抵抗R5による分圧比に応じた電圧を出力する。
差動増幅回路U3によって構成されるボルテージフォロワは、分圧回路61から電圧を受けて参照電圧Vrefを出力する。
なお、差動増幅回路U1の出力電圧Vout1の動作範囲は電源電圧VPによって制限されるため、以下の関係が成り立つ。
Vref≦Vout1<VP
ここで、Vout1=Vref+Rf×Iapd
Iapd<(VP−Vref)/Rf
上記の式において、電源電圧VP、参照電圧Vrefおよび帰還抵抗Rfの値がそれぞれ、27.5V、25.0Vおよび1kΩの場合、一定のAPDバイアスを供給可能となるAPD電流は2.5mA未満となる。
抵抗R3は、差動増幅回路U2の非反転入力端子およびPNPトランジスタQ1のコレクタの接続ノードと接続された第1端と、差動増幅回路U3によって構成されるボルテージフォロワからの参照電圧Vrefを受ける第2端とを有する。
なお、抵抗R6およびR7は、差動増幅回路U2の利得設定のために設けられたものであり、電圧電流変換部23において抵抗R6およびR7を設けない構成であってもよい。
ここで、差動増幅回路U1の利得Aがたとえば100である場合には、前述のようにキャパシタ25の容量値Capdが500pFであり、抵抗R2の抵抗値Rfが1kΩであるとすると、トランスインピーダンスアンプによる時定数τ11は、以下の式で表される。
τ11=Rf×Capd/A=1[kΩ]×500[pF]/100=5[ns]
τ11=5[ns]では回路の応答が速すぎることから、APDバイアス供給/電流電圧変換部22では、抵抗R1を設けることにより、時定数を調整する。
すなわち、キャパシタ25および抵抗R1が形成するローパスフィルタの時定数τ12は、以下の式で表される。
τ12=100[Ω]×500[pF]=50[ns]
これにより、APDバイアス/電流モニタ部11の応答性を時定数τ12によって決めることができるため、トランスインピーダンスアンプの応答が速すぎる影響を無くすことができる。
その一方で、100Ωの抵抗R1でAPD電流を検出するには抵抗値が小さすぎることから、APDバイアス供給/電流電圧変換部22では、高速応答が可能なトランスインピーダンスアンプを用いることで、たとえば1kΩの抵抗R2により十分な電流電圧変換利得を得ることができる。
また、差動増幅回路の利得は、温度によるばらつき、および個体間のばらつきが大きいことから、トランスインピーダンスアンプによる時定数τ11が変動する。光受信器101では、上記のように時定数τ12によって回路の応答を決める構成により、差動増幅回路U1の利得のばらつきによる回路の時定数の変動を防ぐことができる。
図7は、図6に示す光受信器における、強度の異なるバースト信号に対するAPD電流の検出結果を示す図である。図7において、横軸は時間であり、縦軸は電圧Vrssiのレベルである。
図7は、強度の異なるバースト信号を連続的に受信した場合、具体的には、APD電流が2mA(ミリアンペア)となるバースト信号、APD電流が10μA(マイクロアンペア)となるバースト信号、APD電流が500μAとなるバースト信号、およびAPD電流が2mAとなるバースト信号をこの順番に受信した場合を示している。なお、これらの電流値は、実際のバースト信号の平均電流値である。また、ここでは、各バースト信号の長さは約1マイクロ秒に設定されている。
図8は、本発明の第1の実施の形態に係る光受信器における、無信号状態において入力されたバースト信号に対するAPD電流の検出結果を示す図である。図の見方は図7と同様である。
図8は、無信号状態においてAPD電流が2mAとなるバースト信号を受信した場合を示している。
この場合、無信号状態において2mA相当のバースト信号を受信してから400ns(ナノ秒)以内に、約2.1Vの安定した電圧Vrssiが得られている。
図9は、本発明の第1の実施の形態に係る光受信器における、強度の異なるバースト信号に対するAPD電流の検出結果を示す図である。図の見方は図7と同様である。
図9を参照して、APD電流が2mAとなるバースト信号を受信している状態においてAPD電流が10μAとなるバースト信号を受信した場合を示している。
この場合、10μA相当のバースト信号を受信してから500ns以内に約70mVの安定した電圧Vrssiが得られている。
図10は、本発明の第1の実施の形態に係る光受信器における、強度の異なるバースト信号に対するAPD電流の検出結果を示す図である。図の見方は図7と同様である。
図10を参照して、APD電流が10μAとなるバースト信号を受信している状態においてAPD電流が500μAとなるバースト信号を受信した場合を示している。
この場合、500μA相当のバースト信号を受信してから500ns以内に約55mVの安定した電圧Vrssiが得られている。
以上のように、図6に示す光受信器では、2mA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られており、次に、10μA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られており、次に、500μA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られており、次に、2mA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られている。
すなわち、図6に示す光受信器では、強度の異なるバースト信号を連続的に受信した場合でも、APD電流を高速かつ高精度に検出可能であることが分かる。
図11は、本発明の第1の実施の形態に係る光受信器における、APD電流と電圧Vrssiとの関係を示す図である。図11において、横軸はAPD電流Iapdであり、単位はAである。また、縦軸は電圧Vrssiであり、単位はボルトである。図12は、図11の一部を拡大した図である。図の見方は図11と同様である。
図11および図12を参照して、APD電流レベルの広範囲にわたって、APD電流Iapdに対する電圧Vrssiの線形性が得られており、APD電流の良好な測定結果が得られていることが分かる。
なお、電圧Vrssiのオフセットが25mV程度となっているが、これは、差動増幅回路31および33の特性に起因するものである。
図13は、本発明の第1の実施の形態に係る受光電流モニタ方法の手順を示すフローチャートである。
図13を参照して、まず、APDバイアスすなわち受光素子52に供給されるバイアス電圧と、参照電圧Vrefとの差を増幅した差動増幅電圧を出力する(ステップS1)。
次に、帰還抵抗32を介して上記差動増幅電圧を受光素子52に供給することにより、APDバイアスを受光素子52に供給する(ステップS2)とともにAPDバイアスが参照電圧Vrefと一致するように制御する(ステップS3〜S6)。
すなわち、受光素子52の出力電流の増加に伴ってAPDバイアスのレベルが低下すると(ステップS3でYES)、APDバイアスのレベルが上昇するように上記差動増幅電圧のレベルを上昇させる(ステップS4)。
一方、受光素子52の出力電流の減少に伴ってAPDバイアスのレベルが上昇すると(ステップS3でNOかつステップS5でYES)、APDバイアスのレベルが低下するように上記差動増幅電圧のレベルを低下させる(ステップS6)。
そして、上記差動増幅電圧を、受光素子52の出力電流の測定結果として取得する(ステップS7)。
図14は、APDバイアス/電流モニタ部の変形例の構成を示す回路図である。なお、以下で説明する内容以外は図6に示すAPDバイアス/電流モニタ部22と同様である。
図14を参照して、この変形例では、APDバイアス供給/電流電圧変換部22は、差動増幅回路U1と、抵抗R2と、キャパシタC2とを含む。
キャパシタC2は、帰還抵抗である抵抗R2と並列に、位相補償コンデンサとして配置される。
APDバイアス供給/電流電圧変換部22において、差動増幅回路U1は、受光素子52のカソードおよび抵抗R2の第1端に接続された反転入力端子と、参照電圧生成部26における差動増幅回路U3の出力端子に接続された非反転入力端子と、抵抗R2の第2端および電圧電流変換部23における抵抗R6の第1端に接続された出力端子とを有する。キャパシタC2は、抵抗R2と並列に接続されている。すなわち、キャパシタC2は、抵抗R2の第1端に接続された第1端と、抵抗R2の第2端に接続された第2端とを有する。
キャパシタC2の容量値をCfとすると、APDバイアス/電流モニタ部11における回路の時定数τ1は、以下の式で表される。
τ1=Rf×(Capd+A×Cf)/A・・・(B11)
たとえば、Capd=500pF、A=100の場合において、Cf=50pFとすると、式(B11)において(A×Cf)の項が支配的となり、τ≒Rf×Cf=50nsとなる。すなわち、この変形例では、差動増幅回路31の利得Aに依らず、時定数τ1を適切な範囲に設定することができる。
また、図6にAPDバイアス/電流モニタ部22では、抵抗R1による電圧降下分だけ受光素子52へのバイアス電圧が変化するが、この変形例では、抵抗R1を設けないことから、バイアス電圧をより安定にすることができる。
ところで、カレントミラー回路を用いるRSSI回路、ならびに非特許文献1および非特許文献2にRSSI回路では、受光素子のバイアス電圧印加側にバイパスコンデンサを配置すると、バイパスコンデンサと抵抗成分とでローパスフィルタが形成されるため、受光素子の出力電流を高速かつ高精度に検出することが困難である、という問題点があった。
これに対して、本発明の第1の実施の形態に係る光受信器では、APDバイアス供給/電流電圧変換部22は、受光素子52にバイアス電圧を供給し、かつ受光素子52の出力電流を電圧に変換する。このAPDバイアス供給/電流電圧変換部22において、差動増幅回路31は、参照電圧Vrefを受ける非反転入力端子と、反転入力端子と、出力端子とを有し、当該出力端子から差動増幅電圧を出力する。帰還抵抗32は、差動増幅回路31の出力端子および反転入力端子間に接続されている。そして、受光素子52のカソードが、差動増幅回路31の反転入力端子および帰還抵抗32と電気的に接続されている。
このように、トランスインピーダンスアンプを用いてAPD電流を電圧に変換する構成により、バースト信号を受信する受光素子の出力電流を検出する動作において、高速応答が可能となる。これにより、短いバースト信号の電力測定を高精度に行なうことができる。
また、トランスインピーダンスアンプにおいて参照電圧Vrefが入力される差動入力の構成を採用することにより、APDバイアスの設定が容易となり、また、APDバイアスがバースト信号の強度によって変動することを防ぎ、一定レベルのバイアス電圧を受光素子に供給することができる。すなわち、カレントミラー回路を用いたRSSI回路、ならびに非特許文献1および非特許文献2に記載のRSSI回路のように、たとえば、強いバースト信号を受信した際に、抵抗における電圧降下によってAPDバイアスが低下し、次の弱いバースト信号を受信する際に影響が出ることを防ぐことができる。
したがって、本発明の第1の実施の形態に係る光受信器では、受光素子の出力電流を高精度にモニタし、かつバースト信号に対する当該モニタ動作の応答速度を向上することができる。
また、本発明の第1の実施の形態に係る光受信器では、キャパシタ25は、受光素子52のカソードと電気的に接続されている。受光素子52のアノードは、受光素子52の出力電流を受信信号に変換するための光信号受信部と電気的に接続されている。
このような構成により、送信器から受信器への信号のクロストークによる受信感度の劣化を防ぐとともに、受光素子52の出力電流を測定する側の回路すなわちAPDバイアス/電流モニタ部11が、10GHzの高速で動作する受光素子52側の主信号回路の電気的特性に影響を与えることを防ぐことができる。
また、本発明の第1の実施の形態に係る光受信器では、電圧電流変換部23は、差動増幅回路31から出力される差動増幅電圧を増幅して電流に変換する。そして、出力抵抗24は、電圧電流変換部23によって変換された電流を受ける第1端と、参照電圧Vrefよりもレベルの低い固定電圧(絶対値の小さい固定電圧)たとえば接地電圧を受ける第2端とを有する。
このような構成により、APD電流に比例した電流を取得し、取得した電流を用いてハイサイド側の高電圧をたとえばグランド基準の低電圧に変換することができる。
また、本発明の第1の実施の形態に係る光受信器では、電圧電流変換部23において、差動増幅回路33は、差動増幅回路31から出力される差動増幅電圧を受ける反転入力端子と、参照電圧Vrefの供給されるノードと電気的に接続された非反転入力端子と、出力端子とを有する。PNPトランジスタ34は、差動増幅回路33の出力端子と電気的に接続されたベースと、参照電圧Vrefよりもレベルの高い固定電圧(絶対値の大きい固定電圧)たとえば電源電圧VPを受けるエミッタと、参照電圧Vrefの供給されるノードおよび差動増幅回路33の非反転入力端子と電気的に接続されたコレクタとを有する。そして、PNPトランジスタ35は、差動増幅回路33の出力端子と電気的に接続されたベースと、固定電圧たとえば電源電圧VPを受けるエミッタと、出力抵抗24と電気的に接続されたコレクタとを有する。
このように、出力インピーダンスの低い差動増幅回路33によってPNPトランジスタ34,35を駆動する構成により、たとえば局側装置402への光信号の入力の無い状態である無信号状態において光信号が入力されても、当該入力に迅速に応答してAPD電流を検出することができる。また、PNPトランジスタ34のコレクタ電流を差動増幅回路33の非反転入力端子へ負帰還する構成により、APD電流を安定して検出することができる。
また、本発明の第1の実施の形態に係る光受信器では、参照電圧生成部26において、分圧回路61は、分圧比に応じた電圧を出力する。差動増幅回路U3によって構成されるボルテージフォロワは、分圧回路61から電圧を受けて参照電圧Vrefを出力する。そして、抵抗R3は、差動増幅回路U2の非反転入力端子およびPNPトランジスタQ1のコレクタの接続ノードと電気的に接続された第1端と、差動増幅回路U3によって構成されるボルテージフォロワからの参照電圧Vrefを受ける第2端とを有する。
このように、ボルテージフォロワを用いる構成により、差動増幅回路U1に供給される参照電圧Vrefのレベルをより安定に保つことができる。また、抵抗R3を設ける構成により、差動増幅回路U2の非反転入力端子の電圧を、PNPトランジスタQ1のコレクタ電流に応じて変化させ、差動増幅回路U1の出力電圧の変化に追従させることができる。このような構成により、PNPトランジスタQ1およびPNPトランジスタQ2のコレクタ電流は差動増幅回路U1の出力電圧に比例したものとなる。さらに、差動増幅回路U1の出力電圧がAPD電流に比例するため、PNPトランジスタQ2のコレクタ電流はAPD電流に比例したものとなり、APD電流を精度良くモニタすることが可能となる。
また、本発明の第1の実施の形態に係る光受信器は、宅側装置401A,401B,401C,401Dと、宅側装置401A,401B,401C,401Dと共通の光通信回線を介して光信号を送受信するための局側装置402とを備え、宅側装置401A,401B,401C,401Dから局側装置402への光信号が時分割多重されるPONシステム501における局側装置402に設けられる。
このような受動的光ネットワークにおいて光受信器を用いることにより、各宅側装置から強度の異なるバースト信号を連続して受信しても、受光素子の出力電流を高速かつ高精度に検出することができる。
なお、本発明の第1の実施の形態に係る光受信器では、APDバイアス/電流モニタ部11は、電圧電流変換部23および出力抵抗24を含む構成であるとしたが、これに限定するものではない。APDバイアス/電流モニタ部11が、電圧電流変換部23および出力抵抗24を含まず、たとえば、APDバイアス供給/電流電圧変換部22の出力するハイサイド側の高電圧を、高耐圧のアナログ/デジタル変換器に直接出力する構成であってもよい。
また、光受信器101では、APDバイアス/電流モニタ部11における回路の時定数τが、以下を満足するように設定される。
プリアンブル部における連続符号時間すなわちプリアンブル部において同一論理レベルが連続する最長時間をtとし、測定すべき電流値に対する誤差をerrとすると、
1−exp(−t/τ)<err・・・(B21)
たとえば、式(B21)において、t/τ=1/5の場合、err=18%となる。
このような構成により、バースト信号のプリアンブル部の同期用パターンにおいて、同一論理レベルの連続時間よりも時定数を十分長くすることができるため、受光素子の出力電流を良好に測定することができる。
また、光受信器101では、APDバイアス/電流モニタ部11における回路の時定数τが、以下を満足するように設定される。
すなわち、最短バースト信号長をTとし、PONシステム501において想定される各バースト信号間の強弱比をRとすると、
exp(−T/τ)<err/R・・・(B22)
たとえば、式(B22)において、τ/T=1/8、R=24dB(=250)の場合、err=8.4%となる。
このような構成により、前回受信したバースト信号の影響を受けることなく、最短のバースト信号の最後尾までにAPDバイアス供給/電流電圧変換部22の出力電圧が収束するように、時定数を十分短くすることができるため、受光素子の出力電流を良好に測定することができる。
ここで、GE−PONでは、プリアンブル部における8B10Bアイドルパターンの同一論理レベルが最長で5bitすなわち4ns連続する。また、プリアンブル長が最大で800nsであり、最小フレーム長が64バイト(=512bit)すなわち=496nsであることから、最短バースト信号長T=1.3μsとなる。
また、10G−EPONでは、プリアンブル部における同期パターンの同一論理レベルが最長で6bitすなわち0.6ns連続する。また、プリアンブル長が最大で1.2μsであり、最小フレーム長が256バイト(=2048bit)すなわち=198nsであることから、最短バースト信号長T=1.4usとなる。
ここで、GE−PONおよび10G−EPONが同一システムにおいて共存する場合を考える。この場合、バースト信号の強弱比は23.78dB(≒250)となる。
許容最大誤差を20%とすると、時定数τは、式(B21)より、以下の式で表される。
1−exp(−4[ns]/τ)<0.2
τ>18[ns]
また、時定数τは、式(B22)より、以下の式で表される。
exp(−1.3[μs]/τ)<0.2/250
τ<182[ns]
したがって、18ns<τ<196nsとなる。
図6および図14に示す例では、バースト信号の先頭から500nsでAPDバイアス供給/電流電圧変換部22の出力電圧が収束するように、時定数をたとえば50nsに設定している。
したがって、本発明の第1の実施の形態に係る光受信器では、受光素子の出力電流を電圧に変換する回路の時定数を適切に設定することにより、受光素子の出力電流を良好に測定することができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
<第2の実施の形態>
本実施の形態は、第1の実施の形態に係る光受信器と比べて電圧電流変換部の構成を変更した光受信器に関する。以下で説明する内容以外は第1の実施の形態に係る光受信器と同様である。
図15は、本発明の第2の実施の形態に係る光受信器の構成を示す回路図である。
図15を参照して、光受信器102は、本発明の第1の実施の形態に係る光受信器と比べて、APDバイアス/電流モニタ部11の代わりにAPDバイアス/電流モニタ部12を備える。APDバイアス/電流モニタ部12は、APDバイアス/電流モニタ部11と比べて、参照電圧生成部26の代わりに参照電圧生成部27を含む。参照電圧生成部27は、分圧回路61,62を含む。分圧回路61は、抵抗R4,R5を含む。分圧回路62は、抵抗R9,R10を含む。
分圧回路61において、抵抗R4の第1端に電源電圧VPが供給され、抵抗R5の第2端に電源電圧VNが供給される。抵抗R4の第2端および抵抗R5の第1端が、差動増幅回路31の非反転入力端子に接続されている。分圧回路62において、抵抗R9の第1端に電源電圧VPが供給され、抵抗R10の第2端に電源電圧VNが供給される。抵抗R9の第2端および抵抗R10の第1端が、差動増幅回路33の非反転入力端子に接続されている。
参照電圧生成部27において、分圧回路61は、抵抗R4および抵抗R5による分圧比に応じた電圧を参照電圧Vrefとして差動増幅回路31の非反転入力端子へ出力する。
分圧回路62は、抵抗R9および抵抗R10による分圧比に応じた電圧を参照電圧Vrefとして差動増幅回路33の非反転入力端子へ出力する。分圧回路61の分圧比および分圧回路62の分圧比は等しい。また、差動増幅回路33の非反転入力端子から見た参照電圧Vrefへの等価的な抵抗値は、抵抗R9および抵抗R10の並列抵抗となる。
参照電圧生成部27において、抵抗R4,R5,R9,R10の抵抗値をそれぞれR4,R5,R9,R10とすると、R4:R5=R9:R10である。たとえば、抵抗R4,R5の抵抗値は10kΩであり、抵抗R9,R10の抵抗値は1kΩである。
また、抵抗R8の抵抗値は400Ωであり、キャパシタC1の容量値は100pFである。
電源電圧供給部21から供給される電源電圧VPおよびVNの電圧値をそれぞれVPおよびVNとすると、APDバイアスの電圧値Vapdは、以下の式で表される。
Vapd
=Vref
=(R5×VP+R4×VN)/(R4+R5)
=(R10×VP+R9×VN)/(R9+R10)・・・(C1)
差動増幅回路U2の反転入力端子における電圧Vinnは、以下の式で表される。但し、Rfは抵抗R2の抵抗値である。
Vinn=Vapd+Rf×Iapd・・・(C2)
PNPトランジスタQ1のコレクタ電流の電流値をIbackとし、差動増幅回路U2の非反転入力端子における電圧をVinpとすると、以下の関係が成り立つ。
(VP−Vinp)/R9+Iback=(Vinp−VN)/R10・・・(C3)
差動増幅回路U2の非反転入力端子および反転入力端子の仮想短絡により、以下の関係が成り立つ。
Vinp=Vinn・・・(C4)
式(C3)および(C4)より、PNPトランジスタQ1のコレクタ電流値Ibackは、以下の式で表される。
Iback
=(Vinp−VP)/R9+(Vinp−VN)/R10
=(Vinn−VP)/R9+(Vinn−VN)/R10
ここで、式(C2)より、
Iback
=Vinn×(1/R9+1/R10)−(VP/R9+VN/R10)
=(Vapd+Rf×Iap)×(1/R9+1/R10)−(VP/R9+VN/R10)
=Vapd×(1/R9+1/R10)−(VP/R9+VN/R10)+Rf×Iapd×(1/R9+1/R10)
また、式(C1)より、
Iback=Rf×(1/R9+1/R10)×Iapd
APDバイアス/電流モニタ部12では、Rf=R9=R10=1kΩであることから、PNPトランジスタQ2のコレクタ電流すなわち電圧電流変換部23の出力電流Ioutは、以下の式で表される。
Iout=Iback=2×Iapd
なお、分圧回路61および62に供給する電圧は、電源電圧VPおよびVN以外の電圧であってもよい。また、Rfと、R9およびR10とが異なる値であってもよい。
また、式(B3)と式(C5)とを比較すると、抵抗R9および抵抗R10の合成抵抗が、本発明の第1の実施の形態に係る光受信器における抵抗R3に対応していることが分かる。
図16は、本発明の第2の実施の形態に係る光受信器における、強度の異なるバースト信号に対するAPD電流の検出結果を示す図である。図16において、横軸は時間であり、縦軸は電圧Vrssiのレベルである。
図16は、強度の異なるバースト信号を連続的に受信した場合、具体的には、APD電流が2mAとなるバースト信号、APD電流が10μAとなるバースト信号、APD電流が500μAとなるバースト信号、およびAPD電流が2mAとなるバースト信号をこの順番に受信した場合を示している。また、ここでは、各バースト信号の長さは約1マイクロ秒に設定されている。
図17は、本発明の第2の実施の形態に係る光受信器における、無信号状態において入力されたバースト信号に対するAPD電流の検出結果を示す図である。図の見方は図16と同様である。
図17は、無信号状態においてAPD電流が2mAとなるバースト信号を受信した場合を示している。
この場合、無信号状態において2mA相当のバースト信号を受信してから400ns以内に、約2.1Vの安定した電圧Vrssiが得られている。
図18は、本発明の第2の実施の形態に係る光受信器における、強度の異なるバースト信号に対するAPD電流の検出結果を示す図である。図の見方は図16と同様である。
図18を参照して、APD電流が2mAとなるバースト信号を受信している状態においてAPD電流が10μAとなるバースト信号を受信した場合を示している。
この場合、10μA相当のバースト信号を受信してから500ns以内に約70mVの安定した電圧Vrssiが得られている。
図19は、本発明の第2の実施の形態に係る光受信器における、強度の異なるバースト信号に対するAPD電流の検出結果を示す図である。図の見方は図16と同様である。
図19を参照して、APD電流が10μAとなるバースト信号を受信している状態においてAPD電流が500μAとなるバースト信号を受信した場合を示している。
この場合、500μA相当のバースト信号を受信してから500ns以内に約55mVの安定した電圧Vrssiが得られている。
以上のように、光受信器102では、2mA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られており、次に、10μA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られており、次に、500μA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られており、次に、2mA相当のバースト信号を受信してから500ns以内に安定した電圧Vrssiが得られている。
すなわち、光受信器102では、強度の異なるバースト信号を連続的に受信した場合でも、APD電流を高速かつ高精度に検出可能であることが分かる。
図20は、本発明の第2の実施の形態に係る光受信器における、APD電流と電圧Vrssiとの関係を示す図である。図20において、横軸はAPD電流Ipdであり、単位はAである。また、縦軸は電圧Vrssiであり、単位はボルトである。図21は、図20の一部を拡大した図である。図の見方は図20と同様である。
図20および図21を参照して、APD電流レベルの広範囲にわたって、APD電流に対する電圧Vrssiの線形性が得られており、APD電流の良好な測定結果が得られていることが分かる。
なお、電圧Vrssiのオフセットが25mV程度となっているが、これは、差動増幅回路31および33の特性に起因するものである。
以上のように、本発明の第2の実施の形態に係る光受信器では、分圧回路61は、分圧比に応じた電圧を参照電圧Vrefとして差動増幅回路31の非反転入力端子へ出力する。分圧回路62は、分圧比に応じた電圧を参照電圧Vrefとして差動増幅回路33の非反転入力端子へ出力する。そして、分圧回路61の分圧比および分圧回路62の分圧比は等しい。
すなわち、電圧電流変換部23を差動増幅回路および2つのPNPトランジスタで構成し、差動増幅回路31および33の電源電圧VPおよびVNを抵抗分割によって分圧する分圧回路61および62によって参照電圧Vrefをそれぞれ生成し、PNPトランジスタQ1のコレクタ電流を、分割回路62からの参照電圧Vrefが供給されるノードを経由して差動増幅回路に帰還する。そして、分圧回路61および62の分圧比を等しくする。
このような構成により、本発明の第1の実施の形態に係る光受信器と同様に、差動増幅回路33の非反転入力端子の電圧を、PNPトランジスタQ1のコレクタ電流に応じて変化させ、差動増幅回路31の出力電圧の変化に追従させることができる。このような構成により、PNPトランジスタQ1およびPNPトランジスタQ2のコレクタ電流は差動増幅回路31の出力電圧に比例したものとなる。さらに、差動増幅回路31の出力電圧がAPD電流に比例するため、PNPトランジスタQ2のコレクタ電流はAPD電流に比例したものとなり、APD電流を精度良くモニタすることが可能となる。
また、差動増幅回路31および差動増幅回路33用に分圧回路を別個に設ける構成により、差動増幅回路33の非反転入力端子の電圧を変化させながら、差動増幅回路31に供給される参照電圧Vrefのレベルを安定に保つことができる。
また、本発明の第1の実施の形態に係る光受信器と比べて、参照電圧生成部の構成の簡易化を図ることができる。
その他の構成および動作は第1の実施の形態に係る光受信器と同様であるため、ここでは詳細な説明を繰り返さない。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
<第3の実施の形態>
本実施の形態は、第2の実施の形態に係る光受信器と比べてAPD電流の制限機能を追加した光受信器に関する。以下で説明する内容以外は第2の実施の形態に係る光受信器と同様である。
図22は、本発明の第3の実施の形態に係る光受信器の構成を示す回路図である。
図22を参照して、光受信器103は、本発明の第2の実施の形態に係る光受信器と比べて、APDバイアス/電流モニタ部12の代わりにAPDバイアス/電流モニタ部13を備える。APDバイアス/電流モニタ部13は、APDバイアス/電流モニタ部12と比べて、さらに、電流制限部20を含む。電流制限部20は、PチャネルMOSトランジスタM1と、PNPトランジスタQ3と、抵抗R11とを含む。APDバイアス供給/電流電圧変換部22における抵抗R2Aおよび抵抗R2Bは、帰還抵抗32に相当する。また、光受信器103では、図14に示す構成と同様に、APDバイアス供給/電流電圧変換部22において抵抗R1が設けられておらず、キャパシタC2が設けられている。
キャパシタC2は、帰還抵抗である抵抗R2Aおよび抵抗R2Bと並列に、位相補償コンデンサとして配置される。APDバイアス供給/電流電圧変換部22では、キャパシタC2を追加することにより、抵抗R1を設けないことによる回路の応答性の速度上昇分を抑制している。なお、PチャネルMOSトランジスタM1のオン抵抗を考慮した場合、抵抗R1よりもキャパシタC2で回路の応答性を調整する方が好ましい。
抵抗R11の抵抗値は100kΩであり、抵抗R2Aの抵抗値は800Ωであり、抵抗R2Bの抵抗値は200Ωであり、抵抗R8の抵抗値は800Ωであり、抵抗R9および抵抗R10の抵抗値は2kΩであり、キャパシタC1の容量値は40pFであり、キャパシタC2の容量値は50pFである。
PNPトランジスタQ3は、抵抗R2Aの第1端および抵抗R2Bの第1端に接続されたベースと、差動増幅回路31の出力端子および抵抗R2Bの第2端に接続されたエミッタと、PチャネルMOSトランジスタM1のゲートおよび抵抗R11の第1端に接続されたコレクタとを有する。PチャネルMOSトランジスタM1のソース、差動増幅回路31の反転入力端子および抵抗R2Aの第2端が接続されている。PチャネルMOSトランジスタM1のドレイン、キャパシタ25の第1端および受光素子52のカソードが接続されている。抵抗R11の第2端およびキャパシタ25の第2端が接地ノードに接続されている。キャパシタC2は、抵抗R2Aの第2端に接続された第1端と、抵抗R2Bの第2端に接続された第2端とを有する。
電流制限部20は、差動増幅回路31の出力端子から帰還抵抗32を通して流れる帰還電流の大きさを検出し、検出結果に基づいて、差動増幅回路31から受光素子52に供給される電流を制限する。
より詳細には、帰還電流の大きさが正常である場合には、PNPトランジスタQ3はオフ状態であり、PチャネルMOSトランジスタM1は、ゲートに接地電圧が供給されてオン状態である。
一方、帰還電流が過大になると、抵抗R2Bにおける電圧降下によりトランジスタQ3のベース・エミッタ間電圧が上昇し、PNPトランジスタQ3がオンする。PNPトランジスタQ3がオンすると、トランジスタM1がオフし、差動増幅回路31から受光素子52への電流が制限される。
このように、本発明の第3の実施の形態に係る光受信器では、APDバイアスを供給するAPDバイアス供給/電流電圧変換部22に対して電流制限部20を設けることにより、受光素子52の仕様を超える過大電流が流れないように受光素子52を保護することができる。
また、応答が速いトランスインピーダンスアンプの出力に基づいて電流制限の有無を判断する構成により、過大電流を高速に検出し、電流制限を実行することができる。
その他の構成および動作は第2の実施の形態に係る光受信器と同様であるため、ここでは詳細な説明を繰り返さない。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
<第4の実施の形態>
本実施の形態は、第1の実施の形態に係る光受信器と比べてサンプルホールド機能を追加した光受信器に関する。以下で説明する内容以外は第1の実施の形態に係る光受信器と同様である。
図23は、本発明の第4の実施の形態に係る光受信器の構成を示す回路図である。
図23を参照して、光受信器104は、本発明の第1の実施の形態に係る光受信器と比べて、APDバイアス/電流モニタ部11の代わりにAPDバイアス/電流モニタ部14を備える。APDバイアス/電流モニタ部14は、APDバイアス/電流モニタ部11と比べて、さらに、サンプルホールド部28と、レベルシフト部29とを含む。
サンプルホールド部28は、APDバイアス供給/電流電圧変換部22における差動増幅回路31と電圧電流変換部23における差動増幅回路33との間に接続され、受光素子52の出力電流を測定すべきタイミングを示すタイミング情報に従い、差動増幅回路31から出力される差動増幅電圧を保持するとともに差動増幅回路33へ出力する。
より詳細には、レベルシフト部29は、通信制御部304からタイミング情報としてトリガ信号を受けて、当該トリガ信号のレベルを高圧側にシフトし、サンプルホールド部28へ出力する。
サンプルホールド部28は、レベルシフト部29から受けたトリガ信号のタイミングで差動増幅回路31からの差動増幅電圧をサンプルホールドする。
電圧電流変換部23は、サンプルホールド部28から受けた差動増幅電圧を電流に変換する。
ADC(アナログ/デジタル変換器)30は、たとえばマイクロコンピュータに内蔵され、APDバイアス/電流モニタ部14から受けた出力電圧Vrssiのレベルをデジタル値に変換する。
サンプルホールド部28においてホールド値が正常に保持される範囲、すなわちリーク電流が問題にならない範囲であれば、ADC30による出力電圧Vrssiの読み込み速度は遅くても問題がない。
ここで、本発明の第1の実施の形態〜第3の実施の形態に係る光受信器は、バースト信号の受信に対して、出力電圧Vrssiが十分に速く応答するための構成を備えていた。
これに対して、光受信器104では、APDバイアス供給/電流電圧変換部22の後段にサンプルホールド部28を設けることにより、このような構成を不要とする。
すなわち、光受信器104では、APDバイアス供給/電流電圧変換部22までの回路を高速に動作させ、トリガ信号に従ってAPDバイアス供給/電流電圧変換部22の出力電圧をサンプルホールド部28で保持しておく。これにより、電圧電流変換部23を、ADC30による出力電圧Vrssiの読み込みタイミングに間に合う最低限の速度で動作させることができる。
たとえば、マイクロコンピュータに内蔵されたADCを使用する場合には、上記トリガ信号に応答してマイクロコンピュータが割り込み処理を行い、ADCを動作させるのに100μs程度の時間を要する。
この場合、本発明の第1の実施の形態〜第3の実施の形態に係る光受信器ではAPDバイアス供給/電流電圧変換部22および電圧電流変換部23をたとえば500nsの応答時間で動作させる必要があったのに対し、本発明の第4の実施の形態に係る光受信器では、APDバイアス供給/電流電圧変換部22およびサンプルホールド部28をたとえば500nsの応答時間で動作させ、電圧電流変換部23をたとえば100μsの応答時間で動作させることができる。
したがって、本発明の第4の実施の形態に係る光受信器では、サンプルホールド部28より後段の回路の動作を低速化することができ、オフセットの小さい差動増幅回路等、高精度な部品を使用することができる。すなわち、電圧電流変換部23は、レベルシフトを行なうために耐圧の大きい部品を使用する必要があるが、電圧電流変換部23の低速動作を可能とすることにより、電圧電流変換部23において高耐圧および高速動作の両方を満足する部品を使用する必要がなくなり、部品選択の容易化を図ることができる。
また、通信制御部304からタイミング情報を取得してサンプルホールドを行なう構成により、バースト信号を検出すべきタイミングを把握し、適切なタイミングにおける測定結果を確実に得ることができる。
その他の構成および動作は第1の実施の形態に係る光受信器と同様であるため、ここでは詳細な説明を繰り返さない。
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。