JP4389418B2 - 光受信回路 - Google Patents
光受信回路 Download PDFInfo
- Publication number
- JP4389418B2 JP4389418B2 JP2001234993A JP2001234993A JP4389418B2 JP 4389418 B2 JP4389418 B2 JP 4389418B2 JP 2001234993 A JP2001234993 A JP 2001234993A JP 2001234993 A JP2001234993 A JP 2001234993A JP 4389418 B2 JP4389418 B2 JP 4389418B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- receiver circuit
- optical receiver
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光信号を受光素子で受光して電気信号に変換する光受信回路に関する。
【０００２】
【従来の技術】
光信号を受信し、データ信号（ディジタル信号）、あるいはアナログ信号として出力する光通信用の光受信回路として、光受信レベルを検出して受光素子への光入力レベルを調整し、あるいは制限することができる光受信回路がある。
【０００３】
図３は光受信回路の従来例を示す回路図である。
【０００４】
同図に示す光受信回路は、陰極が接地された直流電源１と、一端が直流電源１の陽極に接続されたプルアップ用の抵抗器２と、カソードが抵抗器２の他端に接続され光信号を電気信号に変換する受光素子（フォトダイオード）３と、入力端子が受光素子３のアノードに接続されたプリアンプ４と、プリアンプ４の入出力端子間に接続された帰還用の抵抗器５とで構成されている。
【０００５】
この光受信回路の受光素子３に入射した光信号は、プリアンプ４で増幅されて受信信号となる。
【０００６】
【発明が解決しようとする課題】
ところで、図３に示した光受信回路において、高速、広帯域信号を受信する場合、受光素子３は接合容量の小さいものが要求され、プリアンプ４は周波数帯域が広帯域な特性が要求される。接合容量の小さい受光素子３は必然的に受光面積を小さくし、かつ寄生容量も小さくする必要があり、受光素子３の劣化や破壊を防止するため最大受光電流を１ｍＡ程度に制限される。
【０００７】
ここで、抵抗器２による電圧降下を利用して、受光電流を制限することは可能であるが、ある程度抵抗値を大きくせざるを得ず、この場合、受光可能な光レベルの範囲においても受光素子３へ印加できる電圧が低下するので、高速、広帯域の受信が困難になるという問題があった。
【０００８】
そこで、本発明の目的は、上記課題を解決し、受光素子が過大な光信号を入力しても受光素子の損傷を防止できる光受信回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明の光受信回路は、光信号を受光素子で受光して電気信号に変換する光受信回路において、直流電源と、一端が前記直流電源の電圧より所定の電圧分低い電圧である基準電圧源と、一端が前記直流電源の陽極に接続された抵抗器と、前記受光素子のアノードに入力端子が接続されたプリアンプと、一方の入力端子が前記基準電圧源の一端に接続され他方の入力端子が前記抵抗器の他端に接続された誤差増幅器と、前記抵抗器の他端にコレクタ又はドレインが接続され、前記受光素子のカソードにエミッタ又はソースが接続され、前記誤差増幅器の出力端子にベース又はゲートが接続されたトランジスタとを備えたものである。
【００１１】
上記構成に加え本発明の光受信回路は、トランジスタがバイポーラトランジスタか、あるいは電界効果トランジスタであるのが好ましい。
【００１２】
上記構成に加え本発明の光受信回路は、上記基準電圧源はカソードが前記直流電源の陽極に接続されたツェナーダイオードからなるものである。
【００１３】
本発明によれば、受光素子を流れる電流を検出手段で検出し、この電流を誤差増幅して所定値以上になると、受光素子に印加されているバイアス電圧を低下させて受光電流を最大許容電流以下に制限する。その結果、受光素子が過大な光信号を入力しても受光素子が劣化したり破壊されたりするのが防止される。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００１５】
図１は本発明の光受信回路の一実施の形態を示す回路図である。尚、図３に示した従来例と同様の部材には共通の符号を用いた。
【００１６】
本光受信回路は、陰極が接地された直流電源１と、カソードが直流電源１の陽極に接続された基準電圧源としてのツェナーダイオード６と、一端が接地され他端がツェナーダイオード６のアノードに接続された抵抗器７と、一端が直流電源１の陽極に接続された光電流検出用の抵抗器２と、光信号を電気信号に変換する受光素子（例えばフォトダイオード）３と、受光素子３のアノードに入力端子が接続されたプリアンプ４と、プリアンプ４の入出力端子間に接続された帰還用の抵抗器５と、非反転入力端子がツェナーダイオード６のアノードに接続され反転入力端子が抵抗器２の他端に接続された誤差増幅器８と、抵抗器２の他端にコレクタが接続され、受光素子３のカソードにエミッタが接続されベースが誤差増幅器８の出力端子に接続されたｎｐｎ型バイポーラトランジスタ９とで構成されている。
【００１７】
この光受信回路の受光素子３に光信号が入力されると受光素子３に光電流が流れ、抵抗器２に電圧降下が生じる。この電圧が基準電圧源の電圧に達するまでは誤差増幅器８の出力は最高電位にある。従って受光素子３の逆バイアス電圧は、最高電位にある誤差増幅器８の出力より、トランジスタ９のベース−エミッタ間の電圧分だけ降下した電圧になる。抵抗器２によって降下した電圧が基準電圧源の電圧に達したとき、またはこの電圧を超えようとしたとき、誤差増幅器８の出力電圧が、最高電位より降下して、受光素子３のバイアス電圧が低下する。受光素子３に逆バイアス電圧が印加されなくなると、光電流は流れなくなるので、過大光入力があった場合でも受光電流は、抵抗器２と基準電圧源とで設定される最大光電流値で制限される。
【００１８】
図２は本発明の光受信回路の他の実施の形態を示す回路図である。
【００１９】
尚、図１に示した実施の形態と同様の部材には共通の符号を用いた。
【００２０】
図１に示した実施の形態との相違点は、バイポーラトランジスタの代わりに電界効果トランジスタを用いた点である。
【００２１】
すなわち、本光受信回路は、陰極が接地された直流電源１と、カソードが直流電源１の陽極に接続された基準電圧源としてのツェナーダイオード６と、一端が接地され他端がツェナーダイオード６のアノードに接続された抵抗器７と、一端が直流電源１の陽極に接続された抵抗器２と、光信号を電気信号に変換する受光素子３と、受光素子３のアノードに入力端子が接続されたプリアンプ４と、プリアンプ４の入出力端子間に接続された帰還用の抵抗器５と、非反転入力端子がツェナーダイオード６のアノードに接続され反転入力端子が抵抗器２の他端に接続された誤差増幅器８と、抵抗器２の他端にドレインが接続され、受光素子３のカソードにソースが接続されゲートが誤差増幅器８の出力端子に接続されたｐチャネル電界効果トランジスタ（ｐＭＯＳＦＥＴ）１０とで構成されている。
【００２２】
光受信回路を図２に示すように構成することで、電界効果トランジスタ１０による電圧降下を極めて小さく抑えることができるため、直流電源１の電圧が低い場合でも受光素子３の逆バイアス電圧を十分印加できるので、高速、広帯域動作の光受信回路に特に有効である。
【００２３】
本光受信回路は、光アンプで中継増幅する伝送システム等、大きな光出力が得られる光通信システムに特に有効である。
【００２４】
以上において、本発明の光受信回路を用いると、光アンプ出力光等大きなパワーの光信号を誤って光受信回路に入力した場合でも、受光素子が劣化したり、破壊されたりすることが防止される。過大光入力に対する保護が不要になるため、設置調整が容易となる。また、本光受信回路は、信号の形式がディジタル信号であってもアナログ信号であっても関係無く適用することができる。
【００２５】
本発明によれば、プリアンプや電界吸収型光変調回路制御回路も含めてモノリシック集積化が可能であり、ＩＣ、ＬＳＩ化することにより、小型、高機能、高精度な光受信界を実現することができる。
【００２６】
尚、本実施の形態ではトランジスタにｎｐｎ型バイポーラトランジスタを用いた場合と、ｐチャネルＭＯＳＦＥＴを用いた場合とで説明したが、本発明はこれらに限定されるものではなく、ｐｎｐ型バイポーラトランジスタを用いてもｎチャネルＭＯＳＦＥＴを用いてもよい。また、受光素子としてフォトダイオードを用いた場合で説明したが、フォトトランジスタを用いてもよい。
【００２７】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００２８】
受光素子が過大な光信号を入力しても受光素子の損傷を防止できる光受信回路の提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の光受信回路の一実施の形態を示す回路図である。
【図２】本発明の光受信回路の他の実施の形態を示す回路図である。
【図３】光受信回路の従来例を示す回路図である。
【符号の説明】
１ 直流電源
２、５、７ 抵抗器
３ 受光素子（フォトダイオード）
４ プリアンプ
６ ツェナーダイオード
８ 誤差増幅器
９ ｎｐｎ型バイポーラトランジスタ（トランジスタ）
【発明の属する技術分野】
本発明は、光信号を受光素子で受光して電気信号に変換する光受信回路に関する。
【０００２】
【従来の技術】
光信号を受信し、データ信号（ディジタル信号）、あるいはアナログ信号として出力する光通信用の光受信回路として、光受信レベルを検出して受光素子への光入力レベルを調整し、あるいは制限することができる光受信回路がある。
【０００３】
図３は光受信回路の従来例を示す回路図である。
【０００４】
同図に示す光受信回路は、陰極が接地された直流電源１と、一端が直流電源１の陽極に接続されたプルアップ用の抵抗器２と、カソードが抵抗器２の他端に接続され光信号を電気信号に変換する受光素子（フォトダイオード）３と、入力端子が受光素子３のアノードに接続されたプリアンプ４と、プリアンプ４の入出力端子間に接続された帰還用の抵抗器５とで構成されている。
【０００５】
この光受信回路の受光素子３に入射した光信号は、プリアンプ４で増幅されて受信信号となる。
【０００６】
【発明が解決しようとする課題】
ところで、図３に示した光受信回路において、高速、広帯域信号を受信する場合、受光素子３は接合容量の小さいものが要求され、プリアンプ４は周波数帯域が広帯域な特性が要求される。接合容量の小さい受光素子３は必然的に受光面積を小さくし、かつ寄生容量も小さくする必要があり、受光素子３の劣化や破壊を防止するため最大受光電流を１ｍＡ程度に制限される。
【０００７】
ここで、抵抗器２による電圧降下を利用して、受光電流を制限することは可能であるが、ある程度抵抗値を大きくせざるを得ず、この場合、受光可能な光レベルの範囲においても受光素子３へ印加できる電圧が低下するので、高速、広帯域の受信が困難になるという問題があった。
【０００８】
そこで、本発明の目的は、上記課題を解決し、受光素子が過大な光信号を入力しても受光素子の損傷を防止できる光受信回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明の光受信回路は、光信号を受光素子で受光して電気信号に変換する光受信回路において、直流電源と、一端が前記直流電源の電圧より所定の電圧分低い電圧である基準電圧源と、一端が前記直流電源の陽極に接続された抵抗器と、前記受光素子のアノードに入力端子が接続されたプリアンプと、一方の入力端子が前記基準電圧源の一端に接続され他方の入力端子が前記抵抗器の他端に接続された誤差増幅器と、前記抵抗器の他端にコレクタ又はドレインが接続され、前記受光素子のカソードにエミッタ又はソースが接続され、前記誤差増幅器の出力端子にベース又はゲートが接続されたトランジスタとを備えたものである。
【００１１】
上記構成に加え本発明の光受信回路は、トランジスタがバイポーラトランジスタか、あるいは電界効果トランジスタであるのが好ましい。
【００１２】
上記構成に加え本発明の光受信回路は、上記基準電圧源はカソードが前記直流電源の陽極に接続されたツェナーダイオードからなるものである。
【００１３】
本発明によれば、受光素子を流れる電流を検出手段で検出し、この電流を誤差増幅して所定値以上になると、受光素子に印加されているバイアス電圧を低下させて受光電流を最大許容電流以下に制限する。その結果、受光素子が過大な光信号を入力しても受光素子が劣化したり破壊されたりするのが防止される。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００１５】
図１は本発明の光受信回路の一実施の形態を示す回路図である。尚、図３に示した従来例と同様の部材には共通の符号を用いた。
【００１６】
本光受信回路は、陰極が接地された直流電源１と、カソードが直流電源１の陽極に接続された基準電圧源としてのツェナーダイオード６と、一端が接地され他端がツェナーダイオード６のアノードに接続された抵抗器７と、一端が直流電源１の陽極に接続された光電流検出用の抵抗器２と、光信号を電気信号に変換する受光素子（例えばフォトダイオード）３と、受光素子３のアノードに入力端子が接続されたプリアンプ４と、プリアンプ４の入出力端子間に接続された帰還用の抵抗器５と、非反転入力端子がツェナーダイオード６のアノードに接続され反転入力端子が抵抗器２の他端に接続された誤差増幅器８と、抵抗器２の他端にコレクタが接続され、受光素子３のカソードにエミッタが接続されベースが誤差増幅器８の出力端子に接続されたｎｐｎ型バイポーラトランジスタ９とで構成されている。
【００１７】
この光受信回路の受光素子３に光信号が入力されると受光素子３に光電流が流れ、抵抗器２に電圧降下が生じる。この電圧が基準電圧源の電圧に達するまでは誤差増幅器８の出力は最高電位にある。従って受光素子３の逆バイアス電圧は、最高電位にある誤差増幅器８の出力より、トランジスタ９のベース−エミッタ間の電圧分だけ降下した電圧になる。抵抗器２によって降下した電圧が基準電圧源の電圧に達したとき、またはこの電圧を超えようとしたとき、誤差増幅器８の出力電圧が、最高電位より降下して、受光素子３のバイアス電圧が低下する。受光素子３に逆バイアス電圧が印加されなくなると、光電流は流れなくなるので、過大光入力があった場合でも受光電流は、抵抗器２と基準電圧源とで設定される最大光電流値で制限される。
【００１８】
図２は本発明の光受信回路の他の実施の形態を示す回路図である。
【００１９】
尚、図１に示した実施の形態と同様の部材には共通の符号を用いた。
【００２０】
図１に示した実施の形態との相違点は、バイポーラトランジスタの代わりに電界効果トランジスタを用いた点である。
【００２１】
すなわち、本光受信回路は、陰極が接地された直流電源１と、カソードが直流電源１の陽極に接続された基準電圧源としてのツェナーダイオード６と、一端が接地され他端がツェナーダイオード６のアノードに接続された抵抗器７と、一端が直流電源１の陽極に接続された抵抗器２と、光信号を電気信号に変換する受光素子３と、受光素子３のアノードに入力端子が接続されたプリアンプ４と、プリアンプ４の入出力端子間に接続された帰還用の抵抗器５と、非反転入力端子がツェナーダイオード６のアノードに接続され反転入力端子が抵抗器２の他端に接続された誤差増幅器８と、抵抗器２の他端にドレインが接続され、受光素子３のカソードにソースが接続されゲートが誤差増幅器８の出力端子に接続されたｐチャネル電界効果トランジスタ（ｐＭＯＳＦＥＴ）１０とで構成されている。
【００２２】
光受信回路を図２に示すように構成することで、電界効果トランジスタ１０による電圧降下を極めて小さく抑えることができるため、直流電源１の電圧が低い場合でも受光素子３の逆バイアス電圧を十分印加できるので、高速、広帯域動作の光受信回路に特に有効である。
【００２３】
本光受信回路は、光アンプで中継増幅する伝送システム等、大きな光出力が得られる光通信システムに特に有効である。
【００２４】
以上において、本発明の光受信回路を用いると、光アンプ出力光等大きなパワーの光信号を誤って光受信回路に入力した場合でも、受光素子が劣化したり、破壊されたりすることが防止される。過大光入力に対する保護が不要になるため、設置調整が容易となる。また、本光受信回路は、信号の形式がディジタル信号であってもアナログ信号であっても関係無く適用することができる。
【００２５】
本発明によれば、プリアンプや電界吸収型光変調回路制御回路も含めてモノリシック集積化が可能であり、ＩＣ、ＬＳＩ化することにより、小型、高機能、高精度な光受信界を実現することができる。
【００２６】
尚、本実施の形態ではトランジスタにｎｐｎ型バイポーラトランジスタを用いた場合と、ｐチャネルＭＯＳＦＥＴを用いた場合とで説明したが、本発明はこれらに限定されるものではなく、ｐｎｐ型バイポーラトランジスタを用いてもｎチャネルＭＯＳＦＥＴを用いてもよい。また、受光素子としてフォトダイオードを用いた場合で説明したが、フォトトランジスタを用いてもよい。
【００２７】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００２８】
受光素子が過大な光信号を入力しても受光素子の損傷を防止できる光受信回路の提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の光受信回路の一実施の形態を示す回路図である。
【図２】本発明の光受信回路の他の実施の形態を示す回路図である。
【図３】光受信回路の従来例を示す回路図である。
【符号の説明】
１ 直流電源
２、５、７ 抵抗器
３ 受光素子（フォトダイオード）
４ プリアンプ
６ ツェナーダイオード
８ 誤差増幅器
９ ｎｐｎ型バイポーラトランジスタ（トランジスタ）
Claims (3)
- 光信号を受光素子で受光して電気信号に変換する光受信回路において、
直流電源と、
一端が前記直流電源の電圧より所定の電圧分低い電圧である基準電圧源と、
一端が前記直流電源の陽極に接続された抵抗器と、
前記受光素子のアノードに入力端子が接続されたプリアンプと、
一方の入力端子が前記基準電圧源の一端に接続され他方の入力端子が前記抵抗器の他端に接続された誤差増幅器と、
前記抵抗器の他端にコレクタ又はドレインが接続され、前記受光素子のカソードにエミッタ又はソースが接続され、前記誤差増幅器の出力端子にベース又はゲートが接続されたトランジスタと
を備えたことを特徴とする光受信回路。 - 上記トランジスタがバイポーラトランジスタか、あるいは電界効果トランジスタである請求項１に記載の光受信回路。
- 上記基準電圧源はカソードが前記直流電源の陽極に接続されたツェナーダイオードからなる請求項１又は２記載の光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234993A JP4389418B2 (ja) | 2001-08-02 | 2001-08-02 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234993A JP4389418B2 (ja) | 2001-08-02 | 2001-08-02 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046113A JP2003046113A (ja) | 2003-02-14 |
| JP4389418B2 true JP4389418B2 (ja) | 2009-12-24 |
Family
ID=19066505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001234993A Expired - Fee Related JP4389418B2 (ja) | 2001-08-02 | 2001-08-02 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4389418B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5491131B2 (ja) | 2008-11-12 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 光電変換装置 |
| JP5273409B2 (ja) * | 2011-05-27 | 2013-08-28 | 住友電気工業株式会社 | 光受信器および受光電流モニタ方法 |
| JP6241243B2 (ja) * | 2013-12-09 | 2017-12-06 | 三菱電機株式会社 | Ａｐｄ回路 |
| US9654710B2 (en) | 2013-12-10 | 2017-05-16 | Gvbb Holdings S.A.R.L. | Photodiode limiter |
-
2001
- 2001-08-02 JP JP2001234993A patent/JP4389418B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003046113A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0102174B1 (en) | Improvements in or relating to transimpedance amplifiers | |
| EP0181146B1 (en) | Transimpedance amplifier circuit | |
| JP4005401B2 (ja) | 増幅回路及び光通信装置 | |
| EP1137916B1 (en) | Detection circuit | |
| US6275541B1 (en) | Digital receiver circuit | |
| EP0632941B1 (en) | Optical receiver | |
| US7755433B2 (en) | Preamplifier and optical receiving device including the same | |
| US6476660B1 (en) | Fully integrated long time constant integrator circuit | |
| US20070212081A1 (en) | Optical signal receiving circuit and optical signal receiving apparatus | |
| JP2011187960A (ja) | オプトアイソレーター内で同相モード・パルス補償を実行する方法及び装置 | |
| US20040207472A1 (en) | Optical receiver with wide dynamic range transimpedance amplifier | |
| JP4389418B2 (ja) | 光受信回路 | |
| US6876260B2 (en) | Elevated front-end transimpedance amplifier | |
| US6844784B1 (en) | Wide dynamic range transimpedance amplifier | |
| JPH04225630A (ja) | 広ダイナミックレンジ光受信器 | |
| JP3795626B2 (ja) | 受信回路 | |
| JP3826779B2 (ja) | 光受信回路 | |
| US9130682B2 (en) | Circuit for setting the voltage potential at the output of a pin photoreceiver and photoreceiver assembly | |
| KR20050056154A (ko) | 광수신 장치 및 이를 구비하는 데이터 통신 장치 | |
| US8431882B2 (en) | Light-receiving circuit and semiconductor device having same | |
| JP2004128676A (ja) | 光受信器 | |
| CN208538007U (zh) | 跨阻放大电路及通讯装置 | |
| JPH04225611A (ja) | 広ダイナミックレンジ受光回路 | |
| JP3736248B2 (ja) | 受信器及び増幅器 | |
| JP3006319B2 (ja) | 受光回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |