JP6241243B2 - Ａｐｄ回路 - Google Patents

Description

本発明は、光送受信機の光受信部又は光通信用受光モジュールに用いられるＡＰＤ（Avalanche Photodiode; アバランシェ・フォトダイオード）回路に関する。

光送受信機の受信部等にＡＰＤ回路が用いられる。ＡＰＤには自己バイアス抵抗Ｒが直列に接続されている（例えば、特許文献１参照）。ＡＰＤへの入射光の強度が増大すると、ＡＰＤに流れる光電流Ｉｐｄと抵抗Ｒによる電圧降下量（＝Ｒ・Ｉｐｄ）が増大する。これにより、光過入力時にＡＰＤの印加電圧と増倍率を自動的に下げＡＰＤに流れる電流を抑え、ＡＰＤを保護する。

特開２００８−２８５３７号公報

しかし、自己バイアス抵抗の追加により光電流の増加を緩やかにすることはできるが、光過入力時にはＡＰＤに最大定格値を超える電流が流れるという問題がある。

本発明は、上述のような課題を解決するためになされたもので、その目的は光過入力時にＡＰＤに最大定格値を超える電流が流れるのを防ぐことができるＡＰＤ回路を得るものである。

本発明に係るＡＰＤ回路は、ＡＰＤ（Avalanche Photodiode; アバランシェ・フォトダイオード）と、前記ＡＰＤのカソードと電源端子の間に接続された抵抗と、前記電源端子に接続されたカソードを持ち、前記抵抗に並列に接続された第１のツェナーダイオードと、前記第１のツェナーダイオードのアノードに接続されたカソードと、前記ＡＰＤのカソードに接続されたアノードとを持ち、前記抵抗に並列に接続された第２のツェナーダイオードと、前記ＡＰＤのカソードに接続された第１の端子と、接地された第２の端子と、前記第２のツェナーダイオードのカソード・アノード間電圧が入力される制御端子とを持つスイッチとを備え、前記スイッチの前記制御端子に正電圧Ｖｓｗ以上の電圧が印加された場合は前記第１の端子と前記第２の端子がショートし、前記制御端子に正電圧Ｖｓｗ以上の電圧が印加されない場合は前記第１の端子と前記第２の端子がオープンとなり、前記抵抗の抵抗値をｒ１、前記ＡＰＤのカソードからアノードに流れる逆方向電流の最大定格値をＩｌｉｍ、前記第１のツェナーダイオードの降伏電圧をＶｄ１、前記第２のツェナーダイオードの降伏電圧をＶｄ２として、Ｉｌｉｍ＝（Ｖｄ１＋Ｖｄ２）／ｒ１、Ｖｄ２＞Ｖｓｗの関係を満たすことを特徴とする。

本発明では、ＡＰＤに最大定格値以上の電流が流れると、抵抗における電圧降下量が抵抗に直列に接続された２つのツェナーダイオードの降伏電圧の和Ｖｄ１＋Ｖｄ２を超え、ツェナーダイオードに電流が流れる。このとき、スイッチの制御端子に降伏電圧Ｖｄ２（＞Ｖｓｗ）が印加されて第１の端子と第２の端子がショートする。これにより、ＡＰＤのカソードが接地され、ＡＰＤに入力される電流が遮断される。この結果、光過入力時にＡＰＤに最大定格値を超える電流が流れるのを防ぐことができる。

本発明の実施の形態１に係るＡＰＤ回路を示す図である。 本発明の実施の形態２に係るＡＰＤ回路を示す図である。 本発明の実施の形態３に係るＡＰＤ回路を示す図である。

本発明の実施の形態に係るＡＰＤ回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係るＡＰＤ回路を示す図である。アバランシェ・フォトダイオードＡＰＤのアノードにトランスインピーダンスアンプＴＩＡが接続されている。ＡＰＤに光が入射されるとＡＰＤに光電流が流れる。それをＴＩＡが増幅して差動出力を出力端子ＯＵＴＰ，ＯＵＴＮに出力する。

ＡＰＤのカソードと電源端子Ｖｐｄの間に抵抗Ｒ１が接続されている。ツェナーダイオードＤ１，Ｄ２が抵抗Ｒ１に並列に接続されている。ツェナーダイオードＤ１のカソードは電源端子Ｖｐｄに接続されている。ツェナーダイオードＤ２のカソードはツェナーダイオードＤ１のアノードに接続され、ツェナーダイオードＤ２のアノードはＡＰＤのカソードに接続されている。

スイッチＳＷ１は、ＡＰＤのカソードに接続された第１の端子１と、接地された第２の端子２と、ツェナーダイオードＤ２のカソード・アノード間電圧が入力される制御端子＋／−とを持つ。スイッチＳＷ１の制御端子の−側がツェナーダイオードＤ２のアノードに接続され、制御端子の＋側がツェナーダイオードＤ２のカソードに接続されている。

スイッチＳＷ１の制御端子＋／−に正電圧Ｖｓｗ以上の電圧が印加された場合は第１の端子１と第２の端子２がショートし、制御端子＋／−に正電圧Ｖｓｗ以上の電圧が印加されない場合は第１の端子１と第２の端子２がオープンとなる。

抵抗Ｒ１の抵抗値をｒ１、ＡＰＤのカソードからアノードに流れる逆方向電流の最大定格値をＩｌｉｍ、ツェナーダイオードＤ１の降伏電圧をＶｄ１、ツェナーダイオードＤ２の降伏電圧をＶｄ２として、
Ｉｌｉｍ＝（Ｖｄ１＋Ｖｄ２）／ｒ１
Ｖｄ２＞Ｖｓｗ
の関係を満たす。

ＡＰＤに最大定格値Ｉｌｉｍ以上の電流が流れると、抵抗Ｒ１における電圧降下量が抵抗Ｒ１に直列に接続されたツェナーダイオードＤ１，Ｄ２の降伏電圧の和Ｖｄ１＋Ｖｄ２を超え、ツェナーダイオードＤ１，Ｄ２に電流が流れる。このとき、ＳＷ１の制御端子に電圧Ｖｄ２（＞Ｖｓｗ）が印加されて第１の端子１と第２の端子２がショートする。これにより、ＡＰＤのカソードが接地され、ＡＰＤに入力される電流が遮断される。この結果、光過入力時にＡＰＤに最大定格値を超える電流が流れるのを防ぐことができる。

実施の形態２．
図２は、本発明の実施の形態２に係るＡＰＤ回路を示す図である。実施の形態１の構成にツェナーダイオードＤ３が追加されている。ツェナーダイオードＤ３のカソードはスイッチＳＷ１の第２の端子２に接続され、アノードが接地されている。

ツェナーダイオードＤ３の降伏電圧をＶｄ３、ＡＰＤのアノードとトランスインピーダンスアンプＴＩＡの接続部分の電圧をＶｉｎ、ＡＰＤの増倍率が１となるＡＰＤの印加電圧をＶｍ１として、Ｖｍ１＞Ｖｄ３＞＝Ｖｉｎの関係を満たす。

ＡＰＤに最大定格値Ｉｌｉｍ以上の電流が流れると、抵抗Ｒ１における電圧降下量が抵抗Ｒ１に直列に接続されたツェナーダイオードＤ１，Ｄ２の降伏電圧の和Ｖｄ１＋Ｖｄ２を超え、ツェナーダイオードＤ１，Ｄ２に電流が流れる。このとき、ＳＷ１の制御端子に電圧Ｖｄ２（＞Ｖｓｗ）が印加されて第１の端子１と第２の端子２がショートする。これにより、ＡＰＤのカソードの電位がツェナーダイオードＤ３の降伏電圧Ｖｄ３（＝ＴＩＡの入力電圧）となる。ＡＰＤの印加電圧をＶｍ１より小さくし、増倍率を１より小さくすることにより、入力電流を低減する。この結果、光過入力時にＡＰＤに最大定格値を超える電流が流れるのを防ぐことができる。

また、ＡＰＤのカソード電圧がツェナーダイオードＤ３の降伏電圧Ｖｄ３となり、Ｖｄ３はＴＩＡの入力電圧Ｖｉｎ以上に設定しているため、ＡＰＤに順方向電流が流れるのを防ぐことができる。

実施の形態３．
図３は、本発明の実施の形態３に係るＡＰＤ回路を示す図である。抵抗Ｒ１の一端がＡＰＤのカソードに接続されている。ツェナーダイオードＤ１，Ｄ２が抵抗Ｒ１に並列に接続されている。ツェナーダイオードＤ２のカソードがツェナーダイオードＤ１のアノードに接続され、ツェナーダイオードＤ２のアノードがＡＰＤのカソードに接続されている。

スイッチＳＷ１は、電源端子Ｖｐｄに接続された第１の端子１と、抵抗Ｒ１の他端及びツェナーダイオードＤ１のカソードに接続された第２の端子２と、第３の端子３と、ツェナーダイオードＤ２のカソード・アノード間電圧が入力される制御端子＋／−とを持つ。スイッチＳＷ１の制御端子の−側がツェナーダイオードＤ２のアノードに接続され、制御端子の＋側がツェナーダイオードＤ２のカソードに接続される。第３の端子３と接地点の間に抵抗Ｒ２が接続されている。

スイッチＳＷ１の制御端子＋／−に正電圧Ｖｓｗ以上の電圧が印加された場合は第１の端子１と第２の端子３がショートして第１の端子１と第２の端子２がオープンとなり、制御端子＋／−に正電圧Ｖｓｗ以上の電圧が印加されない場合は１の端子と第２の端子２がショートする。

抵抗Ｒ１の抵抗値をｒ１、ＡＰＤのカソードからアノードに流れる逆方向電流の最大定格値をＩｌｉｍ、ツェナーダイオードＤ１の降伏電圧をＶｄ１、ツェナーダイオードＤ２の降伏電圧をＶｄ２として、
Ｉｌｉｍ＝（Ｖｄ１＋Ｖｄ２）／ｒ１
Ｖｄ２＞Ｖｓｗ
の関係を満たす。なお、抵抗Ｒ２の抵抗値ｒ２は任意とする。

ＡＰＤに最大定格値Ｉｌｉｍ以上の電流が流れると、抵抗Ｒ１における電圧降下量が抵抗Ｒ１に直列に接続されたツェナーダイオードＤ１，Ｄ２の降伏電圧の和Ｖｄ１＋Ｖｄ２を超え、ツェナーダイオードＤ１，Ｄ２に電流が流れる。このとき、ＳＷ１の制御端子に電圧Ｖｄ２（＞Ｖｓｗ）が印加されて第１の端子１と第３の端子３がショートする。これにより、電源端子Ｖｐｄからの電流が抵抗Ｒ２側に流れるため、ＡＰＤに入力される電流が遮断される。この結果、光過入力時にＡＰＤに最大定格値を超える電流が流れるのを防ぐことができる。なお、元に戻す際はＳＷ１の制御端子の−側に電圧Ｖｓｗを印加し、制御端子の＋側を接地してスイッチＳＷ１を切り替える。

ＡＰＤ アバランシェ・フォトダイオード、Ｄ１，Ｄ２，Ｄ３ ツェナーダイオード、Ｒ１ 抵抗、ＳＷ１ スイッチ、ＴＩＡ トランスインピーダンスアンプ、Ｖｐｄ 電源端子

Claims (3)

1. ＡＰＤ（Avalanche Photodiode; アバランシェ・フォトダイオード）と、
   前記ＡＰＤのカソードと電源端子の間に接続された抵抗と、
   前記電源端子に接続されたカソードを持ち、前記抵抗に並列に接続された第１のツェナーダイオードと、
   前記第１のツェナーダイオードのアノードに接続されたカソードと、前記ＡＰＤのカソードに接続されたアノードとを持ち、前記抵抗に並列に接続された第２のツェナーダイオードと、
   前記ＡＰＤのカソードに接続された第１の端子と、接地された第２の端子と、前記第２のツェナーダイオードのカソード・アノード間電圧が入力される制御端子とを持つスイッチとを備え、
   前記スイッチの前記制御端子に正電圧Ｖｓｗ以上の電圧が印加された場合は前記第１の端子と前記第２の端子がショートし、前記制御端子に正電圧Ｖｓｗ以上の電圧が印加されない場合は前記第１の端子と前記第２の端子がオープンとなり、
   前記抵抗の抵抗値をｒ１、前記ＡＰＤのカソードからアノードに流れる逆方向電流の最大定格値をＩｌｉｍ、前記第１のツェナーダイオードの降伏電圧をＶｄ１、前記第２のツェナーダイオードの降伏電圧をＶｄ２として、
   Ｉｌｉｍ＝（Ｖｄ１＋Ｖｄ２）／ｒ１
   Ｖｄ２＞Ｖｓｗ
   の関係を満たすことを特徴とするＡＰＤ回路。
2. ＡＰＤ（Avalanche Photodiode; アバランシェ・フォトダイオード）と、
   前記ＡＰＤのカソードと電源端子の間に接続された抵抗と、
   前記電源端子に接続されたカソードを持ち、前記抵抗に並列に接続された第１のツェナーダイオードと、
   前記第１のツェナーダイオードのアノードに接続されたカソードと、前記ＡＰＤのカソードに接続されたアノードとを持ち、前記抵抗に並列に接続された第２のツェナーダイオードと、
   前記ＡＰＤのカソードに接続された第１の端子と、第２の端子と、前記第２のツェナーダイオードのカソード・アノード間電圧が入力される制御端子とを持つスイッチと、
   前記ＡＰＤのアノードに接続されたトランスインピーダンスアンプと、
   前記スイッチの前記第２の端子に接続されたカソードと、接地されたアノードとを持つ第３のツェナーダイオードとを備え、
   前記スイッチの前記制御端子に正電圧Ｖｓｗ以上の電圧が印加された場合は前記第１の端子と前記第２の端子がショートし、前記制御端子に正電圧Ｖｓｗ以上の電圧が印加されない場合は前記第１の端子と前記第２の端子がオープンとなり、
   前記抵抗の抵抗値をｒ１、前記ＡＰＤのカソードからアノードに流れる逆方向電流の最大定格値をＩｌｉｍ、前記第１のツェナーダイオードの降伏電圧をＶｄ１、前記第２のツェナーダイオードの降伏電圧をＶｄ２として、
   Ｉｌｉｍ＝（Ｖｄ１＋Ｖｄ２）／ｒ１
   Ｖｄ２＞Ｖｓｗ
   の関係を満たし、
   前記第３のツェナーダイオードの降伏電圧をＶｄ３、前記ＡＰＤのアノードと前記トランスインピーダンスアンプの接続部分の電圧をＶｉｎ、前記ＡＰＤの増倍率が１となる前記ＡＰＤの印加電圧をＶｍ１として、
   Ｖｍ１＞Ｖｄ３＞＝Ｖｉｎ
   の関係を満たすことを特徴とするＡＰＤ回路。
3. ＡＰＤと、
   一端が前記ＡＰＤのカソードに接続された抵抗と、
   前記抵抗に並列に接続された第１のツェナーダイオードと、
   前記第１のツェナーダイオードのアノードに接続されたカソードと、前記ＡＰＤのカソードに接続されたアノードとを持ち、前記抵抗に並列に接続された第２のツェナーダイオードと、
   電源端子に接続された第１の端子と、前記抵抗の他端及び前記第１のツェナーダイオードのカソードに接続された第２の端子と、前記第２のツェナーダイオードのカソード・アノード間電圧が入力される制御端子とを持つスイッチとを備え、
   前記スイッチの前記制御端子に正電圧Ｖｓｗ以上の電圧が印加された場合は前記第１の端子と前記第２の端子がオープンとなり、前記制御端子に正電圧Ｖｓｗ以上の電圧が印加されない場合は前記第１の端子と前記第２の端子がショートし、
   前記抵抗の抵抗値をｒ１、前記ＡＰＤのカソードからアノードに流れる逆方向電流の最大定格値をＩｌｉｍ、前記第１のツェナーダイオードの降伏電圧をＶｄ１、前記第２のツェナーダイオードの降伏電圧をＶｄ２として、
   Ｉｌｉｍ＝（Ｖｄ１＋Ｖｄ２）／ｒ１
   Ｖｄ２＞Ｖｓｗ
   の関係を満たすことを特徴とするＡＰＤ回路。

Images